KR101064534B1 - Low resistance chip resistor of resistance metal plate and its manufacturing method - Google Patents

Low resistance chip resistor of resistance metal plate and its manufacturing method Download PDF

Info

Publication number
KR101064534B1
KR101064534B1 KR1020090009669A KR20090009669A KR101064534B1 KR 101064534 B1 KR101064534 B1 KR 101064534B1 KR 1020090009669 A KR1020090009669 A KR 1020090009669A KR 20090009669 A KR20090009669 A KR 20090009669A KR 101064534 B1 KR101064534 B1 KR 101064534B1
Authority
KR
South Korea
Prior art keywords
metal plate
plate
copper
resistance
strip
Prior art date
Application number
KR1020090009669A
Other languages
Korean (ko)
Other versions
KR20090089256A (en
Inventor
다츠키 히라노
Original Assignee
가마야 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가마야 덴끼 가부시끼가이샤 filed Critical 가마야 덴끼 가부시끼가이샤
Publication of KR20090089256A publication Critical patent/KR20090089256A/en
Application granted granted Critical
Publication of KR101064534B1 publication Critical patent/KR101064534B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/006Apparatus or processes specially adapted for manufacturing resistors adapted for manufacturing resistor chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/144Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being welded or soldered
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003Thick film resistors

Abstract

본 발명은 높은 신뢰성을 가지는 1mΩ 미만의 저 저항칩 저항기를 번잡한 공정을 거치지 않고 제조 가능하게 하는 방법을 제공하는 것을 목적으로 한다. 저항 금속판(11)의 일방의 면 또는 양면에 납재(12)에 의해 구리판(13)을 납땜하고, 표면으로부터 산화막을 제거한 후에 구리판의 표면의 전역에 주석 도금막(14)을 형성함으로써 집합 복층판체(20)를 형성하고, 집합 복층판체를 원하는 폭으로 스트립형상으로 절단하여 스트립형상 복층판체(22)를 형성하고, 스트립형상 복층판체의 주석 도금막이 형성된 일방의 면 또는 양면으로부터 단변 방향의 대략 중앙을 소정 폭으로 장변 방향으로 절삭하고, 주석 도금막, 구리판, 납재, 및 저항 금속판과 납재와의 적어도 확산층을 제거하여 오목부(15)를 일방의 면 또는 양면에 형성하고, 오목부의 바닥면에 보호막(16)을 형성한 후에 스트립형상 복층판체를 원하는 폭으로 절단하여 칩형상의 저항기(10)를 제조하는 것을 특징으로 한다.An object of the present invention is to provide a method for manufacturing a low resistance chip resistor having a high reliability of less than 1mΩ without a complicated process. Aggregate multilayer board body by soldering the copper plate 13 to the one or both surfaces of the resistance metal plate 11 by the brazing filler metal 12, and removing the oxide film from the surface, and forming a tin plating film 14 over the entire surface of the copper plate. (20) is formed, the aggregated laminates are cut into strips with a desired width to form strip-shaped laminates (22), and the center of the short-sided direction is approximately the center of one side or both sides on which a tin plated film of the strip-shaped laminates is formed. Is cut in a long side direction with a predetermined width, and at least the diffusion layer between the tin plated film, the copper plate, the brazing material, and the resistive metal plate and the brazing material is removed to form the concave portion 15 on one or both surfaces thereof. After the protective film 16 is formed, the strip-shaped multilayer body is cut into a desired width to produce a chip-shaped resistor 10.

저항 금속판, 구리판, 산화막, 집합 복층판체, 주석 도금막, 납재, 확산층, 보호막, 저 저항칩 저항기 Resistance metal plate, copper plate, oxide film, aggregated plate, tin plated film, lead material, diffusion layer, protective film, low resistance chip resistor

Description

저항 금속판 저 저항칩 저항기 및 그 제조 방법{LOW RESISTANCE CHIP RESISTOR OF RESISTANCE METAL PLATE AND ITS MANUFACTURING METHOD}RESISTANCE CHIP RESISTOR OF RESISTANCE METAL PLATE AND ITS MANUFACTURING METHOD

본 발명은 저항 금속판 저 저항칩 저항기 및 그 제조 방법에 관한 것이다.The present invention relates to a resistance metal plate low resistance chip resistor and a method of manufacturing the same.

모터나 스위칭 레귤레이터의 제어 회로에 통전했을 때의 전류를 검출하는 션트 저항기 등의 전자 부품에서는, 합금으로 이루어지는 판형상의 금속 저항체의 양단에 전극층이 형성된 금속판 칩 저항기가 종래부터 사용되고 있고, 그 저항값은 비교적 낮게 수mΩ 내지 1Ω정도로 설정되어 있다. 이와 같은 금속판 칩 저항기에 대해서, 저항 온도 계수 및 전류 특성을 안정시키고, 인덕턴스값을 낮게 억제하며, 전류 검출을 고정밀도화하고자 하는 요망이 있어, 이것에 부응하는 칩 저항기의 제조 방법이 일본 특허 출원 공개 2003-115401호(JP-2003-115401-A)에 기재되어 있다.In electronic components, such as a shunt resistor which detects the electric current when an electric current is supplied to the control circuit of a motor or a switching regulator, the metal plate chip resistor in which the electrode layer was formed in the both ends of the plate-shaped metal resistor made of alloy is conventionally used, The resistance value is It is set relatively low in the order of several mΩ-1Ω. With respect to such metal plate chip resistors, there is a desire to stabilize the resistance temperature coefficient and current characteristics, to reduce the inductance value, and to increase the current detection accuracy, and a method of manufacturing a chip resistor corresponding to this is disclosed in Japanese Patent Application. 2003-115401 (JP-2003-115401-A).

즉, JP-2003-115401-A에는, 금속 저항체의 양단부에 구리 등의 고도전성 재료의 박편을 압착 또는 융착에 의해 고정하여 전극을 형성하고, 금속 저항체의 측면을 길이 방향을 따라 깎아내거나, 또는 금속 저항체의 상하면을 두께 방향으로 깎아내고, 그 깎기 가공의 치수를 조정함으로써 저항값을 조정하고, 금속 저항체의 노출면에 보호막을 마련하는 저 저항기의 제조 방법이 기재되어 있다.In other words, in JP-2003-115401-A, flakes of a highly conductive material such as copper are fixed to both ends of the metal resistor by crimping or fusion to form electrodes, and the side surfaces of the metal resistor are cut along the longitudinal direction, or The manufacturing method of the low resistor which cuts the upper and lower surfaces of a metal resistor in the thickness direction, adjusts a resistance value by adjusting the dimension of the shaping process, and provides a protective film in the exposed surface of a metal resistor is described.

이 저 저항기의 제조 방법에서는, 금속 저항체의 측면 또는 상하면을 깎아내면서 저항값을 조정하는 공정에 시간이 너무 걸려 생산성이 저하된다는 문제가 있고, 또 구리 등의 고도전성 재료의 박편을 금속 저항체에 압착 또는 융착하기 위한 구체적인 방법에 대한 기재도 없어, JP-2003-115401-A의 방법을 실제의 생산 현장에 도입하는 것은 곤란하다.In the method of manufacturing this low resistor, there is a problem that the process of adjusting the resistance value while cutting off the side or top and bottom surfaces of the metal resistor has a problem that productivity is reduced, and a thin piece of a highly conductive material such as copper is pressed onto the metal resistor. There is no description of a specific method for fusion, and it is difficult to introduce the method of JP-2003-115401-A into an actual production site.

또 일본 특허 출원 공개 평 11-97203호(JP-11-97203-A)에는, 세라믹스 기판의 표면에 망가닌, 콘스탄탄 등의 구리 합금으로 이루어지는 시트형상 저항체를 겹침과 아울러, 이면에 구리판을 겹쳐, 은납 등을 사용한 활성화 금속법에 의해 일체로 접합하고, 시트형상 저항체의 양단에 전류, 전압 검출용의 본딩 전극부를 설치한 션트 저항 소자가 기재되어 있다.In Japanese Patent Application Laid-Open No. 11-97203 (JP-11-97203-A), a sheet-shaped resistor made of a copper alloy such as manganine and constantan is laminated on the surface of the ceramic substrate, and a copper plate is laminated on the back surface. A shunt resistor element is integrally bonded by an activating metal method using silver lead or the like and provided with bonding electrode portions for current and voltage detection at both ends of the sheet-shaped resistor.

그러나 세라믹스 기판과 시트형상 저항체(저항 금속판)를 활성 금속을 포함하는 납재로 접합하는 경우, 그 납재가 고가이고, 접합 시간이 너무 걸려서 생산성이 저하된다는 과제가 있다.However, when joining a ceramic substrate and a sheet-shaped resistor (resistance metal plate) with the brazing material containing an active metal, there exists a subject that the brazing material is expensive and joining time is too long and productivity falls.

본 발명은 상기 과제를 해결하는 것으로, 그 목적은 검지하는 전류값이 비교적 높아, 예를 들어 5A 이상인 경우에는, 저항값이 1mΩ 미만의 저항 금속판 저 저항칩 저항기가 필요하기 때문에, 높은 신뢰성을 가지는 1mΩ 미만의 저 저항칩 저항기를 번잡한 공정을 거치지 않고 제조 가능하게 하는 방법을 제공하는 것에 있다.SUMMARY OF THE INVENTION The present invention solves the above problems, and its object is to provide a high reliability since the current value to be detected is relatively high, for example, when the resistance value is 5 A or more, a resistance metal plate low resistance chip resistor having a resistance value of less than 1 mΩ is required. It is to provide a method for manufacturing a low resistance chip resistor of less than 1mΩ without a complicated process.

또 본 발명의 다른 목적은 검지하는 전류값이 비교적 높아, 예를 들어 5A 이상인 경우에는, 저항값이 1mΩ 미만의 저항 금속판 저 저항칩 저항기가 필요하기 때문에, 번잡한 공정을 거치지 않고 제조 가능한 1mΩ 미만의 저 저항의 저항 금속판 칩 저항기를 제공하는 것에 있다.Another object of the present invention is that the current value to be detected is relatively high, for example, when 5 A or more, a resistance metal plate low resistance chip resistor having a resistance value of less than 1 mΩ is required, and therefore, less than 1 mΩ that can be manufactured without a complicated process. It is to provide a low-resistance metal sheet chip resistor.

본 발명에서는 이하에 기재하는 (1) 내지 (5)의 수단에 의해, 상기 과제가 해결된다.In this invention, the said subject is solved by the means of (1)-(5) described below.

(1) 본 발명에서는, 저항 금속판의 일방의 면 또는 양면에 구리판을 납땜하고, 표면으로부터 산화막을 제거한 후에 상기 구리판의 표면의 전역에 주석 도금막을 형성함으로써 집합 복층판체를 형성하고, 당해 집합 복층판체를 원하는 폭으로 스트립형상으로 절단하여 스트립형상 복층판체를 형성하고, 당해 스트립형상 복층판체의 주석 도금막이 형성된 일방의 면 또는 양면으로부터, 단변 방향의 대략 중앙을 소정 폭으로 장변 방향으로 절삭하고, 주석 도금막, 구리판, 납재, 및 저항 금속판과 납재와의 적어도 확산층을 제거하여 오목부를 일방의 면 또는 양면에 형성하고, 당해 오목부의 바닥면에 보호막을 형성한 후에 상기 스트립형상 복층판체를 원하는 폭으로 절단하여 칩형상의 저항기를 제조하는 것을 특징으로 하는 저항 금속판 저 저항칩 저항기의 제조 방법이 제공된다.(1) In the present invention, after the copper plate is soldered to one or both surfaces of the resistive metal plate and the oxide film is removed from the surface, an aggregated plate is formed by forming a tin plated film over the entire surface of the copper plate to form the aggregated laminate. Is cut into strips with a desired width to form a strip-shaped multilayer board, and from one or both surfaces on which the tin-plated film of the strip-shaped multilayer board is formed, approximately the center of the short-side direction is cut in a long side direction at a predetermined width, and tin The at least one diffusion layer between the plated film, the copper plate, the brazing material, and the resistive metal plate and the brazing material is removed to form recesses on one side or both sides, and a protective film is formed on the bottom surface of the recesses. A resistor metal plate low resistance chip low characterized by cutting a chip-shaped resistor The manufacturing method of the group is provided.

(2) 본 발명에서는, 상기 저항 금속판이 구리를 90중량% 이상 함유하는 합금인 상기 (1)에 기재된 저항 금속판 저 저항칩 저항기의 제조 방법이 제공된다.(2) In this invention, the manufacturing method of the resistance metal plate low resistance chip resistor as described in said (1) whose said resistance metal plate is an alloy containing 90 weight% or more of copper is provided.

(3) 본 발명에서는, 구리-은 2원 합금으로 이루어지는 납재에 의해, 상기 저항 금속판과 상기 구리판을 납땜하는 것을 특징으로 하는 상기 (1)에 기재된 저항 금속판 저 저항칩 저항기의 제조 방법이 제공된다.(3) In this invention, the resistance metal plate and the said copper plate are soldered with the brazing material which consists of a copper-silver binary alloy, The manufacturing method of the resistance metal plate low resistance chip resistor as described in said (1) is provided. .

(4) 본 발명에서는, 폴리아미드이미드 수지를 함유하는 재료에 의해, 상기 오목부의 바닥면에 보호막을 형성하는 것을 특징으로 하는 상기 (1)에 기재된 저항 금속판 저 저항칩 저항기의 제조 방법이 제공된다.(4) In this invention, the protective film is formed in the bottom surface of the said recessed part with the material containing polyamideimide resin, The manufacturing method of the resistance metal plate low resistance chip resistor as described in said (1) is provided. .

(5) 본 발명에서는, 저항 금속판의 일방의 면 또는 양면에 구리판을 납땜하고, 표면으로부터 산화막을 제거하고, 상기 구리판의 표면의 전역에 주석 도금막을 형성함으로써 집합 복층판체를 형성하고, 집합 복층판체를 원하는 폭으로 스트립형상으로 절단하고, 스트립형상의 복층판체의 주석 도금막이 형성된 일방의 면 또는 양면으로부터 단변 방향의 대략 중앙을 소정 폭으로 장변 방향으로 절삭하고, 주석 도금막, 구리판, 납재, 및 저항 금속판과 납재와의 적어도 확산층을 제거하여 오목부를 일방의 면 또는 양면에 형성하고, 당해 오목부의 바닥면에 보호막을 형성한 후에 스트립형상 복층판체를 원하는 폭으로 칩형상으로 절단하여 형성된 것인 저항 금속판 저 저항칩 저항기가 제공된다.(5) In the present invention, an aggregated multilayer plate is formed by soldering a copper plate to one or both surfaces of the resistance metal plate, removing an oxide film from the surface, and forming a tin plated film over the entire surface of the copper plate. Is cut into strips with a desired width, the center of the short-side direction is cut in the long side direction from the one surface or both surfaces on which the tin plated film of the strip-shaped multilayer plate body is formed in the long side direction, and the tin plated film, the copper plate, the brazing material, and A resistor formed by removing at least the diffusion layer between the resistive metal plate and the brazing material to form recesses on one or both surfaces, and forming a protective film on the bottom surface of the recesses, and then cutting the strip-shaped multilayer board into chips with a desired width. A metal plate low resistance chip resistor is provided.

또한 스트립형상의 복층판체의 주석 도금막이 형성된 일방의 면 또는 양면으로부터 단변 방향의 대략 중앙을 소정 폭으로 장변 방향으로 절삭하고, 주석 도금막, 구리판, 납재, 및 저항 금속판과 납재와의 적어도 확산층을 제거하여 오목부를 일방의 면 또는 양면에 형성하는 공정에서는, 오목부의 절삭 깊이는, 예를 들어 샘플링한 스트립형상의 복층판체에 대해서, 현미경 등을 사용하여 단면을 육안 등으로 계측함으로써, 저항 금속판과 납재와의 확산층을 확실히 제거할 수 있는 깊이로 설정한다. 따라서, 이 공정에서는 확산층에 더하여 저항 금속판도 약간의 두께가 절삭된다.Further, from the one side or both sides of the strip-shaped multilayer plate body in which the tin plated film is formed, the center of the short side direction is cut in the long side direction at a predetermined width, and the tin plated film, the copper plate, the brazing material, and the at least diffusion layer between the resistive metal plate and the brazing material are cut. In the step of removing and forming the recesses on one surface or both sides, the cutting depth of the recesses may be measured by, for example, using a microscope or the like to measure the cross-section of the sampled strip-shaped laminate plate with a naked eye. It is set to the depth which can remove reliably the diffusion layer with a brazing filler metal. Therefore, in this process, the thickness of the resistive metal plate is also cut in addition to the diffusion layer.

본 발명에서는, 저항 금속판의 편면 또는 양면에 구리판을 납땜하고, 구리판의 표면의 전역에 주석 도금막을 형성하여 이루어지는 스트립형상의 복층판체에 대해서, 주석 도금막이 형성된 편면 또는 양면으로부터 단변의 대략 중앙을 소정 폭으로 장변 방향으로 절삭함으로써, 주석 도금막, 구리판, 납재, 및 저항 금속판과 납재와의 확산층을 일괄하여 편면 또는 양면으로부터 제거하여 오목부를 형성하고, 오목부의 바닥면에 보호막을 형성한 후에, 스트립형상 복층판체를 원하는 폭으로 절단하여 칩형상의 저항기를 제조하므로, 개개의 칩형상의 저항기에 대해서 깎아내기 공정을 실시할 필요가 없고, 높은 신뢰성을 가지는 1mΩ 미만의 저 저항칩 저항기를 효율적으로 제조하는 것이 가능해졌다.In this invention, about the strip-shaped multilayer board body formed by soldering a copper plate to the single side | surface or both surfaces of a resistance metal plate, and forming a tin plating film in the whole surface of a copper plate, the substantially center of a short side is predetermined from the single side | surface or both surfaces in which a tin plating film was formed. By cutting in the long side direction by the width, the tinned film, the copper plate, the brazing material, and the diffusion layer between the resistive metal plate and the brazing material are collectively removed from one or both sides to form a recess, and then a protective film is formed on the bottom surface of the recess. Since the chip-shaped resistor is manufactured by cutting the shape multilayer plate into a desired width, it is not necessary to perform the chipping process for the individual chip-shaped resistors, and it is possible to efficiently manufacture a low-resistance chip resistor of less than 1 mΩ with high reliability. It is possible to do

본 발명에서는, 저항 금속판으로서, 구리를 90중량% 이상 함유하는 합금을 사용하기 때문에, 이 편면 또는 양면에 납땜되는 구리판과의 사이에서, 팽창 계수에 그다지 차이가 생기지 않고, 납땜 공정에서의 고온 처리 후에도 휨이 발생하지 않아, 휨에 의한 가공 정밀도의 저하를 방지할 수 있다.In the present invention, an alloy containing 90% by weight or more of copper is used as the resistive metal plate, so that a difference in expansion coefficient does not occur much between the copper plate to be soldered to one or both sides, and the high temperature treatment in the soldering step is performed. Warping does not occur even after that, and the fall of the processing precision by a warping can be prevented.

본 발명에서는, 구리-은 2원 합금으로 이루어지는 납재에 의해, 저항 금속판과 구리판을 납땜하므로, 저항 금속판과 구리판을 오믹 접촉(옴성 접촉 또는 Ohmic contact)하는 것이 가능해진다.In the present invention, the resistance metal plate and the copper plate are soldered by a brazing material composed of a copper-silver binary alloy, so that the ohmic contact (ohm contact or ohmic contact) can be performed.

본 발명에서는, 폴리아미드이미드 수지를 함유하는 재료에 의해, 오목부의 바닥면에 보호막을 형성하므로, 저항 금속판과의 내환경성을 고려한 특성을 보증할 수 있다.In this invention, since the protective film is formed in the bottom surface of the recessed part by the material containing polyamideimide resin, the characteristic which considered the environmental resistance with a resistance metal plate can be ensured.

이하, 도면을 참조하여 본 발명의 실시형태에 대해서 설명하는데, 본 발명은 이것에 한정되는 것은 아니다.EMBODIMENT OF THE INVENTION Hereinafter, although embodiment of this invention is described with reference to drawings, this invention is not limited to this.

도 1은 일 실시형태의 저항 금속판 저 저항칩 저항기(10)의 사시도이며, 도 2는 상이한 실시형태의 저항 금속판 저 저항칩 저항기(30)의 사시도이다.1 is a perspective view of a resistive metal plate low resistance chip resistor 10 of one embodiment, and FIG. 2 is a perspective view of a resistive metal plate low resistance chip resistor 30 of a different embodiment.

도 1의 저항 금속판 저 저항칩 저항기(10)는 저항 금속판(11)의 일방의 면에 납재(12)에 의해 전극으로서의 구리판(13)을 납땜하고, 구리판(13) 상에 주석 도금막(14)을 형성하고, 대략 중앙부로부터 주석 도금막(14), 구리판(13), 납재(12), 및 납재(12)와 저항 금속판(11)과의 확산층을 제거하여 오목부(15)를 형성하고, 이 오목부(15)의 바닥면에 보호막(16)을 형성한 것이다.The resistive metal plate low resistance chip resistor 10 of FIG. 1 solders the copper plate 13 as an electrode to one surface of the resistive metal plate 11 by the brazing filler metal 12, and the tin-plated film 14 on the copper plate 13. ), The recess 15 is formed by removing the tinned layer 14, the copper plate 13, the brazing filler metal 12, and the diffusion layer between the brazing filler metal 12 and the resistive metal plate 11 from approximately the center portion. The protective film 16 is formed in the bottom surface of the recessed part 15.

또 도 2의 저항 금속판 저 저항칩 저항기(30)는 저항 금속판(31)의 양면에 납재(32, 32)에 의해 구리판(33, 33)을 납땜하고, 양쪽의 구리판(33, 33) 상에 주석 도금막(34, 34)을 형성하고, 양면의 대략 중앙부로부터 주석 도금막(34, 34), 구리판(33, 33), 납재(32, 32), 및 납재(32, 32)와 저항 금속판(31)과의 적어도 확산층을 제거하여 오목부(35, 35)를 양면에 형성하고, 양쪽의 오목부(35, 35)의 바닥면에 보호막(36, 36)이 형성된 것이다.In the resistive metal plate low resistance chip resistor 30 of FIG. 2, the copper plates 33 and 33 are soldered on both sides of the resistive metal plate 31 by the brazing filler materials 32 and 32, and on both copper plates 33 and 33. Tin plating films 34 and 34 are formed, and the tin plating films 34 and 34, the copper plates 33 and 33, the brazing materials 32 and 32, and the brazing materials 32 and 32 and the resistive metal plate are formed from approximately central portions on both sides. At least the diffusion layer with (31) is removed to form the recesses 35 and 35 on both sides, and the protective films 36 and 36 are formed on the bottom surfaces of both recesses 35 and 35.

여기서, 상기 저항 금속판(11, 31)은 구리를 90중량% 이상 함유하는 합금의 판체를 사용 가능하며, 이와 같은 합금으로서는, 예를 들어 Cu와 Ni를 함유하는 합금, Cu와 Mn과 Sn을 함유하는 합금, Cu와 Mn과 Sn과 Ge를 함유하는 합금 등을 들 수 있다. 또 상기 납재(12, 32)는 구리-은 2원의 공정 합금으로 이루어지는 납재, 예를 들어 JIS.Z.3261에서 BAg-8이라고 규정된 은납을 사용할 수 있다. BAg-8은 Ag를 72%, Cu를 28% 함유하고, 용융 온도는 고상선 및 액상선이 모두 780℃의 은납이다. 상기 보호막(16, 36)은 실리콘 커플링제 또는 실리카를 함유하는 무기-유기 복합 재료인 폴리아미드이미드로 형성할 수 있다.Here, the resistive metal plates 11 and 31 may use a plate body of an alloy containing 90% by weight or more of copper, and as such an alloy, for example, an alloy containing Cu and Ni, Cu, Mn, and Sn. And alloys containing Cu, Mn, Sn, and Ge. The brazing materials 12 and 32 can be made of a brazing material made of a copper-silver binary eutectic alloy, for example, silver lead prescribed by BAg-8 in JIS.Z.3261. BAg-8 contains 72% Ag and 28% Cu, and the melting temperature is 780 ° C of silver lead in both the solidus and liquidus lines. The protective films 16 and 36 may be formed of polyamideimide, which is an inorganic-organic composite material containing a silicone coupling agent or silica.

그 다음에 도 1의 저항 금속판 저 저항칩 저항기(10)의 제조 방법에 대해서, 도 1 및 도 3을 참조하여 설명한다.Next, the manufacturing method of the resistive metal plate low resistance chip resistor 10 of FIG. 1 is demonstrated with reference to FIG.

예를 들어 길이 13mm, 폭 6.3mm의 저항 금속판 저 저항칩 저항기(10)를 제조하는 경우에는, 가장 먼저 구리를 90중량% 이상 함유하는 합금 판체로 이루어지는 저항 금속판(11)의 편면에, 구리-은 2원의 공정 합금으로 이루어지는 납재(12)를 사용하여 구리판(13)을 수소 분위기 노 내에서 피크 온도 850℃로 납땜한다.For example, when manufacturing the resistive metal plate low resistance chip resistor 10 having a length of 13 mm and a width of 6.3 mm, the first surface of the resistive metal plate 11 made of an alloy plate containing 90% by weight or more of copper is used. The copper plate 13 is soldered to a peak temperature of 850 ° C. in a hydrogen atmosphere furnace using a brazing filler material 12 made of a silver binary eutectic alloy.

여기서, 저항 금속판(11)은 예를 들어 두께 0.5mm의 합금 판체를 사용하고, 납재(12)는 예를 들어 두께 0.05mm의 BAg-8을 사용하며, 구리판(13)은 예를 들어 두께 0.2mm의 무산소 구리판을 사용하고, 이들은 모두 세로 500mm정도, 가로 200mm정도의 것을 사용한다.Here, the resistive metal plate 11 uses, for example, an alloy plate body having a thickness of 0.5 mm, the brazing filler material 12 uses, for example, BAg-8 having a thickness of 0.05 mm, and the copper plate 13 has a thickness of 0.2, for example. Oxygen-free copper plates of mm are used, and all of them are about 500 mm long and 200 mm wide.

저항 금속판(11)으로서 구리를 90중량% 이상 함유하는 합금 판체를 사용하고, 전극으로서의 구리판(13)에 무산소 구리판을 사용함으로써, 이들 저항 금속판(11)과 구리판(13)은 팽창계수가 대략 동일해지고, 납땜했을 때의 휨의 발생을 방지할 수 있다. 반대로, 구리 함유율이 90% 미만의 합금을 사용한 경우, 예를 들어 망가닌(Cu 85%, Mn 12%, Ni 2%, Fe 1%)의 합금판에 전극으로서의 구리판을 납땜한 경우에는 휨이 커져버리기 때문에, 본 발명에서는, 구리 함유율이 90% 이상의 합금 판체를 사용하는 것이 바람직하다.By using an alloy plate containing 90 wt% or more of copper as the resistance metal plate 11 and using an oxygen-free copper plate for the copper plate 13 as an electrode, these resistance metal plates 11 and the copper plate 13 have approximately the same coefficient of expansion. The warpage can be prevented from occurring when soldering. On the contrary, when an alloy containing less than 90% copper is used, for example, when a copper plate as an electrode is soldered to an alloy plate of manganine (Cu 85%, Mn 12%, Ni 2%, Fe 1%), the warpage becomes large. In this invention, it is preferable to use the alloy plate body whose copper content rate is 90% or more.

또 구리-은 2원의 공정 합금으로 이루어지는 납재(12)를 사용했기 때문에, 저항 금속판(11)과 구리판(13)은 오믹 접촉하고, 전극으로서의 구리판(13) 부근의 전기 저항을 매우 낮게 억제하는 것이 가능해진다.Moreover, since the brazing material 12 which consists of a copper-silver binary eutectic alloy was used, the resistance metal plate 11 and the copper plate 13 contact ohmicly, and the electrical resistance in the vicinity of the copper plate 13 as an electrode is suppressed very low. It becomes possible.

저항 금속판(11)의 편면에 구리판(13)을 납땜한 후, 수산화나트륨, 규산나트륨을 주성분으로 하는 용액에 의해 알칼리 탈지를 행하여 금속 표면에 부착된 유지분을 제거하고, 그 다음에 희황산의 수용액 중에 침지하여 산화막을 제거한다. 산화막의 제거 후, 구리판(13)의 전면에 전기 도금법에 의해 두께 대략 5μm의 주석 도금막(14)을 형성한다.After soldering the copper plate 13 to one side of the resistive metal plate 11, alkali degreasing is performed with a solution containing sodium hydroxide and sodium silicate as a main component to remove the fat or oil adhering to the metal surface, and then an aqueous solution of dilute sulfuric acid. It is immersed in and removes an oxide film. After removal of the oxide film, a tin plated film 14 having a thickness of approximately 5 m is formed on the entire surface of the copper plate 13 by an electroplating method.

이상과 같은 공정을 실시함으로써, 도 3(a)에 도시한 바와 같이, 저항 금속판(11)의 편면에 납재(12)로 구리판(13)이 접합되고, 이 구리판(13) 상에 주석 도 금막(14)이 형성된 집합 복층판체(20)가 형성된다. 집합 복층판체(20)는, 예를 들어 세로 500mm정도, 가로 200mm정도, 두께 1.0mm정도로 형성된다.By performing the above process, as shown in FIG.3 (a), the copper plate 13 is joined by the brazing filler material 12 to the single side | surface of the resistance metal plate 11, and the tin plating film on this copper plate 13 is carried out. The aggregated multilayer plate body 20 in which 14 was formed is formed. The aggregated multilayer plate body 20 is formed in about 500 mm length, about 200 mm width, and about 1.0 mm thickness, for example.

그 다음에 집합 복층판체(20)를 도 3(a)의 점선(21)으로 도시한 바와 같이 소정의 폭(W1)으로 스트립형상으로 절단하여 스트립형상 복층판체(22)를 형성한다. 이 스트립형상 복층판체(22)의 절단 폭(W1)(단변의 길이(W1))은 제조하고자 하는 저항 금속판 저 저항칩 저항기(10)의 길이가 되는 부위이기 때문에, 여기서는 13mm로 설정되고, 또 장변의 길이는 예를 들어 500mm정도가 된다.Then, the aggregated multilayer plate body 20 is cut into strips with a predetermined width W1 as shown by the dotted line 21 in Fig. 3A to form a strip-shaped multilayer plate body 22. Since the cutting width W1 (length W1 of the short side) of the strip-shaped multilayer plate body 22 is a portion which becomes the length of the resistance metal plate low resistance chip resistor 10 to be manufactured, it is set here to 13 mm, and The length of the long side is, for example, about 500 mm.

그 다음에 스트립형상 복층판체(22)의 단변 방향의 대략 중앙을 도 3(c)에 도시한 바와 같이 폭(W2), 예를 들어 폭 4mm로 장변 방향으로 깎는다. 이 깎기 가공에서는 주석 도금막(14)이 형성된 편면으로부터, 주석 도금막(14), 구리판(13), 납재(12), 및 납재(12)와 저항 금속판(11)과의 확산층까지를 제거하여 오목부(15)를 형성한다.Subsequently, the center of the short side direction of the strip-shaped multilayer plate body 22 is cut in the long side direction at a width W2, for example, 4 mm in width, as shown in Fig. 3C. In this shearing process, the tin plating film 14, the copper plate 13, the brazing filler metal 12, and the diffusion layer between the brazing filler metal 12 and the resistive metal plate 11 are removed from one surface on which the tin plating film 14 is formed. The recessed part 15 is formed.

또한 납재(12)와 저항 금속판(11)과의 확산층(23)은, 도 3(d)에 도시한 바와 같이, 주석 도금막(14)의 표면으로부터 대략 d1=0.3mm정도의 깊이까지 깎아내고, 오목부(15)에서의 저항 금속판(11)을 대략 d2=0.46mm정도의 두께로 하여, 확산층(23)을 확실히 제거한다.Further, the diffusion layer 23 between the brazing filler material 12 and the resistance metal plate 11 is scraped off from the surface of the tin plating film 14 to a depth of approximately d1 = 0.3 mm, as shown in FIG. The resistive metal plate 11 in the concave portion 15 is set to a thickness of approximately d2 = 0.46 mm, and the diffusion layer 23 is reliably removed.

도 3(c)에 도시한 바와 같이, 스트립형상 복층판체(22)의 편면, 단변 방향의 대략 중앙에 장변 방향으로 연장되는 오목부(15)를 형성하면, 이 오목부(15)의 바닥면, 즉 저항 금속판(11)이 노출되어 있는 면에, 도 3(e)에 도시한 바와 같이 보호막(16)을 형성한다. 보호막(16)은 실리콘 커플링제 또는 실리카를 함유하는 무 기-유기 복합 재료인 폴리아미드이미드에 의해 형성한다. 보호막(16)을 형성한 후, 스트립형상 복층판체(22)를 도 3(e)의 2점 쇄선(24)으로 도시한 바와 같이 소정 길이(여기서는 6.3mm)로 절단하면, 저항 금속판 저 저항칩 저항기(10)가 완성된다.As shown in Fig. 3 (c), when the concave portion 15 extending in the long side direction is formed at one side of the strip-shaped multilayer body 22 and in substantially the center of the short side direction, the bottom surface of the concave portion 15 is formed. That is, the protective film 16 is formed in the surface which the resistive metal plate 11 is exposed as shown in FIG.3 (e). The protective film 16 is formed of polyamideimide, which is an inorganic-organic composite material containing a silicone coupling agent or silica. After the protective film 16 is formed, the strip-shaped multilayer plate body 22 is cut to a predetermined length (here 6.3 mm) as shown by the dashed-dotted line 24 in FIG. The resistor 10 is completed.

이상과 같은 공정을 실시함으로써, 저항값이 1.0mΩ 미만이고 높은 신뢰성을 가지는 저항 금속판 저 저항칩 저항기(10)의 제조가 가능해진다.By performing the above process, the resistance metal plate low resistance chip resistor 10 which has a resistance value of less than 1.0 m (ohm) and high reliability becomes possible.

그 다음에 도 2 및 도 4를 참조하여 저항 금속판 저 저항칩 저항기(30)의 제조 방법에 대해서 설명한다.Next, the manufacturing method of the resistive metal plate low resistance chip resistor 30 is demonstrated with reference to FIG.

예를 들어 길이 13mm, 폭 6.3mm의 저항 금속판 저 저항칩 저항기(30)를 제조하는 경우에는, 가장 먼저 구리를 90중량% 이상 함유하는 합금 판체로 이루어지는 저항 금속판(31)의 양면에, 구리-은 2원의 공정 합금으로 이루어지는 납재(32, 32)에 의해, 구리판(33, 33)을 수소 분위기 노 내에서 피크 온도 850℃로 납땜한다.For example, when manufacturing the resistive metal plate low resistance chip resistor 30 of 13 mm in length and 6.3 mm in width, the copper-cured metal plate 31 which consists of an alloy plate body containing 90 weight% or more of copper first is used. By the brazing materials 32 and 32 made of a silver binary eutectic alloy, the copper plates 33 and 33 are soldered at a peak temperature of 850 ° C. in a hydrogen atmosphere furnace.

여기서, 저항 금속판(31)은 예를 들어 두께 0.5mm의 합금 판체를 사용하고, 납재(32)는 예를 들어 두께 0.05mm의 BAg-8을 사용하며, 구리판(33)은 예를 들어 두께 0.2mm의 무산소 구리판을 사용하고, 이들은 모두 세로 500mm정도, 가로 200mm정도의 것을 사용할 수 있다.Here, the resistive metal plate 31 uses, for example, an alloy plate body having a thickness of 0.5 mm, the brazing filler material 32 uses, for example, BAg-8 having a thickness of 0.05 mm, and the copper plate 33 has a thickness of 0.2, for example. Oxygen-free copper plates of mm are used, and they can all be about 500 mm long and 200 mm wide.

그 다음에, 수산화나트륨, 규산나트륨을 주성분으로 하는 용액에 의해 알칼리 탈지를 행하여 금속 표면에 부착된 유지분을 제거하고, 희황산의 수용액 중에 침지하여 산화막을 제거한다. 그 후에, 저항 금속판(31)의 양면에 고착된 구리판(33, 33)의 전면에, 전기 도금법에 의해 두께 대략 5μm의 주석 도금막(34, 34) 을 각각 형성한다.Subsequently, alkali degreasing is performed with a solution containing sodium hydroxide and sodium silicate as a main component to remove the fat or oil adhering to the metal surface, and the oxide film is removed by dipping in an aqueous solution of dilute sulfuric acid. Thereafter, tin plating films 34 and 34 having a thickness of approximately 5 탆 are formed on the entire surfaces of the copper plates 33 and 33 fixed to both surfaces of the resistive metal plate 31 by electroplating.

이상과 같은 공정을 거쳐, 도 4(a)에 도시한 바와 같이, 저항 금속판(31)의 양면에 납재(32, 32)로 구리판(33, 33)이 접합되고, 이들 구리판(33, 33) 상에 각각 주석 도금막(34, 34)이 형성된 집합 복층판체(40)가 형성된다. 이 집합 복층판체(40)는, 예를 들어 세로 500mm정도, 가로 200mm정도, 두께 1.0mm정도로 형성된다.Through the above steps, as shown in Fig. 4A, the copper plates 33 and 33 are joined to both surfaces of the resistance metal plate 31 by the brazing filler materials 32 and 32, and these copper plates 33 and 33 are bonded to each other. The aggregated multilayer plate body 40 in which the tin plating films 34 and 34 were formed on each is formed. This collective multilayer plate body 40 is formed in about 500 mm length, about 200 mm width, and about 1.0 mm thickness, for example.

그 다음에, 집합 복층판체(40)를 도 4(a)의 점선(41)으로 도시한 바와 같이 소정의 폭(W3)으로 스트립형상으로 절단하여 스트립형상 복층판체(42)를 형성한다. 이 스트립형상 복층판체(42)의 절단 폭(W3)(단변의 길이(W3))은 제조하고자 하는 저항 금속판 저 저항칩 저항기(30)의 길이가 되는 부위이기 때문에, 여기서는 13mm로 설정되고, 또 장변의 길이는 예를 들어 500mm정도가 된다.Next, as shown by the dotted line 41 in Fig. 4A, the aggregated multilayer plate body 40 is cut into strips with a predetermined width W3 to form a strip-shaped multilayer plate body 42. Since the cutting width W3 (length W3 of the short side) of the strip-shaped multilayer plate body 42 is the portion that becomes the length of the resistance metal plate low resistance chip resistor 30 to be manufactured, it is set here to 13 mm. The length of the long side is, for example, about 500 mm.

그 다음에, 스트립형상 복층판체(42)의 양면으로부터 단변 방향의 대략 중앙을, 도 4(c)에 도시한 바와 같이 폭(W4), 예를 들어 폭 4mm로 장변 방향으로 각각 깎는다. 이 스트립형상 복층판체(42)의 양면의 깎기 가공에서는, 주석 도금막(34, 34)이 형성된 양면으로부터 주석 도금막(34, 34), 구리판(33, 33), 납재(32, 32), 및 납재(32, 32)와 저항 금속판(31)과의 확산층(44)까지를 제거하여 오목부(35, 35)를 형성한다.Subsequently, roughly the center of the short side direction from both surfaces of the strip-shaped multilayer plate body 42 is shaved in the long side direction at the width W4, for example, 4 mm in width, as shown in Fig. 4C. In the both-side shaping process of this strip-shaped multilayer board body 42, tin plating films 34 and 34, copper plates 33 and 33, brazing filler materials 32 and 32 from both surfaces in which the tin plating films 34 and 34 were formed, And up to the diffusion layer 44 between the brazing materials 32 and 32 and the resistance metal plate 31 to form the recesses 35 and 35.

또한 납재(32)와 저항 금속판(31)과의 확산층(43)은, 도 4(d)에 도시한 바와 같이, 주석 도금막(34, 34)의 양면으로부터 대략 d3=0.3mm정도의 깊이까지 깎아내고, 오목부(35, 35)에서의 저항 금속판(31)을 대략 d4=0.4mm정도의 두께로 하여, 확산층(44)을 확실히 제거한다.Further, the diffusion layer 43 between the brazing filler material 32 and the resistance metal plate 31 has a depth of approximately d3 = 0.3 mm from both surfaces of the tin plating films 34 and 34, as shown in FIG. It cuts out and makes the resistance metal plate 31 in the recessed parts 35 and 35 into thickness of about d4 = 0.4 mm, and removes the diffusion layer 44 reliably.

도 4(c)에 도시한 바와 같이, 스트립형상 복층판체(42)의 양면의 단변 방향의 대략 중앙에 장변 방향으로 연장되는 오목부(35, 35)를 형성하면, 오목부(35, 35)의 각각 바닥면, 즉 저항 금속판(31)이 노출되어 있는 양면에, 폴리아미드이미드 등에 의해 보호막(36, 36)을 형성한다. 보호막(36)을 형성한 후, 스트립형상 복층판체(42)를 도 4(e)의 2점 쇄선(45)으로 도시한 바와 같이 소정 길이(여기서는 6.3mm)로 절단하면, 저항 금속판 저 저항칩 저항기(30)이 완성된다. 이상과 같은 공정에 의해, 저항값이 1.0mΩ 미만이고 높은 신뢰성을 가지는 저항 금속판 저 저항칩 저항기(30)의 제조가 가능해진다.As shown in Fig. 4 (c), when the concave portions 35 and 35 extending in the long side direction are formed at approximately the center of the short side direction of both sides of the strip-shaped multilayer plate body 42, the concave portions 35 and 35. Protective films 36 and 36 are formed on the bottom surfaces of the substrates, that is, on both surfaces of which the resistance metal plate 31 is exposed, using polyamideimide or the like. After the protective film 36 is formed, the strip-shaped multilayer plate body 42 is cut to a predetermined length (here 6.3 mm) as shown by the two-dot chain line 45 of FIG. The resistor 30 is completed. Through the above processes, the resistance metal plate low resistance chip resistor 30 having a resistance value of less than 1.0 m? And having high reliability can be manufactured.

그 다음에 도 5는, 본 발명에 의한 저항 금속판 저 저항칩 저항기(10)와 비교예의 각 온도에서의 저항 온도 계수(TCR)의 그래프이며, 도 5의 범례에 병기한 저항값은 실온 25℃에서의 저항값이다.5 is a graph of the resistance metal plate low resistance chip resistor 10 according to the present invention and the resistance temperature coefficient (TCR) at each temperature of the comparative example, and the resistance value written in the legend of FIG. 5 is 25 ° C at room temperature. The resistance value at.

여기서, 샘플 A는 납재로서 BCuP-3을 사용하고, d2=0.39mm의 두께로 형성된 저항 금속판 저 저항칩 저항기이며, 실온 25℃에서 0.61mΩ을 나타냈다. BCuP-3은 JIS.Z.3264에 규정된 납재이며, 인(P)을 6%, 은(Ag)을 5%, 구리(Cu)를 89% 함유한다.Here, Sample A is a resistive metal plate low resistance chip resistor formed of BCuP-3 as a brazing filler material with a thickness of d2 = 0.39 mm, and exhibited 0.61 mΩ at room temperature of 25 ° C. BCuP-3 is a brazing material specified in JIS.Z. 3264, containing 6% phosphorus (P), 5% silver (Ag), and 89% copper (Cu).

샘플 B는 납재로서 BAg-8을 사용하고, d2=0.41mm의 두께로 형성된 저항 금속판 저 저항칩 저항기이며, 실온 25℃에서 0.56mΩ을 나타냈다. BAg-8은 JIS.Z.3261에 규정된 납재이며, 은(Ag)을 72%, 구리(Cu)를 28% 함유한다.Sample B was a resistive metal plate low resistance chip resistor formed of a thickness of d2 = 0.41mm using BAg-8 as the brazing filler material, and exhibited 0.56 mΩ at room temperature 25 ° C. BAg-8 is a brazing material specified in JIS.Z.3261, containing 72% silver (Ag) and 28% copper (Cu).

샘플 C는 납재로서 P-Cu계의 것을 사용하고, d2=0.39mm의 두께로 형성된 저 항 금속판 저 저항칩 저항기이며, 실온 25℃에서 0.68mΩ을 나타냈다. P-Cu계의 납재는 주로 인(P) 및 구리(Cu)만을 함유하는 것이다.Sample C is a resistance metal sheet low resistance chip resistor formed of a thickness of d2 = 0.39mm using a P-Cu system as a brazing filler material, and exhibited 0.68 mΩ at a room temperature of 25 ° C. P-Cu-based brazing materials mainly contain only phosphorus (P) and copper (Cu).

샘플 A, C는 d2=0.39mm, 샘플 B는 d2=0.41mm이며, 이들의 두께는 대략 동일하기 때문에, 이들 샘플 A, B, C의 TCR 및 저항값을 그대로 비교하면, 납재로서 구리-은 2원 합금으로 이루어지는 BAg-8을 사용한 샘플 B의 저항값이 실온 25℃에서는 가장 낮고, TCR도 대체로 작아지는 것을 알 수 있다.Samples A and C are d2 = 0.39 mm and sample B is d2 = 0.41 mm, and their thicknesses are approximately the same. Therefore, if the TCR and resistance values of these samples A, B and C are compared as they are, copper-silver as a brazing material It turns out that the resistance value of sample B using BAg-8 which consists of binary alloys is the lowest at room temperature 25 degreeC, and TCR is also generally small.

도 1은 본 발명의 일 실시형태의 사시도이다.1 is a perspective view of one embodiment of the present invention.

도 2는 도 1과는 상이한 실시형태의 사시도이다.FIG. 2 is a perspective view of an embodiment different from FIG. 1. FIG.

도 3은 도 1의 저항 금속판 저 저항칩 저항기를 제조하는 각 공정을 도시한 도면이다.3 is a diagram illustrating each process of manufacturing the resistive metal plate low resistance chip resistor of FIG. 1.

도 4는 도 2의 저항 금속판 저 저항칩 저항기를 제조하는 각 공정을 도시한 도면이다.FIG. 4 is a diagram illustrating each process of manufacturing the resistive metal plate low resistance chip resistor of FIG. 2.

도 5는 본 발명에 의한 저항 금속판 저 저항칩 저항기의 각 온도에서의 저항 온도 계수의 그래프이며, 범례에 병기한 저항값은 실온 25℃에서의 저항값이다.Fig. 5 is a graph of the resistance temperature coefficient at each temperature of the resistance metal sheet low resistance chip resistor according to the present invention, and the resistance value written in the legend is a resistance value at room temperature of 25 ° C.

<부호의 설명><Description of the code>

10…저항 금속판 저 저항칩 저항기 11…저항 금속판10... Resistor metal sheet low resistance chip resistor 11... Resistance metal plate

12…납재 13…구리판12... Lead material 13. Copper plate

14…주석 도금막 15…오목부14... Tin plated film 15. Recess

16…보호막 20…집합 복층판체16... Protective film 20. Assembly lamellar body

22…스트립형상 복층판체 23…확산층22 ... Strip-shaped multilayer plate body 23... Diffusion layer

30…저항 금속판 저 저항칩 저항기 31…저항 금속판30 ... Resistor metal sheet low resistance chip resistor 31... Resistance metal plate

32…납재 33…구리판32... Lead material 33. Copper plate

34…주석 도금막 35…오목부34... Tin plated film 35. Recess

36…보호막 40…집합 복층판체36.. Protective film 40. Assembly lamellar body

42…스트립형상 복층판체 43…확산층42... Strip-shaped multilayer plate 43. Diffusion layer

Claims (5)

구리를 90중량% 이상 함유하는 합금으로 이루어지는 저항 금속판의 일방의 면 또는 양면에, 구리-은 2원 합금으로 이루어지는 납재에 의해, 전극으로서의 구리판을 수소분위기 노 내에서 피크 온도 850℃에서 납땜하고, 표면으로부터 산화막을 제거한 후에, 상기 구리판의 표면의 전역에 주석 도금막을 형성함으로써 집합 복층판체를 형성하고,On one side or both sides of the resistance metal plate which consists of an alloy containing 90 weight% or more of copper, the copper plate as an electrode is soldered in a hydrogen atmosphere furnace at the peak temperature of 850 degreeC by the brazing material which consists of a copper-silver binary alloy, After removing the oxide film from the surface, an aggregated multilayer plate body is formed by forming a tin plating film over the entire surface of the copper plate, 당해 집합 복층판체를 원하는 폭으로 스트립형상으로 절단하여 스트립형상 복층판체를 형성하고,The aggregated laminate is cut into strips with a desired width to form a strip-shaped laminate. 당해 스트립형상 복층판체의 주석 도금막이 형성된 일방의 면 또는 양면으로부터, 단변 방향의 중앙을 소정 폭으로 장변 방향으로 절삭하고, 주석 도금막, 구리판, 납재, 및 저항 금속판과 납재와의 적어도 확산층을 제거하여 오목부를 일방의 면 또는 양면에 형성하고, 당해 오목부의 바닥면에 보호막을 형성한 후에, 상기 스트립형상 복층판체를 원하는 폭으로 절단하여 칩형상의 저항기를 제조하는 것을 특징으로 하는 저항 금속판 저 저항칩 저항기의 제조 방법.The center of the short side direction is cut in the long side direction by the predetermined width from one surface or both surfaces in which the tin plating film of the said strip-shaped multilayer board body was formed, and at least the diffusion layer of a tin plating film, a copper plate, a solder material, and a resistance metal plate and a solder material is removed. The recessed portion is formed on one surface or both sides, and a protective film is formed on the bottom surface of the recessed portion, and then the strip-shaped multilayer board is cut to a desired width to produce a chip-shaped resistor. Method of manufacturing a chip resistor. 삭제delete 삭제delete 제1항에 있어서, 폴리아미드이미드 수지를 함유하는 재료에 의해, 상기 오목부의 바닥면에 보호막을 형성하는 것을 특징으로 하는 저항 금속판 저 저항칩 저항기의 제조 방법.The method of manufacturing a resistive metal plate low resistance chip resistor according to claim 1, wherein a protective film is formed on the bottom surface of the concave portion by a material containing a polyamideimide resin. 삭제delete
KR1020090009669A 2008-02-18 2009-02-06 Low resistance chip resistor of resistance metal plate and its manufacturing method KR101064534B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-036164 2008-02-18
JP2008036164A JP4537465B2 (en) 2008-02-18 2008-02-18 Resistance metal plate low resistance chip resistor manufacturing method

Publications (2)

Publication Number Publication Date
KR20090089256A KR20090089256A (en) 2009-08-21
KR101064534B1 true KR101064534B1 (en) 2011-09-14

Family

ID=41039906

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090009669A KR101064534B1 (en) 2008-02-18 2009-02-06 Low resistance chip resistor of resistance metal plate and its manufacturing method

Country Status (4)

Country Link
JP (1) JP4537465B2 (en)
KR (1) KR101064534B1 (en)
CN (1) CN101515497B (en)
TW (1) TWI395233B (en)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013055130A (en) * 2011-09-01 2013-03-21 Rohm Co Ltd Jumper resistor
JP6084091B2 (en) * 2013-03-28 2017-02-22 Koa株式会社 Manufacturing method of chip resistor
CN104376938B (en) * 2013-08-13 2018-03-13 乾坤科技股份有限公司 Resistance device
CN106356167B (en) * 2015-07-17 2021-01-15 乾坤科技股份有限公司 Micro resistor
US10083781B2 (en) 2015-10-30 2018-09-25 Vishay Dale Electronics, Llc Surface mount resistors and methods of manufacturing same
US10438729B2 (en) 2017-11-10 2019-10-08 Vishay Dale Electronics, Llc Resistor with upper surface heat dissipation
CN110911067A (en) * 2019-11-08 2020-03-24 广东风华高新科技股份有限公司 Current sensing resistor and manufacturing method thereof
CN113161092A (en) * 2021-04-01 2021-07-23 肇庆市鼎湖正科集志电子有限公司 Method for manufacturing strontium titanate annular piezoresistor copper-tin electrode

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001155955A (en) * 1999-11-30 2001-06-08 Taiyo Kagaku Kogyo Kk Electronic component equipped having external terminal electrode and mounting electronic article thereof
KR20030088496A (en) * 2002-01-15 2003-11-19 마쯔시다덴기산교 가부시키가이샤 Method for manufacturing chip resistor

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114009A (en) * 1998-10-08 2000-04-21 Alpha Electronics Kk Resistor, its mounting method, and its manufacture
JP4503122B2 (en) * 1999-10-19 2010-07-14 コーア株式会社 Low resistor for current detection and method for manufacturing the same
JP2001210948A (en) * 2000-01-21 2001-08-03 Kyocera Corp Ceramic circuit board
JP4138215B2 (en) * 2000-08-07 2008-08-27 コーア株式会社 Manufacturing method of chip resistor
JP2002232390A (en) * 2001-02-06 2002-08-16 Fujitsu General Ltd Ofdm demodulator
JP3955739B2 (en) * 2001-03-27 2007-08-08 多摩電気工業株式会社 Resistor manufacturing method
JP2003168501A (en) * 2001-11-29 2003-06-13 Toko Inc Jumper chip and its manufacturing method
JP3860515B2 (en) * 2002-07-24 2006-12-20 ローム株式会社 Chip resistor
JP4647182B2 (en) * 2002-11-08 2011-03-09 ローム株式会社 Chip resistor manufacturing method and chip resistor
JP3971335B2 (en) * 2003-04-08 2007-09-05 ローム株式会社 Chip resistor and manufacturing method thereof
JP4047760B2 (en) * 2003-04-28 2008-02-13 ローム株式会社 Chip resistor and manufacturing method thereof
JP4056445B2 (en) * 2003-08-25 2008-03-05 コーア株式会社 Metal resistor
JP2005108900A (en) * 2003-09-26 2005-04-21 Koa Corp Low resistor and its manufacturing method
JP4452196B2 (en) * 2004-05-20 2010-04-21 コーア株式会社 Metal plate resistor
JP2006019669A (en) * 2004-07-01 2006-01-19 Seiden Techno Co Ltd Resistor of low resistance using cladding material, and manufacturing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001155955A (en) * 1999-11-30 2001-06-08 Taiyo Kagaku Kogyo Kk Electronic component equipped having external terminal electrode and mounting electronic article thereof
KR20030088496A (en) * 2002-01-15 2003-11-19 마쯔시다덴기산교 가부시키가이샤 Method for manufacturing chip resistor

Also Published As

Publication number Publication date
KR20090089256A (en) 2009-08-21
TWI395233B (en) 2013-05-01
JP2009194316A (en) 2009-08-27
CN101515497A (en) 2009-08-26
CN101515497B (en) 2011-08-03
JP4537465B2 (en) 2010-09-01
TW200949866A (en) 2009-12-01

Similar Documents

Publication Publication Date Title
KR101064534B1 (en) Low resistance chip resistor of resistance metal plate and its manufacturing method
US20200176210A1 (en) Fuse element and fuse device
US10707043B2 (en) Fuse element, fuse device, and heat-generator-integrated fuse device
US9437352B2 (en) Resistor and structure for mounting same
KR101371053B1 (en) Resistor, particularly SMD resistor, and associated production method
WO2008027167A1 (en) Clad aluminum connector
KR102135832B1 (en) Fuse element, fuse element, protection element
JPWO2007125939A1 (en) Wiring connecting clad material and wiring connecting member processed from the clad material
JP4792806B2 (en) Resistor
US5867895A (en) Method of mounting an electrical component with surface-mountable terminals
JP6566811B2 (en) Solder chip, method for manufacturing glass substrate with terminal using solder chip
US9620267B2 (en) Resistor and manufacturing method for same
JP3848247B2 (en) Chip resistor and manufacturing method thereof
JP4189005B2 (en) Chip resistor
CN100562949C (en) Electronic unit and manufacture method thereof
CN110706873B (en) Ultra-low resistance chip resistor and manufacturing method thereof
JP2006245195A (en) Double-sided printed wiring board
WO2023100858A1 (en) Chip resistor and method of producing same
JP3838560B2 (en) Chip resistor having low resistance value and manufacturing method thereof
WO2016047733A1 (en) Solder tip, method for manufacturing glass substrate with terminal in which solder tip is used
KR20180017842A (en) Chip resistor and chip resistor assembly
JP2004015042A (en) Method for manufacturing resistor
JP2013254983A (en) Chip resistor and manufacturing method of the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150729

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160812

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170724

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190809

Year of fee payment: 9