JP6084091B2 - Manufacturing method of chip resistor - Google Patents
Manufacturing method of chip resistor Download PDFInfo
- Publication number
- JP6084091B2 JP6084091B2 JP2013069923A JP2013069923A JP6084091B2 JP 6084091 B2 JP6084091 B2 JP 6084091B2 JP 2013069923 A JP2013069923 A JP 2013069923A JP 2013069923 A JP2013069923 A JP 2013069923A JP 6084091 B2 JP6084091 B2 JP 6084091B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- metal material
- mask
- slit
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000007769 metal material Substances 0.000 claims description 37
- 239000002648 laminated material Substances 0.000 claims description 24
- 239000000463 material Substances 0.000 claims description 24
- 239000011248 coating agent Substances 0.000 claims description 18
- 238000000576 coating method Methods 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 7
- 238000005520 cutting process Methods 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 238000007747 plating Methods 0.000 claims description 4
- 150000002739 metals Chemical class 0.000 claims 4
- 239000007772 electrode material Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 229910000679 solder Inorganic materials 0.000 description 6
- 238000010008 shearing Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 229910018487 Ni—Cr Inorganic materials 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
- H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
- H01C17/281—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
- H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
Description
本発明は、金属板を使用したチップ抵抗器の製造技術に関する。 The present invention relates to a technique for manufacturing a chip resistor using a metal plate.
電流の検出用にミリオーム程度の極めて抵抗値が小さいチップ抵抗器(シャント抵抗器)を用いることは良く知られている。チップ抵抗器は、貴金属合金あるいは金属合金から作製される抵抗体および高伝導性の電極および溶融はんだ材から構成され、抵抗体と電極は強固に接合されており、抵抗体には抵抗調整用の切り込みがない構造が知られている(下記特許文献1参照)。
It is well known to use a chip resistor (shunt resistor) having a very small resistance value of about milliohm for current detection. The chip resistor is composed of a resistor made of a noble metal alloy or a metal alloy, a highly conductive electrode, and a molten solder material. The resistor and the electrode are firmly bonded, and the resistor is used for resistance adjustment. A structure having no notch is known (see
下記特許文献2には、金属板製抵抗体における片面に左右一対の端子電極を設けて成るチップ抵抗器において、チップ抵抗器における両端子電極の下面と、抵抗体における左右両端面との両方にわたって半田メッキ層を形成することが開示されている。これにより、半田付け強度の向上を図ることができる。
In the following
上記特許文献2に記載されている技術では、板状の抵抗材の一面に電極を形成し、短冊状又は櫛状に機械的に切断した後に、電極コート材をメッキにより形成し、電極上とともに切り出した端面にも電極コート材を形成することができる。
しかしながら、この方法によると、機械的な切断時における被メッキ面へのダメージの影響が残りやすいという問題があった。
本発明は、被メッキ面へのダメージの影響を低減することを目的とする。
In the technique described in
However, according to this method, there is a problem that the influence of damage to the plated surface at the time of mechanical cutting tends to remain.
An object of this invention is to reduce the influence of the damage to a to-be-plated surface.
本発明の一観点によれば、第1金属材と第2金属材からなる積層材であって、前記第1金属材により抵抗体を、前記第2金属材により一対の電極を形成したチップ抵抗器を複数形成可能な領域を有する積層材を準備し、前記積層材の面内の第1の方向に延在し、前記積層材を貫通するスリットを形成する工程と、前記第2金属材側の表面に前記スリットに隣接し前記第1の方向に延在する第1のマスクを形成する工程と、前記第1のマスクが形成された積層材に電極コート材をメッキすることで、前記電極コート材により前記第2金属材の前記第1金属材とは反対側の面と前記スリットの内面とを被覆する工程と、前記第1のマスクを除去し、第2金属材を選択的に除去し、前記第1金属材を露出させる工程と、前記積層材を前記第1の方向と直交する第2の方向に切断する工程と、を有することを特徴とするチップ抵抗器の製造方法が提供される。 According to one aspect of the present invention, a chip resistor is a laminated material composed of a first metal material and a second metal material, wherein a resistor is formed by the first metal material and a pair of electrodes are formed by the second metal material. Preparing a laminated material having a region where a plurality of vessels can be formed, extending in a first direction within the plane of the laminated material, and forming a slit penetrating the laminated material; and the second metal material side Forming a first mask adjacent to the slit and extending in the first direction on the surface of the substrate, and plating an electrode coating material on the laminated material on which the first mask is formed, whereby the electrode A step of covering a surface of the second metal material opposite to the first metal material and an inner surface of the slit with a coating material; removing the first mask; and selectively removing the second metal material And exposing the first metal material and the laminated material in the first direction. Method of manufacturing a chip resistor, characterized in that it comprises a step, a of cutting in a second direction perpendicular is provided.
積層材に予め、後に電極の側面となる位置に断面を有するスリットを形成しておき、電極形成用の第1のマスクを利用して電極コート材をメッキすることで前記電極コート材により前記第2金属材の前記第1金属材とは反対側の下面と前記スリットの内面とを被覆されるため、せん断などにより側面を形成した後に側面に電極コート剤を形成する場合に比べて、工程の自由度が向上する。また、電極コート材により被覆する側面を形成する工程としてウェットエッチングなどのいわゆるソフトエッチングを選択することができるため、電極コート材と側面との間のダメージを低減することができる。前記積層材を前記第1の方向と直交する第2の方向に切断する際に、前記スリットと交差する位置で切ることで、スリットにより各抵抗器を第2の方向において分離することができる。 A slit having a cross section is formed in the laminated material in advance at a position that will later become the side surface of the electrode, and the electrode coating material is plated using the first mask for electrode formation so that the first electrode coating material is used. Since the lower surface of the two metal materials opposite to the first metal material and the inner surface of the slit are coated, the step of forming the electrode coating agent on the side surface after forming the side surface by shearing or the like The degree of freedom is improved. Further, since so-called soft etching such as wet etching can be selected as the step of forming the side surface covered with the electrode coating material, damage between the electrode coating material and the side surface can be reduced. When the laminated material is cut in a second direction orthogonal to the first direction, each resistor can be separated in the second direction by the slit by cutting at a position intersecting the slit.
前記第1のマスクを形成する工程は、前記第1のマスクを、前記第2の方向の幅が前記第2金属材を分離して電極を形成した場合における電極間距離に対応し、前記第1のマスクの前記第2の方向側の端部と隣接する前記スリットの端部との間の距離が電極幅に対応する位置に形成する工程であることを特徴とする。 The step of forming the first mask corresponds to a distance between the electrodes when the first mask is formed so that the width in the second direction separates the second metal material to form an electrode. It is a step of forming a distance between an end of the first mask on the second direction side and an end of the adjacent slit at a position corresponding to the electrode width.
電極間の距離や電極幅を、フォトリソグラフィー等により決めることができるため、抵抗体の寸法精度が良くなる。 Since the distance between the electrodes and the electrode width can be determined by photolithography or the like, the dimensional accuracy of the resistor is improved.
前記スリットを形成する工程において、前記第1の金属材の面内の第1の方向に延在する第1の開口を有する第2のマスクを形成し、前記第2の金属材の面内の第1の方向に延在する第2の開口を有し、前記第2のマスクと対応する位置に第3のレジストマスクを形成し、前記第1の金属材と前記第2の金属材とのエッチング速度を考慮して前記第1の開口の幅と前記第2の開口の幅とが略等しくなるように前記第1の開口幅と前記第2の開口幅とを調整しておくことを特徴とする。 In the step of forming the slit, a second mask having a first opening extending in a first direction in the plane of the first metal material is formed, and in the plane of the second metal material. A second opening extending in a first direction, a third resist mask is formed at a position corresponding to the second mask, and the first metal material and the second metal material The first opening width and the second opening width are adjusted so that the width of the first opening and the width of the second opening are substantially equal in consideration of the etching rate. And
第1の金属材と第2の金属材との開口幅を調整しておくことで、スリットの開口径を例えば略同じにすることができる。 By adjusting the opening widths of the first metal material and the second metal material, the opening diameters of the slits can be made substantially the same, for example.
本発明の他の観点によれば、第1金属材と第2金属材からなる積層材であって、前記第1金属材により抵抗体を、前記第2金属材により一対の電極を形成した抵抗器を、複数形成可能な領域を有する積層材であって、前記積層材の面内の第1の方向に延在し前記積層材を貫通するとともに、延在する方向が前記積層材の端面に到達していない前記第1の方向と直交する第2の方向に隣接する複数のスリットと、隣接する2本の前記スリット間に1つ配置され、第2金属材側に前記第1の方向に延在し前記第1の金属材の表面を露出させ前記第2金属材を前記第1の方向に沿って分離することで一対の電極を形成する開口部と、前記一対の電極の前記第1金属材とは反対側の面と前記スリットの内面とを被覆する電極コート材と、を有することを特徴とするチップ抵抗器用の積層材が提供される。 According to another aspect of the present invention, there is provided a laminated material composed of a first metal material and a second metal material, wherein a resistor is formed by the first metal material, and a pair of electrodes is formed by the second metal material. A laminate having a region where a plurality of containers can be formed, extending in a first direction in the plane of the laminate and penetrating the laminate, and extending in the end face of the laminate A plurality of slits adjacent to each other in the second direction orthogonal to the first direction that has not reached and one between the two adjacent slits are arranged in the first direction on the second metal material side An opening that extends to expose a surface of the first metal material and separate the second metal material along the first direction to form a pair of electrodes, and the first of the pair of electrodes An electrode coating material covering the surface opposite to the metal material and the inner surface of the slit; Laminate chip resistors dexterity, wherein is provided.
この中間体によれば、カットする前の縁がある板状態の積層材が形成された中間体で保持することができるため、カット前に、運搬、検査などを行うこともできる。 According to this intermediate body, since it can be held by the intermediate body on which the laminated material in a plate state with an edge before cutting is formed, transportation, inspection, etc. can be performed before cutting.
本発明によれば、チップ抵抗器における被メッキ面へのダメージの影響を低減することができる。 ADVANTAGE OF THE INVENTION According to this invention, the influence of the damage to the to-be-plated surface in a chip resistor can be reduced.
以下、本発明の実施の形態によるチップ抵抗器の製造技術について図面を参照しながら詳細に説明する。 Hereinafter, a chip resistor manufacturing technique according to an embodiment of the present invention will be described in detail with reference to the drawings.
図1(a)、(b)は、本実施の形態によるチップ抵抗器の一構成例を示す図である。図2(a)は、その断面構造を示す図である。本実施の形態によるチップ抵抗器Aは、Ni−Cr系などの抵抗体の板111と、その一面(抵抗体上面111aの反対側の抵抗体下面111b)に、ある距離だけ離れて形成され、例えばCuからなる2つの電極113とを有し、一面の電極113間の領域に抵抗体下面111bが露出している。その露出面に保護膜が形成されていても良い。ここで、抵抗体の板111とは反対側の電極113の下面113aと電極113の外側面113b及び抵抗体端面111dとが、電極コート材131により被覆されている。 図2(b)は、図1、図2(a)に示すチップ抵抗器Aを、基板160面上に形成された配線150に配置した構成を示す図である。抵抗体Aの電極113が、はんだ(Sn)フィレット140により、配線150に電気的に接続されて固定されている。ここで、電極113の内側側面113cは電極113が露出している。電極内側面113cにCuの酸化膜を形成することではんだフィレット140の這い上がりを防止するとともに、Snの付着に起因する抵抗値の変動を防止することができる。
FIGS. 1A and 1B are diagrams showing a configuration example of the chip resistor according to the present embodiment. FIG. 2A is a diagram showing the cross-sectional structure. The chip resistor A according to the present embodiment is formed on a Ni-Cr-based
以下に、上記の抵抗器Aの製造方法について説明する。図3から図5までは、抵抗体の製造工程の要部を示す図であり、図3A、Bは斜視図、図4は図3A,Bにおける要部断面図、図5は製造工程の例を示すフローチャート図である。 Below, the manufacturing method of said resistor A is demonstrated. 3 to 5 are diagrams showing the main part of the resistor manufacturing process, FIGS. 3A and 3B are perspective views, FIG. 4 is a cross-sectional view of the main part in FIGS. 3A and B, and FIG. 5 is an example of the manufacturing process. FIG.
まず、図3A(a)、図4の(1)に示すように、例えば、Ni−Cr系などの第1の金属材からなる抵抗体の板(層)111とCuなどの第2の金属材からなる電極板(層)113との平板状の積層材110を準備する(ステップS1)。
First, as shown in FIGS. 3A (a) and 4 (1), for example, a resistor plate (layer) 111 made of a first metal material such as Ni—Cr and a second metal such as Cu. A flat laminated
次いで、フォトレジストなどを用いたリソグラフィー技術を利用して、積層材110に、厚さ方向に貫通し、面内の一方向(第1の方向)に延在するスリット201を形成する(ステップS2)。そのために、電極材113側の一面に、スリット201の幅の領域を開口するレジストパターンA1が、他の一面にも同じ領域に開口を有するレジストパターンA2が形成される。スリット201は、第1の方向と直交する第2の方向に間隔をあけて複数設けられる。尚、スリット幅と間隔は、それぞれ、位置により変更して、異なる幅の抵抗器を形成するようにしても良い。要するに、抵抗器の幅がスリット間の間隔により決定する。
Next, using a lithography technique using a photoresist or the like, a
次いで、レジストパターンA1、A2を利用して、抵抗体の板111と電極板113とをエッチングする。エッチングは、ウェットエッチング、ドライエッチングのいずれでもよく、プレスなどにより打ち抜いて良い。次いで、レジストを除去すると、図4(2)に示すように、抵抗体の板111と電極板113と貫通するスリット201が形成される。(図3Aの(c))。このスリットの一方の位置は、図1、図2に示す電極113の側面113b及び抵抗体端面111dに位置する。スリット201は、積層材110の第1の方向の端面までは形成されていない。
Next, the
次いで、図3Aの(d)に示すように、スリット201が形成された積層材110の両面にそれぞれフォトレジストB1、B2を塗布する。
Next, as shown in FIG. 3A (d), photoresists B1 and B2 are respectively applied to both surfaces of the
次いで、図3Aの(e)に示すように、積層材110の電極材の板113側の一面に、スリット201と同じ方向に延在するレジストパターンB2−1を形成する。レジストパターンB2−1の幅は、電極材の板113を分離して電極を形成した場合における隣接する電極間の距離に対応し、レジストパターンB2−1の端部と隣接するスリット201の端部との間の距離が電極幅に対応する位置に形成される。したがって、この段階で、電極間距離と電極幅とを規定することができる。この際、積層材110の抵抗材の板111側の一面には全面にフォトレジストB1を残しておく。次いで、レジストパターンB2−1をマスクとして、Snの電解メッキなどにより電極コート材131を形成する(図3A(f))。図4の(3)に示すように、抵抗体の板111と電極板113の側面が、電極コート材131により被覆される(ステップS3)。
Next, as illustrated in FIG. 3A (e), a resist pattern B2-1 extending in the same direction as the
次いで、図3B(g)に示すように、レジストパターンB2−1とB1とを除去する。B1は残しても良い。すると、図4の(4)に示すように、レジストパターンB2−1を除去した領域141に、電極材113の表面が露出する(ステップS4)。
Next, as shown in FIG. 3B (g), the resist patterns B2-1 and B1 are removed. B1 may be left. Then, as shown in FIG. 4 (4), the surface of the
次いで、図3B(h)に示すように、例えば塩化第二鉄の水溶液を用いて、Ni−Crに対してCuの選択エッチングを行う。これにより、図4Bの5)に示すように、レジストパターンB2−1を除去した領域141に抵抗体の板111が露出し、電極131が分離する(ステップS5)。
Next, as shown in FIG. 3B (h), selective etching of Cu is performed on Ni—Cr using, for example, an aqueous solution of ferric chloride. As a result, as shown in 5) of FIG. 4B, the
次いで、図3B(i)に示すように、スリット201の端部近傍のスリット201内の位置で、スリット201の延在方向と直交する方向に、ダイシング、せん断などにより、積層材110をカットする(ステップS6)。
Next, as shown in FIG. 3B (i), the
次いで、図3B(j)に示すように、スリット201の延在方向と直交する方向に、ダイシング、せん断などにより、積層材110をカットして個片化する。これにより、図4の(6)に示すように、図1と同様の構造を形成することができる。
Next, as shown in FIG. 3B (j), the
このように、本実施の形態によれば、積層材110に予め、後に電極113の側面となる位置に断面を有するスリット201を形成しておき、電極材113を形成したのちにせん断などにより側面を形成する場合に比べて、工程の自由度が向上し、ウェットエッチングなどのいわゆるソフトエッチングを選択することができる。また、電極間の距離や電極幅を、フォトリソグラフィーにより決めることができるため、抵抗体の寸法精度が良くなる。
As described above, according to the present embodiment, the
次に、スリット201を形成する工程(図3Aの(b)(c))の詳細を説明する。図6(a)に示すように、抵抗体の板111側のレジスト開口幅O2’を電極材の板113側のレジスト開口幅O1よりもエッチング速度の違いを考慮した分だけ狭くする(O1>O2’)ことで、図6(b)に示すように、電極コート材131と、電極材の板113側との開口を同じ幅とすることができる(L1参照)。ウェットエッチングによって積層材110の端面L1はテーパ形状となるため、はんだフィレット140の付着面積が大きくなり、アンカー効果、固着力が向上するという利点がある。
Next, details of the step of forming the slit 201 ((b) and (c) of FIG. 3A) will be described. As shown in FIG. 6A, the resist opening width O2 ′ on the
上記の実施の形態において、添付図面に図示されている構成等については、これらに限定されるものではなく、本発明の効果を発揮する範囲内で適宜変更することが可能である。その他、本発明の目的の範囲を逸脱しない限りにおいて適宜変更して実施することが可能である。また、本発明の各構成要素は、任意に取捨選択することができ、取捨選択した構成を具備する発明も本発明に含まれるものである。 In the above-described embodiment, the configuration and the like illustrated in the accompanying drawings are not limited to these, and can be appropriately changed within a range in which the effect of the present invention is exhibited. In addition, various modifications can be made without departing from the scope of the object of the present invention. Each component of the present invention can be arbitrarily selected, and an invention having a selected configuration is also included in the present invention.
本発明は、抵抗器の製造方法に利用できる。 The present invention can be used in a method for manufacturing a resistor.
A…チップ抵抗器、110…積層材、111…抵抗体の板、113…電極材の板、131…電極コート材、140…はんだフィレット、150…配線、160…基板、201…スリット。 A ... chip resistor, 110 ... laminated material, 111 ... resistor plate, 113 ... electrode material plate, 131 ... electrode coating material, 140 ... solder fillet, 150 ... wiring, 160 ... substrate, 201 ... slit.
Claims (3)
前記積層材の面内の第1の方向に延在し、前記積層材を貫通するスリットを形成する工程と、
前記第2金属材側の表面に前記スリットに隣接し前記第1の方向に延在する第1のマスクを形成する工程と、
前記第1のマスクが形成された積層材に電極コート材をメッキすることで、前記電極コート材により前記第2金属材の前記第1金属材とは反対側の面と前記スリットの内面とを被覆する工程と、
前記第1のマスクを除去し、前記第2金属材を選択的に除去し、前記第1金属材を露出させる工程と、
前記積層材を前記第1の方向と直交する第2の方向に切断する工程と
を有することを特徴とするチップ抵抗器の製造方法。 A laminated material composed of a first metal material and a second metal material, having a region where a plurality of chip resistors in which a resistor is formed by the first metal material and a pair of electrodes are formed by the second metal material can be formed. Prepare the laminate,
Extending in a first direction in the plane of the laminate and forming a slit penetrating the laminate;
Forming a first mask adjacent to the slit and extending in the first direction on the surface of the second metal material side;
By plating an electrode coating material on the laminated material on which the first mask is formed, the surface of the second metal material opposite to the first metal material and the inner surface of the slit are formed by the electrode coating material. Coating, and
Removing the first mask, selectively removing the second metal material, and exposing the first metal material;
Cutting the laminated material in a second direction orthogonal to the first direction. A method of manufacturing a chip resistor, comprising:
前記第1のマスクを、前記第2の方向の幅が前記第2金属材を分離して電極を形成した場合における電極間距離に対応し、前記第1のマスクの前記第2の方向側の端部と隣接する前記スリットの端部との間の距離が電極幅に対応する位置に形成する工程であることを特徴とする請求項1に記載のチップ抵抗器の製造方法。 The step of forming the first mask includes:
The first mask has a width in the second direction corresponding to an inter-electrode distance when the second metal material is separated to form an electrode, and the first mask has a width on the second direction side of the first mask. 2. The method of manufacturing a chip resistor according to claim 1, wherein the distance between the end portion and the end portion of the adjacent slit is a step of forming at a position corresponding to the electrode width.
前記第1金属材の面内の第1の方向に延在する第1の開口を有する第2のマスクを形成し、前記第2金属材の面内の第1の方向に延在する第2の開口を有し、前記第2のマスクと対応する位置に第3のマスクを形成し、
前記第1金属材と前記第2金属材とのエッチング速度を考慮して前記第1の開口の幅と前記第2の開口の幅とが略等しくなるように前記第1の開口の幅と前記第2の開口の幅とを調整しておくことを特徴とする請求項1又は2に記載のチップ抵抗器の製造方法。 In the step of forming the slit,
The second mask is formed having a first opening extending in a first direction in a plane of the first metals material, extending in a first direction in a plane of the second metals material Forming a third mask at a position corresponding to the second mask having a second opening;
The first metals material and the said as the width of the first opening in consideration of the etching rate of the second metals material and the second width of the opening is substantially equal the width of the first opening method for producing a chip resistor according to claim 1 or 2, characterized in that you adjust the width of the second opening and.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013069923A JP6084091B2 (en) | 2013-03-28 | 2013-03-28 | Manufacturing method of chip resistor |
PCT/JP2013/082669 WO2014155841A1 (en) | 2013-03-28 | 2013-12-05 | Method for manufacturing resistor, and resistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013069923A JP6084091B2 (en) | 2013-03-28 | 2013-03-28 | Manufacturing method of chip resistor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014194961A JP2014194961A (en) | 2014-10-09 |
JP6084091B2 true JP6084091B2 (en) | 2017-02-22 |
Family
ID=51622876
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013069923A Active JP6084091B2 (en) | 2013-03-28 | 2013-03-28 | Manufacturing method of chip resistor |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6084091B2 (en) |
WO (1) | WO2014155841A1 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6346487B2 (en) * | 2014-04-11 | 2018-06-20 | Koa株式会社 | Resistor manufacturing method, resistance value measuring method |
JP7018251B2 (en) * | 2015-05-21 | 2022-02-10 | ローム株式会社 | Chip resistor |
US10340063B2 (en) * | 2016-04-27 | 2019-07-02 | Panasonic Intellectual Property Management Co., Ltd. | Chip resistor and method for manufacturing the same |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4138215B2 (en) * | 2000-08-07 | 2008-08-27 | コーア株式会社 | Manufacturing method of chip resistor |
JP3848247B2 (en) * | 2002-12-05 | 2006-11-22 | ローム株式会社 | Chip resistor and manufacturing method thereof |
JP2007049071A (en) * | 2005-08-12 | 2007-02-22 | Rohm Co Ltd | Chip resistor and manufacturing method thereof |
JP2009218552A (en) * | 2007-12-17 | 2009-09-24 | Rohm Co Ltd | Chip resistor and method of manufacturing the same |
JP4537465B2 (en) * | 2008-02-18 | 2010-09-01 | 釜屋電機株式会社 | Resistance metal plate low resistance chip resistor manufacturing method |
-
2013
- 2013-03-28 JP JP2013069923A patent/JP6084091B2/en active Active
- 2013-12-05 WO PCT/JP2013/082669 patent/WO2014155841A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2014155841A1 (en) | 2014-10-02 |
JP2014194961A (en) | 2014-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6476417B2 (en) | Resistor manufacturing method | |
JP2009218552A (en) | Chip resistor and method of manufacturing the same | |
JP6084091B2 (en) | Manufacturing method of chip resistor | |
JP2018132386A (en) | Current measurement device and resistor for detecting current | |
JP6509022B2 (en) | Method of manufacturing shunt resistor | |
JP2007049071A (en) | Chip resistor and manufacturing method thereof | |
JP5891342B2 (en) | Manufacturing method of chip resistor | |
JP4681964B2 (en) | Method of trimming metal plate resistor for current detection and metal plate resistor for current detection manufactured by this method | |
JP2008010895A (en) | Method of manufacturing chip resistor having low resistance value | |
JP2010050469A (en) | Method of manufacturing resistor for current detection | |
JP7211930B2 (en) | Method for manufacturing wired circuit board | |
JP4741355B2 (en) | Chip-type electronic components | |
JP2006228980A (en) | Chip resistor made of metal plate and its production process | |
WO2012039020A1 (en) | Method for producing metal plate low-resistance chip resistor | |
JP3608569B2 (en) | Resistor manufacturing method | |
JP6954517B2 (en) | Electronic components and their manufacturing methods | |
JP6346487B2 (en) | Resistor manufacturing method, resistance value measuring method | |
JP2005159381A (en) | Method of manufacturing resistor | |
TWI406612B (en) | Passive components of the system of law | |
JP2019087625A (en) | Chip resistor and manufacturing method thereof | |
JP2018113351A (en) | Lead frame and manufacturing method thereof | |
JP4799916B2 (en) | Chip resistor | |
JP2004022920A (en) | Chip resistor having low resistance and its manufacturing method | |
JP2013254983A (en) | Chip resistor and manufacturing method of the same | |
JP3608570B2 (en) | Resistor manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170124 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6084091 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |