JP4741355B2 - Chip-type electronic components - Google Patents
Chip-type electronic components Download PDFInfo
- Publication number
- JP4741355B2 JP4741355B2 JP2005346052A JP2005346052A JP4741355B2 JP 4741355 B2 JP4741355 B2 JP 4741355B2 JP 2005346052 A JP2005346052 A JP 2005346052A JP 2005346052 A JP2005346052 A JP 2005346052A JP 4741355 B2 JP4741355 B2 JP 4741355B2
- Authority
- JP
- Japan
- Prior art keywords
- groove
- substrate
- chip
- electrode
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
本発明は、チップ型電子部品に関するものであり、特に、チップ型抵抗器のように分割用の溝を形成した大判基板を分割してチップ基板を形成し、このチップ基板からなるチップ型電子部品に関するものである。 The present invention relates to a chip-type electronic component, and in particular, a chip substrate is formed by dividing a large-sized substrate in which a dividing groove is formed, such as a chip resistor, and the chip-type electronic component comprising the chip substrate. It is about.
従来、チップ型抵抗器などのようにセラミックス製のチップ基板からなるチップ型電子部品では、セラミックス製の大判基板にあらかじめ格子状に分割用の溝を形成しておき、この大判基板に電極及び抵抗体などの所要の構造を形成した後に分割用の溝に沿って分割することにより個々のチップ基板を形成し、このチップ基板を基体としてチップ型電子部品を形成している。 Conventionally, in a chip-type electronic component made of a ceramic chip substrate such as a chip resistor, a dividing groove is formed in advance in a lattice shape on a ceramic large substrate, and electrodes and resistors are formed on the large substrate. After forming a required structure such as a body, it is divided along a dividing groove to form individual chip substrates, and chip-type electronic components are formed using this chip substrate as a base.
ここで、図6を用いて、チップ型電子部品の一形態であるチップ型抵抗器の製造工程を簡単に説明すると、図6(a)に示すように、セラミックス製の大判基板100には、互いに平行な複数の第1溝110と、この第1溝110と直交する複数の第2溝120とを設けて矩形状のチップ基板領域130を形成している。
Here, the manufacturing process of the chip resistor, which is one form of the chip electronic component, will be briefly described with reference to FIG. 6. As shown in FIG. A plurality of
次いで、セラミックス製の大判基板100には、図6(b)に示すように、第1溝110を跨いで電極ペーストを塗布し、この電極ペーストを焼結させて電極140を形成している。この電極140は第1溝110を跨いで形成していることによって、第1溝110内には電極用金属が充填されている。
Next, as shown in FIG. 6B, an electrode paste is applied to the ceramic large-sized
このように第1溝110を跨いで電極140の形成することにより、チップ基板領域130には第1溝110に沿った側縁にそれぞれ電極140,140が配置された状態とし、図6(c)に示すように、この電極140,140間に抵抗体ペーストを塗布して焼結させることにより抵抗体150を形成している。
By forming the
次いで、図6(d)に示すように抵抗体150の上面にはガラスペーストを印刷して焼結させることにより第1保護ガラス層160を形成し、その後、図6(e)に示すように抵抗体150にレーザートリミングによってトリミング溝170を形成しながら抵抗値調整を行っている。
Next, as shown in FIG. 6 (d), a first
抵抗値調整後、図6(f)に示すように抵抗体150の上面にはガラスペーストを印刷して焼結させることによりオーバーコート層180を形成している。
After adjusting the resistance value, as shown in FIG. 6F, an
オーバーコート層180の形成後、第1溝110に沿って大判基板100を分割することにより、図6(g)に示すようにチップ基板300が一列に連なったバー状基板200を形成し、第1溝110での分割にともなって露出したバー状基板200の露出面に電極ペーストを塗布して焼結させることにより側面電極210を形成し、その後、第2溝120に沿ってバー状基板200を分割して個々のチップ基板300としている(例えば、特許文献1参照。)。
After the
このチップ基板300は、さらにめっき処理されることによって側面電極210部分に半田被膜を形成して、製品としてのチップ型抵抗器としている。
しかしながら、昨今、チップ型電子部品のさらなる小型化の要求にともなって大判基板の基板厚みがますます薄くなると、大判基板に設けた第1溝及び第2溝での大判基板の分割を行った際に、分割端面がきれいな平面状の分断面となりにくい傾向が顕在化していた。 However, as the substrate thickness of the large format substrate becomes thinner with the recent demand for further miniaturization of chip-type electronic components, the large format substrate is divided by the first groove and the second groove provided on the large format substrate. In addition, the tendency for the divided end face to be difficult to become a clean flat sectional surface has become apparent.
特に、大判基板をバー状基板に分割する第1溝での分割の際には、第1溝を跨いで形成した電極によって第1溝に電極用金属が充填されているので、この第1溝に充填された電極用金属が分割を阻害するように作用して、第1溝での大判基板の分断面の形状がさらに歪となって、不良を発生させるおそれがあった。 In particular, when dividing the large substrate into the bar-shaped substrate in the first groove, the first groove is filled with the metal for the electrode by the electrode formed across the first groove. The metal for electrodes filled in the metal acts so as to inhibit the division, and the shape of the cross section of the large substrate in the first groove is further distorted, which may cause a defect.
具体的には、図7に示すように、大判基板100の上面に形成した上面第1溝110aと、大判基板の下面に形成した下面第1溝110bとの間で大判基板100を分割する際に、上面第1溝110aを基点として形成されたき裂が下面第1溝110bから外れた位置に達することにより、分断面が平坦面状とならない場合があった。図7中、140aは上面第1溝110aを跨いで大判基板100の上面に設けた上面電極であり、140bは下面第1溝110bを跨いで大判基板100の下面に設けた下面電極である。
Specifically, as shown in FIG. 7, when the large-
特に、図7の右側の基板のように、大判基板100の下面側において下面第1溝110bを含む突出片400が形成されている場合には、この突出片400部分において下面電極140bのハガレが生じやすく、下面電極140bのハガレが生じることにより不良を生じさせることとなっていた。
In particular, when the
また、下面電極140bのハガレが生じないまでも、下面電極140bと基板との密着性が低下しやすいため、実装基板に実装した後に下面電極140bが基板から剥がれることにより、不良を生じさせるおそれがあった。
In addition, since the adhesion between the
一方、図7の左側の基板のように、前記した突出片400の形成にともなって逆に後退状となった後退縁500では、大判基板100が正常に分割された場合に形成される分断面よりも大きく後退しているために、この分断面に側面電極となる電極ペーストを塗布して側面電極を形成した場合に、十分な接触面積が得られないことによって突入電流などによって断線を生じるおそれがあった。
On the other hand, as shown in the left side of FIG. 7, the receding
さらには、後退縁500における下面電極140bに欠損が生じていた場合には、電極ペーストが後退縁500に届かないことによって下面電極140bと側面電極とが非導通となるおそれもあった。
Furthermore, when the
本発明者はこのような現状に鑑み、大判基板を分割した際に形成される分断面ができるだけ平坦状となるようにして、チップ基板の上面及び下面に設けた電極と側面電極とを確実に導通させることができるようにすべく研究開発を行って、本発明を成すに至ったものである。 In view of the present situation, the present inventor has ensured that the divided cross section formed when the large substrate is divided is as flat as possible, and the electrodes and the side electrodes provided on the upper and lower surfaces of the chip substrate are securely connected. Research and development has been carried out to enable conduction, and the present invention has been achieved.
本発明のチップ型電子部品では、互いに平行な複数の第1の溝と、この第1の溝と直交する複数の第2の溝とを設けて矩形状のチップ基板領域を形成するとともに、このチップ基板領域内における前記第1の溝に沿った側縁にそれぞれ電極を形成した大判基板を、前記第1の溝及び前記第2の溝に沿って分割して形成したチップ基板からなるチップ型電子部品において、前記大判基板には、その上面及び下面に前記第1の溝から離隔させて前記電極をそれぞれ形成するとともに、これら電極が形成される前記大判基板の電極形成領域には段差をそれぞれ設け、前記チップ基板の両側に薄肉部を設け、かつ、前記段差は第1の溝に沿って窪ませた溝からなり、前記大判基板には、その上面及び下面に前記溝の一部部分から離隔させて前記電極をそれぞれ形成する。 In the chip-type electronic component of the present invention, a plurality of first grooves parallel to each other and a plurality of second grooves perpendicular to the first grooves are provided to form a rectangular chip substrate region. A chip type comprising a chip substrate formed by dividing a large substrate having electrodes formed on the side edges along the first groove in the chip substrate region along the first groove and the second groove, respectively. in the electronic component, the large substrate is the addition to form the top and bottom surfaces said electrodes by spaced apart from the first groove in each, the electrode formation region of the large-sized substrate that these electrodes are formed stepped Each of the chip substrate is provided with a thin portion on both sides of the chip substrate , and the step is formed by a groove recessed along the first groove. The electrode away from the part Respectively to form.
さらに、第1の溝は大判基板にレーザー光を照射して形成し、第1の溝のエッジを上方
に向けて先鋭状に突出させたことにも特徴を有するものである。
また、第1の溝に沿って鉢状の溝が形成されることを特徴とするものである。
Further, the first groove is characterized in that it is formed by irradiating a large substrate with laser light, and the edge of the first groove is protruded sharply upward.
In addition, a bowl-shaped groove is formed along the first groove.
請求項1記載の発明では、互いに平行な複数の第1の溝と、この第1の溝と直交する複数の第2の溝とを設けて矩形状のチップ基板領域を形成するとともに、このチップ基板領域内における前記第1の溝に沿った側縁にそれぞれ電極を形成した大判基板を、前記第1の溝及び前記第2の溝に沿って分割して形成したチップ基板からなるチップ型電子部品において、前記大判基板には、その上面及び下面に前記第1の溝から離隔させて前記電極をそれぞれ形成するとともに、これら電極が形成される前記大判基板の電極形成領域には段差をそれぞれ設け、前記チップ基板の両側に薄肉部を設け、かつ、前記段差は第1の溝に沿って窪ませた溝からなり、前記大判基板には、その上面及び下面に前記溝の一部部分から離隔させて前記電極をそれぞれ形成することによって、第1の溝に電極用の金属が充填されることを防止でき、第1の溝による大判基板の確実な分割を行うことができる。 According to the first aspect of the present invention, a plurality of first grooves parallel to each other and a plurality of second grooves orthogonal to the first grooves are provided to form a rectangular chip substrate region. Chip-type electron comprising a chip substrate formed by dividing a large substrate having electrodes formed on side edges along the first groove in the substrate region along the first groove and the second groove, respectively. in part, the large-sized substrate, and forming the upper surface and the electrode by spaced apart from the first groove on the lower surface, respectively, a step in the electrode formation region of the large-sized substrate that these electrodes are formed Each of the chip substrates is provided with a thin portion on both sides of the chip substrate , and the step is formed by a groove recessed along the first groove. Separate the electrodes from each other. By forming, it is possible to prevent the metal of the electrode is filled in the first groove, it is possible to perform a reliable division of the large-sized substrate according to the first groove.
請求項2記載の発明では、請求項1記載のチップ型電子部品において、第1の溝は大判基板にレーザー光を照射して形成し、第1の溝のエッジを上方に向けて先鋭状に突出させたことによって、第1の溝に電極用の金属が充填されることを確実に防止できる。
請求項3記載の発明では、請求項2記載のチップ型電子部品において、第1の溝に沿って鉢状の溝が形成されることによって、第1の溝に沿って上方に向けて先鋭状に突出したエッジにより第1の溝に電極となる電極ペーストが充填されることを確実に防止できる。
According to a second aspect of the present invention, in the chip-type electronic component according to the first aspect, the first groove is formed by irradiating a large substrate with a laser beam, and the edge of the first groove is pointed upward and sharpened. By making it protrude, it can prevent reliably that the metal for electrodes fills the 1st groove | channel.
According to a third aspect of the present invention, in the chip-type electronic component according to the second aspect, a bowl-shaped groove is formed along the first groove, so that the shape is sharpened upward along the first groove. It is possible to reliably prevent the first groove from being filled with the electrode paste serving as an electrode due to the protruding edge.
本発明のチップ型電子部品は、大判のセラミックス基板からなる大判基板を分割して個々のチップ基板を形成し、このチップ基板を基体としているチップ型電子部品であって、大判基板にはチップ基板に分割するための互いに平行な複数の第1の溝と、この第1の溝と直交する複数の第2の溝とを設けて矩形状のチップ基板領域を設けている。 The chip-type electronic component of the present invention is a chip-type electronic component in which a large-sized substrate made of a large-sized ceramic substrate is divided to form individual chip substrates, and the chip substrate is used as a base. A rectangular chip substrate region is provided by providing a plurality of first grooves parallel to each other and a plurality of second grooves orthogonal to the first grooves.
そして、チップ基板領域に電極を形成する際に、従来では第1の溝を跨いだ電極を形成していたのに対して、第1の溝から離隔させて、第1の溝を跨がずに電極を形成しているものである。 And when forming the electrode in the chip substrate region, the electrode straddling the first groove is conventionally formed, but it is separated from the first groove and does not straddle the first groove. An electrode is formed on the substrate.
しかも、電極が形成される大判基板の電極形成領域にはあらかじめ段差を設けており、この段差の形成にともなって、チップ基板の両側には薄肉部を設けている。 In addition, a step is provided in advance in the electrode formation region of the large substrate on which the electrode is formed, and thin portions are provided on both sides of the chip substrate along with the formation of this step.
このように、電極を第1の溝から離隔させて形成して、第1の溝に電極となる金属材料が充填されないようにすることによって、第1の溝部分で大判基板を分割する際に、分割が妨げられることを防止でき、平坦状となった分断面が形成されるように分割することができる。 In this way, when the large substrate is divided by the first groove portion, the electrode is formed separately from the first groove so that the first groove is not filled with the metal material to be the electrode. The division can be prevented from being hindered, and the division can be performed such that a flat cross section is formed.
さらに、電極が形成された大判基板の電極形成領域部分は、電極となる金属膜が被着されていることによって補強された状態となっている一方で、電極となる金属膜が被着されていない部分である第1の溝部分は補強構造がないことによって、第1の溝部分での分割時に第1の溝部分に構造的に応力を集中させやすくすることができるので、この応力の集中作用を利用して、第1の溝部分での分割を促すことができる。 Furthermore, the electrode formation region portion of the large-sized substrate on which the electrodes are formed is reinforced by the application of the metal film serving as the electrode, while the metal film serving as the electrode is deposited. Since the first groove portion which is not a portion has no reinforcing structure, stress can be easily concentrated structurally in the first groove portion when the first groove portion is divided. Utilizing the action, it is possible to promote the division at the first groove portion.
また、大判基板の電極形成領域にはあらかじめ段差を設けていることによって、この段差部分で電極となる電極材料を保持しやすくすることができ、第1の溝に電極となる電極材料が流入することを防止できる。 In addition, by providing a step in the electrode formation region of the large substrate, it is possible to easily hold the electrode material serving as the electrode at the step portion, and the electrode material serving as the electrode flows into the first groove. Can be prevented.
そのうえ、大判基板の電極形成領域に段差を設けたことによりチップ基板の両側には薄肉部を形成することができるので、チップ基板の両側に側面電極を形成する場合に、この薄肉部において電極と側面電極との確実な接合を行わせることができ、導通不良が生じることを防止できる。 In addition, since a thin portion can be formed on both sides of the chip substrate by providing a step in the electrode formation region of the large substrate, when forming side electrodes on both sides of the chip substrate, A reliable bonding with the side electrode can be performed, and the occurrence of poor conduction can be prevented.
以下において、図面に基づいて本発明の実施形態を詳説する。なお、以下においては、
説明の便宜上、チップ型抵抗器をチップ型電子部品の一例として説明するが、チップ型抵抗器に限定するものではなく、チップ型抵抗器と同様の電極を形成するチップ型電子部品に対して適用することができる。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the following,
For convenience of explanation, a chip resistor will be described as an example of a chip electronic component. However, the chip resistor is not limited to the chip resistor, and is applied to a chip electronic component that forms an electrode similar to the chip resistor. can do.
図1は本実施形態のチップ型抵抗器の製造工程を示した製造工程説明図である。本実施形態のチップ型抵抗器は、セラミックス製の大判基板Pを分割して形成した個々のチップ基板を基体としているものであって、大判基板Pには、図1(a)に示すように、互いに平行な複数の第1溝11と、この第1溝11と直交する互いに平行な複数の第2溝12とを設けて平面視矩形状のチップ基板領域13を形成している
なお、大判基板Pには、図2に示すように、上面に設けた第1溝11に対応させて下面にも第1溝11を設けており、図示しないが、上面に設けた第2溝12に対応させて下面にも第2溝12を設けている。
FIG. 1 is a manufacturing process explanatory view showing the manufacturing process of the chip resistor of the present embodiment. The chip resistor of the present embodiment is based on individual chip substrates formed by dividing a ceramic large-sized substrate P. The large-sized substrate P has a structure as shown in FIG. A plurality of
さらに、大判基板Pには、第1溝11に沿って凹状に窪ませた凹状溝21によって、図2に拡大して示すように段差22を形成している。第1溝11は、凹状溝21の底部中央に設けている。凹状溝21は、大判基板Pの上面だけでなく、大判基板Pの下面にも設けている。
Further, a
段差22は、大判基板Pに所定幅の凹状溝21を刻設することによって形成してもよいし、凹状溝21以外の領域にセラミックスグリーンシートを貼り付けて焼成したり、ガラスペーストをスクリーン印刷後に焼結させたりして膨出させて形成してもよいし、あるいは、大判基板Pとなるセラミックスグリーンシートの焼成前に、このセラミックスグリーンシートを押圧成型することにより所定位置に凹状溝21となる溝を設けておくことにより形成してもよい。本実施形態では、大判基板Pに形成される第1溝11の形成仮想線(図示せず)に沿って大判基板Pを研削して凹状溝21を形成し、この凹状溝21の底部にレーザー照射を行って第1溝11を形成している。第2溝12も、第1溝11と同様にレーザー照射を行って形成している。
The
このように第1溝11、第2溝12、及び凹状溝21を設けた大判基板Pの上面には、スクリーン印刷によって電極ペーストを所定位置に印刷し、印刷された電極ペーストを焼結させて、図1(b)に示すように、各チップ基板領域13に上面第1電極14aと上面第2電極14bを形成している。
In this way, on the upper surface of the large substrate P provided with the
特に、上面第1電極14a及び上面第2電極14bとなる電極ペーストをスクリーン印刷する場合には、第1溝11から離隔させて電極ペーストを印刷することにより、図2に示すように、上面第1電極14a及び上面第2電極14bはそれぞれ第1溝11から離隔させて形成し、第1溝11に電極ペーストが充填されないようにしている。
In particular, in the case where the electrode paste to be the upper surface
同様に、大判基板Pの下面にもスクリーン印刷によって電極ペーストを所定位置に印刷して、図2に示すように、印刷された電極ペーストを焼結させて下面第1電極14c及び下面第2電極14dを形成している。
Similarly, an electrode paste is printed at a predetermined position on the lower surface of the large-size substrate P by screen printing, and the printed electrode paste is sintered as shown in FIG. 2 to sinter the lower surface
各電極14a,14b,14c,14dの形成後、各チップ基板領域13中の上面第1電極14aと上面第2電極14bとの間には、スクリーン印刷によって抵抗体ペーストを所定幅で印刷し、印刷された抵抗体ペーストを焼結させて、図1(c)に示すように、各チップ基板領域13に抵抗体15を形成している。
After each
抵抗体15の形成後、各チップ基板領域13中の抵抗体15の上面には、スクリーン印刷によってガラスペーストを所定形状に印刷し、印刷されたガラスペーストを焼結させて、図1(d)に示すように、各チップ基板領域13に抵抗体15を被覆した保護ガラス層16を形成している。
After the
保護ガラス層16の形成後、図示しないプローブをそれぞれ上面第1電極14a及び上面第2電極14bに当接させて、抵抗体15の電流値または電圧値を計測しながら抵抗体15をレーザートリミングして、抵抗体15の抵抗値調整を行っている。図1(e)中、17はレーザートリミングによって抵抗体15に刻まれたトリミング溝である。
After the
トリミング溝17の形成による抵抗値調整後、保護ガラス層16の上面には、ガラスペーストを再度塗布して焼結させることにより、図1(f)に示すようにオーバーコート層18を形成している。本実施形態では、オーバーコート層18をガラス層としているが、樹脂ペーストをスクリーン印刷して形成した樹脂層としてもよい。
After adjusting the resistance value by forming the trimming
オーバーコート層18の形成後、大判基板Pを第1溝11に沿って分割することにより、図1(g)に示すようにチップ基板30が一列に連なったバー状基板20を形成している。
After the
第1溝11に沿って大判基板Pを分割する際には、第1溝11に各電極14a,14b,14c,14dを構成している金属材料が充填されていないことによって、金属材料で分割が妨げられることを防止でき、図3に示すように平坦状となった分断面23が形成されるように分割することができる。
When the large substrate P is divided along the
特に、各電極14a,14b,14c,14dが形成された大判基板Pの電極形成領域部分は、各電極14a,14b,14c,14dとなる金属膜が被着されていることによって補強された状態となっている一方で、第1溝11部分は補強構造がないことによって、第1溝11での分割時において第1溝11に構造的に応力を集中させやすくすることができるので、この応力の集中作用を利用して、第1溝11での分割を促すことができる。
In particular, the electrode formation region portion of the large-sized substrate P on which the
また、大判基板Pの電極形成領域には凹状溝21の形成にともなって段差22を設けていることにより、この段差22部分において各電極14a,14b,14c,14dとなる電極ペーストを保持しやすくすることができ、第1溝11に電極ペーストが流入することを防止できる
大判基板Pからバー状基板20に分割した後、第1溝11での分割にともなって露出した分断面23部分に電極ペーストを塗布して焼結させることにより、図4に示すように、上面第1電極14aと下面第1電極14cとを電気的に接続した第1側面電極24を形成するとともに、図示しないが、上面第2電極14bと下面第2電極14dとを電気的に接続した第2側面電極を形成している。
Further, since the
バー状基板20には、電極形成領域に設けた段差22によって薄肉部25が形成されていることにより、第1側面電極24及び第2側面電極となる電極ペーストの分断面23への塗布時に、この薄肉部25部分において上面第1電極14a及び下面第1電極14cと第1側面電極24、及び上面第2電極14b及び下面第2電極14dと第2側面電極とを確実に接合させることができ、接合不良に起因した導通不良が生じることを防止できる。
In the bar-shaped
しかも、第1側面電極24及び第2側面電極となる電極ペーストがチップ基板に沿って伸延することを段差22で防止できるので、特に下面第1電極14bと下面第2電極14dとのショートが生じることを防止できる。
In addition, it is possible to prevent the electrode paste serving as the first
第1側面電極24及び第2側面電極の形成後、第2溝12に沿ってバー状基板20を分割して個々のチップ基板とし、めっき処理によって第1側面電極24及び第2側面電極にそれぞれニッケル被膜及び半田被膜を形成してチップ型抵抗器としている。
After the formation of the
上記した実施形態では、図2に示すように凹状溝21は底面を平坦状に形成しているが、第1溝11及び第2溝12の形成に用いるレーザー照射のレーザー光の絞りを弱くして、径を
大きくしたレーザー光の照射によって、図5に示すように凹状溝21'を形成してもよい。
In the above-described embodiment, the
この場合、レーザー光の特性により、レーザー光の中心領域の方が周辺領域よりも大きくセラミックス基板を刻設することができ、断面形状がすり鉢状の凹状溝21'を形成することができる。
In this case, due to the characteristics of the laser beam, the ceramic substrate can be engraved in the central region of the laser beam larger than the peripheral region, and the
本実施形態では、第1溝11に沿ってレーザー光を2回走査させて凹状溝21'を形成しており、その後、凹状溝21'の中央部を絞りを強くしたレーザー光で走査して第1溝11を形成している。
In the present embodiment, the
このように、断面形状がすり鉢状の凹状溝21'に第1溝11を形成したことによって、第1溝11のエッジ26を上方に向けて先鋭状に突出させることができ、このエッジ26によって第1溝11に各電極14a,14b,14c,14dとなる電極ペーストが充填されることを確実に防止できる。
Thus, by forming the
ここでは、凹状溝21'を断面すり鉢状に形成しているが、図2に示すように平坦状の底面を有する第2溝12でも照射するレーザー光の強度、及び絞り量を調整することにより第1溝11に比較的先鋭状としたエッジを形成することは可能である。
Here, the concave groove 21 'is formed in a mortar-shaped cross section. However, as shown in FIG. 2, the intensity of the laser beam to be irradiated and the aperture amount are adjusted by the
P 大判基板
11 第1溝
12 第2溝
13 チップ基板領域
14a 上面第1電極
14b 上面第2電極
14c 下面第1電極
14d 下面第2電極
15 抵抗体
16 保護ガラス層
17 トリミング溝
18 オーバーコート層
20 バー状基板
21 凹状溝
21' 凹状溝
22 段差
23 分断面
24 第1側面電極
25 薄肉部
26 エッジ
30 チップ基板
P Large format board
11 1st groove
12 Second groove
13 Chip substrate area
14a Upper surface first electrode
14b Second electrode on top surface
14c Bottom first electrode
14d Bottom second electrode
15 resistor
16 Protective glass layer
17 Trimming groove
18 Overcoat layer
20 Bar substrate
21 concave groove
21 'concave groove
22 steps
23 min cross section
24 First side electrode
25 Thin section
26 Edge
30 chip substrate
Claims (3)
前記大判基板には、その上面及び下面に前記第1の溝から離隔させて前記電極をそれぞれ形成するとともに、これら電極が形成される前記大判基板の電極形成領域には段差をそれぞれ設け、前記チップ基板の両側に薄肉部を設け、かつ、前記段差は第1の溝に沿って窪ませた溝からなり、前記大判基板には、その上面及び下面に前記溝の一部部分から離隔させて前記電極をそれぞれ形成することを特徴とするチップ型電子部品。 A plurality of first grooves parallel to each other and a plurality of second grooves perpendicular to the first grooves are provided to form a rectangular chip substrate region, and the first substrate in the chip substrate region is formed. In a chip-type electronic component comprising a chip substrate formed by dividing a large substrate having electrodes formed on side edges along the groove along the first groove and the second groove,
Wherein the large substrate is adapted to form the upper surface and the electrode by spaced apart from the first groove on the lower surface, respectively, each provided with a step in the electrode formation region of the large-sized substrate that these electrodes are formed, Thin chip portions are provided on both sides of the chip substrate , and the step is a groove recessed along the first groove. The large substrate is separated from a part of the groove on the upper surface and the lower surface thereof. A chip-type electronic component, wherein each of the electrodes is formed .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005346052A JP4741355B2 (en) | 2005-11-30 | 2005-11-30 | Chip-type electronic components |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005346052A JP4741355B2 (en) | 2005-11-30 | 2005-11-30 | Chip-type electronic components |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007150197A JP2007150197A (en) | 2007-06-14 |
JP4741355B2 true JP4741355B2 (en) | 2011-08-03 |
Family
ID=38211191
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005346052A Active JP4741355B2 (en) | 2005-11-30 | 2005-11-30 | Chip-type electronic components |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4741355B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7117114B2 (en) * | 2018-03-05 | 2022-08-12 | ローム株式会社 | chip resistor |
JP7117116B2 (en) * | 2018-03-13 | 2022-08-12 | ローム株式会社 | chip resistor |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5931983B2 (en) * | 1977-06-17 | 1984-08-06 | 日本電気株式会社 | Manufacturing method of semiconductor device |
JP3196519B2 (en) * | 1994-09-05 | 2001-08-06 | 松下電器産業株式会社 | Method of manufacturing rectangular thin film chip resistor |
JP2000077203A (en) * | 1998-09-02 | 2000-03-14 | Taiyosha Denki Kk | Chip part and method of producing the same |
JP2000188204A (en) * | 1998-12-21 | 2000-07-04 | Matsushita Electric Ind Co Ltd | Resistor and its manufacture |
JP4457420B2 (en) * | 1998-12-21 | 2010-04-28 | パナソニック株式会社 | Manufacturing method of chip resistor |
JP2003272901A (en) * | 2002-03-13 | 2003-09-26 | Koa Corp | Thick film resistor and its manufacturing method |
JP2003289002A (en) * | 2002-03-28 | 2003-10-10 | Koa Corp | Substrate for electronic part, manufacturing method therefor and electronic part |
JP2004276386A (en) * | 2003-03-14 | 2004-10-07 | Koa Corp | Splitting ceramic substrate and its manufacturing method |
JP2005223272A (en) * | 2004-02-09 | 2005-08-18 | Rohm Co Ltd | Method for producing thin-film chip resistor |
-
2005
- 2005-11-30 JP JP2005346052A patent/JP4741355B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2007150197A (en) | 2007-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4909077B2 (en) | Chip resistor | |
JP4640952B2 (en) | Chip resistor and manufacturing method thereof | |
CN111344818B (en) | Chip resistor | |
JP2013157596A (en) | Chip resistor, and method for manufacturing chip resistor | |
US7380333B2 (en) | Chip resistor fabrication method | |
KR20060002939A (en) | Chip resistor and method for manufacturing same | |
US12125616B2 (en) | Chip resistor | |
WO2007029635A1 (en) | Chip resistor and method for producing the same | |
US6724295B2 (en) | Chip resistor with upper electrode having nonuniform thickness and method of making the resistor | |
JP3846312B2 (en) | Method for manufacturing multiple chip resistors | |
WO2006132131A1 (en) | Chip resistor and its manufacturing method | |
JP4741355B2 (en) | Chip-type electronic components | |
US20140055228A1 (en) | Chip resistor device and method for fabricating the same | |
JP2020074456A (en) | Resistor | |
JP4295035B2 (en) | Manufacturing method of chip resistor | |
JP2005085865A (en) | Methods of manufacturing resistor and chip-like electronic component | |
JP2003142304A (en) | Structure for chip resistor and manufacturing method therefor | |
JP2004186248A (en) | Chip resistor and method of manufacturing the same | |
TWI817476B (en) | Chip resistor and method of manufacturing chip resistor | |
JP2007165358A (en) | Chip-type capacitor | |
JP3353037B2 (en) | Chip resistor | |
US20220399140A1 (en) | Chip component | |
JP2004022659A (en) | Chip resistor having low resistance and its manufacturing method | |
JP2775718B2 (en) | Chip resistor and manufacturing method thereof | |
JP2002237402A (en) | Chip resistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100624 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100828 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110506 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4741355 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |