JP2004022920A - Chip resistor having low resistance and its manufacturing method - Google Patents

Chip resistor having low resistance and its manufacturing method Download PDF

Info

Publication number
JP2004022920A
JP2004022920A JP2002177970A JP2002177970A JP2004022920A JP 2004022920 A JP2004022920 A JP 2004022920A JP 2002177970 A JP2002177970 A JP 2002177970A JP 2002177970 A JP2002177970 A JP 2002177970A JP 2004022920 A JP2004022920 A JP 2004022920A
Authority
JP
Japan
Prior art keywords
resistor
metal plate
back surface
connection terminal
chip resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002177970A
Other languages
Japanese (ja)
Other versions
JP3837091B2 (en
Inventor
Torayuki Tsukada
塚田 虎之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2002177970A priority Critical patent/JP3837091B2/en
Priority to CNB038006227A priority patent/CN100421190C/en
Priority to US10/518,224 priority patent/US7221254B2/en
Priority to PCT/JP2003/007457 priority patent/WO2004001774A1/en
Priority to AU2003242301A priority patent/AU2003242301A1/en
Publication of JP2004022920A publication Critical patent/JP2004022920A/en
Application granted granted Critical
Publication of JP3837091B2 publication Critical patent/JP3837091B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To obtain a chip resistor in which resistance is decreased by providing connecting terminal electrodes at both ends on the back surface of a metal plate resistor, and weight and a cost are reduced by lowering the height of the resistor. <P>SOLUTION: Recesses 13 and 14 are formed in the both ends on the back surface of the metal plate resistor 12, and the connecting terminal electrodes 17 and 18 are provided in the recesses. On the other hand, a part between the connecting terminal electrodes 17 and 18 is coated with an insulator 15 at least on the back surface 12b of the resistor 12. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】
【発明の属する技術分野】
本発明は、例えは、1Ω以下というように低い抵抗値を有するチップ抵抗器と、これを製造する方法とに関するものである。
【0002】
【従来の技術】
先行技術としての特開2001−118701号公報は、図1に示すような構成のチップ抵抗器1を提案している。
【0003】
すなわち、この先行技術によるチップ抵抗器1は、その抵抗体2を、例えば、銅等のように低い抵抗を有する基材の金属に対してニッケル等のように前記基材の金属よりも高い抵抗を有する金属を添加して成る合金等の金属による厚さ寸法T0の金属板にて、長さ寸法がLで幅寸法Wの長方形に形成し、この抵抗体2における裏面の中程部に、長さ寸法がL0で深さ寸法がSの凹所3を切削加工にて刻設することにより、前記抵抗体2における裏面のうち左右両端の部分に、接続端子電極4,5を形成するという構成にしている。
【0004】
なお、前記両接続端子電極4,5には、プリント基板等に対する半田付けを容易にするためにメッキ層6,7を形成している。
【0005】
【発明が解決しようとする課題】
しかし、この先行技術におけるチップ抵抗器1は、金属板製の抵抗体2における裏面の中程部に、長さ寸法がLで深さ寸法がSの凹所3を切削加工にて刻設することにより、前記抵抗体2における裏面のうち左右両端の部分に、接続端子電極4,5を設けるという構成であることにより、この両接続端子電極4,5の間における抵抗値、つまり、チップ抵抗器1における抵抗値は、前記抵抗体2を構成する金属における固有抵抗及び前記抵抗体2における幅寸法W0に加えて、前記抵抗体2のうちその裏面に刻設した凹所3の部分における長さ寸法L0と、深さ寸法Sの凹所3を刻設したあとにおける残りの厚さ寸法Tとによって決定されるから、前記抵抗体2における裏面に刻設する凹所3における長さ寸法L0及び深さ寸法Sのバラ付きが、前記チップ抵抗器1における抵抗値のバラ付きになって現れることになる。
【0006】
従って、前記抵抗体2における裏面に凹所3を切削加工にて刻設するに際しては、当該凹所3における長さ寸法L0と、深さ寸法Sとの両方を、厳格に規定しなければならず、換言すると、前記凹所3を刻設するときにおける寸法の加工精度を、当該凹所3における長さ寸法L0と、深さ寸法Sとの両方について高くしなければならないから、前記抵抗体2に対して凹所3を刻設することに多大の手数を必要としてコストが大幅にアップするという問題がある。
【0007】
また、前記凹所3における深さ寸法Sを、プリント基板等にする半田付けに際して溶融半田が両接続端子電極4,5を越えて抵抗体2のうち両接続端子電極4,5間の部分にまで盛り上がって接触することでその抵抗値が変化することを回避するために、可成り深くしなければならないから、チップ抵抗器1における全体の高さ寸法が高くなるばかりか、重量がアップするという問題もあった。
【0008】
本発明は、これらの問題を解消することを技術的課題とするものである。
【0009】
【課題を解決するための手段】
この技術的課題を達成するため本発明のチップ抵抗器は、
「金属板にて構成した抵抗体における裏面のうち左右両端の部分に凹部を設けて、この凹部内に、前記抵抗体よりも低い抵抗の金属による接続端子電極を設ける一方、前記抵抗体のうち少なくとも裏面における前記両接続端子電極間の部分を絶縁体にて被覆した。」
ことを特徴としている。
【0010】
また、本発明の製造方法は、
「一つのチップ抵抗器を構成する抵抗体の多数個を並べて一体化して成る素材金属板を製作する工程と、
前記素材金属板のうち少なくともその裏面を、絶縁体にて被覆する工程と、
前記素材金属板における裏面のうち前記各抵抗体における左右両端の部分に、凹所としての凹み溝を、前記絶縁体のうち前記各抵抗体における左右両端の部分に該当する部分を切除しながら刻設する工程と、
前記素材金属板における裏面のうち前記各凹み溝内の部分に、前記素材金属板よりも低い抵抗の金属による接続端子電極としての金属メッキ層を形成する工程と、
前記素材金属板を、前記各抵抗体ごとに分割する工程と、
から成る。」
ことを特徴としている。
【0011】
【発明の作用・効果】
このように、金属板にて構成した抵抗体における裏面のうち左右両端の部分に凹部を設けて、この凹部内に、前記抵抗体よりも低い抵抗の金属による接続端子電極を設けることにより、前記抵抗体における裏面に刻設する凹所の深さが、両接続端子間における抵抗値、つまり、チップ抵抗器における抵抗値に対して及ぼす影響は無くなるか、小さくなるから、凹所の刻設に際しては、その長さ寸法を高い加工精度に保つだけで良く、抵抗体に対して凹所を刻設することに要する手数を軽減できる。
【0012】
これに加えて、前記抵抗体のうち少なくとも裏面における前記両接続端子電極間の部分を絶縁体にて被覆したことにより、プリント基板等に対する半田付けに際して、溶融半田が抵抗体のうち両接続端子電極間の部分に接触することを、前記絶縁体にて阻止できるから、この分だけチップ抵抗器における高さ寸法を低くできるとともに、軽量化を図ることができる。
【0013】
この場合において、前記両接続端子電極を、請求項2に記載したように、その表面を絶縁体の表面と略同一平面にするか、或いは、絶縁体の表面より突出するように構成することにより、プリント基板等に対する半田付けに際して、前記両接続端子電極のプリント基板からの浮き上がりを小さくするか、或いは無くすることができるから、半田付けの確実性及び強度を向上できる利点がある。
【0014】
また、前記両接続端子電極を、請求項3に記載したように、金属メッキ層にて構成することにより、チップ抵抗器における高さ寸法をより低くできるとともに、より軽量化できる。
【0015】
更にまた、請求項4に記載した製造方法によると、前記した構成のチップ抵抗器の多数個を、一枚の素材金属板から製造することができ、これに加えて、凹所内に接続端子電極としての金属メッキ層を形成するときにおいて、前記素材金属板における裏面に形成した絶縁体が、前記金属メッキ層を前記凹所内にのみ形成するためのマスクになり、換言すると、前記素材金属板の裏面に対してマスキングを行うことなく、前記絶縁体を利用して前記凹所内のみに金属メッキ層を形成することができて、メッキ工程が簡単になるから、製造コストを大幅に低減できるのである。
【0016】
【発明の実施の形態】
以下、本発明の実施の形態を、図2〜図6の図面について説明する。
【0017】
この図において、符号11は、本発明の実施の形態によるチップ抵抗器を示す。
【0018】
このチップ抵抗器11は、長さ寸法がLで、幅寸法がWの長方形に形成された抵抗体12を備えている。
【0019】
この抵抗体12は、例えば、銅・ニッケル合金、ニッケル・クロム合金又は鉄・クロム合金等のように、低い抵抗を有する基材の金属(以下、低抵抗の金属と称する)に対してこの基材の金属よりも高い抵抗を有する金属(以下、高抵抗の金属と称する)を添加して成る合金等の金属による厚さ寸法Tの金属板製である。
【0020】
前記抵抗体12における表裏両面12a,12bのうち裏面12bの両端の部分には、当該抵抗体12における両端面12c,12dからの長さ寸法がL1,L2で、深さ寸法がSにした凹所13,14が刻設されている。
【0021】
また、前記抵抗体12における表面12a及び裏面12bの両方は、耐熱性合成樹脂又はガラス等の絶縁体15,16にて被覆されている。
【0022】
一方、前記抵抗体12における裏面12bの両端の部分における凹所13,14内には、銅等の純金属による接続端子電極17,18が、金属メッキ層として形成されている。
【0023】
この両接続端子電極17,18の厚さは、その表面が前記抵抗体12における裏面12bを被覆する絶縁体16の表面と略同一平面になるか、これよりも突出するような寸法に設定されている。
【0024】
また、前記両接続端子電極17,18の表面には、そのプリント基板等への半田付けを容易にすることのために、錫又は半田等によるメッキ層19,20が形成されている。
【0025】
更にまた、前記チップ抵抗器11における側面には、必要に応じて、二点鎖線で示すように、トリミング溝21を刻設することによって、当該チップ抵抗器11における抵抗値が所定値になるように調整されている。
【0026】
この構成のチップ抵抗器11において、その両接続端子電極17,18間における抵抗値、つまり、当該チップ抵抗器11における抵抗値は、前記抵抗体12を構成する金属における固有抵抗、前記抵抗体12における幅寸法W、及び、抵抗体12のうち前記両接続端子電極17,18間における長さ寸法L3(L3=L−L1+L2)で決まることになるから、前記先行技術のように、前記両凹所13,14における深さ寸法Sがチップ抵抗器11における抵抗値に及ぼす影響を無くすることができるか、小さくすることができる。
【0027】
また、前記チップ抵抗器11のプリント基板等に対する半田付けに際して、溶融半田が抵抗体12のうち両接続端子電極17,18間の部分に接触することを、前記抵抗体12における裏面12bを被覆する絶縁体16にて確実に阻止することができる。
【0028】
そして、この構成によるチップ抵抗器11は、以下に述べる▲1▼〜▲7▼の各工程を経て製造することができる。
▲1▼.図7に示すように、前記一つのチップ抵抗器11を構成する抵抗体12の多数個を並べて一体化して成る素材金属板Aを製作する。なお、符号B1と、B2とは、前記素材金属板Aを前記各抵抗体12ごとに区画する縦方向の切断線と、横方向の切断線である。
▲2▼.前記素材金属板Aにおける表面A1及び裏面A2の両方を、図8に示すように、耐熱性合成樹脂又はガラス等の絶縁体15,16にて被覆する。
▲3▼.前記素材金属板Aにおける裏面A2に、図9及び図10に示すように、前記抵抗体12の両端の部分における凹所13,14を形成するための凹み溝A3を、前記縦方向の切断線B1に沿って延びるように、切削又は研削等の機械加工、或いは、レーザ光線の照射による加工、若しくは、コイニング加工等によって、当該裏面A2における絶縁体16のうち前記両凹所13,14の部分における絶縁体16を除去するようにして刻設する。
【0029】
ここに刻設する凹み溝A3における深さ寸法はSであり、また、この凹み溝A3における幅寸法Dを、前記両凹所13及び14における長さ寸法L1及びL2に、後述するように、素材金属板Aをダイシングカッター等にて縦方向の切断線B1に沿っての切断にて各抵抗体12ごとに分割する場合前記ダイシングカッター等による切断幅寸法、つまり、切断代を加えた寸法に設定し、或いは、前記の分割を後述する剪断加工(シャリング加工)にて行う場合には、前記幅寸法Dを、前記L1とL2と合計に設定することにより、各凹み溝A3の相互間における寸法を、前記チップ抵抗器11における両接続端子電極13,14の長さ寸法L3、つまり、所定の抵抗値を得る長さ寸法L3にする。
▲4▼.前記凹み溝A3を刻設したあとの素材金属板Aの全体に対してメッキ処理を行うことにより、図11及び図12に示すように、前記各凹み溝A3内の部分に、金属メッキ層A4を形成することにより、この金属メッキ層A4を前記接続端子電極17,18にする。
▲5▼.前記金属メッキ層A4を形成したあとの素材金属板Aの全体に対して、別のメッキ処理を行うことにより、図11及び図12に示すように、前記金属メッキ層A4の表面に対して、メッキ層A5を形成して、このメッキ層A5を半田付け用のメッキ層19,20にする。
▲6▼.そして、前記素材金属板Aを、ダイシングカッター等にて縦方向の切断線B1及び横方向の切断線B2に沿って切断することによって各抵抗体12ごとに分割する。
【0030】
また、この分割は、ダイシングカッター等による切断に代えて、剪断加工(シャリング加工)にて行うようにすることもできる。
▲7▼.必要に応じて、両接続端子電極17,18の間における抵抗値を測定しながら側面にレーザ光線の照射等にてトリミング溝21を刻設することにより、前記両接続端子電極17,18の間における抵抗値を所定値にするように調節する。
【0031】
これらの各工程を経ることにより、前記図2〜図6に示す構成のチップ抵抗器11を、一枚の素材金属板Aから多数個製造することができる。
【0032】
この製造に際して、前記素材金属板Aにおける表裏両面A1,A2を被覆する絶縁体15,16が、前記凹み溝A3内の部分のみにメッキ処理にて接続端子電極17,18を形成する場合、及びこの接続端子電極17,18の表面のみにメッキ処理にて半田付け用のメッキ層19,20を形成する場合におけるマスクになるのである。
【0033】
次に、図13及び図14は、別の実施の形態による製造方法を示す。
【0034】
この別の実施の形態による製造方法は、前記した凹み溝A3を、図13に示すように、抵抗体12における一方の凹所13′を形成するための凹み溝A3′と、他方の凹所14′を形成するための凹み溝A3″との二本して、この両凹み溝A3′,A3″の相互間における寸法を、所定の抵抗値を得る長さ寸法L3にする。
【0035】
そして、前記各凹み溝A3′,A3″内に、図14に示すように、メッキ処理にて金属メッキ層A4′,A4″を形成して、この金属メッキ層A4′,A4″を接続端子電極17′,18′とするものであり、その他は、前記した▲1▼〜▲7▼の製造方法と同じであり、この製造方法により図15に示す構成のチップ抵抗器11′を得ることができる。
【0036】
要するに、本発明において「抵抗体における裏面のうち左右両端の部分に凹所を設ける」とは、図3に示すように、両凹所13,14が抵抗体12における両端面12c,12dに接している場合と、図15に示すように、各々接続端子電極17′,18′を形成する両凹所13′,14′が抵抗体12′における両端面12c′,12d′に接することなく近接している場合との両方を含むのである。
【図面の簡単な説明】
【図1】先行技術におけるチップ抵抗器を示す斜視図である。
【図2】本発明の実施の形態によるチップ抵抗器を示す斜視図である。
【図3】図2のIII −III 視断面図である。
【図4】図2の底面図である。
【図5】図2のV−V視断面図である。
【図6】図2のVI−VI視断面図である。
【図7】前記チップ抵抗器の製造方法における第1の工程を示す斜視図である。
【図8】前記製造方法における第2の工程を示す斜視図である。
【図9】前記製造方法における第3の工程を示す斜視図である。
【図10】図9のX−X視拡大断面図である。
【図11】前記製造方法における第4の工程を示す斜視図である。
【図12】図11のXII −XII 視拡大断面図である。
【図13】別の製造方法における第1の工程を示す断面図である。
【図14】別の製造方法における第2の工程を示す断面図である。
【図15】別の製造方法によるチップ抵抗器の縦断正面図である。
【符号の説明】
11,11′             チップ抵抗器
12,12′             抵抗体
12a,12a′           抵抗体の表面
12b,12b′           抵抗体の裏面
12c,12d,12c′,12d′  抵抗体の端面
13,14,13′,14′      凹所
15,16              絶縁体
17,18,17′,18′      接続端子電極
A                  素材金属板
A1                 素材金属板の表面
A2                 素材金属板の裏面
B1,B2              切断線
A3,A3′,A3″         凹み溝
A4,A4′,A4″         金属メッキ層
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a chip resistor having a low resistance value, for example, 1Ω or less, and a method of manufacturing the same.
[0002]
[Prior art]
Japanese Patent Laying-Open No. 2001-118701 as a prior art proposes a chip resistor 1 having a configuration as shown in FIG.
[0003]
That is, the chip resistor 1 according to the prior art has a structure in which the resistor 2 has a resistance higher than that of the base metal such as nickel with respect to the base metal having low resistance such as copper. A rectangular plate having a length L and a width W is formed on a metal plate having a thickness T0 of a metal such as an alloy obtained by adding a metal having By forming a recess 3 having a length L0 and a depth S by cutting, connection terminal electrodes 4 and 5 are formed on the right and left ends of the back surface of the resistor 2. It has a configuration.
[0004]
In addition, plating layers 6 and 7 are formed on the connection terminal electrodes 4 and 5 to facilitate soldering to a printed circuit board or the like.
[0005]
[Problems to be solved by the invention]
However, in the chip resistor 1 according to the prior art, a recess 3 having a length L and a depth S is formed by cutting in a middle portion of the back surface of the resistor 2 made of a metal plate. With this configuration, the connection terminal electrodes 4 and 5 are provided at the left and right ends of the back surface of the resistor 2, so that the resistance value between the connection terminal electrodes 4 and 5, that is, the chip resistance In addition to the specific resistance of the metal constituting the resistor 2 and the width W0 of the resistor 2, the resistance value of the resistor 1 is determined by the length of the resistor 2 at the concave portion 3 engraved on the back surface thereof. Is determined by the thickness L0 and the remaining thickness T after the recess 3 having the depth S is formed. Therefore, the length L0 of the recess 3 formed on the back surface of the resistor 2 is determined. With depth S , It will appear turned with rose resistance value in the chip resistor 1.
[0006]
Therefore, when the recess 3 is formed on the back surface of the resistor 2 by cutting, both the length L0 and the depth S of the recess 3 must be strictly defined. In other words, in other words, the machining accuracy of the dimension when the recess 3 is carved must be increased for both the length dimension L0 and the depth dimension S in the recess 3, and the resistance There is a problem that engraving the recess 3 with respect to 2 requires a great deal of trouble and greatly increases the cost.
[0007]
When soldering the printed board or the like to the depth dimension S in the recess 3, the molten solder exceeds the two connection terminal electrodes 4 and 5 and is applied to the portion of the resistor 2 between the two connection terminal electrodes 4 and 5. In order to prevent the resistance value from changing due to the contact rising to the point, the resistance value must be considerably increased, so that not only the overall height dimension of the chip resistor 1 is increased but also the weight is increased. There were also problems.
[0008]
An object of the present invention is to solve these problems.
[0009]
[Means for Solving the Problems]
To achieve this technical task, the chip resistor of the present invention is:
"A concave portion is provided at the left and right ends of the back surface of the resistor formed of a metal plate, and a connection terminal electrode made of a metal having a lower resistance than the resistor is provided in the concave portion. At least a portion between the connection terminal electrodes on the back surface was covered with an insulator. "
It is characterized by:
[0010]
Further, the production method of the present invention,
"The process of manufacturing a metal plate made of a number of resistors constituting one chip resistor arranged and integrated,
A step of covering at least the back surface of the material metal plate with an insulator,
Depressed grooves as recesses are formed in the right and left ends of each resistor on the back surface of the metal plate while cutting out portions of the insulator corresponding to the left and right ends of each resistor. The process of setting up,
Forming a metal plating layer as a connection terminal electrode with a metal having a lower resistance than the material metal plate on a portion in each of the concave grooves on the back surface of the material metal plate;
A step of dividing the material metal plate for each of the resistors;
Consists of "
It is characterized by:
[0011]
[Action and Effect of the Invention]
As described above, the concave portion is provided at the left and right ends of the back surface of the resistor formed of the metal plate, and a connection terminal electrode made of a metal having a lower resistance than the resistor is provided in the concave portion. Since the influence of the depth of the recess formed in the back surface of the resistor on the resistance value between the two connection terminals, that is, the resistance value of the chip resistor is eliminated or reduced, the formation of the recess is performed. It is only necessary to maintain the length dimension at high processing accuracy, and the number of steps required to form a recess in the resistor can be reduced.
[0012]
In addition, at least a portion between the two connection terminal electrodes on the back surface of the resistor is covered with an insulator, so that when soldering to a printed circuit board or the like, molten solder is applied to both connection terminal electrodes of the resistor. Since the insulator can prevent the contact between the portions, the height dimension of the chip resistor can be reduced by that much, and the weight can be reduced.
[0013]
In this case, as described in claim 2, the two connection terminal electrodes are configured so that their surfaces are substantially flush with the surface of the insulator, or are configured to protrude from the surface of the insulator. In addition, when soldering to a printed board or the like, the floating of the two connection terminal electrodes from the printed board can be reduced or eliminated, so that there is an advantage that the reliability and strength of soldering can be improved.
[0014]
In addition, by configuring the two connection terminal electrodes with a metal plating layer as described in claim 3, the height of the chip resistor can be reduced and the weight can be further reduced.
[0015]
Furthermore, according to the manufacturing method described in claim 4, a large number of the chip resistors having the above-described configuration can be manufactured from a single material metal plate, and in addition, the connection terminal electrode is provided in the recess. When forming the metal plating layer as, the insulator formed on the back surface of the material metal plate becomes a mask for forming the metal plating layer only in the recess, in other words, the material metal plate Without masking the back surface, a metal plating layer can be formed only in the recess using the insulator, and the plating process is simplified, so that the manufacturing cost can be significantly reduced. .
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
An embodiment of the present invention will be described below with reference to FIGS.
[0017]
In this figure, reference numeral 11 indicates a chip resistor according to the embodiment of the present invention.
[0018]
The chip resistor 11 includes a resistor 12 having a rectangular shape having a length L and a width W.
[0019]
The resistor 12 is formed of a metal having a low resistance (hereinafter referred to as a low-resistance metal) such as a copper-nickel alloy, a nickel-chromium alloy, or an iron-chromium alloy. It is made of a metal plate having a thickness T by a metal such as an alloy obtained by adding a metal having a higher resistance than the material metal (hereinafter, referred to as a high-resistance metal).
[0020]
Of the front and back surfaces 12a and 12b of the resistor 12, concave portions having the lengths L1 and L2 and the depth S from the both end surfaces 12c and 12d of the resistor 12 are formed on both ends of the back surface 12b. Places 13 and 14 are engraved.
[0021]
Both the front surface 12a and the back surface 12b of the resistor 12 are covered with insulators 15, 16 such as heat-resistant synthetic resin or glass.
[0022]
On the other hand, connection terminal electrodes 17 and 18 made of pure metal such as copper are formed as metal plating layers in the recesses 13 and 14 at both ends of the back surface 12b of the resistor 12.
[0023]
The thickness of the connection terminal electrodes 17 and 18 is set to a dimension such that the surface thereof is substantially flush with the surface of the insulator 16 covering the back surface 12b of the resistor 12, or protrudes beyond this. ing.
[0024]
Further, plating layers 19 and 20 made of tin or solder are formed on the surfaces of the connection terminal electrodes 17 and 18 in order to facilitate their soldering to a printed circuit board or the like.
[0025]
Furthermore, trimming grooves 21 are formed on the side surfaces of the chip resistor 11 as necessary, as indicated by a two-dot chain line, so that the resistance value of the chip resistor 11 becomes a predetermined value. Has been adjusted.
[0026]
In the chip resistor 11 having this configuration, the resistance value between the two connection terminal electrodes 17 and 18, that is, the resistance value of the chip resistor 11 is the specific resistance of the metal forming the resistor 12, , And the length L3 (L3 = L−L1 + L2) between the two connection terminal electrodes 17 and 18 of the resistor 12, so that the two concave portions are provided as in the prior art. The influence of the depth dimension S at the places 13 and 14 on the resistance value of the chip resistor 11 can be eliminated or reduced.
[0027]
Further, when the chip resistor 11 is soldered to a printed board or the like, the back surface 12b of the resistor 12 is covered by the fact that the molten solder contacts the portion of the resistor 12 between the two connection terminal electrodes 17 and 18. It can be reliably prevented by the insulator 16.
[0028]
The chip resistor 11 having this configuration can be manufactured through the following steps (1) to (7).
▲ 1 ▼. As shown in FIG. 7, a material metal plate A is manufactured by arranging and integrating a large number of resistors 12 constituting the one chip resistor 11. Reference numerals B1 and B2 are a vertical cutting line and a horizontal cutting line that partition the material metal plate A for each of the resistors 12.
▲ 2 ▼. As shown in FIG. 8, both the front surface A1 and the back surface A2 of the material metal plate A are covered with insulators 15, 16 such as heat-resistant synthetic resin or glass.
(3). As shown in FIGS. 9 and 10, a recess groove A3 for forming recesses 13 and 14 at both ends of the resistor 12 is formed on the back surface A2 of the material metal plate A by the cutting line in the vertical direction. The portions of the recesses 13 and 14 in the insulator 16 on the back surface A2 are formed by machining such as cutting or grinding, machining by laser beam irradiation, or coining so as to extend along B1. Is formed so as to remove the insulator 16.
[0029]
The depth dimension of the concave groove A3 engraved here is S, and the width dimension D of the concave groove A3 is changed to the length dimensions L1 and L2 of the recesses 13 and 14 as described later. When the material metal plate A is divided into each resistor 12 by cutting along the vertical cutting line B1 with a dicing cutter or the like, the cutting width dimension by the dicing cutter or the like, that is, a dimension obtained by adding a cutting margin. When setting or performing the above-mentioned division by shearing processing (shearing processing) described later, by setting the width dimension D to the sum of the L1 and L2, the width D between the concave grooves A3 is set. The size is set to the length L3 of both connection terminal electrodes 13 and 14 in the chip resistor 11, that is, the length L3 for obtaining a predetermined resistance value.
▲ 4 ▼. By plating the entire material metal plate A after engraving the concave groove A3, as shown in FIGS. 11 and 12, a metal plating layer A4 is formed on the portion inside each concave groove A3. Is formed, the metal plating layer A4 is used as the connection terminal electrodes 17 and 18.
▲ 5 ▼. By performing another plating process on the entire material metal plate A after the formation of the metal plating layer A4, as shown in FIGS. 11 and 12, the surface of the metal plating layer A4 is A plating layer A5 is formed, and this plating layer A5 is used as plating layers 19 and 20 for soldering.
▲ 6 ▼. Then, the material metal plate A is cut by a dicing cutter or the like along the cutting line B1 in the vertical direction and the cutting line B2 in the horizontal direction to divide each of the resistors 12.
[0030]
This division may be performed by shearing (shearing) instead of cutting with a dicing cutter or the like.
▲ 7 ▼. If necessary, a trimming groove 21 is engraved on the side surface by irradiating a laser beam or the like while measuring the resistance value between the two connection terminal electrodes 17, 18 so that the space between the two connection terminal electrodes 17, 18 is formed. Is adjusted so that the resistance value at is set to a predetermined value.
[0031]
Through these steps, a large number of chip resistors 11 having the configuration shown in FIGS. 2 to 6 can be manufactured from one material metal plate A.
[0032]
In this manufacturing, the insulators 15 and 16 that cover the front and back surfaces A1 and A2 of the material metal plate A form the connection terminal electrodes 17 and 18 by plating only in the portion inside the recessed groove A3, and This serves as a mask when the plating layers 19 and 20 for soldering are formed only on the surfaces of the connection terminal electrodes 17 and 18 by plating.
[0033]
Next, FIGS. 13 and 14 show a manufacturing method according to another embodiment.
[0034]
In the manufacturing method according to this another embodiment, as shown in FIG. 13, the concave groove A3 is formed by forming a concave groove A3 'for forming one concave 13' in the resistor 12 and the other concave A3. In addition to the groove A3 "for forming the groove 14 ', the dimension between the two grooves A3' and A3" is set to a length L3 for obtaining a predetermined resistance value.
[0035]
Then, as shown in FIG. 14, metal plating layers A4 ', A4 "are formed in the respective recessed grooves A3', A3" by plating, and the metal plating layers A4 ', A4 "are connected to connection terminals. The electrodes are 17 'and 18', and the others are the same as the above-mentioned methods (1) to (7). With this method, a chip resistor 11 'having the structure shown in FIG. 15 is obtained. Can be.
[0036]
In short, in the present invention, "providing recesses at both left and right ends of the back surface of the resistor" means that both recesses 13 and 14 are in contact with both end surfaces 12c and 12d of resistor 12 as shown in FIG. 15, the two concave portions 13 'and 14' forming the connection terminal electrodes 17 'and 18' are in close proximity without contacting both end surfaces 12c 'and 12d' of the resistor 12 '. It includes both the case and the case where it is done.
[Brief description of the drawings]
FIG. 1 is a perspective view showing a chip resistor according to the prior art.
FIG. 2 is a perspective view showing a chip resistor according to the embodiment of the present invention.
FIG. 3 is a sectional view taken along line III-III in FIG. 2;
FIG. 4 is a bottom view of FIG. 2;
FIG. 5 is a sectional view taken along line VV of FIG. 2;
FIG. 6 is a sectional view taken along line VI-VI of FIG. 2;
FIG. 7 is a perspective view showing a first step in the method of manufacturing the chip resistor.
FIG. 8 is a perspective view showing a second step in the manufacturing method.
FIG. 9 is a perspective view showing a third step in the manufacturing method.
FIG. 10 is an enlarged sectional view taken along line XX of FIG. 9;
FIG. 11 is a perspective view showing a fourth step in the manufacturing method.
FIG. 12 is an enlarged sectional view taken along the line XII-XII of FIG. 11;
FIG. 13 is a cross-sectional view showing a first step in another manufacturing method.
FIG. 14 is a sectional view showing a second step in another manufacturing method.
FIG. 15 is a longitudinal sectional front view of a chip resistor according to another manufacturing method.
[Explanation of symbols]
11, 11 'Chip resistors 12, 12' Resistors 12a, 12a 'Resistor front surfaces 12b, 12b' Resistor back surfaces 12c, 12d, 12c ', 12d' Resistor end surfaces 13, 14, 13 ', 14 'Concave portions 15, 16 Insulators 17, 18, 17', 18 'Connection terminal electrode A Material metal plate A1 Surface of material metal plate A2 Back surface B1, B2 of material metal plate Cutting line A3, A3', A3 " A4, A4 ', A4 "metal plating layer

Claims (4)

金属板にて構成した抵抗体における裏面のうち左右両端の部分に凹部を設けて、この凹部内に、前記抵抗体よりも低い抵抗の金属による接続端子電極を設ける一方、前記抵抗体のうち少なくとも裏面における前記両接続端子電極間の部分を絶縁体にて被覆したことを特徴とする低い抵抗値を有するチップ抵抗器。A concave portion is provided at the left and right ends of the back surface of the resistor formed of a metal plate, and a connection terminal electrode made of a metal having a lower resistance than the resistor is provided in the concave portion. A chip resistor having a low resistance value, wherein a portion between the two connection terminal electrodes on the back surface is covered with an insulator. 前記請求項1の記載において、前記両接続端子電極の表面を、絶縁体の表面と略同一平面にするか、或いは、絶縁体の表面より突出することを特徴とする低い抵抗値を有するチップ抵抗器。2. The chip resistor having a low resistance value according to claim 1, wherein the surfaces of the two connection terminal electrodes are substantially flush with the surface of the insulator, or project from the surface of the insulator. vessel. 前記請求項1又は2の記載において、前記両接続端子電極を、金属メッキ層にしたことを特徴とする低い抵抗値を有するチップ抵抗器。3. The chip resistor having a low resistance value according to claim 1, wherein the both connection terminal electrodes are formed of a metal plating layer. 一つのチップ抵抗器を構成する抵抗体の多数個を並べて一体化して成る素材金属板を製作する工程と、
前記素材金属板のうち少なくともその裏面を、絶縁体にて被覆する工程と、
前記素材金属板における裏面のうち前記各抵抗体における左右両端の部分に、凹所としての凹み溝を、前記絶縁体のうち前記各抵抗体における左右両端の部分に該当する部分を切除しながら刻設する工程と、
前記素材金属板における裏面のうち前記各凹み溝内の部分に、前記素材金属板よりも低い抵抗の金属による接続端子電極としての金属メッキ層を形成する工程と、
前記素材金属板を、前記各抵抗体ごとに分割する工程と、
から成ることを特徴とする低い抵抗値を有するチップ抵抗器の製造方法。
A process of manufacturing a material metal plate formed by arranging and integrating a number of resistors constituting one chip resistor,
A step of covering at least the back surface of the material metal plate with an insulator,
Depressed grooves as recesses are formed in the right and left ends of each resistor on the back surface of the metal plate while cutting out portions of the insulator corresponding to the left and right ends of each resistor. The process of setting up,
Forming a metal plating layer as a connection terminal electrode with a metal having a lower resistance than the material metal plate on a portion in each of the concave grooves on the back surface of the material metal plate;
A step of dividing the material metal plate for each of the resistors;
A method for manufacturing a chip resistor having a low resistance value, comprising:
JP2002177970A 2002-06-19 2002-06-19 Chip resistor having low resistance value and manufacturing method thereof Expired - Fee Related JP3837091B2 (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002177970A JP3837091B2 (en) 2002-06-19 2002-06-19 Chip resistor having low resistance value and manufacturing method thereof
CNB038006227A CN100421190C (en) 2002-06-19 2003-06-12 Chip resistor having low resistance and its manufacturing method
US10/518,224 US7221254B2 (en) 2002-06-19 2003-06-12 Chip resistor having low resistance and method of making the same
PCT/JP2003/007457 WO2004001774A1 (en) 2002-06-19 2003-06-12 Chip resistor having low resistance and its producing method
AU2003242301A AU2003242301A1 (en) 2002-06-19 2003-06-12 Chip resistor having low resistance and its producing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002177970A JP3837091B2 (en) 2002-06-19 2002-06-19 Chip resistor having low resistance value and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2004022920A true JP2004022920A (en) 2004-01-22
JP3837091B2 JP3837091B2 (en) 2006-10-25

Family

ID=31175831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002177970A Expired - Fee Related JP3837091B2 (en) 2002-06-19 2002-06-19 Chip resistor having low resistance value and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3837091B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302494A (en) * 2008-05-14 2009-12-24 Rohm Co Ltd Chip resistor and method for manufacturing the same
JP2016051841A (en) * 2014-09-01 2016-04-11 パナソニックIpマネジメント株式会社 Chip resistor and manufacturing method thereof
WO2019107188A1 (en) * 2017-12-01 2019-06-06 パナソニックIpマネジメント株式会社 Metal plate resistor and production method therefor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009302494A (en) * 2008-05-14 2009-12-24 Rohm Co Ltd Chip resistor and method for manufacturing the same
JP2016051841A (en) * 2014-09-01 2016-04-11 パナソニックIpマネジメント株式会社 Chip resistor and manufacturing method thereof
WO2019107188A1 (en) * 2017-12-01 2019-06-06 パナソニックIpマネジメント株式会社 Metal plate resistor and production method therefor
US11189402B2 (en) 2017-12-01 2021-11-30 Panasonic Intellectual Property Management Co., Ltd. Metal plate resistor and manufacturing method thereof

Also Published As

Publication number Publication date
JP3837091B2 (en) 2006-10-25

Similar Documents

Publication Publication Date Title
CN105453192B (en) Resistor and its manufacturing method
JP3637124B2 (en) Structure of chip resistor and manufacturing method thereof
KR100730850B1 (en) Chip resistor and method for manufacturing same
JP3860515B2 (en) Chip resistor
US7221254B2 (en) Chip resistor having low resistance and method of making the same
JP3846312B2 (en) Method for manufacturing multiple chip resistors
KR20080031982A (en) Chip resistor and method for producing the same
US7342480B2 (en) Chip resistor and method of making same
JP2007049071A (en) Chip resistor and manufacturing method thereof
JP2004022920A (en) Chip resistor having low resistance and its manufacturing method
JP3838559B2 (en) Chip resistor having low resistance value and manufacturing method thereof
JP2000306711A (en) Multiple chip resistor and production thereof
JP2002270402A (en) Chip resistor
US6297722B1 (en) Surface mountable electrical device
JP3913121B2 (en) Method for manufacturing a chip resistor having a low resistance value
JP3838560B2 (en) Chip resistor having low resistance value and manufacturing method thereof
JP5242614B2 (en) Chip resistor and manufacturing method thereof
JP2006228980A (en) Chip resistor made of metal plate and its production process
JP2004186248A (en) Chip resistor and method of manufacturing the same
JP2003234057A (en) Fuse resistor and its manufacturing method
JP2002279883A (en) Chip type fuse resistor and manufacturing method of same
JP2005108900A (en) Low resistor and its manufacturing method
JP2009088368A (en) Method of manufacturing low-resistance chip resistor
JP7270386B2 (en) Chip-shaped metal resistor and its manufacturing method
JP2008103462A (en) Chip type network resistor, surface mounting component, and method for manufacturing the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060728

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090804

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120804

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees