JP2008103462A - Chip type network resistor, surface mounting component, and method for manufacturing the same - Google Patents
Chip type network resistor, surface mounting component, and method for manufacturing the same Download PDFInfo
- Publication number
- JP2008103462A JP2008103462A JP2006283510A JP2006283510A JP2008103462A JP 2008103462 A JP2008103462 A JP 2008103462A JP 2006283510 A JP2006283510 A JP 2006283510A JP 2006283510 A JP2006283510 A JP 2006283510A JP 2008103462 A JP2008103462 A JP 2008103462A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- chip
- network resistor
- type network
- mounting component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Details Of Resistors (AREA)
Abstract
Description
本発明は、はんだ付けを行うための電極端子を有する面実装部品に関し、特に、複数の抵抗素子を1つのチップ部品内に搭載したチップ型ネットワーク抵抗器に関する。 The present invention relates to a surface-mount component having electrode terminals for performing soldering, and more particularly to a chip-type network resistor in which a plurality of resistance elements are mounted in one chip component.
実装密度の向上や、素子間の偏差をできるだけ少なくすることを目的として、複数の抵抗素子を1つのチップ部品内に搭載したチップ型ネットワーク抵抗器が用いられている。このようなチップ型ネットワーク抵抗器の製造方法として各種の方法が開示されている(例えば、特許文献1〜3参照。)。 For the purpose of improving the mounting density and reducing the deviation between elements as much as possible, a chip network resistor in which a plurality of resistance elements are mounted in one chip component is used. Various methods are disclosed as a manufacturing method of such a chip type network resistor (for example, refer to Patent Documents 1 to 3).
そして、このようなチップ型ネットワーク抵抗器が近年様々な電子製品に用いられるようになっている。そのため、チップ型ネットワーク抵抗器に対してさらに高い信頼性が要求されるようになってきている。特に、このような電子製品が自動車用電装品に使用される場合、チップ型ネットワーク抵抗器自体も厳しい温度環境下にさらされるため、温度変化が激しい環境下における信頼性の向上が要求されている。 In recent years, such a chip network resistor has been used in various electronic products. Therefore, higher reliability has been demanded for the chip-type network resistor. In particular, when such electronic products are used in automotive electrical components, chip-type network resistors themselves are also exposed to severe temperature environments, and therefore, there is a demand for improved reliability in environments where temperature changes are severe. .
本発明の目的は、温度変化が激しい環境下における信頼性を向上することができる面実装部品およびチップ型ネットワーク抵抗器を提供することである。 An object of the present invention is to provide a surface-mounted component and a chip-type network resistor that can improve reliability in an environment where temperature change is severe.
[面実装部品]
上記目的を達成するために、本発明は、板状に形成された実装部品本体と、
この実装部品本体の端部に設けられた電極端子とを有し、
前記実装部品本体の端部には凹部が形成され、この凹部に前記電極端子の少なくとも一部が形成されている。
[Surface mount parts]
In order to achieve the above object, the present invention provides a mounting component body formed in a plate shape,
It has an electrode terminal provided at the end of this mounting component body,
A recess is formed at an end of the mounting component body, and at least a part of the electrode terminal is formed in the recess.
本発明によれば、実装部品本体の端部に形成された凹部に電極端子の少なくとも一部が形成されているので、はんだ付けを行った状態でのヒートサイクル試験に対して強くなり、温度変化が激しい環境下における信頼性が向上する。 According to the present invention, since at least a part of the electrode terminal is formed in the recess formed at the end of the mounted component body, it is strong against the heat cycle test in the soldered state, and the temperature change Reliability is improved in a severe environment.
好ましくは、前記実装部品本体がプリント配線基板に固定され、前記凹部が、前記プリント配線基板と接する面に対して直交するように形成されている。 Preferably, the mounting component main body is fixed to a printed wiring board, and the concave portion is formed to be orthogonal to a surface in contact with the printed wiring board.
また、好ましくは、前記凹部は、前記実装部品本体を砥石により切削加工することにより形成され、
前記電極端子は、前記凹部上に電極材料を着膜することにより構成される。
Preferably, the recess is formed by cutting the mounting component body with a grindstone,
The electrode terminal is configured by depositing an electrode material on the recess.
[チップ型ネットワーク抵抗器]
また、本発明のチップ型ネットワーク抵抗器は、板状に形成された実装部品本体と、
この実装部品本体の端部に設けられた電極端子とを有し、
前記実装部品本体の端部には凹部が形成され、この凹部に前記電極端子の少なくとも一部が形成されている。
[Chip type network resistor]
Further, the chip type network resistor of the present invention includes a mounting component body formed in a plate shape,
It has an electrode terminal provided at the end of this mounting component body,
A recess is formed at an end of the mounting component body, and at least a part of the electrode terminal is formed in the recess.
[面実装部品の製造方法]
本発明の面実装部品の製造方法は、板状に形成された実装部品本体の端部を砥石により切削加工することにより凹部を形成し、
前記凹部上の少なくとも一部に電極材料を着膜することにより電極端子を構成する。
[Surface mount component manufacturing method]
The method for manufacturing a surface-mounted component according to the present invention forms a recess by cutting an end portion of a mounting component body formed in a plate shape with a grindstone,
An electrode terminal is formed by depositing an electrode material on at least a part of the recess.
[チップ型ネットワーク抵抗器の製造方法]
また、本発明のチップ型ネットワーク抵抗器の製造方法は、板状に形成された実装部品本体の端部を砥石により切削加工することにより凹部を形成し、
前記凹部上の少なくとも一部に電極材料を着膜することにより電極端子を構成する。
[Chip-type network resistor manufacturing method]
Moreover, the manufacturing method of the chip type network resistor of the present invention forms a recess by cutting the end of the mounting component body formed in a plate shape with a grindstone,
An electrode terminal is formed by depositing an electrode material on at least a part of the recess.
以上説明したように、本発明によれば、実装部品本体の端部に形成された凹部に電極端子の少なくとも一部が形成されているので、温度変化が激しい環境下における信頼性を向上することができるという効果を得ることができる。 As described above, according to the present invention, since at least a part of the electrode terminal is formed in the recess formed at the end of the mounting component body, the reliability in an environment where the temperature change is severe can be improved. The effect of being able to be obtained can be obtained.
[背景]
まず、本発明の理解を助けるために、その背景及び概略を説明する。
[background]
First, in order to help understanding of the present invention, its background and outline will be described.
従来のチップ型ネットワーク抵抗器(チップ型金属薄膜ネットワーク抵抗器)の一例として、4つの抵抗素子を1つのチップ部品内に搭載したチップ型ネットワーク抵抗器110の外観を図1に示す。図1(a)は、このチップ型ネットワーク抵抗器110の上面図であり、図1(b)は側面図110である。
As an example of a conventional chip type network resistor (chip type metal thin film network resistor), an appearance of a chip
このチップ型ネットワーク抵抗器110は、実装部品本体である高純度のアルミナ基板22上に4つの抵抗素子が構成された複合部品として形成されている。4つの抵抗素子上には保護膜21が形成されていて、この保護膜21が形成されていない部位には、8つの電極端子D11〜D18が形成されている。
This chip-
この図1に示したチップ型ネットワーク抵抗器110の回路構成を図2に示す。図2に示されるように、電極端子D11と電極端子D15との間、電極端子D12と電極端子D16との間、電極端子D13と電極端子D17との間、電極端子D14と電極端子D18との間にそれぞれ抵抗素子が構成されている。
FIG. 2 shows a circuit configuration of the chip
次に、図1に示したチップ型ネットワーク抵抗器110の、A−A’面における断面図を図3に示す。このチップ型ネットワーク抵抗器110は、図3に示されるように、アルミナ基板22上に抵抗体25と電極体23、24が構成され、この抵抗体25、電極体23、24を外部から保護するために保護膜21が形成されている。また、アルミナ基板22の裏側には、電極体23、24と対向して裏電極28、29が形成されている。そして、電極体23および裏電極28と電気的に接続された側面電極34がアルミナ基板22の左側面を覆うようにして形成され、さらにこの側面電極34上にはメッキ膜32が形成されている。この側面電極34とメッキ膜32により電極端子D18が構成されている。同様にして、電極体24および裏電極29と電気的に接続された側面電極35がアルミナ基板22の右側面を覆うようにして形成され、さらにこの側面電極35上にはメッキ膜33が形成されている。この側面電極35とメッキ膜33により電極端子D14が構成されている。
Next, FIG. 3 shows a cross-sectional view of the chip-
次に、このチップ型ネットワーク抵抗器110をプリント配線基板40上に実装した場合の様子を図4に示す。
図4に示されるように、チップ型ネットワーク抵抗器110がプリント配線基板40上に実装された場合、電極端子D14、D18は、それぞれ、はんだ30、31によりプリント配線基板40上のランドパターンと接続される。この場合、はんだ30、31の形状(フィレット形状)は、融解時の表面張力により図4に示すような放物線状となる。
Next, FIG. 4 shows a state where the chip
As shown in FIG. 4, when the chip-
次に、このようにプリント配線基板40上に実装されたチップ型ネットワーク抵抗器110に対してヒートサイクル試験を行った結果、接続不良となった場合の様子を図5に示す。
Next, FIG. 5 shows a state in which connection failure occurs as a result of the heat cycle test performed on the chip
ここでヒートサイクル試験とは、試験対象を高温状態と低温状態という異なる環境に交互に繰り返しておくことにより温度変化に対する耐性を評価する試験である。 Here, the heat cycle test is a test for evaluating resistance to a temperature change by alternately repeating a test object in different environments of a high temperature state and a low temperature state.
図5に示した例では、ヒートサイクル試験により限界を超えたことにより電極端子D14が破壊され、はんだ30と電極体24との間の電気的接続が確保されず接続不良となっていることがわかる。
In the example shown in FIG. 5, the electrode terminal D <b> 14 is destroyed due to exceeding the limit in the heat cycle test, and the electrical connection between the
[実施形態]
次に、本発明の実施の形態について図面を参照して詳細に説明する。
[Embodiment]
Next, embodiments of the present invention will be described in detail with reference to the drawings.
4つの抵抗素子を1つのチップ部品内に搭載した本発明の一実施形態のチップ型ネットワーク抵抗器(チップ型金属薄膜ネットワーク抵抗器)10の外観を図6に示す。図6(a)は、このチップ型ネットワーク抵抗器10の上面図であり、図6(b)は側面図である。図6において、図1中の構成要素と同一の構成要素には同一の符号を付し、説明を省略するものとする。
FIG. 6 shows the appearance of a chip network resistor (chip metal thin film network resistor) 10 according to an embodiment of the present invention in which four resistor elements are mounted in one chip component. FIG. 6A is a top view of the chip-
また、本実施形態では4つの抵抗素子が1つのチップ部品内に搭載されている場合を用いて説明するが、どのような構成のチップ型ネットワーク抵抗器であっても、本発明は同様に適用することができるものである。 In this embodiment, the case where four resistance elements are mounted in one chip component will be described. However, the present invention is similarly applied to any type of chip network resistor. Is something that can be done.
本実施形態のチップ型ネットワーク抵抗器10が、図1に示した従来のチップ型ネットワーク抵抗器110と異なるのは、はんだ付けを行うための電極端子D1〜D8の表面が平面ではなく、実装部品本体であるアルミナ基板22の端部に設けられた凹部に沿って溝状となっている点である。このアルミナ基板22の凹部は、砥石による切削加工により形成され、電極端子D1〜D8は、この凹部上に、NiCr(ニッケルクロム)、Cu(銅)等の電極材料を着膜することにより構成されている。電極材料を着膜するための具体的な方法としては、蒸着により着膜する方法や、スパッタリングにより着膜する方法がある。
The chip
この電極端子D1の拡大図を図7に示す。図7(a)は、電極端子D1の斜視図であり、図7(b)は電極端子D1の上面図である。図7(a)、図7(b)に示されるように、電極端子D1は、アルミナ基板22の端部に設けられた凹部27上に構成されることにより、凹部27に沿って溝状となっている。そして、この凹部27は、アルミナ基板22がプリント配線基板と接する面に対して直交するように縦方向に形成されている。
An enlarged view of the electrode terminal D1 is shown in FIG. FIG. 7A is a perspective view of the electrode terminal D1, and FIG. 7B is a top view of the electrode terminal D1. As shown in FIG. 7A and FIG. 7B, the electrode terminal D1 is formed on the
次に、本実施形態のチップ型ネットワーク抵抗器10の製造方法を図8のフローチャートを参照して説明する。
Next, a manufacturing method of the
先ず、絶縁基板として機能する高純度のアルミナ基板22上に、電極体23、24および抵抗体25を生成する(S101)。具体的には、電極パタンおよび抵抗体パタンをフォトレジストを用いたウェットエッチングにより作成し、N2(窒素)雰囲気中で熱処理(安定化処理)することにより電極体23、24および抵抗体25を生成する。
First,
板状に形成されたアルミナ基板22上には複数のチップ型ネットワーク抵抗器が同時に形成されるため、次に、各チップ型ネットワーク抵抗器を分割するためのミシン目をレーザにより形成するレーザスクライブ加工を行う(S102)。
Since a plurality of chip network resistors are simultaneously formed on the
次に、形成された各抵抗素子の抵抗値を規格値以内に調整するためレーザトリミングが行われる(S103)。レーザトリミングの具体的な方法は本発明とは直接関係しないため、ここでは詳細な説明は省略する。 Next, laser trimming is performed in order to adjust the resistance value of each formed resistance element within a standard value (S103). Since a specific method of laser trimming is not directly related to the present invention, detailed description thereof is omitted here.
次に、エポキシ系の樹脂等により電極体23、24、抵抗体25上に保護膜21を形成する(S104)。ここまでの工程が終了した後の外観の一例を図9に示す。
Next, the
その後、アルミナ基板22の裏面に裏電極28、29を形成した後に、アルミナ基板22を縦方向に分割する1次分割を行う(S105)。この1次分割後の外観を図10に示す。図10に示されるように、アルミナ基板22が1次分割されたことによりチップ型ネットワーク抵抗器10が縦方向に一例に並んでいる短冊状となっていることがわかる。ここまでの工程は、従来のチップ型ネットワーク抵抗器を生成する工程と同じ工程である。
Thereafter, after the
次に、この1次分割された後の部品に対して、側面に溝加工を行うことにより凹部27を形成する(S106)。側面に溝加工を行う具体的な方法としては、図10に示されるように、ダイシングカッタ(ソー)等の砥石を用いて電極体23、24が構成された部位の中央部分を砥石により一定の深さだけ切削することにより行われる。
Next, a
溝の具体的な大きさは、例えば、溝の幅が200〜300μmで、溝の深さが100〜200μm程度であることが好ましい。あまり溝の深さを深くすると、溝加工に要する時間が長くなりすぎるのと、検査を行う際に電極端子にプローブを接触させる時に接触不良となるという弊害が発生するからである。また、あまり溝の深さを深くすると、電極材料を着膜させる際に溝の奥まで均一に電極材料を着膜させることが困難になることも考えられる。逆に、溝の深さが浅すぎると、後の工程において電極材料を着膜したり、メッキ処理を行った際に溝が全て埋まってしまうため効果が得られなくなる。 The specific size of the groove is preferably, for example, a groove width of 200 to 300 μm and a groove depth of about 100 to 200 μm. This is because if the depth of the groove is increased too much, the time required for the groove processing becomes too long, and there is a problem that contact failure occurs when the probe is brought into contact with the electrode terminal during inspection. If the depth of the groove is too deep, it may be difficult to deposit the electrode material uniformly to the depth of the groove when depositing the electrode material. On the other hand, if the depth of the groove is too shallow, no effect can be obtained because the groove is completely filled when an electrode material is deposited or plating is performed in a later step.
この溝加工が終了して凹部27が形成された後に、アルミナ基板22の側面に電極を形成する側面電極着膜処理が行われる(S107)。具体的には、NiCr(ニッケルクロム)とCu(銅)を電極材料としてアルミナ基板22の側面に蒸着させる。この側面電極蒸着処理により、アルミナ基板22の端部に設けられた凹部27の表面上に電極材料が付着して側面電極34、35が形成される。
After this grooving is completed and the
この後、縦方向に短冊状に接続されているアルミナ基板22を分割することにより基板の2次分割(基板個片化)を行う(S108)。
Thereafter, the substrate is divided into two pieces (divided into individual pieces) by dividing the
最後に、いわゆるバレルメッキにより、Ni(ニッケル)+はんだメッキ、または、Ni(ニッケル)+すずメッキ処理が側面電極34、35、裏電極28、29および電極体23、24に対して行われることによりメッキ膜32、33が形成され電極端子D1〜D8が完成する(S109)。
Finally, Ni (nickel) + solder plating or Ni (nickel) + tin plating is performed on the
次に、本実施形態のチップ型ネットワーク抵抗器と従来のチップ型ネットワーク抵抗器とについて、それぞれ同一条件にてヒートサイクル試験を行った結果について述べる。このヒートサイクル試験では、−40℃の環境下で30分、120℃の環境下で30分という環境負荷を1サイクルとして、4つの抵抗素子が形成された10個のチップ型ネットワーク抵抗器に対して与えたものである。 Next, the results of the heat cycle test performed under the same conditions for the chip network resistor of this embodiment and the conventional chip network resistor will be described. In this heat cycle test, an environmental load of 30 minutes in an environment of −40 ° C. and 30 minutes in an environment of 120 ° C. is defined as one cycle, and 10 chip type network resistors having four resistance elements are formed. It was given.
電極端子に溝が設けられていない図1に示したような従来のチップ型ネットワーク抵抗器110では、24サイクル後に2箇所の抵抗素子で断線が発生し、40サイクルでさらに1箇所の抵抗素子で断線が発生した。そして、さらに72サイクルでは、2箇所の抵抗素子において断線が発生し、102サイクルでは、さらに2箇所の抵抗素子で断線が発生した。つまり、従来のチップ型ネットワーク抵抗器110では、102サイクルの試験終了後に、40個の抵抗素子のうち、7箇所において断線が発生した。
In the conventional chip
これに対して、図6に示したような本実施形態のチップ型ネットワーク抵抗器10では、102サイクル試験終了後に、40個の抵抗素子のうち1つの抵抗素子においても断線は発生しなかった。
On the other hand, in the chip
このヒートサイクル試験の結果に基づけば、本実施形態のチップ型ネットワーク抵抗器10は、従来のチップ型ネットワーク抵抗器110と比較して、温度変化に対する信頼性が向上していることがわかる。
Based on the result of this heat cycle test, it can be seen that the chip-
次に、本実施形態のチップ型ネットワーク抵抗器10が、従来のチップ型ネットワーク抵抗器110に対して温度変化に対して信頼性が高くなる理由について説明する。
Next, the reason why the
(1)先ず、従来のチップ型ネットワーク抵抗器110をプリント配線基板40に実装した場合の様子を図11(a)に示し、本実施形態のチップ型ネットワーク抵抗器10をプリント配線基板40に実装した場合の様子を図11(b)に示す。
(1) First, a state in which the conventional
図11(b)に示されるように、本実施形態のチップ型ネットワーク抵抗器10では、電極端子D4の側面の溝の中にまではんだ30が進入し、はんだ付けがより強固に行われていることがわかる。図11(b)では示されていないが、この電極端子D4の側面の溝に進入したはんだ30は、表面張力により通常よりも高い位置まで上ることが予想され、はんだ付け強度がより強まるものと考えられる。
As shown in FIG. 11B, in the
(2)また、電極端子D4の側面の溝内がはんだ付けされるため、電極端子D4の側面をアルミナ基板22より引き剥がすような力が発生した場合でも、電極端子D4の側面の溝の表面が湾曲していることによりこの引き剥がす力が分散される。そのため、電極端子D14の側面が平らである従来のチップ型ネットワーク抵抗器110と比較して、電極端子D4の側面がアルミナ基板22から引き剥がされることを防ぐ効果が期待できる。
(2) Further, since the inside of the groove on the side surface of the electrode terminal D4 is soldered, even when a force that peels the side surface of the electrode terminal D4 from the
(3)また、ダイシングカッタ(ソー)等の砥石を用いて着膜面の下地を切削しているため、下地の表面が荒らされることにより着膜される電極材料と実装部品本体であるアルミナ基板22との付着力が大きくなる。 (3) In addition, since the base of the film-forming surface is cut using a grindstone such as a dicing cutter (saw), the electrode material and the alumina substrate that is the mounting component main body formed by roughening the surface of the base The adhesion force with 22 is increased.
(4)さらに、電極端子の幅が同じ場合、本実施形態のチップ型ネットワーク抵抗器110では、凹部27が設けられていることにより電極端子D1〜D8とアルミナ基板22の実効的な接合面積が増大する。そのため、電極端子D1〜D8とアルミナ基板22の接合力が増加すると考えられる。
(4) Furthermore, when the widths of the electrode terminals are the same, the chip
上記で説明した理由の複合的な効果により、本実施形態のチップ型ネットワーク抵抗器10は、従来のチップ型ネットワーク抵抗器110に対して、温度変化が激しい環境下における信頼性を向上することが可能となる。
Due to the combined effect of the reason described above, the
さらに副次的な効果として、電極端子D1〜D8が溝状に形成されていることにより、電極端子D1〜D8のエッジ部に何らかの物体が衝突した場合でも損傷を受けにくくなる。例えば、図8に示したフローチャートにおける電極メッキ加工(S109)におけるバレルメッキ時に金属ボールが電極端子D1〜D8に衝突した場合でも、電極端子D1〜D8の側面の溝内には衝突による損傷を受け難い。そのため、電極端子D11〜D18が溝状となっていない従来のチップ型ネットワーク抵抗器110と比較して、接続不良等の不具合が発生する確率を低減することが可能となる。
As a secondary effect, since the electrode terminals D1 to D8 are formed in a groove shape, even if an object collides with the edge portions of the electrode terminals D1 to D8, the electrode terminals D1 to D8 are not easily damaged. For example, even when a metal ball collides with the electrode terminals D1 to D8 during barrel plating in the electrode plating process (S109) in the flowchart shown in FIG. 8, the side surface grooves of the electrode terminals D1 to D8 are damaged by the collision. hard. Therefore, compared with the conventional chip
なお、本実施形態では、アルミナ基板22の端部に設けられた凹部27の全体に電極端子D1〜D8が形成されている場合を用いて説明しているが、この凹部27の少なくとも一部に電極端子D1〜D8が形成されていれば同様な効果を得ることができる。
In the present embodiment, the case where the electrode terminals D <b> 1 to D <b> 8 are formed in the
[変形例]
上記実施形態では、チップ型金属薄膜ネットワーク抵抗器を用いて説明したが、本発明はこれに限定されるものではなく、チップ型抵抗器、チップ型コンデンサ、リフロー対応型の各種電子部品等のはんだ付けを行うための電極端子を有する面実装部品であれば同様に本発明を適用することができるものである。
[Modification]
In the above embodiment, the chip-type metal thin film network resistor has been described. However, the present invention is not limited to this, and solder such as a chip-type resistor, a chip-type capacitor, and various electronic components compatible with reflow can be used. The present invention can be similarly applied to any surface mount component having an electrode terminal for attaching.
D1〜D8 電極端子
10 チップ型ネットワーク抵抗器
D11〜D18 電極端子
21 保護膜
22 アルミナ基板
23、24 電極体
25 抵抗体
27 凹部
28、29 裏電極
30、31 はんだ
32、33 メッキ膜
34、35 側面電極
40 プリント配線基板
S101〜S109 ステップ
110 チップ型ネットワーク抵抗器
D1 to
Claims (6)
この実装部品本体の端部に設けられた電極端子とを有し、
前記実装部品本体の端部には凹部が形成され、この凹部に前記電極端子の少なくとも一部が形成されている面実装部品。 A mounting component body formed in a plate shape;
It has an electrode terminal provided at the end of this mounting component body,
A surface-mount component in which a recess is formed at an end of the mounting component body, and at least a part of the electrode terminal is formed in the recess.
前記電極端子は、前記凹部上に電極材料を着膜することにより構成される請求項1または2記載の面実装部品。 The recess is formed by cutting the mounting component body with a grindstone,
The surface-mount component according to claim 1, wherein the electrode terminal is configured by depositing an electrode material on the recess.
この実装部品本体の端部に設けられた電極端子とを有し、
前記実装部品本体の端部には凹部が形成され、この凹部に前記電極端子の少なくとも一部が形成されているチップ型ネットワーク抵抗器。 A mounting component body formed in a plate shape;
It has an electrode terminal provided at the end of this mounting component body,
A chip type network resistor in which a concave portion is formed at an end portion of the mounting component body, and at least a part of the electrode terminal is formed in the concave portion.
前記凹部上の少なくとも一部に電極材料を着膜することにより電極端子を構成する面実装部品の製造方法。 A recess is formed by cutting the end of the mounting component body formed in a plate shape with a grindstone,
A method of manufacturing a surface-mounted component that constitutes an electrode terminal by depositing an electrode material on at least a part of the recess.
前記凹部上の少なくとも一部に電極材料を着膜することにより電極端子を構成するチップ型ネットワーク抵抗器の製造方法。 A recess is formed by cutting the end of the mounting component body formed in a plate shape with a grindstone,
A method for manufacturing a chip-type network resistor comprising an electrode terminal by depositing an electrode material on at least a part of the recess.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006283510A JP2008103462A (en) | 2006-10-18 | 2006-10-18 | Chip type network resistor, surface mounting component, and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006283510A JP2008103462A (en) | 2006-10-18 | 2006-10-18 | Chip type network resistor, surface mounting component, and method for manufacturing the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008103462A true JP2008103462A (en) | 2008-05-01 |
Family
ID=39437579
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006283510A Pending JP2008103462A (en) | 2006-10-18 | 2006-10-18 | Chip type network resistor, surface mounting component, and method for manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008103462A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8379427B2 (en) | 2011-02-23 | 2013-02-19 | Kabushiki Kaisha Toshiba | Semiconductor device |
US9721621B2 (en) | 2011-02-23 | 2017-08-01 | Kabushiki Kaisha Toshiba | Semiconductor device |
-
2006
- 2006-10-18 JP JP2006283510A patent/JP2008103462A/en active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8379427B2 (en) | 2011-02-23 | 2013-02-19 | Kabushiki Kaisha Toshiba | Semiconductor device |
US8611126B2 (en) | 2011-02-23 | 2013-12-17 | Kabushiki Kaisha Toshiba | Semiconductor device |
US8665624B2 (en) | 2011-02-23 | 2014-03-04 | Kabushiki Kaisha Toshiba | Semiconductor device |
US8817513B2 (en) | 2011-02-23 | 2014-08-26 | Kabushiki Kaisha Toshiba | Semiconductor device |
US9373363B2 (en) | 2011-02-23 | 2016-06-21 | Kabushiki Kaisha Toshiba | Semiconductor device |
US9449654B2 (en) | 2011-02-23 | 2016-09-20 | Kabushiki Kaisha Toshiba | Semiconductor device |
US9721621B2 (en) | 2011-02-23 | 2017-08-01 | Kabushiki Kaisha Toshiba | Semiconductor device |
US10056119B2 (en) | 2011-02-23 | 2018-08-21 | Toshiba Memory Corporation | Semiconductor device |
US10339981B2 (en) | 2011-02-23 | 2019-07-02 | Toshiba Memory Corporation | Semiconductor device |
US10566033B2 (en) | 2011-02-23 | 2020-02-18 | Toshiba Memory Corporation | Semiconductor device |
US10847190B2 (en) | 2011-02-23 | 2020-11-24 | Toshiba Memory Corporation | Semiconductor device |
US11244708B2 (en) | 2011-02-23 | 2022-02-08 | Kioxia Corporation | Semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7782173B2 (en) | Chip resistor | |
KR20080031982A (en) | Chip resistor and method for producing the same | |
US9620267B2 (en) | Resistor and manufacturing method for same | |
US8854175B2 (en) | Chip resistor device and method for fabricating the same | |
JP2008103462A (en) | Chip type network resistor, surface mounting component, and method for manufacturing the same | |
JP2000306711A (en) | Multiple chip resistor and production thereof | |
JPH11204315A (en) | Manufacture of resistor | |
JP2000269012A (en) | Chip-type electronic components with resistance element and its manufacture | |
JP2005085865A (en) | Methods of manufacturing resistor and chip-like electronic component | |
JPH08213221A (en) | Manufacture of rectangular thin film chip resistor | |
WO2023100858A1 (en) | Chip resistor and method of producing same | |
JP2004319195A (en) | Chip type fuse | |
JP2005191406A (en) | Chip resistor, and manufacturing method thereof | |
JP3838560B2 (en) | Chip resistor having low resistance value and manufacturing method thereof | |
JP7270386B2 (en) | Chip-shaped metal resistor and its manufacturing method | |
JP2005078874A (en) | Jumper chip component and manufacturing method therefor | |
JPH0513201A (en) | Square chip resistance | |
JP2007335488A (en) | Method for manufacturing chip resistor | |
JP3353037B2 (en) | Chip resistor | |
JP2004128218A (en) | Method of manufacturing small electronic component and chip resistor | |
JPH11162721A (en) | Manufacture of chip resistor | |
JP2000340413A (en) | Multiple chip resistor and its manufacture | |
JP3767084B2 (en) | Resistor manufacturing method | |
JP2001044002A (en) | Surface-mounted metal clad resistor and manufacture thereof | |
JP2001155901A (en) | Metal-film chip resistor and its manufacturing method |