JP3767084B2

JP3767084B2 - Resistor manufacturing method

Info

Publication number: JP3767084B2
Application number: JP12924797A
Authority: JP
Inventors: 博之山田; 正人橋本
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1997-05-20
Filing date: 1997-05-20
Publication date: 2006-04-19
Anticipated expiration: 2017-05-20
Also published as: JPH10321402A

Description

【０００１】
【発明の属する技術分野】
本発明は、抵抗器の製造方法に関するものである。
【０００２】
【従来の技術】
近年、電子機器の小形化に伴い、回路基板に使用される電子部品に対しても実装密度を上げるため、ますます小形化への要求が高まっている。抵抗器に対しても、実装基板上の実装面積を縮小化するため、小形かつ抵抗値許容差の高精度な抵抗器への要求が高まってきている。
【０００３】
以下、従来の抵抗器およびその製造方法について、図面を参照しながら説明する。
【０００４】
図１０は一般的な従来の抵抗器の断面図である。
【０００５】
図１０において、１は９６％アルミナを含有してなる基板である。２，３は基板１の上面または下面の側部に設けられた金等からなる一対の上面電極層または下面電極層である。４は基板１の上面に上面電極層２と電気的に接続するように設けられたニッケル−クロム等の薄膜からなる抵抗層である。５は抵抗層４の上面に設けられた熱硬化性の樹脂等からなる保護層で、基板１の上面の上面電極層２と隣り合う側部まで設けないものである。６は基板１の側面に少なくとも上面電極層２と下面電極層３と電気的に接続するように設けられた一対の側面電極層である。７は少なくとも側面電極層６を覆うように設けられたニッケルめっき層である。８は少なくともニッケルめっき層７を覆うように設けられたはんだめっき層である。
【０００６】
以上のように構成された従来の抵抗器について、以下にその製造方法を図面を参照しながら説明する。
【０００７】
図１１（ａ）〜（ｃ）、図１２（ａ）（ｂ）、図１３（ａ）〜（ｃ）は従来の抵抗器の製造方法を示す工程図である。
【０００８】
まず、図１１（ａ）に示すように、縦方向および横方向に分割溝１１，１２を有する９６％アルミナを含有してなるシート基板１３の横方向分割溝を跨ぐように複数対の上面電極層１４を形成する。
【０００９】
次に、図１１（ｂ）に示すように、上面電極層１４（本図では図示せず）を形成した基板１３全体にスパッタ工法等によりニッケル−クロム等からなる薄膜の全体抵抗体層１５を形成する。
【００１０】
次に、図１１（ｃ）に示すように、全体抵抗体層１５をＬＳＩ等で一般的に行われているフォトリソ法により、所望の抵抗体パターンとした抵抗層１６を形成し、この抵抗層１６を安定な膜にするために、約３００〜４００℃の温度で熱処理を行う。
【００１１】
次に、図１２（ａ）に示すように、抵抗層１６の抵抗値を所定の値に修正するためにレーザートリミング等によりトリミング溝１７を施して抵抗値修正を行う。
【００１２】
次に、図１２（ｂ）に示すように、抵抗値を修正した抵抗層１６を保護するために、熱硬化性の樹脂による保護膜１８を形成する。この時、保護膜１８は縦方向分割溝１１に接するまで設けないものである。
【００１３】
次に、シート基板１３の横方向分割溝１２を分割して、図１３（ａ）に示すように短冊基板１９に一次分割する。
【００１４】
次に、図１３（ｂ）に示すように、短冊基板１９の長手方向の側面に、上面電極層１４（本図では図示せず）および、または抵抗層１６と電気的に接続するようにスパッタ等により、側面電極層２０を形成する。
【００１５】
最後に、図１３（ｃ）に示すように、短冊基板１９を縦方向分割溝１１で二次分割して、個片状の基板２１として、必要に応じてはんだ付け時の信頼性の確保のため電極めっき層２２を形成して、従来の抵抗器を形成していた。
【００１６】
【発明が解決しようとする課題】
しかしながら、上記従来の構成および製造方法による抵抗器では、実装基板にはんだ付けをした場合、図１４（ａ）の実装状態の断面図に示すように側面電極層（図示せず）と下面電極層（図示せず）の双方ではんだ付けされ、フィレット２３が形成されるフィレット実装構造であり、図１４（ｂ）の実装状態の上面図に示すように部品面積２４に加えて側面をはんだ付けする面積２５が必要であり、これらを合わせた実装面積２６が必要となる。しかも、実装密度を向上するため、部品外形寸法が小さくなるほど、実装面積に対するはんだ付け面積の占める割合が大きくなり、電子機器を小形化するための実装密度を向上することに限界が生ずるという課題を有していた。
【００１７】
本発明は、上記従来の課題を解決するもので、実装基板に実装した際の実装面積に占めるはんだ付け面積を低減できる抵抗器の製造方法を提供することを目的とするものである。
【００１８】
【課題を解決するための手段】
上記目的を達成するために本発明は、分割溝を有するシート基板の上面に分割溝を跨ぐことなく一対の上面電極層を設ける工程と、前記上面電極層間を電気的に接続するように抵抗層を設ける工程と、少なくとも抵抗層の上面を覆うように保護層を設ける工程と、隣り合う前記上面電極層間の分割溝を跨ぎかつ前記上面電極層と電気的に接続するように一対の薄膜スパッタからなる側面電極層を設ける工程と、前記上面電極層を形成してなる前記シート基板の分割溝で前記シート基板を短冊状基板に分割する工程と、前記短冊状基板を個片に分割する工程とを有するものである。
【００１９】
また、上記目的を達成するために本発明は、分割溝を有するシート基板の上面に分割溝を跨ぐことなく一対の第１の上面電極層を設ける工程と、前記上面電極層間を電気的に接続するように抵抗層を設ける工程と、少なくとも抵抗層の上面を覆うように保護層を設ける工程と、少なくとも前記第１の上面電極層の上面を覆うように第２の上面電極層を設ける工程と、隣り合う前記第１の上面電極層間または第２の上面電極層間の分割溝を跨ぎかつ前記第１の上面電極層または第２の上面電極層と電気的に接続するように一対の薄膜スパッタからなる側面電極層を設ける工程と、前記上面電極層を形成してなる前記シート基板の分割溝で前記シート基板を短冊状基板に分割する工程と、前記短冊状基板を個片に分割する工程とを有するものである。
【００２０】
【発明の実施の形態】
本発明の請求項１に記載の発明は、分割溝を有するシート基板の上面に分割溝を跨ぐことなく一対の上面電極層を設ける工程と、前記上面電極層間を電気的に接続するように抵抗層を設ける工程と、少なくとも抵抗層の上面を覆うように保護層を設ける工程と、隣り合う前記上面電極層間の分割溝を跨ぎかつ前記上面電極層と電気的に接続するように一対の薄膜スパッタからなる側面電極層を設ける工程と、前記上面電極層を形成してなる前記シート基板の分割溝で前記シート基板を短冊状基板に分割する工程と、前記短冊状基板を個片に分割する工程とからなるものである。
【００２１】
また、請求項２に記載の発明は、分割溝を有するシート基板の上面に分割溝を跨ぐことなく一対の第１の上面電極層を設ける工程と、前記上面電極層間を電気的に接続するように抵抗層を設ける工程と、少なくとも抵抗層の上面を覆うように保護層を設ける工程と、少なくとも前記第１の上面電極層の上面を覆うように第２の上面電極層を設ける工程と、隣り合う前記第１の上面電極層間または第２の上面電極層間の分割溝を跨ぎかつ前記第１の上面電極層または第２の上面電極層と電気的に接続するように一対の薄膜スパッタからなる側面電極層を設ける工程と、前記上面電極層を形成してなる前記シート基板の分割溝で前記シート基板を短冊状基板に分割する工程と、前記短冊状基板を個片に分割する工程とからなるものである。
【００２２】
（実施の形態１）
以下、本発明の実施の形態１における抵抗器およびその製造方法について、図面を参照しながら説明する。
【００２３】
図１は本発明の実施の形態１における抵抗器の断面図である。
【００２４】
図１において、３１は９６％アルミナを含有してなる基板である。３２は基板３１の上面の側部に設けられた金系の薄膜からなる一対の上面電極層である。３３は基板の上面に設けられたニッケル−クロム系またはクロム−シリコン系の薄膜からなる抵抗層である。
３４は抵抗層３３の上面に設けられたエポキシ系樹脂からなる保護層である。３５は基板３１の側面に設けられたニッケル系の薄膜からなる側面電極層である。３６，３７は必要に応じてはんだ付け時の信頼性等の確保のために設けられたニッケルめっき層、はんだめっき層で、これらのニッケルめっき層３６とはんだめっき層３７の稜線は丸みを有しており、また基板３１の側面のはんだめっき層３７の面積は、基板３１の側面の面積の半分以下である。
【００２５】
以上のように構成された本発明の実施の形態１における抵抗器について、以下にその製造方法を図面を参照しながら説明する。
【００２６】
図２（ａ）〜（ｃ）、図３（ａ）（ｂ）、図４（ａ）〜（ｃ）は本発明の実施の形態１における抵抗器の製造方法を示す工程図である。
【００２７】
まず、図２（ａ）に示すように、表面に後工程で短冊状および個片状に分割するために設けた複数の縦方向および横方向の分割溝３８，３９を有するとともに、耐熱性および絶縁性に優れた９６％アルミナを含有してなるシート状基板３１の上面の横方向の分割溝３９を跨ぐことなく、金等を主成分とする金属有機物等からなる電極ペーストをスクリーン印刷・乾燥した後、金属有機物等からなる電極ペーストの有機成分だけを飛ばし、金属成分だけを基板３１上に焼き付けるために、ベルト式連続焼成炉によって約８５０℃で、約４５分のプロファイルによって焼成し、薄膜からなる上面電極層３２を形成する。
【００２８】
次に、図２（ｂ）に示すように、上面電極層３２（本図では図示せず）を形成してなるシート状基板３１の上面全体にスパッタ工法によりニッケル−クロム、クロム−シリコン等を着膜し、全体抵抗体層４０を形成する。
【００２９】
次に、図２（ｃ）に示すように、全体抵抗体層４０をＬＳＩ等で一般的に行われているフォトリソ法により、所望の抵抗体パターンとした抵抗層３３を形成し、この抵抗層３３を安定な膜にするために、約３００〜４００℃の温度で熱処理を行う。
【００３０】
次に、図３（ａ）に示すように、抵抗層３３の抵抗値を所定の値に修正するために、ＹＡＧレーザーでトリミング溝４１を施してトリミングを行う。この時、抵抗値測定用のトリミングプローブは、上面電極層３２上にセットし、トリミングは、サーペンタインカット法（複数本のストレートカット）とすることにより、低い抵抗値から高い抵抗値まで自在に調整することができる。
【００３１】
次に、図３（ｂ）に示すように、抵抗値修正済みの抵抗層３３を保護するために、個々の抵抗層に対して個々の保護層印刷パターンを形成するように、エポキシ系の樹脂ペーストをスクリーン印刷した後、基板３１上に強固に接着させるために、ベルト式連続硬化炉によって約２００℃で、約３０分のプロファイルによって熱硬化して保護層３４を形成する。この際、横方向に並ぶ複数の抵抗層３３を縦方向の分割溝３８を跨ぎ連続して覆うように保護層印刷パターンを形成してもよい。
【００３２】
次に、同図に示すように、横方向の分割溝３９を跨ぎ、上面電極層３２と電気的に接続するようにスパッタによりニッケル−クロム系の薄膜からなる側面電極層３５を形成する。この時、あらかじめ側面電極層を形成する部分以外にレジスト層を形成しておき、基板全体にスパッタによりニッケル−クロム層を形成後、リフトオフ法によりレジスト除去と同時に側面電極層以外のニッケル−クロム層を除去する。
【００３３】
次に、図４（ａ）に示すように、シート状基板３１の横方向の分割溝３９で分割して、短冊基板４２に一次分割をする。この時、短冊基板４２の長手方向の側面には、側面電極層３５が横方向の分割溝３９の深さまで形成された状態になっている。
【００３４】
最後に、図４（ｂ）に示すように、露出している上面電極層３２と側面電極層３５にめっきを施すための準備工程として、短冊基板４２を個片状の基板４３に分割する二次分割を行い、露出している上面電極層３２と側面電極層３５とのはんだ付け時の電極食われの防止およびはんだ付け時の信頼性の確保のため、必要により電気めっきによって、ニッケルめっき層（図示せず）を中間層とし、はんだめっき層（図示せず）を最外層として形成して、抵抗器を製造するものである。
【００３５】
以上のように構成され、かつ製造された本発明の実施の形態１における抵抗器を実装基板にはんだ付けをした。図５（ａ）の実装状態の断面図に示すように、保護層を形成した面を下側にして実装し、上面電極層（図示せず）と基板側面の抵抗層の部分との両方ではんだ付けされるが、側面電極層の形成されている面積が小さいため、わずかにフィレット４４が形成されるのみとなる。よって、図５（ｂ）の実装状態の上面図に示すように、部品面積４５と側面をはんだ付けするために必要となる面積４６とを合わせた面積が実装面積４７となる。０．６×０．３ｍｍサイズの角チップ抵抗器で、従来構造の製品と実装面積を比較すると、約２０％の縮小化を図ることができた。
【００３６】
よって、本発明の構成によれば、抵抗器の側面電極層の面積が小さいため、実装基板上ではんだ付けのフィレットを形成するための面積が小さくてすみ、実装面積を縮小化することができる。
【００３７】
また、側面電極層３５をスパッタにて形成することで、基板との密着強度が強く、また基板側面部における基板３１とはんだめっき層３７の境界線に直線性が得られ、外観上の品位が良好であるという効果も得られる。
【００３８】
なお、本発明の実施の形態１において側面電極層３５を形成しない方が、実装面積をさらに縮小化できることは容易に考えられる。しかしながら、現状の電子機器の製造工程においては、実装後のはんだ付け検査を画像認識により行っているのが実状であり、側面電極を形成しない場合、フィレットが全く形成されず、画像認識による自動検査ができなくなってしまうという不具合が生ずることになる。
【００３９】
また、本発明の実施の形態１において、はんだめっき層３７と保護層３４とを画一またははんだめっき層３７を高くすることにより、はんだめっき層３７と実装時のランドパターン４６との隙間を生じにくく実装品質をさらに向上させることができる。
【００４０】
さらに、本発明の実施の形態１での構成による上面電極層３２と、抵抗層３３と、保護層３４との組合せ以外でも、同様の効果が得られる。その組合せと特徴について（表１）にまとめる。
【００４１】
【表１】

【００４２】
（実施の形態２）
以下、本発明の実施の形態２における抵抗器およびその製造方法について、図面を参照しながら説明する。
【００４３】
図６は本発明の実施の形態２における抵抗器の断面図である。
【００４４】
図６において、５１は９６％アルミナを含有してなる基板である。５２は基板５１の上面の側部に設けられた金系の薄膜からなる一対の第１の上面電極層である。５３は上面電極層５２間に設けられたニッケル−クロム系またはクロム−シリコン系の薄膜からなる抵抗層である。５４は抵抗層５３の上面に設けられたエポキシ系樹脂からなる保護層である。５５は銀またはニッケル系の導電粉末に樹脂を含有してなる一対の第２の上面電極層である。５６は基板５１の側面に第１の上面電極層５２または第２の上面電極層５５と接続するように設けられた側面電極層である。５７，５８は必要に応じてはんだ付け時の信頼性等の確保のために設けられたニッケルめっき層、はんだめっき層で、これらのニッケルめっき層５７とはんだめっき層５８の稜線は丸みを有しており、また基板５１の側面のはんだめっき層５８の面積は、基板５１の側面の面積の半分以下である。
【００４５】
以上のように構成された本発明の実施の形態２における抵抗器について、以下にその製造方法を図面を参照しながら説明する。
【００４６】
図７（ａ）〜（ｃ）、図８（ａ）〜（ｃ）、図９（ａ）（ｂ）は本発明の実施の形態２における抵抗器の製造方法を示す工程図である。
【００４７】
まず、図７（ａ）に示すように、表面に後工程で短冊状および個片状に分割するために設けた複数の縦方向および横方向の分割溝５９，６０を有するとともに、耐熱性および絶縁性に優れた９６％アルミナを含有してなるシート状基板５１の上面の横方向の分割溝６０を跨ぐことなく、金等を主成分とする金属有機物等からなる電極ペーストをスクリーン印刷・乾燥した後、金属有機物等からなる電極ペーストの有機成分だけを飛ばし、金属成分だけを基板５１上に焼き付けるために、ベルト式連続焼成炉によって約８５０℃で、約４５分のプロファイルによって焼成し、薄膜からなる上面電極層５２を形成する。
【００４８】
次に、図７（ｂ）に示すように、上面電極層５２（本図では図示せず）を形成してなるシート状基板５１の上面全体にスパッタ工法によりニッケル−クロム、クロム−シリコン等を着膜し、全体抵抗体層６１を形成する。
【００４９】
次に、図７（ｃ）に示すように、全体抵抗体層６１をＬＳＩ等で一般的に行われているフォトリソ法により、所望の抵抗体パターンとした抵抗層５３を形成し、この抵抗層５３を安定な膜にするために、約３００〜４００℃の温度で熱処理を行う。
【００５０】
次に、図８（ａ）に示すように、抵抗層５３の抵抗値を所定の値に修正するために、ＹＡＧレーザーでトリミング溝６２を施してトリミングを行う。この時、抵抗値測定用のトリミングプローブは、上面電極層５２上にセットし、トリミングは、サーペンタインカット法（複数本のストレートカット）とすることにより、低い抵抗値から高い抵抗値まで自在に調整することができる。
【００５１】
次に、図８（ｂ）に示すように、抵抗値修正済みの抵抗層５３を保護するために、個々の抵抗層５３に対して個々の保護層印刷パターンを形成するように、エポキシ系の樹脂ペーストをスクリーン印刷した後、基板５１上に強固に接着させるために、ベルト式連続硬化炉によって約２００℃で、約３０分のプロファイルによって熱硬化して保護層５４を形成する。この際、横方向に並ぶ複数の抵抗層５３を縦方向の分割溝５９を跨ぎ連続して覆うように保護層印刷パターンを形成してもよい。
【００５２】
次に、同図に示すように、上面電極層５２を覆うように銀系またはニッケル系の導電粉体に樹脂を含有してなる導電ペーストをスクリーン印刷した後、基板５１上に強固に接着させるために、ベルト式連続硬化炉によって約２００℃で、約３０分のプロファイルによって熱硬化して第２の上面電極層５５を形成する。
【００５３】
次に、図８（ｃ）に示すように、横方向の分割溝（図示せず）を跨ぎ、上面電極層５２と電気的に接続するようにスパッタによりニッケル−クロム系の薄膜からなる側面電極層５６を形成する。この時、あらかじめ側面電極層を形成する部分以外にレジスト層を形成しておき、基板全体にスパッタによりニッケル−クロム層を形成後、リフトオフ法によりレジスト除去と同時に側面電極層以外のニッケル−クロム層を除去する。
【００５４】
次に、図９（ａ）に示すように、シート状基板５１の横方向の分割溝６０で分割して、短冊基板６３に一次分割をする。この時、短冊基板６３の長手方向の側面には、側面電極層５６が横方向の分割溝６０の深さまで形成された状態になっている。
【００５５】
最後に、図９（ｂ）に示すように、露出している第２の上面電極層５５と側面電極層５６にめっきを施すための準備工程として、短冊基板６３を個片状の基板６４に分割する二次分割を行い、露出している第２の上面電極層５５と側面電極層５６とのはんだ付け時の電極食われの防止およびはんだ付け時の信頼性の確保のため、必要により電気めっきによって、ニッケルめっき層（図示せず）を中間層とし、はんだめっき層（図示せず）を最外層として形成して、抵抗器を製造するものである。
【００５６】
以上のように構成され、かつ製造された本発明の実施の形態２における抵抗器を実装基板にはんだ付けをした場合の効果については、前述の実施の形態１と同じであるため、説明を省略する。
【００５７】
また、本発明の実施の形態２での構成による第１の上面電極層５２と、第２の上面電極層５５と、抵抗層５３と、保護層５４との組合せ以外でも、同様の効果が得られる。その組合せと特徴について（表２）にまとめる。
【００５８】
【表２】

【００５９】
【発明の効果】
以上のように本発明は、上面電極層と基板の上面の側部の一部に設けられた薄膜スパッタからなる側面電極層ではんだ付けされるため、はんだ付けのフィレットを形成するための面積を小さくすることができ、実装基板上のはんだ付け部を含む実装面積を低減することができる抵抗器の製造方法を提供できるものである。
【図面の簡単な説明】
【図１】本発明の実施の形態１における抵抗器の断面図
【図２】同抵抗器の製造方法を示す工程図
【図３】同製造方法を示す工程図
【図４】同製造方法を示す工程図
【図５】同抵抗器を実装した時の断面図および上面図
【図６】本発明の実施の形態２における抵抗器の断面図
【図７】同抵抗器の製造方法を示す工程図
【図８】同製造方法を示す工程図
【図９】同製造方法を示す工程図
【図１０】従来の抵抗器の断面図
【図１１】同抵抗器の製造方法を示す工程図
【図１２】同製造方法を示す工程図
【図１３】同製造方法を示す工程図
【図１４】同抵抗器を実装した時の断面図および上面図
【符号の説明】
３１基板
３２上面電極層
３３抵抗層
３４保護層
３５側面電極層
３６ニッケルめっき層
３７はんだめっき層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method for manufacturing a resistor .
[0002]
[Prior art]
In recent years, with the miniaturization of electronic equipment, there is an increasing demand for miniaturization in order to increase the mounting density of electronic components used for circuit boards. Also for resistors, in order to reduce the mounting area on the mounting substrate, there is an increasing demand for small and highly accurate resistors with resistance tolerance.
[0003]
Hereinafter, a conventional resistor and a manufacturing method thereof will be described with reference to the drawings.
[0004]
FIG. 10 is a cross-sectional view of a general conventional resistor.
[0005]
In FIG. 10 , 1 is a substrate containing 96% alumina.

Reference numerals

2 and 3 denote a pair of upper surface electrode layers or lower surface electrode layers made of gold or the like provided on the side of the upper surface or the lower surface of the substrate 1. Reference numeral 4 denotes a resistance layer made of a thin film such as nickel-chrome provided on the upper surface of the substrate 1 so as to be electrically connected to the upper electrode layer 2. Reference numeral 5 denotes a protective layer made of a thermosetting resin or the like provided on the upper surface of the resistance layer 4, and is not provided up to the side portion adjacent to the upper electrode layer 2 on the upper surface of the substrate 1. Reference numeral 6 denotes a pair of side electrode layers provided on the side surface of the substrate 1 so as to be electrically connected to at least the upper electrode layer 2 and the lower electrode layer 3. Reference numeral 7 denotes a nickel plating layer provided to cover at least the side electrode layer 6. Reference numeral 8 denotes a solder plating layer provided so as to cover at least the nickel plating layer 7.
[0006]
A manufacturing method of the conventional resistor configured as described above will be described below with reference to the drawings.
[0007]
11 (a) to 11 (c), 12 (a) and 12 (b), and 13 (a) to 13 (c) are process diagrams showing a conventional method for manufacturing a resistor.
[0008]
First, as shown in FIG. 11 (a), a plurality of pairs of upper surface electrodes are formed so as to straddle the lateral dividing grooves of the sheet substrate 13 containing 96% alumina having the dividing

grooves

11 and 12 in the vertical direction and the horizontal direction. Layer 14 is formed.
[0009]
Next, as shown in FIG. 11B, a thin film overall resistor layer 15 made of nickel-chromium or the like is formed on the entire substrate 13 on which the upper electrode layer 14 (not shown in the figure) is formed by a sputtering method or the like. Form.
[0010]
Next, as shown in FIG. 11C, a resistor layer 16 having a desired resistor pattern is formed on the entire resistor layer 15 by a photolithography method generally performed in LSI or the like. In order to make 16 a stable film, heat treatment is performed at a temperature of about 300 to 400 ° C.
[0011]
Next, as shown in FIG. 12A, in order to correct the resistance value of the resistance layer 16 to a predetermined value, the trimming groove 17 is formed by laser trimming or the like to correct the resistance value.
[0012]
Next, as shown in FIG. 12B, a protective film 18 made of a thermosetting resin is formed in order to protect the resistance layer 16 whose resistance value has been corrected. At this time, the protective film 18 is not provided until it contacts the longitudinal dividing groove 11.
[0013]
Next, the horizontal dividing grooves 12 of the sheet substrate 13 are divided and primarily divided into strip substrates 19 as shown in FIG.
[0014]
Next, as shown in FIG. 13B, sputtering is performed on the side surface in the longitudinal direction of the strip substrate 19 so as to be electrically connected to the upper electrode layer 14 (not shown in the drawing) and / or the resistance layer 16. The side electrode layer 20 is formed by the above.
[0015]
Finally, as shown in FIG. 13 (c), the strip substrate 19 is secondarily divided by the longitudinal dividing grooves 11 to form a piece-like substrate 21 to ensure reliability during soldering as necessary. Therefore, the electrode plating layer 22 is formed to form a conventional resistor.
[0016]
[Problems to be solved by the invention]
However, in the resistor according to the above-described conventional configuration and manufacturing method, when soldered to the mounting substrate, a side electrode layer (not shown) and a bottom electrode layer as shown in the sectional view of the mounting state in FIG. (Not shown) is a fillet mounting structure in which a fillet 23 is formed by soldering both sides, and soldering the side surface in addition to the component area 24 as shown in the top view of the mounting state of FIG. An area 25 is required, and a combined mounting area 26 is required. Moreover, in order to improve the mounting density, the smaller the component outer dimensions, the larger the proportion of the soldering area to the mounting area, and there is a problem that there is a limit to improving the mounting density for downsizing electronic devices. Had.
[0017]
The present invention solves the above-described conventional problems, and an object of the present invention is to provide a method of manufacturing a resistor that can reduce a soldering area in a mounting area when mounted on a mounting board.
[0018]
[Means for Solving the Problems]
To achieve the above object, the present invention provides a step of providing a pair of upper surface electrode layers on the upper surface of a sheet substrate having divided grooves without straddling the divided grooves, and a resistance layer so as to electrically connect the upper surface electrode layers. A step of providing a protective layer so as to cover at least the upper surface of the resistance layer, and a pair of thin film sputtering so as to straddle the dividing groove between the adjacent upper electrode layers and to be electrically connected to the upper electrode layer a step of providing a side electrode layer made, the step of dividing said sheet substrate with dividing groove before Symbol sheet substrate obtained by forming the upper surface electrode layer into strip-shaped substrate, the step of dividing the strip substrate into pieces It has.
[0019]
In order to achieve the above object, the present invention provides a step of providing a pair of first upper surface electrode layers on the upper surface of a sheet substrate having divided grooves without straddling the divided grooves, and electrically connecting the upper surface electrode layers. A step of providing a resistance layer, a step of providing a protective layer so as to cover at least the upper surface of the resistance layer, and a step of providing a second upper surface electrode layer so as to cover at least the upper surface of the first upper surface electrode layer. , From a pair of thin film sputtering so as to straddle the dividing groove between the adjacent first upper surface electrode layers or the second upper surface electrode layers and to be electrically connected to the first upper surface electrode layer or the second upper surface electrode layer. A step of providing a side electrode layer, a step of dividing the sheet substrate into strip-shaped substrates by dividing grooves of the sheet substrate formed of the upper surface electrode layer, and a step of dividing the strip-shaped substrate into pieces. der those having a .
[0020]
DETAILED DESCRIPTION OF THE INVENTION
According to a first aspect of the present invention, there is provided a step of providing a pair of upper surface electrode layers on the upper surface of a sheet substrate having divided grooves without straddling the divided grooves, and a resistor so as to electrically connect the upper surface electrode layers. A step of providing a layer, a step of providing a protective layer so as to cover at least the upper surface of the resistance layer, and a pair of thin film sputtering so as to straddle the dividing groove between the adjacent upper surface electrode layers and to be electrically connected to the upper surface electrode layer A step of providing a side electrode layer comprising: a step of dividing the sheet substrate into strip-shaped substrates by dividing grooves of the sheet substrate formed by forming the upper surface electrode layer; and a step of dividing the strip-shaped substrate into pieces. It consists of
[0021]
According to a second aspect of the present invention, the step of providing a pair of first upper surface electrode layers on the upper surface of the sheet substrate having the dividing grooves without straddling the dividing grooves and electrically connecting the upper surface electrode layers. A step of providing a resistance layer on the substrate, a step of providing a protective layer so as to cover at least the upper surface of the resistance layer, a step of providing a second upper surface electrode layer so as to cover at least the upper surface of the first upper surface electrode layer, Side surfaces comprising a pair of thin film sputters so as to straddle the dividing grooves between the matching first top electrode layers or the second top electrode layers and to be electrically connected to the first top electrode layer or the second top electrode layer A step of providing an electrode layer; a step of dividing the sheet substrate into strip-shaped substrates by a dividing groove of the sheet substrate formed by forming the upper surface electrode layer; and a step of dividing the strip-shaped substrate into pieces. Is.
[0022]
(Embodiment 1)
Hereinafter, the resistor and the manufacturing method thereof according to Embodiment 1 of the present invention will be described with reference to the drawings.
[0023]
FIG. 1 is a cross-sectional view of a resistor according to Embodiment 1 of the present invention.
[0024]
In FIG. 1 , 31 is a substrate containing 96% alumina. Reference numeral 32 denotes a pair of upper surface electrode layers made of a gold-based thin film provided on the side of the upper surface of the substrate 31. Reference numeral 33 denotes a resistance layer made of a nickel-chromium-based or chromium-silicon-based thin film provided on the upper surface of the substrate.
Reference numeral 34 denotes a protective layer made of an epoxy resin provided on the upper surface of the resistance layer 33. Reference numeral 35 denotes a side electrode layer made of a nickel-based thin film provided on the side surface of the substrate 31.

Reference numerals

36 and 37 denote a nickel plating layer and a solder plating layer, which are provided for ensuring reliability during soldering as required. The ridgelines of the nickel plating layer 36 and the solder plating layer 37 are round. In addition, the area of the solder plating layer 37 on the side surface of the substrate 31 is half or less than the area of the side surface of the substrate 31.
[0025]
A method for manufacturing the resistor according to the first embodiment of the present invention configured as described above will be described below with reference to the drawings.
[0026]
2 (a) to 2 (c), FIGS. 3 (a) and 3 (b), and FIGS. 4 (a) to 4 (c) are process diagrams showing a method for manufacturing the resistor according to the first embodiment of the present invention.
[0027]
First, as shown in FIG. 2 (a), the surface has a plurality of longitudinal and

lateral dividing grooves

38, 39 provided for dividing into strips and pieces in a subsequent process, and has heat resistance and Screen printing / drying of electrode paste made of a metal organic material mainly composed of gold or the like without crossing the horizontal dividing grooves 39 on the upper surface of the sheet-like substrate 31 containing 96% alumina excellent in insulation. After that, in order to remove only the organic component of the electrode paste made of a metal organic substance, etc., and to burn only the metal component onto the substrate 31, it is fired in a belt type continuous firing furnace at about 850 ° C. with a profile of about 45 minutes, An upper electrode layer 32 made of is formed.
[0028]
Next, as shown in FIG. 2B, nickel-chromium, chromium-silicon, or the like is formed on the entire upper surface of the sheet-like substrate 31 formed with the upper electrode layer 32 (not shown in this figure) by sputtering. A film is deposited to form the entire resistor layer 40.
[0029]
Next, as shown in FIG. 2C, a resistance layer 33 having a desired resistor pattern is formed on the entire resistor layer 40 by a photolithography method generally performed in LSI or the like. In order to make 33 a stable film, heat treatment is performed at a temperature of about 300 to 400 ° C.
[0030]
Next, as shown in FIG. 3A, in order to correct the resistance value of the resistance layer 33 to a predetermined value, trimming is performed by applying a trimming groove 41 with a YAG laser. At this time, the trimming probe for measuring the resistance value is set on the upper electrode layer 32, and trimming is freely adjusted from a low resistance value to a high resistance value by a serpentine cut method (a plurality of straight cuts). can do.
[0031]
Next, as shown in FIG. 3B, in order to protect the resistance layer 33 whose resistance value has been corrected, an epoxy-based resin is formed so as to form individual protective layer printing patterns for the individual resistance layers. After the paste is screen-printed, the protective layer 34 is formed by thermal curing with a profile of about 200 minutes at about 200 ° C. in a belt type continuous curing furnace in order to firmly bond the paste onto the substrate 31. At this time, the protective layer printing pattern may be formed so as to continuously cover the plurality of resistance layers 33 arranged in the horizontal direction across the vertical dividing grooves 38.
[0032]
Next, as shown in the figure, a side electrode layer 35 made of a nickel-chromium thin film is formed by sputtering so as to straddle the lateral dividing grooves 39 and to be electrically connected to the upper surface electrode layer 32. At this time, a resist layer is formed in advance other than the portion where the side electrode layer is formed, a nickel-chrome layer is formed on the entire substrate by sputtering, and then the resist is removed by a lift-off method and the nickel-chromium layer other than the side electrode layer is simultaneously formed Remove.
[0033]
Next, as shown in FIG. 4A, the strip-shaped substrate 42 is primarily divided by dividing the sheet-like substrate 31 by the dividing grooves 39 in the horizontal direction. At this time, the side electrode layer 35 is formed on the side surface in the longitudinal direction of the strip substrate 42 up to the depth of the lateral dividing groove 39.
[0034]
Finally, as shown in FIG. 4B, as a preparatory step for plating the exposed upper electrode layer 32 and side electrode layer 35, the strip substrate 42 is divided into individual substrates 43. In order to prevent electrode erosion at the time of soldering between the exposed upper electrode layer 32 and the side electrode layer 35 and to ensure reliability at the time of soldering, a nickel plating layer is formed by electroplating as necessary. A resistor is manufactured by forming an intermediate layer (not shown) and a solder plating layer (not shown) as an outermost layer.
[0035]
The resistor configured and manufactured as described above in Embodiment 1 of the present invention was soldered to a mounting board. As shown in the sectional view of the mounting state in FIG. 5A, the surface on which the protective layer is formed is mounted on the lower side, and both the upper electrode layer (not shown) and the resistance layer portion on the side surface of the substrate are mounted. Although soldered, the area where the side electrode layer is formed is small, so that the fillet 44 is only slightly formed. Therefore, as shown in the top view of the mounted state in FIG. 5B, the combined area of the component area 45 and the area 46 required for soldering the side surface is the mounting area 47. A 0.6 × 0.3 mm size square chip resistor can be reduced by about 20% when compared with a product having a conventional structure and a mounting area.
[0036]
Therefore, according to the configuration of the present invention, since the area of the side electrode layer of the resistor is small, the area for forming the soldering fillet on the mounting substrate is small, and the mounting area can be reduced. .
[0037]
Further, by forming the side electrode layer 35 by sputtering, the adhesion strength with the substrate is strong, and the linearity is obtained at the boundary line between the substrate 31 and the solder plating layer 37 in the side surface portion of the substrate, and the appearance quality is improved. The effect that it is favorable is also acquired.
[0038]
It should be noted that the mounting area can be further reduced if the side electrode layer 35 is not formed in the first embodiment of the present invention. However, in the current manufacturing process of electronic devices, soldering inspection after mounting is actually performed by image recognition. When side electrodes are not formed, fillets are not formed at all, and automatic inspection by image recognition is performed. This will cause a problem that it will not be possible.
[0039]
Further, in the first embodiment of the present invention, the solder plating layer 37 and the protective layer 34 are made uniform or the solder plating layer 37 is made higher so that a gap is formed between the solder plating layer 37 and the land pattern 46 at the time of mounting. The mounting quality can be further improved.
[0040]
Further, the same effect can be obtained except for the combination of the upper electrode layer 32, the resistance layer 33, and the protective layer 34 according to the configuration of the first embodiment of the present invention. The combinations and features are summarized in (Table 1).
[0041]
[Table 1]

[0042]
(Embodiment 2)
Hereinafter, the resistor and the manufacturing method thereof according to Embodiment 2 of the present invention will be described with reference to the drawings.
[0043]
FIG. 6 is a cross-sectional view of the resistor according to the second embodiment of the present invention.
[0044]
In FIG. 6 , 51 is a substrate containing 96% alumina. Reference numeral 52 denotes a pair of first upper surface electrode layers made of a gold-based thin film provided on the side of the upper surface of the substrate 51. Reference numeral 53 denotes a resistance layer formed of a nickel-chromium-based or chromium-silicon-based thin film provided between the upper electrode layers 52. Reference numeral 54 denotes a protective layer made of an epoxy resin provided on the upper surface of the resistance layer 53. Reference numeral 55 denotes a pair of second upper surface electrode layers made of silver or nickel-based conductive powder containing a resin. A side electrode layer 56 is provided on the side surface of the substrate 51 so as to be connected to the first upper surface electrode layer 52 or the second upper surface electrode layer 55.

Reference numerals

57 and 58 denote nickel plating layers and solder plating layers, which are provided to ensure reliability during soldering, as required. The ridgelines of these nickel plating layers 57 and the solder plating layers 58 are rounded. In addition, the area of the solder plating layer 58 on the side surface of the substrate 51 is less than half the area of the side surface of the substrate 51.
[0045]
A method of manufacturing the resistor according to the second embodiment of the present invention configured as described above will be described below with reference to the drawings.
[0046]
7 (a) to (c), FIGS. 8 (a) to (c), and FIGS. 9 (a) and 9 (b) are process diagrams showing a method for manufacturing a resistor according to the second embodiment of the present invention.
[0047]
First, as shown in FIG. 7 (a), the surface has a plurality of vertical and

horizontal dividing grooves

59, 60 provided for dividing into strips and pieces in a later step, Screen printing / drying of electrode paste made of a metal organic material mainly composed of gold or the like without crossing the horizontal dividing groove 60 on the upper surface of the sheet-like substrate 51 containing 96% alumina excellent in insulation. After that, in order to remove only the organic component of the electrode paste made of a metal organic substance and to burn only the metal component onto the substrate 51, the film is baked by a belt type continuous baking furnace at about 850 ° C. with a profile of about 45 minutes. An upper electrode layer 52 made of is formed.
[0048]
Next, as shown in FIG. 7B, nickel-chromium, chromium-silicon, or the like is formed on the entire upper surface of the sheet-like substrate 51 formed with the upper surface electrode layer 52 (not shown in this figure) by sputtering. The film is deposited to form the entire resistor layer 61.
[0049]
Next, as shown in FIG. 7C, a resistance layer 53 having a desired resistor pattern is formed on the entire resistor layer 61 by a photolithography method generally performed in LSI or the like. In order to make 53 into a stable film, heat treatment is performed at a temperature of about 300 to 400 ° C.
[0050]
Next, as shown in FIG. 8A, in order to correct the resistance value of the resistance layer 53 to a predetermined value, trimming is performed by applying a trimming groove 62 with a YAG laser. At this time, the trimming probe for measuring the resistance value is set on the upper electrode layer 52, and trimming is freely adjusted from a low resistance value to a high resistance value by a serpentine cut method (a plurality of straight cuts). can do.
[0051]
Next, as shown in FIG. 8B, in order to protect the resistance layer 53 whose resistance value has been corrected, an epoxy-based printing pattern is formed so as to form individual protective layer printing patterns on the individual resistance layers 53. After the resin paste is screen-printed, the protective layer 54 is formed by thermosetting with a belt type continuous curing furnace at about 200 ° C. for about 30 minutes in order to adhere firmly onto the substrate 51. At this time, the protective layer printing pattern may be formed so as to continuously cover the plurality of resistance layers 53 arranged in the horizontal direction across the vertical division grooves 59.
[0052]
Next, as shown in the figure, a conductive paste containing a resin in silver-based or nickel-based conductive powder is screen-printed so as to cover the upper electrode layer 52, and then firmly adhered onto the substrate 51. For this purpose, the second upper surface electrode layer 55 is formed by thermal curing with a profile of about 30 minutes at about 200 ° C. in a belt type continuous curing furnace.
[0053]
Next, as shown in FIG. 8C, side electrodes made of a nickel-chromium thin film are formed by sputtering so as to straddle the lateral dividing grooves (not shown) and to be electrically connected to the upper surface electrode layer 52. Layer 56 is formed. At this time, a resist layer is formed in advance other than the portion where the side electrode layer is formed, a nickel-chrome layer is formed on the entire substrate by sputtering, and then the resist is removed by a lift-off method and the nickel-chromium layer other than the side electrode layer is simultaneously formed Remove.
[0054]
Next, as shown in FIG. 9A, the strip-shaped substrate 63 is primarily divided by dividing the sheet-like substrate 51 by the dividing grooves 60 in the horizontal direction. At this time, the side electrode layer 56 is formed on the side surface in the longitudinal direction of the strip substrate 63 up to the depth of the dividing groove 60 in the lateral direction.
[0055]
Finally, as shown in FIG. 9B, as a preparatory step for plating the exposed second upper surface electrode layer 55 and side electrode layer 56, the strip substrate 63 is turned into a piece-like substrate 64. In order to prevent electrode erosion at the time of soldering between the exposed second upper surface electrode layer 55 and the side electrode layer 56 and to ensure reliability at the time of soldering, it is necessary to perform electric division. A resistor is manufactured by forming a nickel plating layer (not shown) as an intermediate layer and a solder plating layer (not shown) as an outermost layer by plating.
[0056]
The effect of soldering the resistor according to the second embodiment of the present invention configured and manufactured as described above to the mounting board is the same as that of the first embodiment, and thus the description thereof is omitted. To do.
[0057]
Further, the same effect can be obtained except for the combination of the first upper surface electrode layer 52, the second upper surface electrode layer 55, the resistance layer 53, and the protective layer 54 according to the configuration of the second embodiment of the present invention. It is done. The combinations and features are summarized in (Table 2).
[0058]
[Table 2]

[0059]
【The invention's effect】
As described above, the present invention is soldered by the side electrode layer made of thin film sputtering provided on the upper electrode layer and a part of the side of the upper surface of the substrate, so that the area for forming the soldering fillet is reduced. It is possible to provide a method of manufacturing a resistor that can be reduced in size and can reduce a mounting area including a soldering portion on a mounting substrate.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a resistor according to a first embodiment of the present invention. FIG. 2 is a process diagram showing a manufacturing method of the resistor. FIG. 3 is a process diagram showing the manufacturing method. FIG. 5 is a cross-sectional view and a top view when the resistor is mounted. FIG. 6 is a cross-sectional view of the resistor in the second embodiment of the present invention. FIG. 7 is a process showing a method for manufacturing the resistor. 8 is a process diagram showing the manufacturing method. FIG. 9 is a process diagram showing the manufacturing method. FIG. 10 is a sectional view of a conventional resistor. FIG. 11 is a process diagram showing the manufacturing method of the resistor. 12] Process drawing showing the same manufacturing method [FIG. 13] Process drawing showing the same manufacturing method [FIG. 14] Cross-sectional view and top view when the same resistor is mounted [Explanation of symbols]
31 Substrate 32 Upper electrode layer 33 Resistance layer 34 Protective layer 35 Side electrode layer 36 Nickel plating layer 37 Solder plating layer

Claims

A step of providing a pair of upper surface electrode layers on the upper surface of the sheet substrate having the division grooves without straddling the division grooves, a step of providing a resistance layer so as to electrically connect the upper surface electrode layers, and at least an upper surface of the resistance layer. A step of providing a protective layer so as to cover, a step of providing a side electrode layer made of a pair of thin film sputtering so as to straddle the dividing groove between the adjacent upper surface electrode layers and to be electrically connected to the upper surface electrode layer; A method for manufacturing a resistor, comprising: a step of dividing the sheet substrate into strip-shaped substrates at a dividing groove of the sheet substrate formed with an electrode layer; and a step of dividing the strip-shaped substrate into pieces.

A step of providing a pair of first upper surface electrode layers on the upper surface of the sheet substrate having the division grooves without straddling the division grooves, a step of providing a resistance layer so as to electrically connect the upper surface electrode layers, and at least a resistance layer A step of providing a protective layer so as to cover the upper surface of the first upper electrode layer, a step of providing a second upper surface electrode layer so as to cover at least the upper surface of the first upper surface electrode layer, and the adjacent first upper surface electrode layer or second layer. Providing a side electrode layer made of a pair of thin film sputtering so as to straddle the dividing groove between the upper surface electrode layers and to be electrically connected to the first upper surface electrode layer or the second upper surface electrode layer; A method of manufacturing a resistor, comprising: a step of dividing the sheet substrate into strip-shaped substrates by dividing grooves of the sheet substrate formed by forming a substrate; and a step of dividing the strip-shaped substrate into individual pieces.