JP3651179B2 - Resistor manufacturing method - Google Patents
Resistor manufacturing method Download PDFInfo
- Publication number
- JP3651179B2 JP3651179B2 JP12924897A JP12924897A JP3651179B2 JP 3651179 B2 JP3651179 B2 JP 3651179B2 JP 12924897 A JP12924897 A JP 12924897A JP 12924897 A JP12924897 A JP 12924897A JP 3651179 B2 JP3651179 B2 JP 3651179B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resistor
- laser
- resistance layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、各種電子回路に使用される抵抗器の製造方法に関するものである。
【0002】
【従来の技術】
近年、電子機器の小型化に伴い、回路基板に使用される電子部品に対しても実装密度を上げるため、ますます小型化への要求が高まっている。抵抗器に対しても、電子回路の無調整化のため、小形で、かつ抵抗値許容差の高精度な抵抗器への要求とともに、抵抗器の一種として複数の抵抗器を1チップ化したネットワーク抵抗器への要求が高まってきている。
【0003】
以下、従来の抵抗器の製造方法について、図面を参照しながら説明する。
【0004】
図8(a)は従来の抵抗器の斜視図、図8(b)は同断面図である。
【0005】
図において、1は96%アルミナを含有してなる基板である。この基板1には隣り合う電極を隔てるための凹部9が設けられている。2,3は基板1の上面および裏面の側部に設けられたAu等からなる複数対の上面電極層または下面電極層である。4は基板1の上面に上面電極層2と電気的に接続するように設けられたNiCr等の薄膜からなる抵抗層である。5は抵抗層4の上面に設けられた熱硬化性の樹脂等からなる保護層である。6は基板1の側面に少なくとも上面電極層2および下面電極層3と電気的に接続するように設けられた複数対の側面電極層である。7は露出した上面電極層2、下面電極層3および側面電極層6を覆うように設けられたNiめっき層である。8は少なくともNiめっき層7を覆うように設けられたはんだめっき層である。
【0006】
以上のように構成された従来の抵抗器について、以下にその製造方法を図面を参照しながら説明する。
【0007】
図9は従来の抵抗器の製造方法を示す工程図である。
【0008】
まず、図9(a)に示すように、凹部9を有する96%アルミナを含有してなる基板1に、凹部9を隔てて複数対の上面電極層2を形成する。
【0009】
次に、図9(b)に示すように、複数対の上面電極層2を形成した基板1上に、所望の抵抗体パターンを有したメタルマスクを使用し、対をなす上面電極層2間に個々のスパッタ工法等によりNiCr等の薄膜からなる抵抗層4を形成し、この抵抗層4を安定な膜にするために、約300〜400℃の温度で熱処理を行う。
【0010】
次に、図9(c)に示すように、抵抗層4の抵抗値を所定の値に修正するためにレーザートリミング等によりトリミング溝10を施して抵抗値修正を行う。
【0011】
次に、図9(d)に示すように、抵抗値を修正した抵抗層4を保護するために、エポキシ樹脂等の熱硬化性の樹脂による保護層5を形成する。
【0012】
次に、図9(e)に示すように、基板1の凹部9のある側面に、上面電極層2および下面電極層3(本図では図示せず)を電気的に接続するようにスパッタ工法等により、NiCr等の薄膜からなる側面電極層6を形成する。
【0013】
最後に、必要に応じてはんだ付け時の信頼性の確保のため、Niめっき層とはんだめっき層の電極めっき層を形成して、従来の抵抗器を形成していた。
【0014】
【発明が解決しようとする課題】
しかしながら、上記従来の抵抗器の製造方法では、図10に示すように所望の抵抗体パターンを有したメタルマスク11を基板1に位置決めして、薄膜からなる抵抗層4を形成する場合、スパッタ工法では図中の矢印のようにあらゆる方向からスパッタ原子が入射してくるため、抵抗体パターンのエッジ部分への入射がメタルマスクの厚みにより妨げられるため、薄膜からなる抵抗層4の断面形状がかまぼこ状のようにエッジ部での膜厚が薄くなり、抵抗器の電気的特性、特にパルス特性が劣化するという課題を有していた。
【0015】
本発明は上記従来の課題を解決するため、抵抗体パターン全体の膜厚がほぼ均一で、電気的特性に優れた抵抗器の製造方法を提供することを目的とするものである。
【0016】
【課題を解決するための手段】
上記目的を達成するために本発明は、基板の上面の側部に複数対の上面電極層を形成し、次に前記基板の上面に前記複数対の上面電極層と電気的に接続するような抵抗体パターンを有したメタルマスクを使用してスパッタ工法により薄膜からなる全面抵抗層を形成し、次に前記全面抵抗層の一部をレーザーにより除去してレーザースクライブ溝を形成することにより独立した複数の抵抗層を形成し、次に少なくとも前記抵抗層を覆うように保護層を形成し、次に前記基板の側面に前記複数の上面電極層と電気的に接続するように複数対の側面電極層を形成してなるものである。
【0017】
【発明の実施の形態】
本発明の請求項1に記載の発明は、基板の上面の側部に複数対の上面電極層を形成し、次に前記基板の上面に前記複数対の上面電極層と電気的に接続するような抵抗体パターンを有したメタルマスクを使用してスパッタ工法により薄膜からなる全面抵抗層を形成し、次に前記全面抵抗層の一部をレーザーにより除去してレーザースクライブ溝を形成することにより独立した複数の抵抗層を形成し、次に少なくとも前記抵抗層を覆うように保護層を形成し、次に前記基板の側面に前記複数の上面電極層と電気的に接続するように複数対の側面電極層を形成してなるものである。
【0018】
また、請求項2に記載の発明は、請求項1記載のレーザーによる全面抵抗層の一部の除去と、上面電極層間の抵抗層の抵抗値を調整するためのレーザートリミングによる抵抗層の一部の除去とを同一のレーザーにより行い、かつレーザートリミングの位置基準を、前記レーザーによる全面抵抗層の一部の除去におけるレーザースクライブと同じ基準に設定 したものである。
【0019】
(実施の形態1)
以下、本発明の実施の形態1における抵抗器およびその製造方法について、図面を参照しながら説明する。
【0020】
図1(a)は本発明の実施の形態1における抵抗器の斜視図、図1(b)は同断面図である。
【0021】
図において、21は96%アルミナを含有してなる基板で、対向する側面に複数の凹部29が設けられている。22,23は基板21の上面または下面の側部に設けられたAu等の薄膜からなる複数対の上面電極層、下面電極層である。24は基板21の上面に設けられ、複数対の対向する上面電極層22間に電気的に接続するように設けられたNiCr等の薄膜からなる抵抗層である。25は少なくとも抵抗層24を覆うように設けられたエポキシ系樹脂等からなる保護層である。26は基板21の側面に凹部29を除いて上面電極層22および下面電極層23を電気的に接続するように設けられたNiCr等の薄膜からなる側面電極層である。27,28は必要に応じてはんだ付け時の信頼性等の確保のために側面電極層26を覆うように設けられたNiめっき層、このNiめっき層27を覆うように設けられたはんだめっき層である。
【0022】
以上のように構成された本発明の一実施の形態における抵抗器について、以下にその製造方法を図面を参照しながら説明する。
【0023】
図2、図3は本発明の実施の形態1における抵抗器の製造方法を示す工程図である。
【0024】
まず、図2(a)に示すように、耐熱性および絶縁性に優れた96%アルミナを含有してなる基板21の上面および下面の側部の凹部29を挟んで、Auを主成分とする金属有機物等からなる電極ペーストをスクリーン印刷・乾燥し、金属有機物等からなる電極ペーストの有機成分だけを飛ばし、金属成分だけを基板21上に焼き付けるために、ベルト式連続焼成炉によって約850℃の温度で、45分のプロファイルによって焼成し、対向する複数対の上面電極層22および下面電極層(図示せず)を同時に形成する。
【0025】
次に、図2(b)に示すように、基板21の上面に、複数対の対向する上面電極層22と電気的に接続するような抵抗体パターン(図中では8つの上面電極層22と接続する)を有したメタルマスク(図示せず)を密着、位置決めし、NiCrの薄膜からなる全面抵抗層31をスパッタ工法により形成し、その後全面抵抗層31を安定な膜にするために、約300〜400℃の雰囲気中で熱処理を行う。
【0026】
次に、図2(c)に示すように、基板21の上面の上面電極層22と隣り合う側端の全面抵抗層31をレーザーにより除去してレーザースクライブ溝32を形成し、対をなす上面電極層22間に所望のパターンの抵抗層24を形成するレーザースクライブ工程を行う。またこの際、両側端(メタルマスクで形成された抵抗層24の最外部)の抵抗層24も除去する。この時、レーザーの加工条件は、YAGレーザーで、100mm/s,10kHz,2W,スポット径150μmに設定したものである。この時、除去された後の抵抗層の状態は図4に示すように、従来の抵抗層の状態とは異なり、抵抗層の中心とエッジでの膜厚がほぼ均一な状態を得ることができる。
【0027】
次に、図2(d)に示すように、抵抗層24の抵抗値を所定の値に修正するために前工程で用いた同一のYAGレーザーによるレーザートリミングにより、トリミング溝30を施して抵抗値修正を行う。この際、抵抗値測定用のトリミングプローブは、上面電極層22上にセットし、トリミングは、図示のようなLカット法、または複数本のストレートカットによるサーペンタインカット法により行った。また、レーザートリミングの位置基準を、前工程のレーザースクライブと同じ基準に設定したことにより、抵抗層24のエッジから位置ずれすることなくトリミングを行うことができ、かつ前工程の抵抗層の除去と上面電極層間の抵抗層の抵抗値を調整するための抵抗層の一部の除去とが連続して行われるため、抵抗層を切り残すこともなくなるものである。
【0028】
次に、図2(e)に示すように、トリミング溝30を施して抵抗値修正した抵抗層24(本図では図示せず)を保護するために、エポキシ系の樹脂ペーストを上面電極層22と隣り合う基板21の側端までスクリーン印刷し、約200℃,30分の条件で熱硬化して保護層25を形成する。
【0029】
次に、図3に示すように、基板21の側面に上面電極層22および下面電極層(図示せず)とをつなぐように、スパッタ工法によりNiCr等の薄膜からなる側面電極層26を形成する。
【0030】
最後に、必要に応じて露出している上面電極層22と下面電極層(図示せず)と側面電極層26のはんだ付け時の電極食われの防止およびはんだ付け時の信頼性の確保のため、電気めっきによって、Niめっき層(図示せず)、はんだめっき層(図示せず)を形成して、抵抗器を製造するものである。
【0031】
以上のように構成され、かつ製造された本発明の実施の形態1における抵抗器は、メタルマスクの陰になった抵抗層の膜厚の薄い部分をレーザーにより除去して抵抗体パターン全体の膜厚を均一としているため、電気的特性、特にパルス特性(定格電圧の4倍を5秒間印加する)は従来の抵抗器と比較した場合、従来の抵抗器では3〜5%の抵抗値変化率であったが、本発明による抵抗器ではほとんど変化しなかった。また、トリミング以降の製造工程での抵抗値変化も発生しなかった。
【0032】
(実施の形態2)
以下、本発明の実施の形態2における抵抗器の製造方法について、図面を参照しながら説明する。
【0033】
本発明の実施の形態2における抵抗器は、本発明の実施の形態1に示す抵抗器の斜視図および断面図と同じであるため省略する。
【0034】
以下、本発明の実施の形態2における抵抗器の製造方法について、以下に図面を参照しながら説明する。
【0035】
図5〜図7は本発明の実施の形態2における抵抗器の製造方法を示す工程図である。
【0036】
まず、図5(a)に示すように、耐熱性および絶縁性に優れた96%アルミナを含有してなる基板41の上面および下面の側部に、Auを主成分とする金属有機物等からなる電極ペーストをスクリーン印刷・乾燥し、金属有機物等からなる電極ペーストの有機成分だけを飛ばし、金属成分だけを基板41上に焼き付けるために、ベルト式連続焼成炉によって約850℃の温度で、45分のプロファイルによって焼成し、複数対の上面電極層42および下面電極層(図示せず)を同時に形成する。
【0037】
次に、図5(b)に示すように、基板41の上面に、複数対の上面電極層42と電気的に接続するような抵抗体パターンを有したメタルマスクを位置決めし、NiCrの薄膜からなる全面抵抗層51をスパッタ工法により形成し、全面抵抗層51を安定な膜にするために、約300〜400℃の雰囲気中で熱処理を行う。
【0038】
次に、図6(a)に示すように、基板41の上面の上面電極層42と隣り合う側端の全面抵抗層51をレーザーにより除去してレーザースクライブ溝52を形成し、対をなす上面電極層42間に所望のパターンの抵抗層44を形成するレーザースクライブ工程を行う。隣り合う抵抗層44間に上面電極層42を除去することなく、2本のレーザースクライブ溝52を形成し、レーザースクライブ溝52間には上面電極層42と接続しない抵抗層53が形成される。この時、レーザーの加工条件は、YAGレーザーで、100mm/s,10kHz,2W,スポット径150μmに設定したものである。この時、除去された後の抵抗層の状態は図6(c)に示すように、従来の抵抗層の状態とは異なり、抵抗層の中心とエッジでの膜厚がほぼ均一な状態を得ることができる。
【0039】
次に、図6(b)に示すように、抵抗層44の抵抗値を所定の値に修正するために前工程で用いた同一のYAGレーザーによるレーザートリミングにより、トリミング溝50を施して抵抗値修正を行う。この際、抵抗値測定用のトリミングプローブは、上面電極層42上にセットし、トリミングは、図示のようなLカット法、または複数本のストレートカットによるサーペンタインカット法により行った。また、レーザートリミングの位置基準を、前工程のレーザースクライブと同じ基準に設定したことにより、抵抗層44のエッジから位置ずれがなくトリミングでき、前工程の抵抗層の除去と上面電極層間の抵抗層の抵抗値を調整するための抵抗層の一部の除去とが連続することで抵抗層の切り残しがなくなる。また、レーザースクライブ溝52間に抵抗層53があることで、抵抗値修正時のレーザーの1パルス目に発生しやすいジャイアントパルスが出ても、上面電極層と接続していない抵抗層53を除去するだけで、抵抗層44への影響がなく、抵抗値修正精度が得やすくなる。
【0040】
次に、図7(a)に示すように、トリミング溝50を施して抵抗値修正した抵抗層44(本図では図示せず)を保護するために、エポキシ系の樹脂ペーストを上面電極層42と隣り合う基板41の側端までスクリーン印刷し、約200℃,30分の条件で熱硬化して保護層45を形成する。
【0041】
次に、図7(b)に示すように、基板41の側面に上面電極層42および下面電極層(図示せず)とをつなぐように、スパッタ工法によりNiCr等の薄膜からなる側面電極層46を形成する。
【0042】
最後に、必要に応じて露出している上面電極層42と下面電極層(図示せず)と側面電極層46のはんだ付け時の電極食われの防止およびはんだ付け時の信頼性の確保のため、電気めっきによって、Niめっき層(図示せず)、はんだめっき層(図示せず)を形成して、抵抗器を製造するものである。
【0043】
以上のように構成され、かつ製造された本発明の実施の形態2における抵抗器は、メタルマスクの陰になった抵抗層の膜厚の薄い部分をレーザーにより除去して抵抗体パターン全体の膜厚を均一としているため、電気的特性、特にパルス特性(定格電圧の4倍を5秒間印加する)は従来の抵抗器と比較した場合、従来の抵抗器では3〜5%の抵抗値変化率であったが、本発明による抵抗器ではほとんど変化しなかった。また、トリミング以降の製造工程での抵抗値変化も発生しなかった。
【0044】
また、レーザースクライブ溝を2本設けることで、抵抗値修正時にジャイアントパルスが発生した場合でも、その影響を受けにくくなり抵抗値精度を得やすくなる。
【0045】
なお、上記本発明の実施の形態1および2においては、金属有機物電極ペーストを用いて上面電極層および下面電極層を形成したが、これは製造材料および方法を制限するものではなく、抵抗体と同様のスパッタ法またはフォトリソ法などで形成しても良い。
【0046】
【発明の効果】
以上のように本発明によれば、抵抗体パターン全体の膜厚が均一であるために、電気的特性、特にパルス特性に優れた抵抗器を製造することができる。また、小形形状の抵抗器ほど、抵抗層の面積が小さくなるため、より大きな効果が得られる。
【0047】
また、薄膜抵抗体の抵抗体パターン形成法としては、一般的なフォトリソ法を採用せずに、一般的なレーザー加工法を採用しているため、製造工程が簡素化でき、かつフォトリソ法で排出されるレジスト液、エッチング液、現像液等の各種廃棄物もなくなり、環境保護面での効果も得られるものである。
【図面の簡単な説明】
【図1】 (a)本発明の実施の形態1における抵抗器の斜視図
(b)同断面図
【図2】 同製造方法を示す工程図
【図3】 同製造方法を示す工程図
【図4】 同要部である抵抗層の形成状態を示す断面図
【図5】 本発明の実施の形態2における抵抗器の製造方法を示す工程図
【図6】 同製造方法を示す工程図
【図7】 同製造方法を示す工程図
【図8】 (a)従来の抵抗器の斜視図
(b)同断面図
【図9】 同製造方法を示す工程図
【図10】 同要部である抵抗層の形成状態を示す断面図
【符号の説明】
21 基板
22 上面電極層
23 下面電極層
24 抵抗層
25 保護層
26 側面電極層
27 Niめっき層
28 はんだめっき層
29 凹部
30 トリミング溝
31 全面抵抗層
32 レーザースクライブ溝[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of manufacturing a resistor used in various electronic circuits.
[0002]
[Prior art]
In recent years, with the miniaturization of electronic devices, there is an increasing demand for miniaturization in order to increase the mounting density of electronic components used for circuit boards. Also for resistors, in order to eliminate the need for electronic circuit adjustment, a network that combines a single chip with multiple resistors as a type of resistor along with the demand for a small and highly accurate resistor with tolerance tolerance. There is an increasing demand for resistors.
[0003]
Hereinafter, a conventional method for manufacturing a resistor will be described with reference to the drawings.
[0004]
FIG. 8A is a perspective view of a conventional resistor, and FIG. 8B is a cross-sectional view thereof.
[0005]
In the figure,
[0006]
A manufacturing method of the conventional resistor configured as described above will be described below with reference to the drawings.
[0007]
FIG. 9 is a process diagram showing a conventional method for manufacturing a resistor.
[0008]
First, as shown in FIG. 9A, a plurality of pairs of upper
[0009]
Next, as shown in FIG. 9B, a metal mask having a desired resistor pattern is used on a
[0010]
Next, as shown in FIG. 9C, in order to correct the resistance value of the
[0011]
Next, as shown in FIG. 9D, in order to protect the
[0012]
Next, as shown in FIG. 9 (e), the sputtering method is performed so that the
[0013]
Finally, in order to ensure the reliability at the time of soldering, an electrode plating layer of a Ni plating layer and a solder plating layer is formed as necessary to form a conventional resistor.
[0014]
[Problems to be solved by the invention]
However, in the conventional method of manufacturing a resistor above, by positioning the
[0015]
SUMMARY OF THE INVENTION In order to solve the above-described conventional problems, an object of the present invention is to provide a method of manufacturing a resistor in which the entire resistor pattern has a substantially uniform film thickness and excellent electrical characteristics.
[0016]
[Means for Solving the Problems]
To achieve the above object, the present invention forms a plurality of pairs of top electrode layers on the side of the top surface of the substrate, and then electrically connects the plurality of pairs of top electrode layers on the top surface of the substrate. Using a metal mask having a resistor pattern to form an entire surface resistance layer made of a thin film by sputtering, and then removing a portion of the entire surface resistance layer with a laser to form a laser scribe groove . A plurality of pairs of side electrodes are formed so as to form a plurality of resistance layers, and then form a protective layer so as to cover at least the resistance layers, and then electrically connect to the plurality of upper surface electrode layers on the side surfaces of the substrate A layer is formed .
[0017]
DETAILED DESCRIPTION OF THE INVENTION
According to the first aspect of the present invention, a plurality of pairs of upper electrode layers are formed on the side of the upper surface of the substrate, and then electrically connected to the upper electrode layers of the pair on the upper surface of the substrate. Independently by forming a full-surface resistive layer consisting of a thin film by sputtering using a metal mask having a variable resistor pattern, and then removing a portion of the full-surface resistive layer with a laser to form a laser scribe groove Forming a plurality of resistance layers, then forming a protective layer so as to cover at least the resistance layer, and then forming a plurality of pairs of side surfaces so as to be electrically connected to the plurality of upper surface electrode layers on the side surfaces of the substrate An electrode layer is formed.
[0018]
According to a second aspect of the present invention, a part of the entire resistance layer is removed by the laser according to the first aspect, and a part of the resistance layer is formed by laser trimming for adjusting the resistance value of the resistance layer between the upper electrode layers. Is removed by the same laser, and the position reference for laser trimming is set to the same reference as the laser scribe in removing a part of the entire resistance layer by the laser .
[0019]
(Embodiment 1)
Hereinafter, the resistor and the manufacturing method thereof according to
[0020]
FIG. 1A is a perspective view of a resistor according to
[0021]
In the figure,
[0022]
With respect to the resistor according to one embodiment of the present invention configured as described above, a manufacturing method thereof will be described below with reference to the drawings.
[0023]
2 and 3 are process diagrams showing a method for manufacturing a resistor according to the first embodiment of the present invention.
[0024]
First, as shown in FIG. 2 (a), Au is the main component across the
[0025]
Next, as shown in FIG. 2B, on the upper surface of the
[0026]
Next, as shown in FIG. 2C, the entire
[0027]
Next, as shown in FIG. 2 (d), a trimming
[0028]
Next, as shown in FIG. 2E, in order to protect the resistance layer 24 (not shown in the figure) whose resistance value has been corrected by providing the trimming
[0029]
Next, as shown in FIG. 3, the
[0030]
Finally, to prevent electrode biting during soldering of the
[0031]
The resistor according to the first embodiment of the present invention configured and manufactured as described above is a film of the entire resistor pattern by removing the thin portion of the resistive layer that is the shadow of the metal mask with a laser. since you are the thickness uniformity, electrical properties, in particular (apply 5
[0032]
(Embodiment 2)
Hereinafter, the manufacturing method of the resistor in
[0033]
Since the resistor in
[0034]
Hereinafter, a method for manufacturing a resistor according to
[0035]
5-7 is process drawing which shows the manufacturing method of the resistor in
[0036]
First, as shown in FIG. 5 (a), the side surfaces of the upper surface and the lower surface of the
[0037]
Next, as shown in FIG. 5B, a metal mask having a resistor pattern that is electrically connected to a plurality of pairs of upper surface electrode layers 42 is positioned on the upper surface of the
[0038]
Next, as shown in FIG. 6A, the entire
[0039]
Next, as shown in FIG. 6B, a trimming
[0040]
Next, as shown in FIG. 7A, an epoxy resin paste is applied to the
[0041]
Next, as shown in FIG. 7B, the
[0042]
Finally, to prevent electrode erosion during soldering of the
[0043]
The resistor according to the second embodiment of the present invention configured and manufactured as described above is a film of the entire resistor pattern by removing a thin portion of the resistance layer which is a shadow of the metal mask with a laser. since you are the thickness uniformity, electrical properties, in particular (apply 5
[0044]
In addition, by providing two laser scribe grooves, even when a giant pulse is generated at the time of correcting the resistance value, it is less susceptible to the influence and the resistance value accuracy is easily obtained.
[0045]
Incidentally, Oite the first and second embodiments of the present invention is to form a top electrode layer and lower electrode layer using a metal organic electrode paste, which is not intended to limit the manufacturing materials and methods, the resistance It may be formed by the same sputtering method or photolithography method as the body.
[0046]
【The invention's effect】
As described above, according to the present invention, since the film thickness of the entire resistor pattern is uniform, it is possible to manufacture a resistor having excellent electrical characteristics, particularly pulse characteristics. Further, the smaller the resistor, the smaller the area of the resistance layer, so that a larger effect can be obtained.
[0047]
Further, as the resistor pattern formation method of the thin-film resistor, without adopting a general photolithography method, because it uses a conventional laser processing method, simplifying manufacturing process, and photolithography Various wastes such as a resist solution, an etching solution, and a developing solution that are discharged in the above are eliminated, and an environmental protection effect can be obtained.
[Brief description of the drawings]
1A is a perspective view of a resistor according to a first embodiment of the present invention. FIG. 1B is a sectional view of the resistor. FIG. 2 is a process diagram illustrating the manufacturing method. FIG. 3 is a process diagram illustrating the manufacturing method. 4] Cross-sectional view showing a formation state of a resistance layer which is the main part. [FIG. 5] A process diagram showing a manufacturing method of a resistor according to a second embodiment of the present invention. [FIG. 7] Process diagram showing the manufacturing method [FIG. 8] (a) Perspective view of a conventional resistor (b) Cross-sectional view of the same [FIG. 9] Process diagram showing the same manufacturing method [FIG. 10] Resistor as the main part Sectional view showing the state of layer formation [Explanation of symbols]
DESCRIPTION OF
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12924897A JP3651179B2 (en) | 1997-05-20 | 1997-05-20 | Resistor manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12924897A JP3651179B2 (en) | 1997-05-20 | 1997-05-20 | Resistor manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10321403A JPH10321403A (en) | 1998-12-04 |
JP3651179B2 true JP3651179B2 (en) | 2005-05-25 |
Family
ID=15004877
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12924897A Expired - Fee Related JP3651179B2 (en) | 1997-05-20 | 1997-05-20 | Resistor manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3651179B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4510958B2 (en) * | 1999-09-27 | 2010-07-28 | コーア株式会社 | Multiple resistance element and manufacturing method thereof |
CN115206608A (en) * | 2021-04-08 | 2022-10-18 | 光颉科技股份有限公司 | Pulse resistance trimming manufacturing method of columnar resistor element and columnar resistor manufactured in pulse resistance trimming mode |
-
1997
- 1997-05-20 JP JP12924897A patent/JP3651179B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10321403A (en) | 1998-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH10189318A (en) | Manufacture of network resistor | |
JPH08306503A (en) | Chip-like electronic part | |
JP3651179B2 (en) | Resistor manufacturing method | |
JPH1050502A (en) | Resistor and production thereof | |
JP2000306711A (en) | Multiple chip resistor and production thereof | |
JPH11204315A (en) | Manufacture of resistor | |
JP3129170B2 (en) | Method of manufacturing rectangular thin film chip resistor | |
JP3567144B2 (en) | Chip type resistor and method of manufacturing the same | |
JP2004319195A (en) | Chip type fuse | |
JP2001110601A (en) | Resistor and manufacturing method therefor | |
JP2000269012A (en) | Chip-type electronic components with resistance element and its manufacture | |
JP2001155902A (en) | Chip resistor and its manufacturing method | |
JPH04214601A (en) | Rectangular chip resistor for function correction use and manufacture thereof | |
JP3767084B2 (en) | Resistor manufacturing method | |
JP2000299203A (en) | Resistor and manufacture thereof | |
JPH0963805A (en) | Square chip resistor | |
JP3282424B2 (en) | Method of manufacturing rectangular thin film chip resistor | |
JP3766570B2 (en) | Structure of thin film resistor | |
JP2004039882A (en) | Chip type thermistor and its manufacturing method | |
JPH11111513A (en) | Manufacture of chip resistor | |
JP2004047603A (en) | Resistor for current detection and its manufacture | |
JPH10321401A (en) | Resistor and manufacture thereof | |
JP2867711B2 (en) | Square chip resistor for function correction, method of manufacturing the same, and method of trimming the same | |
JP2718232B2 (en) | Manufacturing method of square plate type thin film chip resistor | |
JPH0497501A (en) | Resistor and its manufacture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041001 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041102 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041217 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050214 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080304 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120304 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130304 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |