JPH11111513A - Manufacture of chip resistor - Google Patents

Manufacture of chip resistor

Info

Publication number
JPH11111513A
JPH11111513A JP9266381A JP26638197A JPH11111513A JP H11111513 A JPH11111513 A JP H11111513A JP 9266381 A JP9266381 A JP 9266381A JP 26638197 A JP26638197 A JP 26638197A JP H11111513 A JPH11111513 A JP H11111513A
Authority
JP
Japan
Prior art keywords
resistor
film
resistor film
substrate
element regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9266381A
Other languages
Japanese (ja)
Inventor
Hiroyuki Fujimori
博行 藤森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP9266381A priority Critical patent/JPH11111513A/en
Publication of JPH11111513A publication Critical patent/JPH11111513A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method by which a chip resistor such that they can sufficiently cope with reduced size, the resistor is superior in mass production, and does not allow decomposition of its resistor film. SOLUTION: (1) A large-sized ceramic substrate 10, in which a plurality of element regions which become chip resistors are arranged in at least the lateral direction is prepared. (2) Belt-like resistor films 20 which are continuously extended in the lateral direction and conductor films 30a and 30b, which become a pair of belt-like terminal electrodes electrically connected to the facing edges of the resistor films 20, are formed in the element regions. (3) Independent resistor films 2 and terminal electrodes 3a and 3b are formed by removing the resistor films 20 and conductor films 30a and 30b from the boundary sections of the element regions. (4) Glass protective films 4 which cover the independent resistor films 2 are formed continuously from the plurality of element regions. (5) The ceramic substrate 10 is cut along the boundary sections of the element regions.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、チップ抵抗器の製
造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a chip resistor.

【0002】[0002]

【従来の技術】チップ抵抗器は、矩形状絶縁基板の対向
する端部の表面、端面、裏面の3つの面に跨がる一対の
端子電極を形成し、絶縁基板上にこの1対の端子電極に
跨がるように抵抗体膜を形成し、さらに、絶縁基板の表
面に、端子電極が露出するようにガラス保護膜を被着形
成した構造となっていた。
2. Description of the Related Art A chip resistor is formed with a pair of terminal electrodes extending over three surfaces of a rectangular insulating substrate, namely, a front surface, an end surface, and a rear surface, and a pair of terminal electrodes is formed on the insulating substrate. In this structure, a resistor film is formed so as to straddle the electrodes, and a glass protective film is formed on the surface of the insulating substrate so that the terminal electrodes are exposed.

【0003】チップ抵抗器は、3216型(絶縁基板の
形状が3.2mm×1.6mm)、2012型(絶縁基
板の形状が2.0mm×1.2mm)から1608型
(絶縁基板の形状が1.6mm×0.8mm)1005
型(絶縁基板の形状が1mm×0.5mm)、0603
号(絶縁基板の形状が0.6mm×0.3mm)と小型
化が希求され、それに対応していた。
[0003] Chip resistors range from type 3216 (insulating substrate shape of 3.2 mm x 1.6 mm), type 2012 (insulating substrate shape of 2.0 mm x 1.2 mm) to type 1608 (insulating substrate shape). (1.6 mm x 0.8 mm) 1005
Mold (insulating substrate shape is 1 mm x 0.5 mm), 0603
No. (the size of the insulating substrate was 0.6 mm × 0.3 mm), and miniaturization was demanded, and this was met.

【0004】上述の3216型、2012型、1608
型、1005型のチップ抵抗器では、量産性を考慮して
以下のような製造方法が採用されていた。
The above-mentioned 3216 type, 2012 type, 1608
The following manufacturing method has been adopted for a chip resistor of type 1005 in consideration of mass productivity.

【0005】(1)チップ抵抗器の絶縁基板となる各素
子領域が縦横の分割溝によって区画されたセラミック大
型基板を用意する工程 (2)セラミック大型基板の各素子領域の短辺側の分割
溝に跨がるように、基板の表面及び裏面に端子電極を形
成する工程 (3)セラミック大型基板の各素子領域内に、前記表面
側の端子電極に跨がるように抵抗体膜を形成する工程 (4)セラミック大型基板の各素子領域の長辺側の分割
溝に跨がるようにして、少なくとも抵抗体膜を被覆する
ガラス保護膜を形成する工程 (5)セラミック大型基板の各素子領域の短辺側の分割
溝にそって1次分割して、短冊状基板を形成する工程 (6)短冊状基板の分割面に表面側の端子電極と裏面側
の端子電極間を導通させる端面の端子電極を形成する工
程 (7)短冊基板の各素子領域の長辺側の分割溝に沿って
2次分割する工程 とからなっていた。
(1) A step of preparing a large ceramic substrate in which each element region serving as an insulating substrate of a chip resistor is partitioned by vertical and horizontal division grooves. (2) A division groove on a short side of each element region of the large ceramic substrate. (3) forming a resistor film in each element region of a large ceramic substrate so as to extend over the terminal electrodes on the front surface side; Step (4) Step of forming a glass protective film covering at least the resistor film so as to straddle the divided groove on the long side of each element region of the large ceramic substrate (5) Each element region of the large ceramic substrate (1) a step of forming a strip-shaped substrate by performing primary division along the dividing groove on the shorter side of (6). The end face for conducting between the terminal electrode on the front side and the terminal electrode on the back side on the divided surface of the strip-shaped substrate Step of forming terminal electrode (7) Short Along the dividing groove on the long side of the element regions of the substrate consisted secondary division to process.

【0006】尚、上述の工程で、抵抗値調整の工程及び
それに付随する工程や端子電極の表面処理工程などは省
略している。
In the above-mentioned steps, the step of adjusting the resistance value and the steps associated therewith and the step of surface treatment of the terminal electrodes are omitted.

【0007】しかし、上述の工程における抵抗体膜は、
抵抗ぺーすとの印刷、乾燥、焼きつけという厚膜手法で
形成されており、且つ大型基板上の各素子領域内で形成
されている。従って、チップ抵抗器の小型化(素子領域
の小型化)されると、この素子領域内に所定形状の抵抗
体膜を形成することが困難である。即ち、抵抗ペースト
を印刷した際の印刷ニジミの精度が素子領域の小型化に
比較して充分に対応できないことに起因している。
However, the resistor film in the above process is
It is formed by a thick film technique of printing, drying, and baking with a resistor paste, and is formed in each element region on a large substrate. Therefore, when the size of the chip resistor is reduced (the size of the element region is reduced), it is difficult to form a resistor film having a predetermined shape in the element region. That is, this is because the precision of printing bleeding when printing the resistive paste cannot sufficiently cope with miniaturization of the element region.

【0008】例えば、抵抗体膜を厚膜技法に代えて、薄
膜技法、例えば、蒸着やフォトグラフィ技術を用いて形
成することも考えられるが、工程数が増加してしまい、
コストアップとなってしまう。
For example, it is conceivable that the resistor film is formed by using a thin film technique, for example, a vapor deposition or photography technique, instead of the thick film technique, but the number of steps increases.
It will increase the cost.

【0009】また、抵抗体膜の印刷ニジミを考慮して、
チップ抵抗器となる複数の素子領域が、長辺部分で接合
した短冊状のセラミック基板を用いて、短冊状基板の長
辺部分の一対の端部に、帯状の端子電極を形成し、短冊
状絶縁基板の表面に一対の帯状端子に接続した抵抗体膜
を形成し、たの抵抗体膜を被覆する一連のガラス保護膜
を形成した後、短冊状絶縁基板を各素子領域に分割する
ことが考えられる。
Also, in consideration of the printing blur of the resistor film,
Using a strip-shaped ceramic substrate in which a plurality of element regions serving as chip resistors are joined at a long side, a strip-shaped terminal electrode is formed at a pair of ends of a long side of the strip-shaped substrate, and a strip-shaped terminal is formed. After forming a resistor film connected to a pair of strip-shaped terminals on the surface of the insulating substrate and forming a series of glass protective films covering the resistor film, the strip-shaped insulating substrate may be divided into element regions. Conceivable.

【0010】[0010]

【発明が解決しようとする課題】しかし、上述の短冊状
基板を用いて、抵抗体膜を複数の素子領域に跨がって被
着形成した場合に、短冊状基板の分割面から抵抗体膜の
断面が露出していまう。
However, in the case where the resistor film is formed over a plurality of element regions by using the above-described strip-shaped substrate, the resistor film is separated from the divided surface of the strip-shaped substrate. Cross section is exposed.

【0011】このため、湿気などにより、抵抗体膜が変
質してしまい、所定特性を得ることができない。
For this reason, the resistance film is deteriorated due to moisture or the like, and the predetermined characteristics cannot be obtained.

【0012】また、チップ抵抗器の製造方法では、抵抗
値を修正する工程が必要であるが、上述の製造方法で
は、短冊状基板から各素子に分割した後で抵抗値修正を
行わなければ、素子領域内の単独の抵抗体膜の抵抗値が
測定することができず、この抵抗値修正が非常に煩雑と
なってしまう。
In the method of manufacturing a chip resistor, a step of correcting the resistance value is required. In the above-described manufacturing method, if the resistance value is not corrected after dividing the strip-shaped substrate into each element. The resistance value of a single resistor film in the element region cannot be measured, and the correction of the resistance value becomes very complicated.

【0013】本発明は上述の課題に鑑みて案出されたも
のであり、その目的は、チップ抵抗器の小型化に充分に
対応で、しかも、量産性に優れ、抵抗体膜が変質してし
まうことのないチップ抵抗器の製造方法を提供すること
にある。
The present invention has been devised in view of the above-mentioned problems, and has as its object to sufficiently cope with the miniaturization of chip resistors, to be excellent in mass productivity, and to make the resistor film deteriorated. It is an object of the present invention to provide a method of manufacturing a chip resistor which does not occur.

【0014】[0014]

【課題を解決するための手段】本発明によれば、矩形状
絶縁基板の表面に矩形状抵抗体膜を、該短辺側端部に前
記抵抗体膜に接続する端子電極を夫々配置するととも
に、前記抵抗体膜上にガラス保護膜を被着形成してなる
チップ抵抗器の製造方法において、 (1)チップ抵抗器の絶縁基板となる素子領域の少なく
とも長辺側を境界部分すべく、複数の素子領域を有する
セラミック大型基板を準備する工程 (2)複数個の素子領域に連続して帯状の抵抗体膜と該
帯状の抵抗体膜の対向する両端部に電気的に接続する一
対の帯状の端子電極となる導体膜とを形成する工程 (3)前記複数個の素子領域の長辺側境界部分の抵抗体
膜及び一対の導体膜を除去して独立した抵抗体膜及び端
子電極とする工程 (4)複数個の素子領域に連続して、独立した各抵抗体
膜上を被覆するガラス保護膜を形成する工程 (5)セラミック大型基板を前記複数個の素子領域の各
境界部分で分離する工程 とを含むチップ抵抗器の製造方法である。
According to the present invention, a rectangular resistor film is disposed on the surface of a rectangular insulating substrate, and a terminal electrode connected to the resistor film is disposed at an end of the short side. In a method of manufacturing a chip resistor, a glass protective film is formed on the resistor film. (1) A method of manufacturing a chip resistor, the method including: (2) a step of preparing a large ceramic substrate having a plurality of element regions (2) a pair of band-shaped resistive films connected to a plurality of device regions and electrically connected to opposing ends of the band-shaped resistive film; (3) removing the resistive film and the pair of conductive films at the long-side boundary portions of the plurality of element regions to form independent resistive films and terminal electrodes. Step (4) Continuously and independently of a plurality of element regions Forming a glass protective film covering each resistor film (5) separating a large ceramic substrate at each boundary between the plurality of element regions.

【0015】[0015]

【作用】本発明によれば、抵抗体膜が隣接する素子領域
に跨がって形成され、また、最終的に切断される素子領
域の境界部分に存在する抵抗体膜がダイシングによって
除去される。その後、隣接する素子領域に跨がるよう
に、ダイシングによって抵抗体膜が除去された部位を含
んでガラス保護膜が被着形成されている。
According to the present invention, a resistor film is formed over an adjacent device region, and a resistor film present at a boundary portion of a device region to be finally cut is removed by dicing. . Thereafter, a glass protective film is formed so as to extend over the adjacent element region, including the portion where the resistor film has been removed by dicing.

【0016】まず、抵抗体膜が隣接する素子領域に跨が
って、帯状の抵抗体膜が形成される。即ち、素子領域の
大きさを考慮して、素子領域内に独立した抵抗体膜を形
成する必要がないため、素子領域の小型化に充分に対応
できる。
First, a strip-shaped resistor film is formed across the element region where the resistor film is adjacent. That is, since it is not necessary to form an independent resistor film in the element region in consideration of the size of the element region, it is possible to sufficiently cope with miniaturization of the element region.

【0017】また、素子領域の境界部分に被着された抵
抗体膜は、ダイシングによって除去され、その後、ガラ
ス保護膜が被覆される。即ち、この境界部分を最終的に
切断しても、抵抗体膜は切断面から現れることがないた
め、抵抗体膜の変質が一切発生することがない。
Further, the resistor film deposited on the boundary portion of the element region is removed by dicing, and thereafter, the glass protective film is covered. That is, even if this boundary portion is finally cut, the resistor film does not appear from the cut surface, so that no alteration of the resistor film occurs.

【0018】また、上述の大型基板の切断までに、抵抗
体膜、端子電極、ガラス保護膜を形成することができる
ため、量産性に優れた製造方法である。
Further, since the resistor film, the terminal electrode, and the glass protective film can be formed before the cutting of the above-mentioned large substrate, the manufacturing method is excellent in mass productivity.

【0019】しかも、帯状の抵抗体膜及び端子電極とな
る導体膜をダイシング処理すれば、抵抗体膜及び端子電
極は、チップ抵抗器を構成する抵抗体膜、端子電極とし
て独立するため、個々の抵抗体膜の調整を切断前の大型
基板の状態で処理で、抵抗値調整が効率的に行える。
Furthermore, if the strip-shaped resistor film and the conductor film serving as the terminal electrode are subjected to dicing processing, the resistor film and the terminal electrode become independent as the resistor film and the terminal electrode constituting the chip resistor. By adjusting the resistance film in the state of the large substrate before cutting, the resistance value can be adjusted efficiently.

【0020】[0020]

【発明の実施の形態】以下、本発明のチップ抵抗器の製
造方法を図面に基づいて詳説する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a method for manufacturing a chip resistor according to the present invention will be described in detail with reference to the drawings.

【0021】図1は、本発明に係るチップ抵抗器の外観
斜視図であり、図2はX−X線断面図であり、図3はY
−Y線断面図である。
FIG. 1 is an external perspective view of a chip resistor according to the present invention, FIG. 2 is a sectional view taken along line XX, and FIG.
FIG. 4 is a sectional view taken along line -Y.

【0022】図1において、1は絶縁基板、2は抵抗体
膜、3a、3bは端子電極、4はガラス保護膜である。
In FIG. 1, 1 is an insulating substrate, 2 is a resistor film, 3a and 3b are terminal electrodes, and 4 is a glass protective film.

【0023】絶縁基板1はアルミナなどの矩形状のセラ
ミック基板であり、例えば0.6mm×0.3mmの矩
形状を成している。また、基板1の短辺には、基板の厚
みを貫くように調整0.2mmの円形の概略半部に切断
した状態の凹部11a、12aが形成されている。絶縁
基板1の表面には、長手方向に延びる抵抗体膜2が被着
形成されている。この抵抗体膜は例えば、酸化ルテニウ
ムなどの抵抗ペーストを印刷焼きつけにより形成され
る。また、抵抗体膜2の長手方向の両端部に端子電極3
a、3bが形成されている。この端子電極3a、3b
は、絶縁基板1の表面においては、抵抗体膜2の端部に
重畳し、前記半円形状の凹部11a、12aの周囲に形
成されている。また、同時に、前記半円形状の凹部11
a、12aの内壁面及び絶縁基板1の裏面の半円形状の
凹部11a、12aの周囲に形成されている。この端子
電極3a、3bは、Ag−PdなどのAgを主成分とす
る導電性ペーストの印刷焼きつけにより形成される。ま
た、絶縁基板1の表面には、少なくとも抵抗体膜を完全
に被覆し、基板1の全幅にわたりガラス保護膜4が形成
されている。尚、ガラス保護膜4は、図面上1層構造で
あるが、一次ガラス保護層、二次ガラス保護層に多層化
してもかまなわい。これは、抵抗体膜2上に一次ガラス
保護層を形成した後に、抵抗体膜2の両端部に接続され
た端子電極3a、3bを用いて、抵抗体膜2の抵抗値を
測定しながら、一次ガラス保護層越しに、YAGレーザ
ーなどを照射しながら走査して、抵抗体膜2の一部を焼
失させて、抵抗体膜2の抵抗値を所定値に調整すること
ができる。
The insulating substrate 1 is a rectangular ceramic substrate such as alumina and has a rectangular shape of, for example, 0.6 mm × 0.3 mm. Further, on the short side of the substrate 1, there are formed concave portions 11a and 12a which are cut into a substantially half circular shape having an adjustment of 0.2 mm so as to penetrate the thickness of the substrate. A resistor film 2 extending in the longitudinal direction is formed on the surface of the insulating substrate 1. This resistor film is formed, for example, by printing and baking a resistance paste such as ruthenium oxide. Further, terminal electrodes 3 are provided on both ends of the resistor film 2 in the longitudinal direction.
a, 3b are formed. These terminal electrodes 3a, 3b
Is formed on the surface of the insulating substrate 1 so as to overlap with the end of the resistor film 2 and around the semicircular recesses 11a and 12a. At the same time, the semicircular recess 11
It is formed around the inner wall surfaces of a and 12a and the semicircular recesses 11a and 12a on the back surface of the insulating substrate 1. The terminal electrodes 3a and 3b are formed by printing and printing a conductive paste containing Ag as a main component such as Ag-Pd. On the surface of the insulating substrate 1, at least the resistor film is completely covered, and a glass protective film 4 is formed over the entire width of the substrate 1. Although the glass protective film 4 has a single-layer structure in the drawing, it may have a multilayer structure of a primary glass protective layer and a secondary glass protective layer. That is, after forming a primary glass protective layer on the resistor film 2, while measuring the resistance value of the resistor film 2 using the terminal electrodes 3a and 3b connected to both ends of the resistor film 2, By scanning while irradiating the primary glass protective layer with a YAG laser or the like, a part of the resistor film 2 is burned off, and the resistance value of the resistor film 2 can be adjusted to a predetermined value.

【0024】尚、図では省略したが、端子電極3a、3
bの表面には、プリント配線基板にリフロー半田接合が
容易に行えるようにNiメッキ層やハンダメッキ層が被
着されている。
Although omitted in the figure, the terminal electrodes 3a, 3a
On the surface of b, a Ni plating layer or a solder plating layer is adhered so that reflow soldering can be easily performed on the printed wiring board.

【0025】本発明のチップ抵抗器において、図3で判
るように、端子電極3a(3b)の幅とて抵抗体膜2の
幅が完全に同一幅となっている。これは、抵抗体膜2及
び端子電極3a、3bを基板1の全幅にわたり形成し
(実際には大型基板上で隣接する素子領域に連続するよ
うに形成)した後、抵抗体膜2、端子電極3a、3bの
幅を調整しているためである。
In the chip resistor of the present invention, as can be seen from FIG. 3, the width of the resistor film 2 is completely the same as the width of the terminal electrode 3a (3b). This is because the resistor film 2 and the terminal electrodes 3a and 3b are formed over the entire width of the substrate 1 (actually formed so as to be continuous with the adjacent element region on the large substrate), and then the resistor film 2 and the terminal electrodes 3a and 3b are formed. This is because the widths of 3a and 3b are adjusted.

【0026】次に、図4〜図11を用いて、図1〜図3
に示すチップて抵抗器の製造方法を説明する。
Next, referring to FIGS. 4 to 11, FIGS.
A method for manufacturing a resistor using the chip shown in FIG.

【0027】まず、図4に示すように、チップ抵抗器の
絶縁基板1が複数抽出できるセラミック大型基板10を
用意する。尚、図において、最終的にチップ抵抗器とな
る素子領域を一点鎖線で囲んで示している。
First, as shown in FIG. 4, a large ceramic substrate 10 from which a plurality of insulating substrates 1 of chip resistors can be extracted is prepared. It should be noted that in the drawing, an element region that will eventually become a chip resistor is surrounded by an alternate long and short dash line.

【0028】大型基板10は、少なくとも複数の素子領
域が長辺(縦方向)を境界として幅方向に隣接配列され
た基板を用いる。尚、図においては、大型基板10の一
部を示し、横方向に4素子領域、縦方向に2素子領域が
配列されていることになる。
As the large-sized substrate 10, a substrate in which at least a plurality of element regions are arranged adjacently in the width direction with the long side (vertical direction) as a boundary is used. In the drawing, a part of the large-sized substrate 10 is shown, and four element regions are arranged in the horizontal direction and two element regions are arranged in the vertical direction.

【0029】また、大型基板10は、各素子領域の短辺
(横方向)となる境界部分の中央に直径0.2mmの貫
通孔11、11・・・、12、12・・・が形成されて
いる。
In the large substrate 10, through holes 11, 11,..., 12, 12,... Having a diameter of 0.2 mm are formed at the center of a boundary portion which is a short side (lateral direction) of each element region. ing.

【0030】この貫通孔11、12は、各素子領域の短
辺となる境界部分で分離することにより、図1〜図3に
示す半円形状の凹部11a、12aとなる。尚、各素子
領域を区画手段として従来は大型基板の表裏の分割溝が
形成されていたが、本発明の大型基板においては、省略
することもできる。
The through holes 11 and 12 are separated at a boundary portion which is a short side of each element region to form semicircular concave portions 11a and 12a shown in FIGS. Heretofore, division grooves on the front and back of a large substrate are conventionally formed using each element region as a partitioning means, but can be omitted in the large substrate of the present invention.

【0031】次に、図5に示すように、抵抗体膜2とな
る帯状の抵抗体膜20を形成する。
Next, as shown in FIG. 5, a strip-shaped resistor film 20 to be the resistor film 2 is formed.

【0032】この抵抗体膜20は大型基板10の各素子
領域のうち、横方向に配列された素子領域に共通的に跨
がるように形成されている。具体的には、抵抗体ペース
トを帯状となるように選択的な印刷を行い、乾燥後焼き
つけされる。
The resistor film 20 is formed so as to commonly straddle the element regions arranged in the horizontal direction among the element regions of the large-sized substrate 10. Specifically, the resistor paste is selectively printed so as to form a strip, dried, and baked.

【0033】ここで、帯状の抵抗体膜20は、複数の素
子領域に跨がり形成されるため、チップ抵抗器の小型
化、即ち素子領域の小型化しても、各素子領域に独立し
て抵抗体膜(抵抗体膜の周囲の印刷余白が存在する)を
形成する必要がないため充分に対応できることになる。
Here, since the strip-shaped resistor film 20 is formed over a plurality of element regions, even if the chip resistor is miniaturized, that is, even if the element regions are miniaturized, the resistance is independently set for each element region. Since there is no need to form a body film (there is a printing margin around the resistor film), it is possible to sufficiently cope with this.

【0034】次に、図6に示すように、端子電極3a、
3bとなる導体膜30a、30bを形成する。この帯状
導体膜30a、30bは大型基板10の各素子領域のう
ち、横方向に配列された素子領域及び縦方向に隣接した
素子領域に跨がり、且つ帯状抵抗体膜20の一部を重畳
するように形成されている。具体的には、Ag系の導電
性ペーストを、素子領域の短辺境界部分を中央にして横
方向に配列された素子領域に連続するように選択的な印
刷を行い、乾燥後焼きつけされる。
Next, as shown in FIG. 6, the terminal electrodes 3a,
Conductive films 30a and 30b to be 3b are formed. The strip-shaped conductor films 30a and 30b straddle the element areas arranged in the horizontal direction and the element areas adjacent in the vertical direction among the element areas of the large-sized substrate 10, and overlap a part of the strip-shaped resistor film 20. It is formed as follows. Specifically, selective printing is performed so that an Ag-based conductive paste is continuous with the element regions arranged in the horizontal direction with the short side boundary portion of the element region as the center, dried, and baked.

【0035】ここで、帯状導体膜30aは横方向に複数
の配列された貫通孔11及び帯状抵抗体膜20の一方の
端部に重畳さるように印刷され、導体膜30bは横方向
に複数の配列された貫通孔12及び帯状抵抗体膜20の
他方の端部に重畳さるように印刷される。これにより、
貫通孔11、12の内壁には導電性ペーストが付着し、
貫通孔11、12の内壁面の端子電極となる。尚、この
内壁面の導電性ペースト11、12の付着を補助するた
めに、貫通孔11、12を介して印刷面と逆側から気体
を吸いながら印刷するとよい。
Here, the strip-shaped conductor film 30a is printed so as to overlap one end of the through holes 11 and the strip-shaped resistor film 20 which are arranged in a plurality in the horizontal direction, and the conductor film 30b is formed in a plurality in the horizontal direction. The printing is performed so as to overlap the arranged through holes 12 and the other end of the strip-shaped resistor film 20. This allows
A conductive paste adheres to the inner walls of the through holes 11 and 12,
It becomes a terminal electrode on the inner wall surface of the through holes 11 and 12. Note that, in order to assist the adhesion of the conductive pastes 11 and 12 on the inner wall surface, it is preferable to perform printing while sucking gas from the side opposite to the printing surface through the through holes 11 and 12.

【0036】また、図には示していないが、基板の裏面
にも端子電極となる導体膜が形成される。好ましくは、
基板の裏面においては、貫通孔の周囲のみに端子電極と
なる導体膜が形成している。しかし、印刷パターンを共
用化するために、図6に示す基板表面と同一パターンの
導体膜を形成しても構わない。尚、基板表面側の導体膜
30a、30bと基板裏面側の導体膜は、夫々選択的な
印刷、乾燥後、一緒に焼きつけすることもできる。
Although not shown in the figure, a conductor film serving as a terminal electrode is also formed on the back surface of the substrate. Preferably,
On the back surface of the substrate, a conductor film serving as a terminal electrode is formed only around the through hole. However, in order to share the print pattern, a conductor film having the same pattern as the substrate surface shown in FIG. 6 may be formed. The conductor films 30a and 30b on the front surface of the substrate and the conductor film on the rear surface of the substrate can be printed together after being selectively printed and dried.

【0037】次に、図7に示すように、帯状の抵抗体膜
2及び帯状の導体膜30a、30bを成形する。具体的
には大型基板10で素子領域の長辺の境界部分を中心
に、帯状の抵抗体膜20及び帯状導体膜を除去するよう
に、幅の広い刃(例えば幅=0.3mm)を有するダイ
シングディスクを用いてダイシング処理する。このダイ
シングでは、少なくとも抵抗膜2及び帯状導体膜30
a、30bが夫々分離されることが重要であり、基板の
表面の一部がダイシングにより切断跡Aが形成されても
支障はない。
Next, as shown in FIG. 7, the strip-shaped resistor film 2 and the strip-shaped conductor films 30a and 30b are formed. Specifically, the large-sized substrate 10 has a wide blade (for example, width = 0.3 mm) so as to remove the band-shaped resistor film 20 and the band-shaped conductor film around the boundary of the long side of the element region. Dicing processing is performed using a dicing disk. In this dicing, at least the resistance film 2 and the strip-shaped conductor film 30
It is important that a and 30b are separated from each other, and there is no problem even if a cut mark A is formed on a part of the surface of the substrate by dicing.

【0038】これにより、縦方向に配列された素子領域
と端子電極30は共用されるものの、各素子領域には、
少なくとも1つの抵抗体膜2とこの抵抗体膜2の両端に
導通した一対の端子電極30、30が配置されることに
なる。
Thus, although the element regions arranged in the vertical direction and the terminal electrode 30 are shared, each element region has:
At least one resistor film 2 and a pair of terminal electrodes 30, 30 that are electrically connected to both ends of the resistor film 2 are arranged.

【0039】次に、図8に示すように、ガラス保護膜4
となる一次ガラス保護層となる帯状の一次ガラス保護層
41を形成する。この一次ガラス保護層41は、大型基
板10の各素子領域のうち、横方向に配列された素子領
域に共通的に跨がるように形成されている。これによ
り、複数の抵抗体膜2・・・は少なくとも一次ガラス保
護層41に覆われることになる。具体的には、ホウ珪酸
鉛などの低融点ガラスペーストを帯状となるように選択
的な印刷を行い、乾燥後焼きつけされる。その厚みは、
10μm程度である。
Next, as shown in FIG.
A band-shaped primary glass protective layer 41 serving as a primary glass protective layer is formed. The primary glass protective layer 41 is formed so as to commonly straddle the element regions arranged in the horizontal direction among the element regions of the large-sized substrate 10. Thereby, the plurality of resistor films 2 are covered by at least the primary glass protective layer 41. Specifically, low-melting glass paste such as lead borosilicate is selectively printed so as to be strip-shaped, dried, and baked. The thickness is
It is about 10 μm.

【0040】次に、一素子領域に配置された抵抗体膜2
の抵抗値の調整を行う。即ち、1素子領域に配置された
一対の端子電極30、30に抵抗値測定用装置のプロー
ブを接触させて、一対の端子電極30、30間の抵抗体
膜2の抵抗値を測定しながら、同時に、YAGレーザー
などのエネルギービームを、一次ガラス層41越しに抵
抗体膜2に照射し、測定抵抗値の変化に応じて、エネル
ギービームを走査する。これにより、抵抗体膜2を所定
抵抗値に調整することができる。図9は、この調整を行
った状態の平面図である。即ち、各阻止領域には、エネ
ルギービームの照射及び走査の結果、一次ガラス保護層
41及び抵抗体膜2の一部が焼失してしまった調整跡2
1を示している。
Next, the resistor film 2 disposed in one element region
Adjust the resistance value of. That is, the probe of the resistance value measuring device is brought into contact with the pair of terminal electrodes 30 and 30 arranged in one element region, and the resistance value of the resistive film 2 between the pair of terminal electrodes 30 and 30 is measured. At the same time, an energy beam such as a YAG laser is applied to the resistor film 2 through the primary glass layer 41, and the energy beam is scanned according to a change in the measured resistance value. Thereby, the resistance film 2 can be adjusted to a predetermined resistance value. FIG. 9 is a plan view showing a state in which this adjustment is performed. That is, as a result of the irradiation and scanning of the energy beam, the adjustment marks 2 in which a part of the primary glass protective layer 41 and the resistor film 2 have been burned off are formed in each blocking area.
1 is shown.

【0041】次に、図10に示すように、ガラス保護膜
4となる二次ガラス保護層となる帯状の二次ガラス保護
層42を形成する。この二次ガラス保護層42は、大型
基板10の各素子領域のうち、横方向に配列された素子
領域に共通的に跨がるように形成されている。この二次
ガラス保護層42は、抵抗値調整の結果、抵抗体膜2及
び一次ガラス保護層41に形成される調整跡21を修復
するものである。
Next, as shown in FIG. 10, a band-shaped secondary glass protective layer 42 serving as a secondary glass protective layer serving as the glass protective film 4 is formed. The secondary glass protective layer 42 is formed so as to commonly straddle the element regions arranged in the lateral direction among the element regions of the large-sized substrate 10. The secondary glass protective layer 42 repairs the adjustment marks 21 formed on the resistor film 2 and the primary glass protective layer 41 as a result of the resistance value adjustment.

【0042】具体的には、ホウ珪酸鉛などの低融点ガラ
スペーストを帯状となるように選択的な印刷を行い、乾
燥後焼きつけされる。その厚みは、20μm程度であ
る。 次に、図11に示すように、大型基板10を個々
の素子領域に分離処理する。具体的には、図1の一点鎖
線で示す各素子領域の境界部分を中心に、幅の狭い刃
(例えば幅=0.2mm)によりダイシング処理して、
大型基板1を分離する。
More specifically, a low-melting glass paste such as lead borosilicate is selectively printed so as to form a strip, dried, and baked. Its thickness is about 20 μm. Next, as shown in FIG. 11, the large substrate 10 is separated into individual element regions. Specifically, a dicing process is performed with a narrow blade (for example, width = 0.2 mm) around a boundary portion of each element region indicated by a chain line in FIG.
The large substrate 1 is separated.

【0043】尚、分離の順序は、各素子領域の長辺側の
境界部分Bから切断し、短辺側の境界部分Cを切断して
もよいし、また、逆に短辺側の境界部C分から切断し、
長辺側の境界部分Bを切断してもよい。
It is to be noted that the order of separation may be such that each element region is cut from the long side boundary B and the short side boundary C is cut, or conversely, the short side boundary C is cut off. Cut from C,
The boundary portion B on the long side may be cut.

【0044】また、上述の切断の他に、図1に示す大型
基板10状態で予め、一点鎖線で示す各素子領域境部分
に、分割溝を形成しておき、分割処理によって各素子領
域に分離してもよい。
In addition to the above-described cutting, a dividing groove is formed in advance at the boundary of each element region indicated by a dashed line in the state of the large substrate 10 shown in FIG. May be.

【0045】さらに、例えば、短辺側の境界部分のみに
分割溝を形成しておき、長辺側の境界部分をダイシング
により切断して後、短冊状となった基板を短辺側の分割
溝で分割処理することもできる。
Further, for example, a dividing groove is formed only at the short side boundary portion, and the long side boundary portion is cut by dicing. Can be divided.

【0046】特に、長辺側に分割溝を形成する場合に
は、図7に示すダイシングにより長辺側の境界部分に被
着された帯状抵抗体膜20及び帯状導体膜30a、30
bをダイシングにより除去する際、基板10の表面も除
去されてしまい、分割溝が消失してしまうこともあるた
め、この長辺側の境界部分はダイシングによる切断が好
ましい。
In particular, when the dividing groove is formed on the long side, the band-shaped resistor film 20 and the band-shaped conductor films 30a and 30a, which are applied to the boundary on the long side by dicing shown in FIG.
When b is removed by dicing, the surface of the substrate 10 is also removed, and the dividing groove may disappear. Therefore, it is preferable to cut the boundary portion on the long side by dicing.

【0047】上述のように構造では、抵抗体膜2及び端
子電極3a、3bが、横方向に配列された素子領域に共
通的に形成し、その後、素子領域の境界部分に幅広のダ
イシングにより、抵抗体膜2及び端子電極3a、3bの
幅方向の形状を成形しているため、チップ抵抗器の小型
化により、素子領域が小型化されても、素子領域内に独
立して抵抗体膜を形成することができる。
As described above, in the structure, the resistor film 2 and the terminal electrodes 3a and 3b are formed in common in the element regions arranged in the lateral direction, and thereafter, the wide dicing is performed at the boundary between the element regions by wide dicing. Since the shape of the resistor film 2 and the terminal electrodes 3a and 3b in the width direction are formed, even if the chip resistor is downsized and the element region is downsized, the resistor film is independently formed in the element region. Can be formed.

【0048】これにより、図9に示すように、個々の素
子領域に独立して配置された抵抗体膜2の抵抗値調整を
行うことができる。
As a result, as shown in FIG. 9, the resistance value of the resistor film 2 independently arranged in each element region can be adjusted.

【0049】また、抵抗体膜2を完全にガラス保護膜4
で覆うことができ、従来のように、基板を接合した結
果、抵抗体膜2の周囲又は断面が外部に露出することが
ないため、抵抗値調整された抵抗体膜が非常に安定して
維持できる。
The resistor film 2 is completely covered with the glass protective film 4.
As a result, the periphery or the cross section of the resistor film 2 is not exposed to the outside as a result of joining the substrates as in the related art, so that the resistor film having the adjusted resistance value is very stably maintained. it can.

【0050】さらに、上述の大型基板の準備から各素子
領域の分離までの工程で、抵抗体膜、端子電極、ガラス
保護膜が、複数の素子領域に共通に形成・処理すること
ができるため、非常に量産性に優れた製造方法となる。
Further, in the above-mentioned steps from the preparation of the large substrate to the separation of each element region, the resistor film, the terminal electrode, and the glass protective film can be formed and processed in common in a plurality of element regions. It becomes a manufacturing method with excellent mass productivity.

【0051】尚、上述の実施例では、チップ抵抗器の端
面側の端子電極は、概略半円形状の凹部11a、12b
の内壁面に形成されているが、例えば、概略半円形状の
凹部11a、12bを無くして、矩形状絶縁基板の短辺
側の端面に直接形成しても構わない。この場合、量産性
を考慮して、二次ガラス保護素子41を形成した後、ま
ず、大型基板10の短辺側の境界部分で切断を行い、そ
の後、大型基板10の短辺側の端面に、表面側の端子電
極と裏面側の端子電極を導通するように、導電性ペース
トの印刷・焼きつけを行う。
In the above-described embodiment, the terminal electrodes on the end surfaces of the chip resistors are provided with the substantially semicircular recesses 11a and 12b.
However, for example, the semi-circular concave portions 11a and 12b may be eliminated, and may be formed directly on the end face on the short side of the rectangular insulating substrate. In this case, in consideration of mass productivity, after forming the secondary glass protection element 41, first, cutting is performed at the boundary portion on the short side of the large substrate 10, and then, the end surface on the short side of the large substrate 10 is cut. The conductive paste is printed and baked so that the terminal electrodes on the front surface and the terminal electrodes on the rear surface are electrically connected.

【0052】また、図6に示すダイシングによる除去屑
が抵抗体膜の抵抗値特性に支障を与える場合には、ま
ず、大型基板に、帯状抵抗体膜の形成、帯状導体膜の形
成、帯状一次ガラス保護層の形成、抵抗体膜及び端子電
極の分割のためのダイシング、抵抗値調整、帯状二次ガ
ラス保護層の形成の順で各膜を形成する。このようにす
れば、ダイシングにより発生する抵抗体膜及び導体膜、
1次ガラス保護層の屑が、抵抗体膜に直接付着すること
がないため、抵抗値の特性に何等の影響を与えることが
ない。
In the case where dust removed by dicing shown in FIG. 6 interferes with the resistance value characteristics of the resistor film, first, a band-shaped resistor film, a band-shaped conductor film, and a band-shaped primary film are formed on a large substrate. Each film is formed in the order of formation of the glass protective layer, dicing for dividing the resistor film and the terminal electrode, adjustment of the resistance value, and formation of the band-shaped secondary glass protective layer. With this configuration, the resistor film and the conductor film generated by dicing,
Since the debris of the primary glass protective layer does not directly adhere to the resistor film, there is no influence on the characteristics of the resistance value.

【0053】さらに、実用に適した端子電極の構造とし
て、Ag系導電性ペーストの焼きつけによって形成され
た導体膜の表面に、半田ぬれ性を向上させ、半田食われ
を防止するメッキ層を形成する。本発明において、メッ
キ層は、二次ガラス保護層42を形成した後であれば、
どの工程でおこなっても構わない。
Further, as a structure of a terminal electrode suitable for practical use, a plating layer for improving solder wettability and preventing solder erosion is formed on the surface of a conductor film formed by baking an Ag-based conductive paste. . In the present invention, if the plating layer is formed after forming the secondary glass protective layer 42,
It may be performed in any process.

【0054】また、大型基板の形状として、素子領域が
マトリック状に配置された例で示したが、例えば、複数
の素子領域が横方向に配列された短冊状大型基板を用い
ても構わない。この場合には、端面の端子電極を、表面
側の端子電極、裏面側の端子電極の形成に続いて形成す
ることができ、これら3つ面の端子電極の焼きつけ処理
が一括的に行える。これにより、抵抗体膜に印加される
熱履歴回数が減少し、安定した抵抗値特性を得ることが
できる。
Further, as an example of the shape of the large-sized substrate, the element regions are arranged in a matrix, but, for example, a strip-shaped large substrate in which a plurality of element regions are arranged in a horizontal direction may be used. In this case, the terminal electrodes on the end surfaces can be formed following the formation of the terminal electrodes on the front surface side and the terminal electrodes on the rear surface side, and the baking processing of these three surface terminal electrodes can be performed at a time. Thereby, the number of heat histories applied to the resistor film is reduced, and a stable resistance value characteristic can be obtained.

【0055】[0055]

【発明の効果】本発明によれば、チップ抵抗器の小型化
されても、大型基板を構成する各素子領域に、独立した
所定形状の抵抗体膜を形成することができる。これによ
り、抵抗体膜の抵抗値の調整が容易行え、しかも、抵抗
体膜をガラス保護膜で完全に覆うことができ、抵抗体膜
の変質を防止できる。
According to the present invention, an independent resistor film having a predetermined shape can be formed in each element region constituting a large substrate even if the chip resistor is downsized. Thereby, the resistance value of the resistor film can be easily adjusted, and furthermore, the resistor film can be completely covered with the glass protective film, and the deterioration of the resistor film can be prevented.

【0056】また、チップ抵抗器を構成する各膜が、大
型基板上に処理・形成できるため、非常に量産性に優れ
た製造方法となる。
Further, since each of the films constituting the chip resistor can be processed and formed on a large-sized substrate, the manufacturing method is extremely excellent in mass productivity.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るチップ抵抗器の外観斜視図であ
る。
FIG. 1 is an external perspective view of a chip resistor according to the present invention.

【図2】図1のX−X線断面図である。FIG. 2 is a sectional view taken along line XX of FIG.

【図3】図1のY−Y線断面図である。FIG. 3 is a sectional view taken along line YY of FIG. 1;

【図4】本発明のチップ抵抗器の製造方法を説明するた
めの平面図である。
FIG. 4 is a plan view for explaining the method for manufacturing the chip resistor of the present invention.

【図5】本発明のチップ抵抗器の製造方法を説明するた
めの平面図である。
FIG. 5 is a plan view for explaining the method for manufacturing the chip resistor of the present invention.

【図6】本発明のチップ抵抗器の製造方法を説明するた
めの平面図である。
FIG. 6 is a plan view for explaining the method for manufacturing the chip resistor of the present invention.

【図7】本発明のチップ抵抗器の製造方法を説明するた
めの平面図である。
FIG. 7 is a plan view for explaining the method for manufacturing the chip resistor of the present invention.

【図8】本発明のチップ抵抗器の製造方法を説明するた
めの平面図である。
FIG. 8 is a plan view for explaining the method for manufacturing the chip resistor of the present invention.

【図9】本発明のチップ抵抗器の製造方法を説明するた
めの平面図である。
FIG. 9 is a plan view for explaining the method for manufacturing the chip resistor of the present invention.

【図10】本発明のチップ抵抗器の製造方法を説明する
ための平面図である。
FIG. 10 is a plan view for explaining the method for manufacturing the chip resistor of the present invention.

【図11】本発明のチップ抵抗器の製造方法を説明する
ための平面図である。
FIG. 11 is a plan view for explaining the method for manufacturing the chip resistor of the present invention.

【符号の説明】[Explanation of symbols]

1・・・絶縁基板 10・・大型絶縁基板 2・・・抵抗体膜 20・・帯状の抵抗体膜 3a、3b・・端子電極 30a、30b・・帯状の導体膜 4・・・・・・・ガラス保護膜 41・・・・・・一次ガラス保護層 42・・・・・・二次ガラス保護層 DESCRIPTION OF SYMBOLS 1 ... Insulating substrate 10 ... Large insulating substrate 2 ... Resistor film 20 ... Strip-shaped resistor film 3a, 3b ... Terminal electrode 30a, 30b ... Strip-shaped conductor film 4 ... -Glass protective film 41: Primary glass protective layer 42: Secondary glass protective layer

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 矩形状絶縁基板の表面に矩形状抵抗体膜
を、該短辺側端部に前記抵抗体膜に接続する端子電極を
夫々配置するとともに、前記抵抗体膜上にガラス保護膜
を被着形成してなるチップ抵抗器の製造方法において、 (1)チップ抵抗器の絶縁基板となる素子領域の少なく
とも長辺側を境界部分すべく、複数の素子領域を有する
セラミック大型基板を準備する工程 (2)複数個の素子領域に連続して帯状の抵抗体膜と該
帯状の抵抗体膜の対向する両端部に電気的に接続する一
対の帯状の端子電極となる導体膜とを形成する工程 (3)前記複数個の素子領域の長辺側境界部分の抵抗体
膜及び一対の導体膜を除去して独立した抵抗体膜及び端
子電極とする工程 (4)複数個の素子領域に連続して、独立した各抵抗体
膜上を被覆するガラス保護膜を形成する工程 (5)セラミック大型基板を前記複数個の素子領域の各
境界部分で分離する工程 とを含むチップ抵抗器の製造方法。
1. A rectangular resistor film is disposed on a surface of a rectangular insulating substrate, and a terminal electrode connected to the resistor film is disposed at an end of the short side, and a glass protective film is formed on the resistor film. (1) preparing a large ceramic substrate having a plurality of element regions so as to border at least a long side of an element region to be an insulating substrate of the chip resistor; (2) Forming a strip-shaped resistor film continuously on a plurality of element regions and a pair of strip-shaped conductor films to be electrically connected to opposite ends of the strip-shaped resistor film. (3) removing the resistor film and the pair of conductor films at the long side boundary portions of the plurality of element regions to form independent resistor films and terminal electrodes; Continuous and independent glass coating on each resistor film The method of manufacturing a chip resistor and a step step of (5) ceramic large substrate is separated at the boundary portion of the plurality of element regions forming the Mamorumaku.
JP9266381A 1997-09-30 1997-09-30 Manufacture of chip resistor Pending JPH11111513A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9266381A JPH11111513A (en) 1997-09-30 1997-09-30 Manufacture of chip resistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9266381A JPH11111513A (en) 1997-09-30 1997-09-30 Manufacture of chip resistor

Publications (1)

Publication Number Publication Date
JPH11111513A true JPH11111513A (en) 1999-04-23

Family

ID=17430154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9266381A Pending JPH11111513A (en) 1997-09-30 1997-09-30 Manufacture of chip resistor

Country Status (1)

Country Link
JP (1) JPH11111513A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186231A (en) * 2004-12-28 2006-07-13 Kamaya Denki Kk Chip resistor and its manufacturing method
JP2007189123A (en) * 2006-01-16 2007-07-26 Matsushita Electric Ind Co Ltd Method for manufacturing resistor
JP2008270519A (en) * 2007-04-20 2008-11-06 Rohm Co Ltd Chip resistor, and manufacturing method thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186231A (en) * 2004-12-28 2006-07-13 Kamaya Denki Kk Chip resistor and its manufacturing method
JP2007189123A (en) * 2006-01-16 2007-07-26 Matsushita Electric Ind Co Ltd Method for manufacturing resistor
JP2008270519A (en) * 2007-04-20 2008-11-06 Rohm Co Ltd Chip resistor, and manufacturing method thereof

Similar Documents

Publication Publication Date Title
JPH10189318A (en) Manufacture of network resistor
JP3846312B2 (en) Method for manufacturing multiple chip resistors
JP4078042B2 (en) Method for manufacturing chip-type electronic component having a plurality of elements
JPH11288839A (en) Laminated chip type electronic component and manufacture thereof
US20090322468A1 (en) Chip Resistor and Manufacturing Method Thereof
JPH11111513A (en) Manufacture of chip resistor
JPH1050502A (en) Resistor and production thereof
JP4227821B2 (en) Manufacturing method of chip resistor
JP2002367818A (en) Chip resistor
JP2002353001A (en) Thick film chip resistor
JP3358990B2 (en) Manufacturing method of chip type resistor
JPH0521204A (en) Square-shaped chip resistor and manufacture thereof
JP2003234057A (en) Fuse resistor and its manufacturing method
JP2001118705A (en) Chip resistor
JP2002208502A (en) Chip resistor unit and method of manufacturing the same
JP3651179B2 (en) Resistor manufacturing method
JP3846311B2 (en) Method for manufacturing multiple chip resistors
JP3812442B2 (en) Method for manufacturing multiple chip resistors
JPH11307304A (en) Chip resistor and manufacture of the same
JPH08330102A (en) Ship resistor
JPH10321404A (en) Resistor and manufacture thereof
JPH0774007A (en) Manufacture of fixed resistor
JP3649668B2 (en) Trimming method for chip network resistor
JPH0497501A (en) Resistor and its manufacture
JPH09180904A (en) Method for manufacturing electronic component