JP3649668B2 - Trimming method for chip network resistor - Google Patents
Trimming method for chip network resistor Download PDFInfo
- Publication number
- JP3649668B2 JP3649668B2 JP2000392209A JP2000392209A JP3649668B2 JP 3649668 B2 JP3649668 B2 JP 3649668B2 JP 2000392209 A JP2000392209 A JP 2000392209A JP 2000392209 A JP2000392209 A JP 2000392209A JP 3649668 B2 JP3649668 B2 JP 3649668B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- trimming
- resistors
- laser trimming
- protective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、チップ型ネットワーク抵抗器のレーザトリミング法に関する。
【0002】
【従来の技術】
従来、ネットワーク抵抗器は、図4の斜視図に示すように、セラミック等の絶縁基板1上に形成された対向する端子導体2と端子導体3、該対向する端子導体2と端子導体3間にそれぞれ接続された抵抗体4、ガラス等による下層保護膜5及び上層保護膜6、前記端子導体2及び3にそれぞれ接続された端面電極7、絶縁基板1の側面に形成されて前記端面電極7を区切る凹部11にて構成されている。 前記のように保護膜は2層で形成され、下層保護膜5は抵抗体4の抵抗値を調整するレーザトリミング前に形成し、上層保護膜6はトリミング溝8を保護するためにレーザトリミング後に形成する。
【0003】
前記下層保護膜5のパターンは、略四角形状のパターンとし、1つのパターンで1つの製品上の抵抗体4を全て覆うようになっている。
これにより下層保護膜5の表面の凹凸を小さくでき、この上にさらに上層保護膜6を重ねることで、その表面はより平滑になって上層保護膜6上に形成する捺印9は形成しやすく、外観品位も良いものとなる。
【0004】
一方、前記抵抗体4の抵抗値を調整するレーザトリミングにおけるトリミングラインは、隣接する2つの抵抗体に対し同一の地点から開始する方法と、抵抗体別に異なる地点から開始する方法のいずれかの方法で行われている。
【0005】
【発明が解決しようとする課題】
ネットワーク抵抗器の性能として、抵抗体が電気的に接続されていない端子導体2ー2間、3ー3間の絶縁抵抗を充分確保する必要がある。電気的に接続されていない端子導体同士は、前記下層保護膜5が形成されてトリミング前の時点までは、十分絶縁されている。
【0006】
しかし、前記下層保護膜5が形成された後のレーザトリミングの工程では、レーザ光が照射されて気化した抵抗体中の導電成分が、レーザトリミングで形成された前記トリミング溝8a、8b近辺に付着してしまうことがあり、隣接する2つの抵抗体のトリミング溝同士が接近する場合、あるいは、隣接する2つの抵抗体が同一の部位からトリミングを開始する場合、このトリミング溝付近に付着した抵抗体中の導電成分により、抵抗体が電気的に接続されていない端子導体間の絶縁性が確保できなくなる。
本発明は、前記問題点に鑑み、端子導体間の絶縁性を確保できるチップ型ネットワーク抵抗器を提案するものである。
【0007】
【課題を解決するための手段】
本発明は、セラミック基板と、該セラミック基板表面の対向する両端部に並んで設けられた複数の端子導体と、前記複数の端子導体の相対向する端子導体間にそれぞれ電気的に接続された複数の抵抗体の隣接する抵抗体をレーザトリミングするレーザトリミング法において、前記隣接する抵抗体の間のセラミック基板上のレーザトリミング開始点を除いて全ての抵抗体及びセラミック基板の表面がガラス膜で覆われており、前記レーザトリミング開始点から隣接する抵抗体をレーザトリミングを行う。
レーザトリミング開始点にガラス膜がないため、該ガラス膜にできるトリミング溝の内部に付着する抵抗体の導電成分が少なくなる。
【0008】
【発明の実施の形態】
以下、本発明の実施の形態を説明するに当たり、本発明に係る参考例を説明する。
図1の平面図は第1の参考例の形態をを示している。なお、以下の各図において従来と変わらない構成要素には同一の符号を付している。
図1の平面図に示すように、セラミック基板1上に導電ペーストを印刷・焼成して形成された端子導体2と端子導体3が設けられており、該端子導体2と端子導体3間に、それぞれ抵抗ペーストを印刷・焼成して形成された抵抗体4が接続されている。
【0009】
そして、前記各抵抗体4、及び該抵抗体4と前記端子導体2、端子導体3の重なり部をそれぞれ個別的に覆うように下層絶縁膜5a〜5dがガラス等の電気的絶縁ペーストを印刷・焼成で形成して設けられている。
そして、抵抗体4の抵抗値をレーザトリミングにて所望の値に調整するために、左側の隣接する2つの抵抗体、右側の隣接する2つの抵抗体をそれぞれ同一の開始点10、10からトリミングを開始し、トリミング溝8a、8bが形成されて抵抗値が調整される。
【0010】
次に、図2の平面図は、第2の参考例の形態を示している。
図2に示すように、セラミック基板1上に、端子導体2及び端子導体3を前記同様印刷・焼成して形成して設け、抵抗体4及び下層保護膜5e、5f及び5gを前記同様に印刷・焼成して形成して設ける。
この参考例の形態では、下層保護膜は3つの四角形状のパターンとし、中央の2つの抵抗体を覆う下層保護膜5f、左端の抵抗体を覆う下層保護膜5e、右端の抵抗体を覆う下層保護膜5gの3つのパターンからなっている。
そして、抵抗体4の抵抗値をレーザトリミングにて所望の値に調整するために、右側の2つの抵抗体、左側の2つの抵抗体は、それぞれ同一のトリミング開始点10、10からトリミングを開始し、トリミング溝8c及び8dが形成されて抵抗値が調整される。
【0011】
次に、図3の平面図は、本発明の実施の形態を示している。
図3に示すように、セラミック基板1上に、端子導体2及び端子導体3を前記同様印刷・焼成して形成して設け、抵抗体4及び下層保護膜5hを前記同様に印刷・焼成して形成して設ける。
ここで隣接する抵抗体の間のセラミック基板1上のレーザトリミング開始点10及びその周辺を除いて全ての抵抗体及びセラミック基板1の表面が前記下層絶縁膜5hで覆われている。
そして、隣接する抵抗体4の抵抗値をレーザトリミングにて所望の値に調整するために、それぞれトリミング開始点10、10からトリミングを開始し、トリミング溝8e及び8fが形成されて抵抗値が調整される。
【0012】
前記トリミングが終了すると、図4に示すチップ型ネットワーク抵抗器と同様に上層保護膜6が形成され、この上層保護膜6上に抵抗値等を示す捺印9が施される。
前記端子導体、抵抗体、保護膜及び捺印は、それぞれのペーストを印刷・焼成して形成する厚膜技術を採用する。
【0013】
ここまでは、セラミック基板は多数個取りの状態であるが、ここでセラミック基板をバー状に分割する。次いで、分割した基板の側面に導体ペーストを付着し印刷・焼結等により端面電極を形成し、該端面電極にはんだメッキを施してチップ型ネットワーク抵抗器を完成する。
【0014】
レーザトリミング工程では、レーザーを照射して抵抗体成分を気化させる事により抵抗値を調整するが、気化した抵抗体成分の一部は、トリミング溝付近やトリミング溝内部に付着することは前述したとおりであり、下層保護膜のトリミング溝内部に付着した抵抗体の導電成分により、他の部分に付着したものよりも電気的絶縁性が低くなる。
【0015】
また、隣接する2つの抵抗体が同一のトリミング開始点からトリミングを開始する場合、最終的に双方の抵抗体に入れるトリミング溝は繋がった状態となるが、従来のような、2つの抵抗体が下層保護膜5に出来たトリミング溝によって繋がった状態では、抵抗体間、すなわち端子導体間の絶縁抵抗が確保できなくなる。
【0016】
これに対し、本発明のように、トリミングを開始する隣接する2つの抵抗体間のトリミング開始点に下層保護膜がない場合は、下層保護膜に出来たトリミング溝の内部に付着した抵抗体の導電成分も少なく、従って、前記端子導体間の絶縁抵抗が大きい値となる。サイズ等の条件にもよるが、実験結果は、本発明によれば絶縁抵抗値は従来よりも最大で104 Ω程大きい値が得られた。
【0017】
この発明におけるチップ型ネットワーク抵抗器のトリミング法は、下層保護膜のパターンを一部変更するだけで、電気的接続のない端子導体間の絶縁性を確保することが可能となる。また、2つの抵抗体における双方のトリミング溝が接近するような場合に得に有効である。付着する抵抗体成分の多い部分が近づくことになるため絶縁抵抗が低くなりやすいが、前記各構成により絶縁性を確保することができる。
【0018】
【発明の効果】
本発明によれば、抵抗体をレーザトリミングしてもチップ型ネットワーク抵抗器の端子間の絶縁性の確保が図れる。また、前記上層保護膜の形成に用いる材料の削減にも繋がる。
【図面の簡単な説明】
【図1】本発明に係る第1の参考例の形態の要部平面図である。
【図2】本発明に係る第2の参考例の形態の要部平面図である。
【図3】本発明の実施の形態の要部平面図である。
【図4】従来のチップ型ネットワーク抵抗器の斜視図である。
【符号の説明】
1・・絶縁基板 2、3・・端子導体 4・・抵抗体 5a〜5h・・下層保護膜 10・・レーザトリミング開始点 8a〜8f・・トリミング溝[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a laser trimming method for a chip-type network resistor.
[0002]
[Prior art]
Conventionally, as shown in the perspective view of FIG. 4, the network resistor has a
[0003]
The pattern of the lower
As a result, the unevenness of the surface of the lower
[0004]
On the other hand, the trimming line in laser trimming for adjusting the resistance value of the
[0005]
[Problems to be solved by the invention]
As the performance of the network resistor, it is necessary to ensure a sufficient insulation resistance between the terminal conductors 2-2 and 3-3, where the resistors are not electrically connected. The terminal conductors that are not electrically connected are sufficiently insulated up to the point before the trimming after the lower
[0006]
However, in the laser trimming process after the lower
In view of the above problems, the present invention proposes a chip network resistor that can ensure insulation between terminal conductors.
[0007]
[Means for Solving the Problems]
The present invention relates to a ceramic substrate, a plurality of terminal conductors provided side by side at opposite ends of the surface of the ceramic substrate, and a plurality of terminals electrically connected between the opposing terminal conductors of the plurality of terminal conductors. in the laser trimming method of laser trimming the adjacent resistor of the resistor, the all resistor and the surface of the ceramic substrate with the exception of the laser trimming start point on the ceramic substrate between the adjacent resistor is covered with a glass film Then, laser trimming is performed on the resistor adjacent to the laser trimming start point.
Since there is no glass film at the laser trimming start point, the conductive component of the resistor adhering to the inside of the trimming groove formed in the glass film is reduced.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, in describing embodiments of the present invention, reference examples according to the present invention will be described.
The top view of FIG. 1 has shown the form of the 1st reference example . In the following drawings, the same reference numerals are given to components that are not different from the conventional ones.
As shown in the plan view of FIG. 1, a
[0009]
Then, the lower
Then, in order to adjust the resistance value of the
[0010]
Next, the plan view of FIG. 2 shows a form of a second reference example .
As shown in FIG. 2, the
In the form of this reference example , the lower protective film has three rectangular patterns, a lower protective film 5f that covers the two central resistors, a lower
Then, in order to adjust the resistance value of the
[0011]
Next, a plan view of FIG. 3 shows the implementation of the embodiment of the present invention.
As shown in FIG. 3, the
Here, except for the laser
Then, in order to adjust the resistance value of the
[0012]
When the front Quito trimming is completed, it is formed the upper
The terminal conductor, resistor, protective film, and stamp employ a thick film technique in which each paste is formed by printing and baking.
[0013]
Up to this point, the ceramic substrate is in a state of many pieces, but here the ceramic substrate is divided into bars. Next, a conductive paste is attached to the side surfaces of the divided substrates, end face electrodes are formed by printing, sintering, etc., and the end face electrodes are subjected to solder plating to complete a chip type network resistor.
[0014]
In the laser trimming process, the resistance value is adjusted by irradiating a laser to vaporize the resistor component. As described above, part of the vaporized resistor component adheres to the vicinity of the trimming groove or inside the trimming groove. In addition, due to the conductive component of the resistor adhering inside the trimming groove of the lower protective film, the electrical insulation is lower than that adhering to other portions.
[0015]
In addition, when two adjacent resistors start trimming from the same trimming start point, the trimming grooves to be finally inserted into both resistors are in a connected state. In a state where the lower
[0016]
On the other hand, when there is no lower layer protective film at the trimming start point between two adjacent resistors that start trimming as in the present invention, the resistance of the resistor attached inside the trimming groove formed in the lower layer protective film The conductive component is also small, and therefore the insulation resistance between the terminal conductors is large. Although it depends on conditions such as size, the experimental result shows that the insulation resistance value of the present invention is about 10 4 Ω larger than the conventional value.
[0017]
According to the trimming method of the chip type network resistor according to the present invention, it is possible to ensure insulation between terminal conductors without electrical connection only by partially changing the pattern of the lower protective film. This is particularly effective when both trimming grooves of the two resistors are close to each other. Insulation resistance can easily be ensured by the above-described structures, although the portion having a lot of attached resistor components approaches and the insulation resistance tends to be low.
[0018]
【The invention's effect】
According to the present invention, it is possible to ensure insulation between the terminals of the chip network resistor even if the resistor is laser trimmed. Moreover, it leads also to the reduction of the material used for formation of the said upper layer protective film.
[Brief description of the drawings]
1 is a fragmentary plan view of the form of the first reference example of the present invention.
2 is a fragmentary plan view of the form of the second reference example of the present invention.
3 is a fragmentary plan view of the implementation of the embodiment of the present invention.
FIG. 4 is a perspective view of a conventional chip network resistor.
[Explanation of symbols]
1 .. Insulating
Claims (2)
前記隣接する抵抗体の間のセラミック基板上のレーザトリミング開始点を除いて全ての抵抗体及びセラミック基板の表面がガラス膜で覆われており、
前記レーザトリミング開始点から隣接する抵抗体をレーザトリミングすることを特徴とするレーザトリミング法。A ceramic substrate, a plurality of terminal conductors arranged side by side at opposite ends of the ceramic substrate surface, and a plurality of resistors electrically connected between the opposing terminal conductors of the plurality of terminal conductors, respectively. In the laser trimming method for laser trimming adjacent resistors ,
Except for the laser trimming start point on the ceramic substrate between the adjacent resistors, the surfaces of all the resistors and the ceramic substrate are covered with a glass film,
A laser trimming method, wherein a resistor adjacent to the laser trimming start point is laser trimmed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000392209A JP3649668B2 (en) | 2000-12-25 | 2000-12-25 | Trimming method for chip network resistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000392209A JP3649668B2 (en) | 2000-12-25 | 2000-12-25 | Trimming method for chip network resistor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002198201A JP2002198201A (en) | 2002-07-12 |
JP3649668B2 true JP3649668B2 (en) | 2005-05-18 |
Family
ID=18858232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000392209A Expired - Fee Related JP3649668B2 (en) | 2000-12-25 | 2000-12-25 | Trimming method for chip network resistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3649668B2 (en) |
-
2000
- 2000-12-25 JP JP2000392209A patent/JP3649668B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002198201A (en) | 2002-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7907046B2 (en) | Chip resistor and method for producing the same | |
JP2000306711A (en) | Multiple chip resistor and production thereof | |
JP3649668B2 (en) | Trimming method for chip network resistor | |
JP2017045861A (en) | Chip resistor and manufacturing method for chip resistor | |
JP3121325B2 (en) | Structure of chip type resistor | |
JP3370685B2 (en) | Manufacturing method of square chip resistor | |
JP3353037B2 (en) | Chip resistor | |
JPH05135902A (en) | Rectangular type chip resistor and manufacture thereof | |
JPH04372101A (en) | Square-shaped chip resistor and its manufacture | |
JP2939425B2 (en) | Surface mount type resistor and its manufacturing method | |
JPH03215901A (en) | Square plate type chip resistor | |
JP3561635B2 (en) | Network resistor and manufacturing method thereof | |
JP2000348914A (en) | Network electronic component | |
JPH0864403A (en) | Square chip resistor with circuit inspection terminal | |
JP3036214B2 (en) | Manufacturing method of square chip resistor | |
JP3223917B2 (en) | Square chip resistors | |
JPH07211509A (en) | Chip resistor and its production | |
JPH09330802A (en) | Resistor and its manufacture | |
JPH10321404A (en) | Resistor and manufacture thereof | |
JP2000340413A5 (en) | ||
JP2000340413A (en) | Multiple chip resistor and its manufacture | |
JPH06120638A (en) | Thick film printed board | |
JPH0645101A (en) | Chip resistor and manufacture thereof | |
JPH0287588A (en) | Formation of resistor on thick-film wiring board | |
JPH11312601A (en) | Chip-like electrical component and its manufacture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040917 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041201 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050215 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050215 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140225 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |