JPH09330802A - Resistor and its manufacture - Google Patents

Resistor and its manufacture

Info

Publication number
JPH09330802A
JPH09330802A JP8145543A JP14554396A JPH09330802A JP H09330802 A JPH09330802 A JP H09330802A JP 8145543 A JP8145543 A JP 8145543A JP 14554396 A JP14554396 A JP 14554396A JP H09330802 A JPH09330802 A JP H09330802A
Authority
JP
Japan
Prior art keywords
electrode layer
surface electrode
layer
substrate
resistor according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8145543A
Other languages
Japanese (ja)
Inventor
Masato Hashimoto
正人 橋本
Masaharu Mori
正治 森
Shogo Nakayama
祥吾 中山
Takaaki Shirai
卓見 白井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP8145543A priority Critical patent/JPH09330802A/en
Priority to EP97108645A priority patent/EP0810614B1/en
Priority to DE69715091T priority patent/DE69715091T2/en
Priority to US08/865,110 priority patent/US6150920A/en
Priority to MYPI97002346A priority patent/MY117368A/en
Priority to KR1019970021691A priority patent/KR100335295B1/en
Priority to SG1997001783A priority patent/SG63712A1/en
Priority to CN97105518A priority patent/CN1123015C/en
Publication of JPH09330802A publication Critical patent/JPH09330802A/en
Pending legal-status Critical Current

Links

Landscapes

  • Details Of Resistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To make the substrate of a resistor mountable on a mounting substrate by using either surface side of the substrate by forming a protective layer so that the layer can cover the upper surfaces of at least first upper-surface electrode layers and a resistance layer and a pair of second upper-surface electrode layers in the side section of the upper surface of the protective layer. SOLUTION: A pair of first upper-surface electrode layers 22 are provided in the side section of the upper surface of a substrate 21 to the side edges of the substrate 21 and a resistance layer 23 is provided on the upper surface of the substrate so that part of the layer 23 can be electrically connected to the layers 22 in an overlapping state. Then a protective layer 24 composed of lead borosilicate glass, or epoxy resin, etc., is formed on the layer 23 to the side edges of the substrate 21 so that the layer 24 can cover the upper surfaces of at least the layers 22 and 23. In addition, a pair of second upper- surface electrode layers 25 composed of a mixture of silver and glass or a phenolic type resin, etc., is provided in the side section of the upper surface of the layer 24 to the side edges of the substrate 21.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、抵抗器およびその
製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a resistor and a method for manufacturing the same.

【0002】[0002]

【従来の技術】従来の技術は、特開平4−102302
号に開示されたものが知られている。
2. Description of the Related Art The prior art is disclosed in Japanese Patent Laid-Open No. 4-102302.
Is disclosed in US Pat.

【0003】以下、従来の抵抗器およびその製造方法に
ついて、図面を参照しながら説明する。
A conventional resistor and a method for manufacturing the same will be described below with reference to the drawings.

【0004】図9は従来の抵抗器の断面図である。図に
おいて、1は絶縁基板である。2は絶縁基板1の上面の
左右両端部に設けられた第1の上面電極層である。3は
第1の上面電極層2に一部が重なるように設けられた抵
抗層である。4は抵抗層3のみの全体を覆うように設け
られた第1の保護層である。5は抵抗値を修正するため
に抵抗層3および第1の保護層4に設けられたトリミン
グ溝である。6は第1の保護層4の上面にのみ設けられ
た第2の保護層である。7は第1の上面電極層2の上面
に絶縁基板1の幅一杯まで延びるように設けられた第2
の上面電極層である。8は絶縁基板1の側面に設けられ
た側面電極層である。9,10は第2の上面電極層7お
よび側面電極層8の表面に設けられたニッケルメッキ
層、半田メッキ層である。この時、半田メッキ層10
は、第2の保護層6よりも低く設けられているものであ
る。つまり、従来の抵抗器は、第2の保護層6が一番高
く設けられているものである。
FIG. 9 is a sectional view of a conventional resistor. In the figure, reference numeral 1 denotes an insulating substrate. Reference numeral 2 is a first upper surface electrode layer provided on the left and right ends of the upper surface of the insulating substrate 1. Reference numeral 3 denotes a resistance layer provided so as to partially overlap the first upper electrode layer 2. Reference numeral 4 denotes a first protective layer provided so as to cover only the entire resistive layer 3. Reference numeral 5 is a trimming groove provided in the resistance layer 3 and the first protective layer 4 for correcting the resistance value. Reference numeral 6 is a second protective layer provided only on the upper surface of the first protective layer 4. Second reference numeral 7 is provided on the upper surface of the first upper electrode layer 2 so as to extend to the full width of the insulating substrate 1.
Of the upper electrode layer. Reference numeral 8 denotes a side surface electrode layer provided on the side surface of the insulating substrate 1. Reference numerals 9 and 10 denote a nickel plating layer and a solder plating layer provided on the surfaces of the second upper surface electrode layer 7 and the side surface electrode layer 8. At this time, the solder plating layer 10
Is provided lower than the second protective layer 6. That is, in the conventional resistor, the second protective layer 6 is provided highest.

【0005】以上のように構成された従来の抵抗器につ
いて、以下にその製造方法を図面を参照しながら説明す
る。
A method of manufacturing the conventional resistor having the above-described structure will be described below with reference to the drawings.

【0006】図10,図11は従来の抵抗器の製造方法
を示す工程図である。まず、図10(a)に示すよう
に、絶縁基板1の上面の左右両端部に、第1の上面電極
層2を塗着形成する。
10 and 11 are process diagrams showing a conventional method for manufacturing a resistor. First, as shown in FIG. 10A, the first upper surface electrode layer 2 is formed by coating on both left and right ends of the upper surface of the insulating substrate 1.

【0007】次に、図10(b)に示すように、第1の
上面電極層2に一部が重なるように絶縁基板1の上面に
抵抗層3を塗着形成する。
Next, as shown in FIG. 10B, a resistance layer 3 is formed by coating on the upper surface of the insulating substrate 1 so as to partially overlap the first upper surface electrode layer 2.

【0008】次に、図10(c)に示すように、抵抗層
3の全体のみを覆うように第1の保護層4を塗着形成し
た後、抵抗層3における全抵抗値が所定の抵抗値の範囲
内に入るようにレーザ等により抵抗層3および第1の保
護層4にトリミング溝5を施す。
Next, as shown in FIG. 10C, after the first protective layer 4 is formed by coating so as to cover only the entire resistance layer 3, the total resistance value of the resistance layer 3 is a predetermined resistance value. A trimming groove 5 is formed in the resistance layer 3 and the first protective layer 4 by a laser or the like so as to be within the range of values.

【0009】次に、図11(a)に示すように、第1の
保護層4の上面にのみ第2の保護層6を塗着形成する。
Next, as shown in FIG. 11A, the second protective layer 6 is formed by coating only on the upper surface of the first protective layer 4.

【0010】次に、図11(b)に示すように、第1の
上面電極層2の上面に絶縁基板1の幅一杯まで延びるよ
うに第2の上面電極層7を塗着形成する。
Next, as shown in FIG. 11B, a second upper surface electrode layer 7 is formed by coating on the upper surface of the first upper surface electrode layer 2 so as to extend to the full width of the insulating substrate 1.

【0011】次に、図11(c)に示すように、第1の
上面電極層2および絶縁基板の左右両端の側面に第1、
第2の上面電極層2,7と電気的に接続するように側面
電極層8を塗着形成する。
Next, as shown in FIG. 11 (c), the first upper surface electrode layer 2 and the first and second side surfaces on the left and right ends of the insulating substrate are first and
The side surface electrode layer 8 is formed by coating so as to be electrically connected to the second upper surface electrode layers 2 and 7.

【0012】最後に、第2の上面電極層7および側面電
極層8の表面にニッケルメッキを施した後、半田メッキ
を施すことにより、ニッケルメッキ層9、半田メッキ層
10とを形成し、従来の抵抗器を製造していた。
Finally, nickel plating is applied to the surfaces of the second upper electrode layer 7 and the side electrode layer 8 and then solder plating is performed to form a nickel plating layer 9 and a solder plating layer 10. Was manufacturing resistors.

【0013】[0013]

【発明が解決しようとする課題】しかしながら、上記従
来の構成および製造方法では、第2の保護層6が半田メ
ッキ層10よりも高く設けられているため、抵抗器の絶
縁基板1の下面のみでしか実装基板(図示せず)に装着
できず、この抵抗器の上下面を問わずに実装するバルク
実装等における一括実装機にて実装基板に自動実装でき
ないという課題を有していた。
However, in the above-described conventional configuration and manufacturing method, since the second protective layer 6 is provided higher than the solder plating layer 10, only the lower surface of the insulating substrate 1 of the resistor is used. However, there is a problem that it cannot be mounted on a mounting board by a batch mounting machine in bulk mounting or the like, which mounts the resistor regardless of the upper and lower surfaces of the resistor, only on a mounting board (not shown).

【0014】本発明は、上記従来の課題を解決するもの
で、抵抗器の基板の上下面のいずれにおいても実装基板
に装着できる抵抗器およびその製造方法を提供すること
を目的とするものである。
An object of the present invention is to solve the above-mentioned conventional problems, and an object of the present invention is to provide a resistor which can be mounted on a mounting board on both upper and lower surfaces of the resistor substrate and a method of manufacturing the resistor. .

【0015】[0015]

【課題を解決するための手段】上記目的を達成するため
に本発明は、少なくとも前記第1の上面電極層と抵抗層
との上面を覆うように設けられた保護層と、前記保護層
の上面の側部に設けられた一対の第2の上面電極層とか
らなるものである。
To achieve the above object, the present invention provides a protective layer provided so as to cover at least the upper surfaces of the first upper surface electrode layer and the resistance layer, and the upper surface of the protective layer. And a pair of second upper surface electrode layers provided on the side portions of.

【0016】また、上記目的を達成するために本発明
は、少なくとも前記第1の上面電極層と抵抗層との上面
を覆うように保護層を設ける保護層形成工程と、前記保
護層の上面の側部に第2の上面電極層を設ける第2の上
面電極層形成工程とを有する製造方法とからなるもので
ある。
In order to achieve the above object, the present invention provides a protective layer forming step of providing a protective layer so as to cover at least the upper surfaces of the first upper surface electrode layer and the resistance layer, and the upper surface of the protective layer. And a second upper surface electrode layer forming step of providing a second upper surface electrode layer on a side portion.

【0017】[0017]

【発明の実施の形態】本発明の請求項1に記載の発明
は、基板と、前記基板の上面の側部に設けられた一対の
第1の上面電極層と、前記基板の上面に前記第1の上面
電極層に電気的に接続するように設けられた抵抗層と、
少なくとも前記第1の上面電極層と抵抗層との上面を覆
うように設けられた保護層と、前記保護層の上面の側部
に設けられた一対の第2の上面電極層と、少なくとも前
記基板の側面に前記第1、第2の上面電極層とを電気的
に接続するように設けられた側面電極層とからなるもの
である。
BEST MODE FOR CARRYING OUT THE INVENTION The invention according to claim 1 of the present invention comprises: a substrate; a pair of first upper surface electrode layers provided on a side portion of an upper surface of the substrate; A resistance layer provided so as to be electrically connected to the upper surface electrode layer of 1;
A protective layer provided so as to cover at least the upper surfaces of the first upper surface electrode layer and the resistance layer, a pair of second upper surface electrode layers provided on a side portion of the upper surface of the protective layer, and at least the substrate. And a side surface electrode layer provided so as to electrically connect the first and second upper surface electrode layers to the side surface.

【0018】また、請求項2に記載の発明は、基板と、
前記基板の上面および下面の側部に設けられたそれぞれ
一対の第1の上面電極層および裏面電極層と、前記基板
の上面に前記第1の上面電極層に電気的に接続するよう
に設けられた抵抗層と、少なくとも前記第1の上面電極
層と抵抗層との上面を覆うように設けられた保護層と、
前記保護層の上面の側部に設けられた一対の第2の上面
電極層と、少なくとも前記基板の側面に前記第1、第2
の上面電極層および裏面電極層とを電気的に接続するよ
うに設けられた側面電極層とからなるものである。
[0018] Further, the invention according to claim 2 includes a substrate,
A pair of first upper electrode layers and a lower electrode layer provided on the upper and lower sides of the substrate, and a pair of first upper electrode layers and a lower electrode layer provided on the upper surface of the substrate so as to be electrically connected to the first upper electrode layer; A resistive layer, a protective layer provided so as to cover at least the upper surfaces of the first upper electrode layer and the resistive layer,
A pair of second upper electrode layers provided on the side of the upper surface of the protective layer, and the first and second electrode layers on at least side surfaces of the substrate;
And a side surface electrode layer provided so as to electrically connect the upper surface electrode layer and the back surface electrode layer.

【0019】また、請求項3に記載の発明は、請求項1
または2記載の少なくとも第1、第2の上面電極層のい
ずれかは、基板の側端まで設けられてなるものである。
The invention described in claim 3 is the same as that of claim 1.
Alternatively, at least one of the first and second upper surface electrode layers described in 2 is provided up to the side edge of the substrate.

【0020】また、請求項4に記載の発明は、請求項2
記載の裏面電極層は、基板の側端まで設けられてなるも
のである。
The invention described in claim 4 is the same as the claim 2.
The back electrode layer described is provided up to the side edge of the substrate.

【0021】また、請求項5に記載の発明は、請求項1
または2記載の第2の上面電極層は、保護層より5μm
以上高いものである。
The invention described in claim 5 is the first invention.
Or the second upper electrode layer described in 2 is 5 μm thicker than the protective layer.
It is more expensive.

【0022】また、請求項6に記載の発明は、請求項1
または2記載の側面電極層は、半田層で覆われかつ保護
層より10μm以上高いものとなる。
The invention according to claim 6 is the first invention.
Alternatively, the side surface electrode layer described in 2 is covered with the solder layer and is higher than the protective layer by 10 μm or more.

【0023】また、請求項7に記載の発明は、請求項
1,2または6記載の側面電極層または半田層の稜線
は、丸みを有するものである。
In the invention according to claim 7, the ridge lines of the side surface electrode layer or the solder layer according to claim 1, 2 or 6 are rounded.

【0024】また、請求項8に記載の発明は、請求項1
または2記載の第1の上面電極層は、銀系の材料からな
るものである。
The invention described in claim 8 is the first invention.
Alternatively, the first upper surface electrode layer described in 2 is made of a silver-based material.

【0025】また、請求項9に記載の発明は、請求項1
または2記載の保護層は、ガラスまたは樹脂材料からな
るものである。
The invention described in claim 9 is the same as claim 1.
Or the protective layer described in 2 is made of glass or a resin material.

【0026】また、請求項10に記載の発明は、請求項
1または2記載の第2の上面電極層は、少なくともガラ
スまたは樹脂を含有してなる導電性材料からなるもので
ある。
According to a tenth aspect of the present invention, the second upper electrode layer according to the first or second aspect is made of a conductive material containing at least glass or resin.

【0027】また、請求項11に記載の発明は、請求項
1または2記載の側面電極層は、少なくともガラスまた
は樹脂を含有してなる導電性材料からなるものである。
In the eleventh aspect, the side electrode layer according to the first or second aspect is made of a conductive material containing at least glass or resin.

【0028】また、請求項12に記載の発明は、請求項
1または2記載の第2の上面電極層と裏面電極層とは、
同形状であるものである。
According to a twelfth aspect of the present invention, the second upper surface electrode layer and the second lower electrode layer according to the first or second aspect are characterized in that:
They have the same shape.

【0029】また、請求項13に記載の発明は、請求項
1または2記載の基板の側面と対向する側面電極層は、
切欠部を有してなるものである。
According to a thirteenth aspect of the present invention, the side surface electrode layer facing the side surface of the substrate according to the first or second aspect comprises:
It has a notch.

【0030】また、請求項14に記載の発明は、分割溝
を有するシート上の基板の分割溝の上面を跨ぐように第
1の上面電極層を設ける工程と、前記第1の上面電極層
間を電気的に接続するように抵抗層を設ける工程と、少
なくとも前記第1の上面電極層と抵抗層との上面を覆う
ように保護層を設ける工程と、前記保護層の上面の側部
に第2の上面電極層を設ける工程と、前記第2の上面電
極層を形成してなる分割溝を有するシートを短冊状に分
割する工程と、少なくとも前記短冊状基板の側面に前記
第1、第2の上面電極層とを電気的に接続するように側
面電極層を設ける工程と、前記側面電極層を形成された
短冊状基板を個片に分割する工程とからなるものであ
る。
According to a fourteenth aspect of the present invention, the step of providing the first upper surface electrode layer so as to extend over the upper surface of the division groove of the substrate on the sheet having the division groove; A step of providing a resistive layer so as to be electrically connected, a step of providing a protective layer so as to cover at least the upper surfaces of the first upper surface electrode layer and the resistive layer, and a second step on a side portion of the upper surface of the protective layer. The step of providing the upper surface electrode layer, the step of dividing the sheet having the dividing groove formed by forming the second upper surface electrode layer into strips, and the first and second strips on at least the side surface of the strip substrate. It comprises a step of providing a side surface electrode layer so as to be electrically connected to the top surface electrode layer, and a step of dividing the strip-shaped substrate on which the side surface electrode layer is formed into individual pieces.

【0031】また、請求項15に記載の発明は、分割溝
を有するシート上の基板の分割溝の上面および下面を跨
ぐように第1の上面電極層および裏面電極層を設ける形
成工程と、前記第1の上面電極層間を電気的に接続する
ように抵抗層を設ける工程と、少なくとも前記第1の上
面電極層と抵抗層との上面を覆うように保護層を設ける
工程と、前記保護層の上面の側部に第2の上面電極層を
設ける工程と、前記第2の上面電極層を形成してなる分
割溝を有するシートを短冊状に分割すると、少なくとも
前記短冊状基板の側面に前記第1、第2の上面電極層お
よび裏面電極層とを電気的に接続するように側面電極層
を設ける工程と、前記側面電極層を形成された短冊状基
板を個片に分割する工程とからなるものである。
According to a fifteenth aspect of the present invention, there is provided a step of forming a first upper surface electrode layer and a back surface electrode layer so as to extend over the upper surface and the lower surface of the dividing groove of the substrate having the dividing groove, and A step of providing a resistance layer so as to electrically connect the first upper surface electrode layers, a step of providing a protective layer so as to cover at least the upper surfaces of the first upper surface electrode layer and the resistance layer, and When the step of providing the second upper surface electrode layer on the side surface of the upper surface and the sheet having the dividing groove formed by forming the second upper surface electrode layer are divided into strips, at least the side surface of the strip-shaped substrate is covered with the first substrate. 1, a step of providing a side surface electrode layer so as to electrically connect the second top surface electrode layer and the back surface electrode layer, and a step of dividing the strip-shaped substrate on which the side surface electrode layer is formed into individual pieces. It is a thing.

【0032】また、請求項16に記載の発明は、請求項
14または15記載の第1、第2の上面電極層を形成す
る工程は、第1、第2の上面電極層を基板の側端まで設
けてなる工程であるものである。
According to a sixteenth aspect of the present invention, in the step of forming the first and second upper surface electrode layers according to the fourteenth and fifteenth aspects, the first and second upper surface electrode layers are formed on the side edges of the substrate. It is a process that is provided up to.

【0033】また、請求項17に記載の発明は、請求項
14または15記載の裏面電極層を形成する工程は、裏
面電極層を基板の側端部まで設けてなる工程であるもの
である。
In the seventeenth aspect of the present invention, the step of forming the back electrode layer according to the fourteenth or fifteenth aspect is a step of forming the back electrode layer up to the side end portion of the substrate.

【0034】また、請求項18に記載の発明は、請求項
14または15記載の第2の上面電極層を形成する工程
は、第2の上面電極層を保護層より10μm以上高く形
成する工程であるものである。
Further, in the invention described in claim 18, the step of forming the second upper surface electrode layer according to claim 14 or 15 is a step of forming the second upper surface electrode layer 10 μm or more higher than the protective layer. There is something.

【0035】また、請求項19に記載の発明は、請求項
14または15記載の側面電極層を形成する工程は、側
面電極層を半田層で覆う工程を含有し、かつこの半田層
は保護層より20μm以上高い工程を含有してなるもの
である。
According to a nineteenth aspect of the present invention, the step of forming the side electrode layer according to the fourteenth or fifteenth step includes a step of covering the side electrode layer with a solder layer, and the solder layer is a protective layer. It includes a step higher by 20 μm or more.

【0036】また、請求項20に記載の発明は、請求項
14,15または19記載の側面電極層または半田層を
形成する工程は、側面電極層または半田層の稜線を、丸
みを有する工程を含有してなるものである。
According to a twentieth aspect of the present invention, the step of forming the side electrode layer or the solder layer according to the fourteenth, fifteenth or nineteenth aspect includes a step of rounding the ridge of the side electrode layer or the solder layer. It is contained.

【0037】また、請求項21に記載の発明は、請求項
14または15記載の第1の上面電極層を形成する工程
は、銀系の材料を印刷・焼成してなる工程であるもので
ある。
In a twenty-first aspect of the invention, the step of forming the first upper surface electrode layer according to the fourteenth or fifteenth aspect is a step of printing and firing a silver-based material. .

【0038】また、請求項22に記載の発明は、請求項
14または15記載の保護層を形成する工程は、ガラス
または樹脂材料を印刷・焼成または硬化してなる工程で
あるものである。
Further, in the invention described in claim 22, the step of forming the protective layer according to claim 14 or 15 is a step of printing, firing or curing a glass or resin material.

【0039】また、請求項23に記載の発明は、請求項
14または15記載の第2の上面電極層を形成する工程
は、少なくともガラスまたは樹脂を含有してなる導電性
材料を印刷・焼成または硬化してなる工程であるもので
ある。
Further, in the invention described in Item 23, in the step of forming the second upper surface electrode layer according to Item 14 or 15, printing or firing of a conductive material containing at least glass or resin is carried out. It is a process of curing.

【0040】また、請求項24に記載の発明は、請求項
14または15記載の側面電極層を形成する工程は、少
なくともガラスまたは樹脂を含有してなる導電性材料を
印刷またはスパッタで形成してなる工程であるものであ
る。
Further, in the invention described in claim 24, in the step of forming the side electrode layer according to claim 14 or 15, a conductive material containing at least glass or resin is formed by printing or sputtering. It is a process that becomes.

【0041】この構成および製造方法により、抵抗器の
基板の上下面のいずれにおいても実装基板に装着できる
という作用を有するものである。
With this structure and manufacturing method, the resistor can be mounted on the mounting substrate on either the upper or lower surface of the substrate.

【0042】(実施の形態1)以下、本発明の実施の形
態1における抵抗器およびその製造方法について、図面
を参照しながら説明する。
(First Embodiment) A resistor and a method of manufacturing the resistor according to the first embodiment of the present invention will be described below with reference to the drawings.

【0043】図1は本発明の実施の形態1における抵抗
器の断面図である。図において、21はアルミナ等から
なる基板である。22は基板21の上面の側部に設けら
れた銀とガラスとの混合材料等からなる一対の第1の上
面電極層で、好ましくは、基板21の側端まで設けるも
のである。23は基板21の上面に第1の上面電極層2
2に一部が重畳して電気的に接続するように設けられた
酸化ルテニウムとガラスとの混合材料等からなる抵抗層
である。24は少なくとも第1の上面電極層22と抵抗
層23との上面を覆うように設けられたホウケイ酸鉛系
ガラス等またはエポキシ系の樹脂等からなる保護層で、
好ましくは、基板21の側端まで設けるものである。2
5は保護層24の上面の側部に設けられた銀とガラスま
たはフェノール系の樹脂との混合材料等からなる一対の
第2の上面電極層で、好ましくは、基板21の側端まで
設けるものである。26は基板21の側面に少なくとも
第1、第2の上面電極層22,25と電気的に接続する
ように設けられた銀とガラスとの混合材料等からなる側
面電極層で、この側面電極層26の稜線は、丸みを有し
ている。27は必要により側面電極層26を覆うように
設けられたニッケルメッキ等からなる第1の半田層であ
る。28は必要により第1の半田層27を覆うように設
けられた第2の半田層で、好ましくはこの第2の半田層
28の稜線は、丸みを有している。
FIG. 1 is a sectional view of a resistor according to the first embodiment of the present invention. In the figure, 21 is a substrate made of alumina or the like. Reference numeral 22 denotes a pair of first upper electrode layers made of a mixed material of silver and glass or the like provided on the side of the upper surface of the substrate 21, and is preferably provided up to the side end of the substrate 21. Reference numeral 23 denotes the first upper surface electrode layer 2 on the upper surface of the substrate 21.
2 is a resistance layer made of a mixed material of ruthenium oxide and glass, which is provided so as to partially overlap with 2 and to be electrically connected. Reference numeral 24 is a protective layer made of lead borosilicate glass or the like or epoxy resin or the like provided so as to cover at least the upper surfaces of the first upper surface electrode layer 22 and the resistance layer 23.
Preferably, it is provided up to the side edge of the substrate 21. Two
Reference numeral 5 denotes a pair of second upper surface electrode layers formed on a side surface of the upper surface of the protective layer 24 and made of a mixed material of silver and glass or a phenol resin, and preferably provided up to the side edge of the substrate 21. Is. Reference numeral 26 denotes a side surface electrode layer made of a mixed material of silver and glass, etc., which is provided on the side surface of the substrate 21 so as to be electrically connected to at least the first and second upper surface electrode layers 22 and 25. The ridgeline of 26 has a roundness. Reference numeral 27 denotes a first solder layer made of nickel plating or the like provided so as to cover the side electrode layer 26 as necessary. Reference numeral 28 denotes a second solder layer provided so as to cover the first solder layer 27 if necessary, and preferably the ridge line of the second solder layer 28 has a roundness.

【0044】以上のように構成された抵抗器について、
以下にその製造方法を図面を参照しながら説明する。
With respect to the resistor configured as described above,
Hereinafter, the manufacturing method will be described with reference to the drawings.

【0045】図2、図3は本発明の実施の形態1におけ
る抵抗器の製造方法を示す工程図である。
2 and 3 are process diagrams showing a method of manufacturing a resistor according to the first embodiment of the present invention.

【0046】まず、図2(a)に示すように、縦横の分
割溝31を有するアルミナ等からなるシート32の分割
溝31を跨ぐように銀とガラスとの混合ペースト材料を
スクリーン印刷・乾燥して、ベルト式連続焼成炉によっ
て約850℃の温度で、約45分のプロファイルによっ
て焼成し、第1の上面電極層33を形成する。
First, as shown in FIG. 2A, a mixed paste material of silver and glass is screen-printed and dried so as to straddle the dividing grooves 31 of a sheet 32 made of alumina or the like having vertical and horizontal dividing grooves 31. Then, the first upper surface electrode layer 33 is formed by firing in a belt type continuous firing furnace at a temperature of about 850 ° C. with a profile of about 45 minutes.

【0047】次に、図2(b)に示すように、第1の上
面電極層33間を電気的に接続するように、酸化ルテニ
ウムとガラスとの混合ペースト材料を第1の上面電極層
33の一部に重畳するようにシート32の上面にスクリ
ーン印刷・乾燥し、ベルト式連続焼成炉によって約85
0℃の温度で、約45分のプロファイルによって焼成
し、抵抗層34を形成する。
Next, as shown in FIG. 2B, a mixed paste material of ruthenium oxide and glass is applied to the first upper surface electrode layer 33 so as to electrically connect the first upper surface electrode layers 33. Screen-printed and dried on the upper surface of the sheet 32 so that it overlaps with a part of
Baking is performed at a temperature of 0 ° C. with a profile of about 45 minutes to form the resistance layer 34.

【0048】次に、図2(c)に示すように、抵抗層3
4の抵抗値を修正するために、レーザ等によりトリミン
グし、トリミング溝35を形成する。このとき、トリミ
ングをする前に、少なくともガラス等によりプリコート
(図示せず)した後に、プリコートの上面よりレーザ等
によりプリコートおよび抵抗層34をトリミングしてト
リミング溝35を形成しても良い。
Next, as shown in FIG. 2C, the resistance layer 3
In order to correct the resistance value of No. 4, the trimming groove 35 is formed by trimming with a laser or the like. At this time, before the trimming, at least a precoat (not shown) with glass or the like may be performed, and then the precoat and the resistive layer 34 may be trimmed from the upper surface of the precoat with a laser or the like to form a trimming groove 35.

【0049】次に、図2(d)に示すように、第1の電
極層33と抵抗層34の上面を覆うようにホウケイ酸鉛
系ガラスペーストをスクリーン印刷・乾燥し、ベルト式
連続焼成炉によって約600℃の温度で、約45分のプ
ロファイルによって焼成し、保護層36を形成する。こ
のとき、保護層36は、少なくとも第1の上面電極層3
3と抵抗層34の上面を覆えば良い。
Next, as shown in FIG. 2D, a lead borosilicate glass paste is screen-printed and dried so as to cover the upper surfaces of the first electrode layer 33 and the resistance layer 34, and a belt-type continuous firing furnace is used. And is baked at a temperature of about 600 ° C. according to a profile of about 45 minutes to form the protective layer. At this time, the protective layer 36 is at least the first upper surface electrode layer 3
3 and the upper surface of the resistance layer 34 may be covered.

【0050】次に、図3(a)に示すように、下面に第
1の上面電極層33を有する保護層36の上面に、銀と
ガラスとの混合ペースト材料をスクリーン印刷・乾燥
し、ベルト式連続焼成炉によって約600℃の温度で、
約45分のプロファイルによって焼成し、第2の上面電
極層37を形成する。
Next, as shown in FIG. 3A, a mixed paste material of silver and glass is screen-printed and dried on the upper surface of the protective layer 36 having the first upper surface electrode layer 33 on the lower surface, and the belt is then dried. Type continuous firing furnace at a temperature of about 600 ℃,
The second upper surface electrode layer 37 is formed by baking according to a profile of about 45 minutes.

【0051】次に、図3(b)に示すように、側面から
第1、第2の上面電極層が露出するようにシート32の
分割溝31に沿って分割して、短冊状の基板38を形成
する。
Next, as shown in FIG. 3B, the strip-shaped substrate 38 is divided along the dividing groove 31 of the sheet 32 so that the first and second upper surface electrode layers are exposed from the side surfaces. To form.

【0052】次に、図3(c)に示すように、第1、第
2の上面電極層33,37とを電気的に接続するよう
に、銀とガラスとの混合ペースト材料をローラー転写印
刷・乾燥し、ベルト式連続焼成炉によって約600℃の
温度で、約45分のプロファイルによって焼成し、側面
電極層39を形成する。
Next, as shown in FIG. 3C, a mixed paste material of silver and glass is roller-transfer printed so as to electrically connect the first and second upper surface electrode layers 33 and 37. -Drying and baking in a belt type continuous baking furnace at a temperature of about 600 ° C. with a profile of about 45 minutes to form the side electrode layer 39.

【0053】次に、図3(d)に示すように、短冊状の
基板38を個片に分割して、個片状の基板40を形成す
る。
Next, as shown in FIG. 3D, the strip-shaped substrate 38 is divided into individual pieces to form individual substrate 40.

【0054】最後に、必要により、側面電極層39を覆
うようにニッケルメッキ等からなる第1のめっき層(図
示せず)を形成するとともに、この第1のめっき層を覆
うようにスズと鉛との合金メッキ等からなる第2のめっ
き層(図示せず)を形成して、抵抗器を製造するもので
ある。
Finally, if necessary, a first plating layer (not shown) made of nickel plating or the like is formed so as to cover the side surface electrode layer 39, and tin and lead are provided so as to cover the first plating layer. A resistor is manufactured by forming a second plating layer (not shown) made of an alloy plating with the above.

【0055】以上のように構成・製造された抵抗器につ
いて、以下にその特性を説明する。 (実験方法)自動実装機(松下電器産業株式会社製:パ
ナサートMv2)でバルクカセットに搭載し自動実装機
のバルクカセットにより実装基板のランドパターンに抵
抗器を自動実装した後、200〜250℃で10〜30
秒間リフロー半田にて、抵抗器の側面に半田を設けるも
のとする。このとき、ランドパターン間にシルク印刷パ
ターンを有するものとする。
The characteristics of the resistor constructed and manufactured as described above will be described below. (Experimental method) After mounting in a bulk cassette with an automatic mounting machine (Matsushita Electric Industrial Co., Ltd .: Panasato Mv2) and automatically mounting the resistors on the land pattern of the mounting board by the bulk cassette of the automatic mounting machine, at 200 to 250 ° C 10-30
Solder shall be provided on the side surface of the resistor by reflow soldering for 2 seconds. At this time, a silk printing pattern is provided between the land patterns.

【0056】(良否判定)チップ立ちについては、図4
(a)に示す通り、抵抗器44が、実装基板の半田付け
ランドパターン41の片側にしか半田42が付かない場
合は、否とする。θズレについては、図4(b)に示す
通り、半田付けランドパターン43上で抵抗器44がθ
=0.2度以上回転する場合は否とする。
(Pass / Fail Judgment) FIG.
As shown in (a), when the resistor 44 has the solder 42 only on one side of the soldering land pattern 41 of the mounting substrate, it is determined as no. Regarding the θ deviation, as shown in FIG. 4B, when the resistor 44 is θ on the soldering land pattern 43.
= No when rotating by 0.2 degrees or more.

【0057】(判定結果1)以下、(表1)に第2の上
面電極層の保護層からの高さと実装不良数の判定結果を
示す。
(Judgment Result 1) Below, (Table 1) shows the judgment results of the height of the second upper surface electrode layer from the protective layer and the number of mounting defects.

【0058】[0058]

【表1】 [Table 1]

【0059】(表1)より明らかなように、本実施の形
態における抵抗器の第2の上面電極層は、保護層から5
μm以上の高さがあると、実装不良数が著しく少ないの
で、第2の上面電極層は、保護層より5μm以上高いと
良い。
As is clear from (Table 1), the second upper electrode layer of the resistor according to the present embodiment has a protective layer 5
If the height is more than μm, the number of mounting defects is extremely small. Therefore, it is preferable that the second upper electrode layer is higher than the protective layer by more than 5 μm.

【0060】(判定結果2)また、同様に(表2)に側
面電極層の保護層からの高さと実装不良数の判定結果を
示す。
(Judgment result 2) Similarly, (Table 2) shows the judgment results of the height of the side surface electrode layer from the protective layer and the number of mounting defects.

【0061】[0061]

【表2】 [Table 2]

【0062】(表2)より明らかなように、本実施の形
態では側面電極層は保護層から10μm以上の高さがあ
ると、実装不良数が著しく少ないので、側面電極層は保
護層より10μm以上高いと良い。
As is clear from (Table 2), in the present embodiment, when the height of the side surface electrode layer is 10 μm or more from the protective layer, the number of mounting defects is extremely small, so that the side surface electrode layer is 10 μm thicker than the protective layer. It should be higher than this.

【0063】(実施の形態2)以下、本発明の実施の形
態2における抵抗器およびその製造方法について、図面
を参照しながら説明する。
(Second Embodiment) A resistor and a method of manufacturing the same according to a second embodiment of the present invention will be described below with reference to the drawings.

【0064】図5は本発明の実施の形態2における抵抗
器の断面図である。図において、51はアルミナ等から
なる基板である。52は基板51の上面の側部に設けら
れた銀とガラスとの混合材料等からなる一対の第1の上
面電極層で、好ましくは、基板51の側端まで設けるも
のである。53は基板51の下面の側部に設けられた銀
とガラスとの混合材料等からなる一対の裏面電極層で、
好ましくは、基板51の側端まで設けるものである。5
4は基板51の上面に第1の上面電極層52に一部が重
畳して電気的に接続するように設けられた酸化ルテニウ
ムとガラスとの混合材料等からなる抵抗膜である。55
は少なくとも第1の上面電極層52と抵抗層54との上
面を覆うように設けられたホウケイ酸鉛系ガラス等から
なる保護層で、好ましくは、基板51の側端まで設ける
ものである。56は保護層55の上面の側部に設けられ
た銀とガラスとの混合材料等からなる一対の第2の上面
電極層で、好ましくは、基板51の側端まで設けるとと
もに裏面電極層53と同形状である。57は基板51の
側面に少なくとも第1、第2の上面電極層52,56と
電気的に接続するように設けられた銀とガラスとの混合
材料等からなる側面電極層で、この側面電極層57の稜
線は、丸みを有している。58は必要により側面電極層
57を覆うように設けられたニッケルメッキ等からなる
第1の半田層である。59は必要により第1の半田層5
8を覆うように設けられた第2の半田層で、好ましくは
この第2の半田層59の稜線は、丸みを有している。
FIG. 5 is a sectional view of a resistor according to the second embodiment of the present invention. In the figure, 51 is a substrate made of alumina or the like. Reference numeral 52 denotes a pair of first upper surface electrode layers made of a mixed material of silver and glass or the like, which is provided on the side surface of the upper surface of the substrate 51, and is preferably provided up to the side edge of the substrate 51. Reference numeral 53 denotes a pair of back surface electrode layers made of a mixed material of silver and glass and provided on the side surface of the lower surface of the substrate 51.
Preferably, it is provided up to the side edge of the substrate 51. 5
Reference numeral 4 is a resistance film made of a mixed material of ruthenium oxide and glass, which is provided on the upper surface of the substrate 51 so as to partially overlap the first upper surface electrode layer 52 and be electrically connected. 55
Is a protective layer made of lead borosilicate glass or the like provided so as to cover at least the upper surfaces of the first upper surface electrode layer 52 and the resistance layer 54, and is preferably provided up to the side edge of the substrate 51. Reference numeral 56 denotes a pair of second upper surface electrode layers formed of a mixed material of silver and glass or the like, which is provided on the side surface of the upper surface of the protective layer 55. It has the same shape. Reference numeral 57 denotes a side surface electrode layer made of a mixed material of silver and glass or the like, which is provided on the side surface of the substrate 51 so as to be electrically connected to at least the first and second upper surface electrode layers 52 and 56. The ridgeline of 57 has a roundness. Reference numeral 58 is a first solder layer made of nickel plating or the like provided so as to cover the side surface electrode layer 57 as necessary. 59 is the first solder layer 5 if necessary
The second solder layer provided so as to cover 8 and preferably the ridge line of the second solder layer 59 has a roundness.

【0065】以上のように構成された抵抗器について、
以下にその製造方法を図面を参照しながら説明する。
Regarding the resistor configured as described above,
Hereinafter, the manufacturing method will be described with reference to the drawings.

【0066】図6、図7は本発明の実施の形態2におけ
る抵抗器の製造方法を示す工程図である。
6 and 7 are process diagrams showing a method of manufacturing a resistor according to the second embodiment of the present invention.

【0067】まず、図6(a)に示すように、上下面に
縦横の分割溝61を有するアルミナ等からなるシート6
2の分割溝61を跨ぐように銀とガラスとの混合ペース
ト材料をスクリーン印刷・乾燥し、このシート62をひ
っくり返してシート62の分割溝(図示せず)を跨ぐよ
うに銀とガラスとの混合ペースト材料をスクリーン印刷
・乾燥して、ベルト式連続焼成炉によって約850℃の
温度で、約45分のプロファイルによって焼成し、第1
の上面電極層63および裏面電極層64を形成する。
First, as shown in FIG. 6A, a sheet 6 made of alumina or the like having vertical and horizontal dividing grooves 61 on its upper and lower surfaces.
The mixed paste material of silver and glass is screen-printed and dried so as to straddle the two dividing grooves 61, and this sheet 62 is turned upside down so as to straddle the dividing grooves (not shown) of the sheet 62. The mixed paste material is screen-printed, dried, and fired in a belt-type continuous firing furnace at a temperature of about 850 ° C. with a profile of about 45 minutes,
The upper surface electrode layer 63 and the back surface electrode layer 64 are formed.

【0068】次に、図6(b)に示すように、第1の上
面電極層63間を電気的に接続するように、酸化ルテニ
ウムとガラスとの混合ペースト材料を第1の上面電極層
63の一部に重畳するようにシート62の上面にスクリ
ーン印刷・乾燥し、ベルト式連続焼成炉によって約85
0℃の温度で、約45分のプロファイルによって焼成
し、抵抗層65を形成する。
Next, as shown in FIG. 6B, a mixed paste material of ruthenium oxide and glass is applied to the first upper surface electrode layer 63 so as to electrically connect the first upper surface electrode layers 63. Screen-printed and dried on the upper surface of the sheet 62 so as to overlap with a part of the
The resistance layer 65 is formed by firing at a temperature of 0 ° C. with a profile of about 45 minutes.

【0069】次に、図6(c)に示すように、抵抗層6
5の抵抗値を修正するために、レーザ等によりトリミン
グし、トリミング溝66を形成する。このとき、トリミ
ングをする前に、少なくともガラス等によりプリコート
(図示せず)した後に、プリコートの上面よりレーザ等
によりプリコートおよび抵抗層65をトリミングしてト
リミング溝66を形成しても良い。
Next, as shown in FIG. 6C, the resistance layer 6
In order to correct the resistance value of No. 5, the trimming groove 66 is formed by trimming with a laser or the like. At this time, before trimming, at least after precoating (not shown) with glass or the like, the trimming groove 66 may be formed by trimming the precoat and the resistance layer 65 from the upper surface of the precoat with laser or the like.

【0070】次に、図6(d)に示すように、第1の上
面電極層63と抵抗層65の上面を覆うようにホウケイ
酸鉛系ガラスペーストをスクリーン印刷・乾燥し、ベル
ト式連続焼成炉によって約600℃の温度で、約45分
のプロファイルによって焼成し、保護層67を形成す
る。このとき、保護層67は、少なくとも第1の上面電
極層63と抵抗層65の上面を覆えば良い。
Next, as shown in FIG. 6D, a lead borosilicate glass paste is screen-printed and dried so as to cover the upper surfaces of the first upper surface electrode layer 63 and the resistance layer 65, and belt-type continuous firing is performed. The protective layer 67 is formed by firing in a furnace at a temperature of about 600 ° C. for a profile of about 45 minutes. At this time, the protective layer 67 may cover at least the upper surfaces of the first upper surface electrode layer 63 and the resistance layer 65.

【0071】次に、図7(a)に示すように、下面に第
1の上面電極層63を有する保護層67の上面に、銀と
ガラスとの混合ペースト材料をスクリーン印刷・乾燥
し、ベルト式連続焼成炉によって約600℃の温度で、
約45分のプロファイルによって焼成し、第2の上面電
極層68を形成する。
Next, as shown in FIG. 7A, a mixed paste material of silver and glass is screen-printed and dried on the upper surface of the protective layer 67 having the first upper surface electrode layer 63 on the lower surface, and the belt is Type continuous firing furnace at a temperature of about 600 ℃,
The second upper surface electrode layer 68 is formed by firing according to a profile of about 45 minutes.

【0072】次に、図7(b)に示すように、側面から
第1、第2の上面電極層が露出するようにシート62の
分割溝61に沿って分割して、短冊状の基板69を形成
する。
Next, as shown in FIG. 7B, the strip-shaped substrate 69 is divided along the dividing groove 61 of the sheet 62 so that the first and second upper surface electrode layers are exposed from the side surfaces. To form.

【0073】次に、図7(c)に示すように、第1、第
2の上面電極層63,68とを電気的に接続するよう
に、銀とガラスとの混合ペースト材料をローラー転写印
刷・乾燥し、ベルト式連続焼成炉によって約600℃の
温度で、約45分のプロファイルによって焼成し、側面
電極層70を形成する。
Next, as shown in FIG. 7C, a mixed paste material of silver and glass is roller-transfer printed so as to electrically connect the first and second upper surface electrode layers 63 and 68. -Drying and baking in a belt type continuous baking furnace at a temperature of about 600 ° C. with a profile of about 45 minutes to form the side electrode layer 70.

【0074】次に、図7(d)に示すように、短冊状の
基板69を個片に分割して、個片状の基板71を形成す
る。
Next, as shown in FIG. 7D, the strip-shaped substrate 69 is divided into individual pieces to form individual piece-shaped substrates 71.

【0075】最後に、必要により、側面電極層70を覆
うようにニッケルメッキ等からなる第1のめっき層(図
示せず)を形成するとともに、この第1のめっき層を覆
うようにスズと鉛との合金メッキ等からなる第2のめっ
き層(図示せず)を形成して、抵抗器を製造するもので
ある。
Finally, if necessary, a first plating layer (not shown) made of nickel plating or the like is formed so as to cover the side surface electrode layer 70, and tin and lead are provided so as to cover the first plating layer. A resistor is manufactured by forming a second plating layer (not shown) made of an alloy plating with the above.

【0076】以上のように構成・製造された抵抗器につ
いて、以下にその特性を説明する。ここで、実験方法、
良否判定については、実施の形態1で説明したものと同
様であるので、説明は省略する。
The characteristics of the resistor constructed and manufactured as described above will be described below. Where the experimental method,
The pass / fail judgment is the same as that described in the first embodiment, and thus the description thereof is omitted.

【0077】(判定結果3)以下、(表3)に第2の上
面電極層の保護層からの高さと実装不良数の判定結果を
示す。
(Judgment Result 3) Below, (Table 3) shows the judgment results of the height of the second upper surface electrode layer from the protective layer and the number of mounting defects.

【0078】[0078]

【表3】 [Table 3]

【0079】(表3)より明らかなように、本実施の形
態における抵抗器の第2の上面電極層は、保護層から5
μm以上の高さがあると、実装不良数が著しく少ないの
で、第2の上面電極層は、保護層より5μm以上高いと
良い。
As is clear from (Table 3), the second upper electrode layer of the resistor according to the present embodiment is formed from the protective layer to the second upper electrode layer.
If the height is more than μm, the number of mounting defects is extremely small. Therefore, it is preferable that the second upper electrode layer is higher than the protective layer by more than 5 μm.

【0080】(判定結果4)また、同様に(表4)に側
面電極層の保護層からの高さと実装不良数の判定結果を
示す。
(Judgment result 4) Similarly, (Table 4) shows the judgment results of the height of the side surface electrode layer from the protective layer and the number of mounting defects.

【0081】[0081]

【表4】 [Table 4]

【0082】(表4)より明らかなように、本実施の形
態の抵抗器は側面電極層は保護層から10μm以上の高
さがあると、実装不良数が著しく少ないので、側面電極
層は保護層から10μm以上高いと良い。
As is clear from (Table 4), in the resistor according to the present embodiment, when the side electrode layer has a height of 10 μm or more from the protective layer, the number of mounting defects is extremely small, so the side electrode layer is protected. It is preferable that the height is 10 μm or more from the layer.

【0083】(実施の形態3)以下、本発明の実施の形
態3における抵抗器について、図面を参照しながら説明
する。
(Third Embodiment) A resistor according to a third embodiment of the present invention will be described below with reference to the drawings.

【0084】図8は本発明の実施の形態3における抵抗
器の斜視図である。ここで、実施の形態1および2と相
違する点は、基板81の側面と対向する第2上面電極層
82に、切欠部83を有するものである。この切欠部8
3を有することにより、抵抗器を実装基板(図示せず)
に実装する際に、第2の上面電極層82の角部がないた
め、第2の上面電極層82が剥がれにくいものである。
FIG. 8 is a perspective view of a resistor according to the third embodiment of the present invention. Here, the difference from the first and second embodiments is that the second upper surface electrode layer 82 facing the side surface of the substrate 81 has a cutout portion 83. This notch 8
3 has a resistor mounted substrate (not shown)
Since the second upper surface electrode layer 82 does not have a corner portion when mounted on, the second upper surface electrode layer 82 is difficult to peel off.

【0085】上述した第2の上面電極層82に切欠部8
3を設けた点以外は、実施の形態1および2と同一であ
るので、説明は省略する。
The notch 8 is formed in the above-mentioned second upper surface electrode layer 82.
Since the third embodiment is the same as the first and second embodiments except that it is provided, the description thereof will be omitted.

【0086】[0086]

【発明の効果】以上のように本発明は、第2の上面電極
層が保護層より高く設けられているので、抵抗器の上下
面のいずれでも実装基板に実装できる抵抗器およびその
製造方法を提供できるものである。
As described above, according to the present invention, since the second upper surface electrode layer is provided higher than the protective layer, the resistor which can be mounted on the mounting substrate on either the upper surface or the lower surface of the resistor and the manufacturing method thereof are provided. Can be provided.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施の形態1における抵抗器の断面図FIG. 1 is a sectional view of a resistor according to a first embodiment of the present invention.

【図2】同製造方法を示す工程図FIG. 2 is a process chart showing the manufacturing method.

【図3】同製造方法を示す工程図FIG. 3 is a process chart showing the manufacturing method.

【図4】同判定方法を示す図FIG. 4 is a diagram showing the determination method.

【図5】本発明の実施の形態2における抵抗器の断面図FIG. 5 is a sectional view of a resistor according to a second embodiment of the present invention.

【図6】同製造方法を示す工程図FIG. 6 is a process chart showing the manufacturing method.

【図7】同製造方法を示す工程図FIG. 7 is a process drawing showing the same manufacturing method.

【図8】本発明の実施の形態3における抵抗器の斜視図FIG. 8 is a perspective view of a resistor according to a third embodiment of the present invention.

【図9】従来の抵抗器の断面図FIG. 9 is a sectional view of a conventional resistor.

【図10】同製造方法を示す工程図FIG. 10 is a process chart showing the same manufacturing method.

【図11】同製造方法を示す工程図FIG. 11 is a process chart showing the manufacturing method.

【符号の説明】[Explanation of symbols]

21 基板 22 第1の上面電極層 23 抵抗層 24 保護層 25 第2の上面電極層 26 側面電極層 21 substrate 22 first upper surface electrode layer 23 resistance layer 24 protective layer 25 second upper surface electrode layer 26 side surface electrode layer

フロントページの続き (72)発明者 白井 卓見 大阪府門真市大字門真1006番地 松下電器 産業株式会社内Front page continuation (72) Inventor Takumi Shirai 1006 Kadoma, Kadoma City, Osaka Prefecture Matsushita Electric Industrial Co., Ltd.

Claims (24)

【特許請求の範囲】[Claims] 【請求項1】 基板と、前記基板の上面の側部に設けら
れた一対の第1の上面電極層と、前記基板の上面に前記
第1の上面電極層に電気的に接続するように設けられた
抵抗層と、少なくとも前記第1の上面電極層と抵抗層と
の上面を覆うように設けられた保護層と、前記保護層の
上面の側部に設けられた一対の第2の上面電極層と、少
なくとも前記基板の側面に前記第1、第2の上面電極層
とを電気的に接続するように設けられた側面電極層とか
らなる抵抗器。
1. A substrate, a pair of first upper surface electrode layers provided on a side portion of an upper surface of the substrate, and an upper surface of the substrate provided so as to be electrically connected to the first upper surface electrode layer. Resistive layer, a protective layer provided so as to cover at least the upper surfaces of the first upper surface electrode layer and the resistive layer, and a pair of second upper surface electrodes provided on side portions of the upper surface of the protective layer. A resistor comprising a layer and a side surface electrode layer provided at least on a side surface of the substrate so as to electrically connect the first and second upper surface electrode layers.
【請求項2】 基板と、前記基板の上面および下面の側
部に設けられたそれぞれ一対の第1の上面電極層および
裏面電極層と、前記基板の上面に前記第1の上面電極層
に電気的に接続するように設けられた抵抗層と、少なく
とも前記第1の上面電極層と抵抗層との上面を覆うよう
に設けられた保護層と、前記保護層の上面の側部に設け
られた一対の第2の上面電極層と、少なくとも前記基板
の側面に前記第1、第2の上面電極層および裏面電極層
とを電気的に接続するように設けられた側面電極層とか
らなる抵抗器。
2. A substrate, a pair of first upper surface electrode layer and a back surface electrode layer respectively provided on side portions of an upper surface and a lower surface of the substrate, and an electrical connection to the first upper surface electrode layer on the upper surface of the substrate. Provided so as to be electrically connected, a protective layer provided so as to cover at least the upper surfaces of the first upper surface electrode layer and the resistive layer, and a side surface of the upper surface of the protective layer. A resistor including a pair of second upper surface electrode layers and a side surface electrode layer provided on at least a side surface of the substrate so as to electrically connect the first and second upper surface electrode layers and the back surface electrode layer. .
【請求項3】 少なくとも第1、第2の上面電極層のい
ずれかは、基板の側端まで設けられてなる請求項1また
は2記載の抵抗器。
3. The resistor according to claim 1, wherein at least one of the first and second upper surface electrode layers is provided up to a side edge of the substrate.
【請求項4】 裏面電極層は、基板の側端まで設けられ
てなる請求項2記載の抵抗器。
4. The resistor according to claim 2, wherein the back electrode layer is provided up to the side edge of the substrate.
【請求項5】 第2の上面電極層は、保護層より5μm
以上高い請求項1または2記載の抵抗器。
5. The second upper electrode layer is 5 μm thicker than the protective layer.
3. The resistor according to claim 1, wherein said resistor is higher.
【請求項6】 側面電極層は、半田層で覆われかつ保護
層より10μm以上高い請求項1または2記載の抵抗
器。
6. The resistor according to claim 1, wherein the side electrode layer is covered with a solder layer and is higher than the protective layer by 10 μm or more.
【請求項7】 側面電極層または半田層の稜線は、丸み
を有する請求項1,2または6記載の抵抗器。
7. The resistor according to claim 1, wherein a ridge line of the side electrode layer or the solder layer has a rounded shape.
【請求項8】 第1の上面電極層は、銀系の材料からな
る請求項1または2記載の抵抗器。
8. The resistor according to claim 1, wherein the first upper electrode layer is made of a silver-based material.
【請求項9】 保護層は、ガラスまたは樹脂材料からな
る請求項1または2記載の抵抗器。
9. The resistor according to claim 1, wherein the protective layer is made of glass or a resin material.
【請求項10】 第2の上面電極層は、少なくともガラ
スまたは樹脂を含有してなる導電性材料からなる請求項
1または2記載の抵抗器。
10. The resistor according to claim 1, wherein the second upper surface electrode layer is made of a conductive material containing at least glass or resin.
【請求項11】 側面電極層は、少なくともガラスまた
は樹脂を含有してなる導電性材料からなる請求項1また
は2記載の抵抗器。
11. The resistor according to claim 1, wherein the side electrode layer is made of a conductive material containing at least glass or resin.
【請求項12】 第2の上面電極層と裏面電極層とは、
同形状である請求項1または2記載の抵抗器。
12. The second upper electrode layer and the lower electrode layer,
3. The resistor according to claim 1, which has the same shape.
【請求項13】 基板の側面と対向する側面電極層は、
切欠部を有してなる請求項1または2記載の抵抗器。
13. The side surface electrode layer facing the side surface of the substrate,
3. The resistor according to claim 1, which has a cutout portion.
【請求項14】 分割溝を有するシート上の基板の分割
溝の上面を跨ぐように第1の上面電極層を設ける工程
と、前記第1の上面電極層間を電気的に接続するように
抵抗層を設ける工程と、少なくとも前記第1の上面電極
層と抵抗層との上面を覆うように保護層を設ける工程
と、下面に前記第1の上面電極層を有する前記保護層の
上面に第2の上面電極層を設ける工程と、前記第2の上
面電極層を形成してなる分割溝を有するシートを短冊状
に分割する工程と、少なくとも前記短冊状基板の側面に
前記第1、第2の上面電極層とを電気的に接続するよう
に側面電極層を設ける工程と、前記側面電極層を形成さ
れた短冊状基板を個片に分割する工程とからなる抵抗器
の製造方法。
14. A step of providing a first upper surface electrode layer so as to extend over an upper surface of a division groove of a substrate having a division groove, and a resistance layer so as to electrically connect the first upper surface electrode layers. A step of providing a protective layer so as to cover at least the upper surfaces of the first upper surface electrode layer and the resistance layer, and a second step on the upper surface of the protective layer having the first upper surface electrode layer on the lower surface. A step of providing an upper surface electrode layer, a step of dividing a sheet having a dividing groove formed by forming the second upper surface electrode layer into strips, and at least the side surfaces of the strip-shaped substrate having the first and second upper surfaces. A method for manufacturing a resistor, comprising: a step of providing a side surface electrode layer so as to be electrically connected to an electrode layer; and a step of dividing the strip-shaped substrate on which the side surface electrode layer is formed into individual pieces.
【請求項15】 分割溝を有するシート上の基板の分割
溝の上面および下面を跨ぐように第1の上面電極層およ
び裏面電極層を設ける工程と、前記第1の上面電極層間
を電気的に接続するように抵抗層を設ける工程と、少な
くとも前記第1の上面電極層と抵抗層との上面を覆うよ
うに保護層を設ける工程と、下面に前記第1の上面電極
層を有する前記保護層の上面に第2の上面電極層を設け
る工程と、前記第2の上面電極層を形成してなる分割溝
を有するシートを短冊状に分割する工程と、少なくとも
前記短冊状基板の側面に前記第1、第2の上面電極層お
よび裏面電極層とを電気的に接続するように側面電極層
を設ける工程と、前記側面電極層を形成された短冊状基
板を個片に分割する工程とからなる抵抗器の製造方法。
15. A step of providing a first upper surface electrode layer and a back surface electrode layer so as to straddle the upper surface and the lower surface of the dividing groove of the substrate on the sheet having the dividing groove, and electrically connecting the first upper surface electrode layer. A step of providing a resistance layer so as to connect, a step of providing a protective layer so as to cover at least the upper surfaces of the first upper surface electrode layer and the resistive layer, and the protective layer having the first upper surface electrode layer on the lower surface. A second upper surface electrode layer on the upper surface of the substrate, a sheet having a dividing groove formed by forming the second upper surface electrode layer is divided into strips, and at least a side surface of the strip-shaped substrate is provided with the first substrate. 1, a step of providing a side surface electrode layer so as to electrically connect the second top surface electrode layer and the back surface electrode layer, and a step of dividing the strip-shaped substrate on which the side surface electrode layer is formed into individual pieces. Method of manufacturing resistor.
【請求項16】 第1、第2の上面電極層を形成する工
程は、第1、第2の上面電極層を基板の側端まで設けて
なる工程である請求項14または15記載の抵抗器の製
造方法。
16. The resistor according to claim 14, wherein the step of forming the first and second upper surface electrode layers is a step of providing the first and second upper surface electrode layers up to a side edge of the substrate. Manufacturing method.
【請求項17】 裏面電極層を形成する工程は、裏面電
極層を基板の側端まで設けてなる工程である請求項14
または15記載の抵抗器の製造方法。
17. The step of forming the back electrode layer is a step of providing the back electrode layer up to the side edge of the substrate.
Alternatively, the method for manufacturing the resistor according to Item 15.
【請求項18】 第2の上面電極層を形成する工程は、
第2の上面電極層を保護層より10μm以上高く形成す
る工程である請求項14または15記載の抵抗器の製造
方法。
18. The step of forming a second upper surface electrode layer comprises:
16. The method of manufacturing a resistor according to claim 14, which is a step of forming the second upper electrode layer to be higher than the protective layer by 10 μm or more.
【請求項19】 側面電極層を形成する工程は、側面電
極層を半田層で覆う工程を含有し、かつこの半田層は保
護層より20μm以上高い工程を含有してなる請求項1
4または15記載の抵抗器の製造方法。
19. The step of forming a side surface electrode layer includes a step of covering the side surface electrode layer with a solder layer, and the step of forming the side surface electrode layer is higher than the protective layer by 20 μm or more.
4. The method for manufacturing the resistor according to 4 or 15.
【請求項20】 側面電極層または半田層を形成する工
程は、側面電極層または半田層の稜線を、丸みを有する
工程を含有してなる請求項14,15または19記載の
抵抗器の製造方法。
20. The method of manufacturing a resistor according to claim 14, wherein the step of forming the side surface electrode layer or the solder layer includes a step of rounding a ridgeline of the side surface electrode layer or the solder layer. .
【請求項21】 第1の上面電極層を形成する工程は、
銀系の材料を印刷・焼成してなる工程である請求項14
または15記載の抵抗器の製造方法。
21. The step of forming the first upper surface electrode layer comprises:
15. A process comprising printing and baking a silver-based material.
Alternatively, the method for manufacturing the resistor according to Item 15.
【請求項22】 保護層を形成する工程は、ガラスまた
は樹脂を含有してなる材料を印刷・焼成または硬化して
なる工程である請求項14または15記載の抵抗器の製
造方法。
22. The method of manufacturing a resistor according to claim 14, wherein the step of forming the protective layer is a step of printing, firing or curing a material containing glass or a resin.
【請求項23】 第2の上面電極層を形成する工程は、
少なくともガラスまたは樹脂を含有してなる導電性材料
を印刷・焼成または硬化してなる工程である請求項14
または15記載の抵抗器の製造方法。
23. The step of forming the second upper surface electrode layer comprises:
15. A step of printing, firing or curing a conductive material containing at least glass or resin.
Alternatively, the method for manufacturing the resistor according to Item 15.
【請求項24】 側面電極層を形成する工程は、少なく
ともガラスまたは樹脂を含有してなる導電性材料を印刷
またはスパッタで形成してなる工程である請求項14ま
たは15記載の抵抗器の製造方法。
24. The method of manufacturing a resistor according to claim 14, wherein the step of forming the side surface electrode layer is a step of forming a conductive material containing at least glass or resin by printing or sputtering. .
JP8145543A 1996-05-29 1996-06-07 Resistor and its manufacture Pending JPH09330802A (en)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP8145543A JPH09330802A (en) 1996-06-07 1996-06-07 Resistor and its manufacture
EP97108645A EP0810614B1 (en) 1996-05-29 1997-05-28 A surface mountable resistor
DE69715091T DE69715091T2 (en) 1996-05-29 1997-05-28 Surface mount resistor
US08/865,110 US6150920A (en) 1996-05-29 1997-05-29 Resistor and its manufacturing method
MYPI97002346A MY117368A (en) 1996-05-29 1997-05-29 A resistor and its manufacturing method
KR1019970021691A KR100335295B1 (en) 1996-05-29 1997-05-29 Resistor and its manufacturing method
SG1997001783A SG63712A1 (en) 1996-05-29 1997-05-29 A resistor and its manufacturing method
CN97105518A CN1123015C (en) 1996-05-29 1997-05-29 Resistor and its producing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8145543A JPH09330802A (en) 1996-06-07 1996-06-07 Resistor and its manufacture

Publications (1)

Publication Number Publication Date
JPH09330802A true JPH09330802A (en) 1997-12-22

Family

ID=15387620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8145543A Pending JPH09330802A (en) 1996-05-29 1996-06-07 Resistor and its manufacture

Country Status (1)

Country Link
JP (1) JPH09330802A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017045861A (en) * 2015-08-26 2017-03-02 Koa株式会社 Chip resistor and manufacturing method for chip resistor
JP2017152495A (en) * 2016-02-23 2017-08-31 Koa株式会社 Chip resistor for board inner layer and component built-in circuit board

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017045861A (en) * 2015-08-26 2017-03-02 Koa株式会社 Chip resistor and manufacturing method for chip resistor
WO2017033793A1 (en) * 2015-08-26 2017-03-02 Koa株式会社 Chip resistor and method for manufacturing chip resistor
JP2017152495A (en) * 2016-02-23 2017-08-31 Koa株式会社 Chip resistor for board inner layer and component built-in circuit board

Similar Documents

Publication Publication Date Title
JP2000306711A (en) Multiple chip resistor and production thereof
JPH09330802A (en) Resistor and its manufacture
JPH09330801A (en) Resistor and its manufacture
JP3231370B2 (en) Manufacturing method of square chip resistor
JP3370685B2 (en) Manufacturing method of square chip resistor
JPH0521204A (en) Square-shaped chip resistor and manufacture thereof
JPH08236302A (en) Structure of chip type resistor
JP3111823B2 (en) Square chip resistor with circuit inspection terminal
JPH0963805A (en) Square chip resistor
JPH10223404A (en) Resistor and production thereof
JPH07169601A (en) Square-shaped chip resistor and its manufacture
JPH09320803A (en) Resistor
JPH03215901A (en) Square plate type chip resistor
JP3159440B2 (en) Square chip resistors
JPH0653004A (en) Rectangular chip resistor and its manufacture
JPH0645118A (en) Manufacture of rectangular thin film chip resistor
JPH1174101A (en) Resistor
JPH11273901A (en) Structure of chip resistor
JPH03263301A (en) Rectangular type chip resistor and manufacture thereof
JPH05152101A (en) Rectangular chip resistor and manufacture thereof and a series of taping parts thereof
JPH09246006A (en) Rectangular chip resistor and its manufacture
JPH10321404A (en) Resistor and manufacture thereof
JP3649668B2 (en) Trimming method for chip network resistor
JPH05152102A (en) Rectangular chip resistor
JPH05226108A (en) Rectangular chip resistor and its manufacture