JPH08330102A - Ship resistor - Google Patents
Ship resistorInfo
- Publication number
- JPH08330102A JPH08330102A JP7131716A JP13171695A JPH08330102A JP H08330102 A JPH08330102 A JP H08330102A JP 7131716 A JP7131716 A JP 7131716A JP 13171695 A JP13171695 A JP 13171695A JP H08330102 A JPH08330102 A JP H08330102A
- Authority
- JP
- Japan
- Prior art keywords
- film
- resistor
- thickness
- terminal electrodes
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Details Of Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明はチップ状固定抵抗器、チ
ップ状多連抵抗器などのチップ抵抗器に関するものであ
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chip resistor such as a chip fixed resistor and a chip multiple resistor.
【0002】[0002]
【従来の技術】従来より、チップ状電子部品、例えばチ
ップ状固定抵抗器の典型的な構造は、図8の断面図に示
すように、概略四角形状のセラミック基板11の対向し
あう一対の端面部分の表面、端面、裏面の3面にわたり
端子電極12、13が形成されており、この1対の端子
電極12、13に接続されるように抵抗体膜14が形成
されていた。さらに、抵抗体膜14上に、保護ガラス膜
である1次オーバーガラス膜15及び2次オーバーガラ
ス膜16が被着形成されていた(特開昭60−2710
4号、実開昭63−182501号)。2. Description of the Related Art Conventionally, a typical structure of a chip-shaped electronic component, for example, a chip-shaped fixed resistor, is shown in a sectional view of FIG. The terminal electrodes 12 and 13 are formed over the three surfaces of the front surface, the end surface, and the back surface of the part, and the resistor film 14 is formed so as to be connected to the pair of terminal electrodes 12 and 13. Further, a primary overglass film 15 and a secondary overglass film 16, which are protective glass films, are adhered and formed on the resistor film 14 (JP-A-60-2710).
No. 4, No. 63-182501.
【0003】ここで、1次オーバーガラス膜15は、抵
抗体膜14を所定抵抗特性に調整する際、1次オーバー
ガラス膜15及び抵抗体膜14にレーザ照射して、それ
ら一部を焼失除去するが、この時にレーザー照射による
抵抗体膜14への衝撃などを緩和するために設けられる
ものであり、2次オーバーガラス膜16は、レーザー照
射による除去跡を被覆するとともに、端子電極12、1
3の表面にメッキ処理を行う際の保護、さらに、プリン
ト配線基板に実装した際の耐湿保護のために設けられる
ものである。Here, the primary overglass film 15 is burned and removed by irradiating the primary overglass film 15 and the resistor film 14 with a laser when adjusting the resistor film 14 to have a predetermined resistance characteristic. However, at this time, the secondary overglass film 16 is provided in order to reduce the impact on the resistor film 14 due to the laser irradiation, and the secondary overglass film 16 covers the removal traces due to the laser irradiation and the terminal electrodes 12, 1
It is provided for protection when the surface of 3 is plated, and for moisture resistance when it is mounted on a printed wiring board.
【0004】いずれの第1次、2次オーバーガラス膜1
5、16は、シリカなどの含む低融点ガラスペーストを
所定形状にスクリーン印刷を行い、乾燥・焼きつけによ
って形成されるものである。Any of the primary and secondary overglass films 1
Nos. 5 and 16 are formed by screen-printing a low-melting-point glass paste containing silica or the like into a predetermined shape, followed by drying and baking.
【0005】尚、端子電極12、13において、第2次
オーバーガラス膜16から露出する部位は、プリント配
線基板への半田接合を確実に行うために、Niメッキや
半田メッキ層12a、13aが形成されていた。In the terminal electrodes 12 and 13, the portions exposed from the secondary overglass film 16 are provided with Ni plating or solder plating layers 12a and 13a in order to ensure solder joint to the printed wiring board. It had been.
【0006】この種のチップ状抵抗器は、収納凹部が形
成されたテーピング部材やバルクカセットなどに収納さ
れ、プリント配線基板の所定位置には、テーピング部材
やバルクカセットから、1つ1つのチップ状抵抗器が抽
出されて、所定プリント配線基板上に配置・実装され
る。This type of chip-shaped resistor is housed in a taping member or a bulk cassette having a storage recess formed therein, and at a predetermined position of the printed wiring board, the chip-shaped resistor is separated from the taping member or the bulk cassette. The resistor is extracted and placed / mounted on a predetermined printed wiring board.
【0007】特に、収納凹部が形成されたテーピング部
材からチップ状抵抗器を抽出する場合には、通常、収納
凹部の開口側には、チップ状抵抗器の表面側が位置され
ているため、実装にあたり、表裏の判別が不要であっ
た。In particular, when the chip-shaped resistor is extracted from the taping member in which the storage recess is formed, since the front surface side of the chip-shaped resistor is usually located on the opening side of the storage recess, mounting is performed. It was not necessary to distinguish between the front and back.
【0008】しかし、バルクカセットに収納した場合、
カセット内にはチップ状抵抗器がランダムに収納されて
いることから、安定的な実装を行うためには、プリント
配線基板に対するチップ状抵抗器の表裏の判別が必要で
あった。However, when stored in a bulk cassette,
Since the chip resistors are randomly stored in the cassette, it is necessary to determine the front and back of the chip resistor with respect to the printed wiring board in order to perform stable mounting.
【0009】仮に、この表裏の判別を行わないと、プリ
ント配線基板の実装面に当接するチップ状抵抗器の面
が、裏面側であれば支障なく実装できるものの、その面
が表面側であれば、安定した実装が行われない。If the front surface and the back surface are not discriminated, if the surface of the chip-shaped resistor contacting the mounting surface of the printed wiring board is the back surface side, it can be mounted without trouble, but if the surface is the front surface side. , Stable implementation is not done.
【0010】これは、チップ状抵抗器の基板表面の構造
において、端子電極12、13部分と抵抗体膜14部分
では厚みが異なることから、このチップ状抵抗器の表面
側がプリント配線基板に当接するように実装されると、
端子電極12、13部分がプリント配線基板の実装面に
安定して接触しなくなる。This is because in the structure of the substrate surface of the chip resistor, the thickness of the terminal electrodes 12 and 13 and the resistor film 14 are different, so the surface side of the chip resistor contacts the printed wiring board. When implemented as
The terminal electrodes 12 and 13 will not come into stable contact with the mounting surface of the printed wiring board.
【0011】例えば、チップ状抵抗器の端子電極12、
13部分においては、基板11の表面から、約10μm
端子電極12、13となる下地導体膜、約10μmのメ
ッキ層12a、13a(約5μmのNiメッキ層、約5
μmの半田メッキ層)が存在し、約20μmの厚みとな
る。これに対して、抵抗体膜14部分には、約10μm
の抵抗体膜14、約10μmの第1次オーバーガラス膜
15、約30μmの2次オーバーガラス膜16が存在し
約50μmの厚みとなる。For example, the terminal electrode 12 of the chip resistor,
About 13 μm from the surface of the substrate 11 in the 13th part
Base conductor film to be the terminal electrodes 12 and 13, plating layers 12a and 13a of about 10 μm (Ni plating layer of about 5 μm, about 5
There is a solder plating layer) having a thickness of about 20 μm. On the other hand, the resistance film 14 has a thickness of about 10 μm.
The resistor film 14, the primary overglass film 15 of about 10 μm, and the secondary overglass film 16 of about 30 μm are present and have a thickness of about 50 μm.
【0012】この端子電極12、13部分の厚みを抵抗
体膜14部分の厚みの差を緩和するために、特開平4−
102302号では、端子電極の表面部分に、補助端子
電極を形成することが開示されている。In order to reduce the difference in thickness between the terminal electrodes 12 and 13 in order to reduce the difference in thickness between the resistor film 14 portion, Japanese Unexamined Patent Application Publication No. Hei.
No. 102302 discloses forming an auxiliary terminal electrode on the surface portion of the terminal electrode.
【0013】[0013]
【発明が解決しようとする課題】しかし、上述のチップ
状抵抗器においては、補助端子電極は、端子電極の形
成、抵抗体膜の形成、1次オーバーガラス膜の形成、抵
抗体膜の抵抗値調整、2次オーバーガラス膜の形成後に
形成していた。即ち、抵抗値を調整して後の抵抗体膜
は、2次オーバーガラス膜の焼きつけ、基板端面部分の
端子電極部の焼きつけ、さらに、補助端子電極の形成の
ための焼きつけ処理が与えられることになり、合計3回
の熱処理が与えられる。このように多数の焼きつけ処理
によって、抵抗値を調整した抵抗体膜に、特性の変動が
発生してしまうことになる。However, in the above chip-shaped resistor, the auxiliary terminal electrode is formed of the terminal electrode, the resistor film, the primary overglass film, and the resistance value of the resistor film. It was formed after the adjustment and the formation of the secondary overglass film. That is, after the resistance value is adjusted, the resistor film is subjected to baking of the secondary overglass film, baking of the terminal electrode portion of the substrate end face portion, and further baking processing for forming the auxiliary terminal electrode. And a total of 3 heat treatments are applied. As described above, due to the large number of baking treatments, the resistance film having the adjusted resistance value has a characteristic variation.
【0014】さらに、1次オーバーガラス膜15や2次
オーバーガラス16を形成した後に、補助端子電極を形
成することになる。特に、2次オーバーガラス16は、
全体の保護膜として用いるため、その厚みが30μm程
度と特に厚くなる。従って、2次オーバーガラス16を
形成すべき、ガラスペーストを印刷した場合、ペースト
のダレなどによって、既に形成した表面側端子電極上に
も広く付着することになる。このように、ガラス膜が形
成されている上に補助端子電極を形成した場合、異種材
料の接合となり、その接合強度は低下してしまい、表面
側端子電極と補助端子電極との接合信頼性が低下してし
まうことになる。Further, after forming the primary overglass film 15 and the secondary overglass 16, the auxiliary terminal electrodes are formed. In particular, the secondary overglass 16
Since it is used as the entire protective film, its thickness becomes particularly thick, about 30 μm. Therefore, when the glass paste that should form the secondary overglass 16 is printed, the glass paste is widely attached to the already formed front surface side terminal electrode due to the sagging of the paste or the like. As described above, when the auxiliary terminal electrode is formed on the glass film, the dissimilar materials are bonded and the bonding strength is lowered, and the bonding reliability between the surface side terminal electrode and the auxiliary terminal electrode is reduced. It will decrease.
【0015】本発明は、上述の問題点に鑑みて案出され
たものであり、その目的は、端子電極部分の厚みと抵抗
体膜部分の厚みを同等にして、バルクカッセットに対応
でき、しかも、抵抗値の変動を抑え、端子電極の強度を
向上させたチップ抵抗器を提供することである。The present invention has been devised in view of the above-mentioned problems, and an object thereof is to make the thickness of the terminal electrode portion and the thickness of the resistor film portion equal to each other and to cope with the bulk cassette. Moreover, it is an object of the present invention to provide a chip resistor in which fluctuations in resistance value are suppressed and terminal electrode strength is improved.
【0016】[0016]
【課題を解決するための手段】本発明は、概略四角形状
のセラミック基板の対向しあう端部の表面、端面及び裏
面に一対の端子電極を被着させるとともに、セラミック
基板表面に前記一対の端子電極と接続する抵抗体膜と、
該抵抗体膜を保護する保護ガラス膜を順次被着させて成
るチップ抵抗器において、前記一対の端子電極のうちセ
ラミック基板の表面に被着されている領域の厚みは、前
記基板表面から保護ガラス膜表面までの厚みと実質的に
同一であり、且つ前記抵抗体膜が接続される該領域の内
側の辺に厚み方向の段差を有しているチップ抵抗器であ
る。SUMMARY OF THE INVENTION According to the present invention, a pair of terminal electrodes are attached to the surfaces, end surfaces and back surfaces of opposing ends of a substantially rectangular ceramic substrate, and the pair of terminals are provided on the surface of the ceramic substrate. A resistor film connected to the electrode,
In a chip resistor formed by sequentially depositing a protective glass film that protects the resistor film, the thickness of the region of the pair of terminal electrodes that is adhered to the surface of the ceramic substrate is the protective glass from the substrate surface. A chip resistor having substantially the same thickness as the surface of the film and having a step in the thickness direction on the inner side of the region to which the resistor film is connected.
【0017】[0017]
【作用】本発明によれば、一対の端子電極のうちセラミ
ック基板の表面に被着されている領域、即ち、表面電極
部の厚みは、基板表面の抵抗体膜部分(抵抗体膜、保護
ガラス膜の合計)の厚みと実質的に同一であり、さら
に、抵抗体膜と接続する表面電極部の内側の辺に段差が
形成されている。尚、このような構造の表面電極部は、
複数回の重ね印刷によって簡単に形成できる。According to the present invention, the thickness of the region of the pair of terminal electrodes that is adhered to the surface of the ceramic substrate, that is, the surface electrode portion, is determined by the resistor film portion (resistor film, protective glass) on the substrate surface. The total thickness of the film) is substantially the same, and a step is formed on the inner side of the surface electrode portion connected to the resistor film. The surface electrode part having such a structure is
It can be easily formed by multiple times of overprinting.
【0018】これにより、絶縁基板上において、端子電
極部分と抵抗体部分の厚みの変位を実質的に無くすこと
が可能となり、プリント配線基板の実装時に、部品の表
裏の判別をしなくとも、プリント配線基板に安定して配
置することができる。これにより、バルクカセットに対
する適応性が向上する。As a result, it becomes possible to substantially eliminate the displacement of the thickness of the terminal electrode portion and the resistor portion on the insulating substrate, and the printed wiring board can be mounted without discriminating between the front and back sides of the printed wiring board. It can be stably arranged on the wiring board. This improves the adaptability for bulk cassettes.
【0019】また、表面電極部と抵抗体膜の重畳接続
は、厚みの少ない段差部で行うことができるため、抵抗
体膜の重畳接続による段切れを抑えることができ、安定
した抵抗特性を導出することができる。Further, since the superposed connection between the surface electrode portion and the resistor film can be performed at the step portion having a small thickness, disconnection due to the superposed connection of the resistor film can be suppressed, and stable resistance characteristics can be derived. can do.
【0020】さらに、表面電極部の形成においては典型
的なチップ状抵抗器のように1回の焼成で達成されるこ
とになり、抵抗値を調整した抵抗体膜への熱処理回数を
最小数となり、抵抗値調整した抵抗体膜の特性変動を有
効に抑えることができる。Further, the formation of the surface electrode portion can be achieved by one-time firing like a typical chip resistor, and the number of heat treatments to the resistance film whose resistance value is adjusted becomes the minimum number. Therefore, it is possible to effectively suppress the characteristic variation of the resistor film whose resistance value is adjusted.
【0021】さらに1次オーバーガラス膜や2次オーバ
ーガラス膜の印刷時に、この多層構造の端子電極が、ガ
ラスペーストのダレを防止する障壁として作用するた
め、表面電極部の表面に、導電性部材を広く露出させる
ことができるため、メッキ被覆面積が増大し、プリント
配線基板上への半田接合がより安定することになる。Further, when printing the primary overglass film or the secondary overglass film, the terminal electrode of this multi-layer structure acts as a barrier for preventing sagging of the glass paste, so that the surface of the surface electrode portion is provided with a conductive member. Since it is possible to expose a wide area, the plating coating area is increased, and the solder bonding on the printed wiring board becomes more stable.
【0022】さらに、表面電極部の形成の一工程で形成
しているのに対して、従来のチップ状抵抗器では、表面
電極部上に、別の工程で補助電極を形成していた。従っ
て、工程が複雑になることがなく、また、従来のよう
に、表面電極部と補助電極との間にガラス膜が介在され
ることがないため、強固な端子電極が形成できる。Further, while the surface electrode portion is formed in one step, in the conventional chip-shaped resistor, the auxiliary electrode is formed on the surface electrode portion in another step. Therefore, the process does not become complicated, and since a glass film is not interposed between the surface electrode portion and the auxiliary electrode as in the conventional case, a strong terminal electrode can be formed.
【0023】[0023]
【実施例】以下、本発明のチップ抵抗器を図面に基づい
て説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS A chip resistor according to the present invention will be described below with reference to the drawings.
【0024】図1は、本発明のチップ抵抗器の1部破断
した状態の平面図であり、図2は、図1中のA−A線断
面の構造図である。尚、図ではセラミック基板に1つの
抵抗体膜を有するチップ抵抗器10を例に説明する。FIG. 1 is a plan view of the chip resistor of the present invention in a partially broken state, and FIG. 2 is a structural view taken along the line AA in FIG. In the figure, the chip resistor 10 having one resistor film on the ceramic substrate will be described as an example.
【0025】チップ抵抗器10は、矩形状のセラミック
基板1、端子電極2、3、抵抗体膜4、1次オーバーガ
ラス膜5、2次オーバーガラス膜6とから構成されてい
る。The chip resistor 10 comprises a rectangular ceramic substrate 1, terminal electrodes 2, 3, a resistor film 4, a primary overglass film 5, and a secondary overglass film 6.
【0026】セラミック基板1は、例えばアルミナセラ
ミックなどからなり、その形状は例えば1.6mm×
3.2mm、0.5×1.0mmなどの四角形状となっ
ている。The ceramic substrate 1 is made of, for example, alumina ceramic and has a shape of, for example, 1.6 mm ×
It has a quadrangular shape such as 3.2 mm or 0.5 × 1.0 mm.
【0027】このセラミック基板1の対向しあう一方対
の端部、例えばセラミック基板1の長手方向の両端部に
は端子電極2、3が形成されている。Terminal electrodes 2 and 3 are formed at one end of the pair of ceramic substrates 1 facing each other, for example, at both ends in the longitudinal direction of the ceramic substrate 1.
【0028】端子電極2、3は、セラミック基板1の端
部表面、端面、裏面の3つの面に導体膜によって構成さ
れている。例えばAgを主成分とする導体ペーストを印
刷・焼きつけによって形成されてた下地導体膜2x、3
xと、2次オーバーガラス膜6から露出した部分に、N
iメッキや半田メッキなどが施されたメッキ層2y、3
yとを有し、抵抗体膜4と接続する辺には、その厚み方
向に段差部21a、31aが形成されている。ここで、
特に、端子電極2、3の端部表面に形成された導体膜部
分を表面電極部2a、3aという。The terminal electrodes 2 and 3 are composed of conductor films on the three surfaces of the ceramic substrate 1, that is, the end surface, the end surface, and the back surface. For example, the underlying conductor films 2x and 3 formed by printing and baking a conductor paste containing Ag as a main component.
x and N in the portion exposed from the secondary overglass film 6
Plated layers 2y, 3 that have been plated with i-plating or solder
Steps 21a and 31a are formed in the thickness direction on the side having y and connecting to the resistor film 4. here,
In particular, the conductor film portions formed on the end surface of the terminal electrodes 2 and 3 are referred to as surface electrode portions 2a and 3a.
【0029】表面電極部2a、3aの下地導体膜2x、
3xは、多層構造となっており、絶縁基板1から上部に
かけて、その形状が徐々に小さくなるに、導電性ペース
トの複数回印刷によって形成する。これにより、表面電
極部2a、3aのセラミック基板1の中央寄り、即ち、
抵抗体膜4の端部と接続する側の辺に段差部21a、3
1aが形成される。尚、下地導体膜2x、3xを形成す
るための導電性ペーストの印刷回数は、抵抗体膜部分
(抵抗体膜、保護ガラス膜)の厚みからメッキ層2y、
3yの厚みを除算して、この値になるように回数が設定
される。The base conductor film 2x of the surface electrode portions 2a, 3a,
3x has a multi-layer structure, and is formed by printing the conductive paste a plurality of times so that the shape of the 3x gradually decreases from the insulating substrate 1 to the upper portion. As a result, near the center of the ceramic substrate 1 of the surface electrode portions 2a, 3a, that is,
The step portions 21a, 3 are provided on the side of the resistor film 4 on the side connected to the end portion.
1a is formed. The number of times the conductive paste is printed to form the base conductor films 2x and 3x depends on the thickness of the resistor film portion (resistor film, protective glass film), plating layer 2y,
The number of times is set so that this value is obtained by dividing the thickness of 3y.
【0030】例えば、抵抗体膜部分の厚みが、約50μ
m(抵抗体膜4の厚み10μm、1次オーバーガラス膜
5の厚み10μm、2次オーバーガラス膜6の厚み30
μm)であり、端子電極2、3の表面メッキ層の厚み1
0μm(例えばNiメッキ層5μm、半田メッキ5μ
m)であるとすると、その差は40μmとなる。また、
端子電極2、3の下地導体膜2x、3xを形成すするた
めの1回の導電性ペーストの印刷で厚みで10μm程度
が得られるため、結果として、4回程度の印刷が必要と
なる。尚、上述の段差部21a、31aにおいて、導電
性ペーストの粘度などによって、その稜線部分が丸みが
ついたり、複数の段差がつながり下地導体膜2x、3x
の端面が傾斜したりするが、このような場合であてっも
構わない。For example, the thickness of the resistor film portion is about 50 μm.
m (thickness of resistor film 4 is 10 μm, thickness of primary overglass film 5 is 10 μm, thickness of secondary overglass film 6 is 30 μm)
μm) and the thickness of the surface plating layer of the terminal electrodes 2 and 1 is 1
0 μm (eg Ni plating layer 5 μm, solder plating 5 μm
m), the difference is 40 μm. Also,
Since the thickness of about 10 μm can be obtained by printing the conductive paste once to form the base conductor films 2x and 3x of the terminal electrodes 2 and 3, as a result, about four times of printing is required. In the step portions 21a and 31a described above, the ridge line portion is rounded or a plurality of steps are connected due to the viscosity of the conductive paste or the like, and the underlying conductor films 2x and 3x are connected.
Although the end surface of the sloping surface may be inclined, this case is acceptable.
【0031】セラミック基板1の端子電極2、3の表面
電極部2a、3aの段差部21a、31aに重畳するよ
うに抵抗体膜4が形成されている。The resistor film 4 is formed so as to overlap the stepped portions 21a and 31a of the surface electrode portions 2a and 3a of the terminal electrodes 2 and 3 of the ceramic substrate 1.
【0032】抵抗体膜4は、金属酸化物、例えば酸化ル
テニウムを主成分とする抵抗体材料によって形成され
る。尚、抵抗体膜4は、表面電極部2a、3aの下地導
体膜2x、3xが形成する段差部21a、31aに、例
えば0.05〜0.2mm程度の長さで重畳接続してい
る。The resistor film 4 is formed of a resistor material containing a metal oxide such as ruthenium oxide as a main component. The resistor film 4 is superposed and connected to the step portions 21a and 31a formed by the base conductor films 2x and 3x of the surface electrode portions 2a and 3a, for example, with a length of about 0.05 to 0.2 mm.
【0033】また、抵抗体膜4の表面には、ガラス保護
膜である1次オーバーガラス膜5及び2次オーバーガラ
ス膜6が形成されている。A primary overglass film 5 and a secondary overglass film 6 which are glass protective films are formed on the surface of the resistor film 4.
【0034】1次オーバーガラス膜5は、SiO2 など
を含む低融点ガラスからなり、上述したように抵抗体膜
4へのレーザー照射による衝撃を緩和するために設けら
れ、その膜厚は〜10μm程度である。The primary overglass film 5 is made of a low-melting glass containing SiO 2 and the like, and is provided to alleviate the impact of the laser irradiation on the resistor film 4 as described above, and its film thickness is about 10 μm. It is a degree.
【0035】2次オーバーガラス膜6は、SiO2 など
を含む低融点ガラスからなり、接続重畳部分の抵抗体膜
4、1次オーバーガラス膜5、レーザー照射によるトリ
ミング溝4aを完全に覆うように形成され、その膜厚
は、例えば、30〜60μmである。The secondary overglass film 6 is made of a low-melting glass containing SiO 2 or the like, and is configured to completely cover the resistor film 4, the primary overglass film 5, and the trimming groove 4a formed by laser irradiation in the overlapping connection portion. It is formed, and its film thickness is, for example, 30 to 60 μm.
【0036】次に、上述のチップ抵抗器の製造方法の概
略を説明する。Next, an outline of a method of manufacturing the above chip resistor will be described.
【0037】まず、セラミック基板1が複数抽出するこ
とができる大型セラミック基板を形成する。大型セラミ
ック基板には、1つのチップ抵抗器が抽出できるように
縦横に分割溝が形成されている。即ち、分割溝によって
1素子領域が区画されている。First, a large ceramic substrate from which a plurality of ceramic substrates 1 can be extracted is formed. In the large-sized ceramic substrate, dividing grooves are formed vertically and horizontally so that one chip resistor can be extracted. That is, one element region is divided by the dividing groove.
【0038】次に大型セラミック基板の各素子領域の裏
面に、端子電極2、3の裏面側電極部2b、3bの下地
導体膜を形成する。具体的には、Agなどを主成分とす
る導電性ペーストを用いて所定形状にスクリーン印刷を
行い、乾燥後、約850℃で焼きつけ処理を行う。Next, a base conductor film for the back surface side electrode portions 2b, 3b of the terminal electrodes 2, 3 is formed on the back surface of each element region of the large-sized ceramic substrate. Specifically, a conductive paste containing Ag or the like as a main component is screen-printed in a predetermined shape, dried, and then baked at about 850 ° C.
【0039】また、大型セラミック基板の各素子領域の
表面に、端子電極2、3の表面電極部2a、3aの下地
導体膜2x、3xを形成する。具体的には、Agなどを
主成分とする導電性ペーストを用いて所定形状にスクリ
ーン印刷を複数、例えば4回行い、乾燥後、約850℃
で焼きつけ処理を行う。この状態を図3に示す。Further, the base conductor films 2x, 3x of the surface electrode portions 2a, 3a of the terminal electrodes 2, 3 are formed on the surface of each element region of the large-sized ceramic substrate. Specifically, a plurality of, for example, four times, screen printing is performed in a predetermined shape using a conductive paste containing Ag as a main component, and after drying, about 850 ° C.
The baking process is performed. This state is shown in FIG.
【0040】尚、図3では、1素子分のみを示すもので
あり、端子電極2、3の表面電極部2a、3aは、その
中央寄りの端面に段差部21a、31aが形成されるよ
うに重ね印刷の印刷形状を、重ね印刷毎に印刷領域を徐
々に小さくすることによって簡単に形成することができ
る。Note that FIG. 3 shows only one element, and the surface electrode portions 2a and 3a of the terminal electrodes 2 and 3 have stepped portions 21a and 31a formed on the end faces near the center thereof. The print shape of the overprint can be easily formed by gradually reducing the print area for each overprint.
【0041】尚、上述の表面電極部2a、3a、裏面電
極部2b、3bの各下地導体膜2x、3xの形成におい
て、導電性ペーストの印刷及び乾燥処理までは夫々別個
を行い、焼成工程を共通化しても構わない。In the formation of the base conductor films 2x, 3x of the front surface electrode portions 2a, 3a and the back surface electrode portions 2b, 3b described above, printing and drying of the conductive paste are separately performed, and the firing process is performed. You may make it common.
【0042】次に、大型セラミック基板の各素子領域の
表面において、端子電極2、3の表面電極部2a、3a
の段差部21a、31aの一部に重畳するように抵抗体
膜4を形成する。具体的には、例えば酸化ルテニウムな
どを主成分とする抵抗体ペーストを用いて所定形状にス
クリーン印刷を施して、乾燥後、約850℃で焼きつけ
処理を行う。この状態を図4に示す。Next, on the surface of each element region of the large-sized ceramic substrate, the surface electrode portions 2a, 3a of the terminal electrodes 2, 3 are formed.
The resistor film 4 is formed so as to partially overlap the stepped portions 21a and 31a. Specifically, for example, a resistor paste containing ruthenium oxide as a main component is screen-printed in a predetermined shape, dried, and then baked at about 850 ° C. This state is shown in FIG.
【0043】次に、大型セラミック基板の各素子領域の
表面において、少なくとも抵抗体膜4上に1次オーバー
ガラス膜5を形成する。具体的には、例えばSiO2 な
どを含む低融点ガラスペーストを用いて所定形状にスク
リーン印刷を施して、乾燥後、約600℃で焼きつけ処
理を行う。この状態を図5に示す。Next, the primary overglass film 5 is formed on at least the resistor film 4 on the surface of each element region of the large-sized ceramic substrate. Specifically, for example, a low melting point glass paste containing SiO 2 or the like is used for screen printing in a predetermined shape, followed by drying and baking at about 600 ° C. This state is shown in FIG.
【0044】次に、端子電極2、3の表面電極部2a、
3aの下地導体膜2x、3xに抵抗値測定用装置の端子
(プローブ)を接続して、抵抗体膜4の抵抗値を測定し
ながら、1次オーバーガラス膜5を介して抵抗体膜4に
レーザー照射を行い、抵抗体膜4の一部にトリミング溝
4aを形成する。このレーザー光線が照射された1次オ
ーバーガラス膜5及び抵抗体膜4の一部は焼失、除去し
て、トリミング溝4aが形成されることになる。このト
リミング溝4aの長さによって、抵抗体膜4の実質的な
電気的な幅が減少して、抵抗値を所定値にすることがで
きる。尚、抵抗体膜4は1次オーバーガラス膜5を介し
て、レーザーが照射されるため、照射による衝撃が緩和
されて、抵抗体膜4に不要なクラックなどが発生するた
ことがなく、調整後においても安定した特性を導出する
ことができる。Next, the surface electrode portions 2a of the terminal electrodes 2 and 3,
While connecting the terminals (probes) of the resistance value measuring device to the underlying conductor films 2x and 3x of 3a, and measuring the resistance value of the resistance film 4, the resistance film 4 is connected to the resistance film 4 through the primary overglass film 5. Laser irradiation is performed to form a trimming groove 4a in a part of the resistor film 4. A part of the primary overglass film 5 and the resistor film 4 irradiated with this laser beam is burned off and removed to form the trimming groove 4a. Due to the length of the trimming groove 4a, the substantial electrical width of the resistor film 4 is reduced, and the resistance value can be set to a predetermined value. Since the resistor film 4 is irradiated with the laser through the primary overglass film 5, the impact due to the irradiation is mitigated, and unnecessary cracks and the like are not generated in the resistor film 4. It is possible to derive stable characteristics even afterward.
【0045】次に、大型セラミック基板の各素子領域の
表面において、2次オーバーガラス膜6を形成する。具
体的には、例えばSiO2 などを含む低融点ガラスペー
ストを用いて所定形状にスクリーン印刷を施して、乾燥
後、約600℃で焼きつけ処理を行う。この状態を図6
に示す。特に、2次オーバーガラス膜6の厚みは、1次
オーバーガラス膜5に比較して非常に厚いため、この2
次オーバーガラス膜6の形成のために、ガラスペースト
を印刷した場合、ガラスのダレによる端子電極2、3の
表面への過剰付着が懸念されるが、本工程においては、
表面電極部2a、3aの下地導体膜2x、3x自身が、
このダレを防止する障壁として作用することになるた
め、下地導体膜2x、3xの表面に過剰のガラスペース
トの付着が有効に防止できる。Next, the secondary overglass film 6 is formed on the surface of each element region of the large-sized ceramic substrate. Specifically, for example, a low melting point glass paste containing SiO 2 or the like is used for screen printing in a predetermined shape, followed by drying and baking at about 600 ° C. This state is shown in Figure 6.
Shown in Particularly, since the thickness of the secondary overglass film 6 is much thicker than that of the primary overglass film 5,
When a glass paste is printed to form the next overglass film 6, it is feared that the glass paste may cause excessive adhesion to the surfaces of the terminal electrodes 2 and 3. However, in this step,
The underlying conductor films 2x and 3x of the surface electrode portions 2a and 3a are
Since it acts as a barrier for preventing this sagging, it is possible to effectively prevent the excess glass paste from adhering to the surfaces of the underlying conductor films 2x and 3x.
【0046】次に、大型セラミック基板の各素子領域に
区画した一方方向の分割溝に沿って分割処理を行い、短
冊状基板とする。ここで、一方方向の分割溝とは、分割
された端面に端子電極2、3となる面が露出する側の分
割溝である。Next, a dividing process is performed along the dividing grooves in one direction, which are divided into each element region of the large-sized ceramic substrate, to obtain a strip substrate. Here, the dividing groove in one direction is a dividing groove on the side where the surfaces to be the terminal electrodes 2 and 3 are exposed at the divided end surfaces.
【0047】次に、短冊状基板の分割端面を整列させ
て、各素子領域の分割端面に、端子電極2、3となる端
面電極部を形成する。具体的には、Agなどを主成分と
する導電性ペーストを用いて所定形状にスクリーン印刷
を施して、乾燥後、約600℃で焼きつけ処理を行う。Next, the divided end faces of the strip-shaped substrate are aligned, and end face electrode portions to be the terminal electrodes 2 and 3 are formed on the divided end faces of each element region. Specifically, a conductive paste containing Ag as a main component is screen-printed in a predetermined shape, dried, and then baked at about 600 ° C.
【0048】次に、大型セラミック基板の各素子領域に
区画した他方方向の分割溝に沿って分割処理を行い、個
々の素子とする。Next, a dividing process is performed along the dividing grooves in the other direction, which are divided into the respective element regions of the large-sized ceramic substrate, to obtain individual elements.
【0049】その後、端子電極2、3が露出している表
面電極部2a、3a、端面電極部、裏面電極部2b、3
bの表面に、Niや半田などのメッキ層2y、3yを被
着形成する。After that, the front surface electrode portions 2a, 3a where the terminal electrodes 2, 3 are exposed, the end surface electrode portion, the back surface electrode portion 2b, 3
On the surface of b, plated layers 2y, 3y of Ni, solder, etc. are deposited.
【0050】上述のチップ抵抗器10においては、セラ
ミック基板1の表面側の端部に位置する端子電極2、3
の表面電極部2a、3aが、内側の辺に厚み方向に段差
部21a、31aが形成され、表面電極部2a、3aの
厚みは、抵抗体部分の厚みを想定して設定されている。
その結果、セラミック基板1上の端子電極部分と抵抗体
膜部分との厚みが実質的に同一、好ましくは若干端子電
極部分の厚みが厚くなるように形成されている。In the chip resistor 10 described above, the terminal electrodes 2 and 3 located at the end portion on the front surface side of the ceramic substrate 1.
The surface electrode portions 2a and 3a are formed with step portions 21a and 31a in the thickness direction on the inner side thereof, and the thickness of the surface electrode portions 2a and 3a is set in consideration of the thickness of the resistor portion.
As a result, the terminal electrode portion and the resistor film portion on the ceramic substrate 1 are formed to have substantially the same thickness, and preferably the terminal electrode portion is slightly thicker.
【0051】このため、図7に示すように、プリント配
線基板70の所定配線導体71、72に、チップ状抵抗
器10の表面がプリント配線基板70側に対向するよう
に配置されても、抵抗体部分のオーバーガラス膜5、6
が表面電極部2a、3aよりも大きく突出することを抑
えることができるため、安定してプリント配線基板上に
実装することができる。Therefore, as shown in FIG. 7, even if the surface of the chip resistor 10 is arranged on the predetermined wiring conductors 71 and 72 of the printed wiring board 70 so as to face the printed wiring board 70 side, Over-glass film 5, 6 of body part
Since it can be suppressed that it projects more than the surface electrode portions 2a, 3a, it can be stably mounted on the printed wiring board.
【0052】従って、チップ状抵抗器10の表裏の判別
が不要となるため、カセット内にランダムにチップ状抵
抗器を収納するバルクカセットを用いて、搬送及びプリ
ント基板への実装が効率的に行うことができる。Therefore, since it is not necessary to distinguish between the front and back of the chip resistor 10, the bulk cassette in which the chip resistors are randomly stored in the cassette is used to efficiently carry and mount the chip resistor on the printed circuit board. be able to.
【0053】また、表面電極部2a、3aと抵抗体膜4
との重畳接続が、実際の厚みよりも充分に小さい段差部
21a、31aで行われるため、その厚みによる段切れ
が一切なく、安定した抵抗特性を導出することができ
る。Further, the surface electrode portions 2a, 3a and the resistor film 4
Since the overlapping connection with and is performed at the step portions 21a and 31a that are sufficiently smaller than the actual thickness, there is no step breakage due to the thickness, and stable resistance characteristics can be derived.
【0054】さらに、抵抗値を調整した抵抗体膜への熱
処理回数は、典型的なチップ状抵抗器と何等変わること
がないため、抵抗値調整した抵抗体膜の特性を安定に維
持できる。Further, since the number of times of heat treatment of the resistance film whose resistance value is adjusted is not different from that of a typical chip resistor, the characteristics of the resistance film whose resistance value is adjusted can be stably maintained.
【0055】また、一次オーバーガラス膜5及び二次オ
ーバーガラス膜6を一対の端子電極2、3の表面電極部
2a、3a間に充填するように印刷形成されることにな
るため、ガラスペーストのダレを有効に防止でき、メッ
キ層2y、3yが形成されるの表面電極部2a、3aの
被覆面積を広くなる。その結果、プリント配線基板70
上の半田接合がより安定することになる。Further, since the primary overglass film 5 and the secondary overglass film 6 are formed by printing so as to be filled between the surface electrode portions 2a, 3a of the pair of terminal electrodes 2, 3, the glass paste of The sagging can be effectively prevented, and the coating area of the surface electrode portions 2a, 3a on which the plated layers 2y, 3y are formed can be increased. As a result, the printed wiring board 70
The upper solder joint will be more stable.
【0056】さらに、多層構造の一対の端子電極2、3
の表面電極部2a、3aを一連の工程で形成できるた
め、従来のチップ状抵抗器に比較して工程が複雑になる
ことがなく、また、従来のように、端子電極2、3にガ
ラス成分などの異物が介在してしまうことがないため、
強固な端子電極2、3が形成できる。Furthermore, a pair of terminal electrodes 2, 3 having a multilayer structure
Since the front surface electrode portions 2a, 3a can be formed by a series of steps, the steps are not complicated as compared with the conventional chip-shaped resistor, and the glass components are not formed on the terminal electrodes 2, 3 as in the conventional case. Since foreign matter such as
Strong terminal electrodes 2 and 3 can be formed.
【0057】特に、チップ抵抗器は、近年、セラミック
基板1の形状が非常に小さくなっており、このような小
型されたチップ抵抗器においては、上述の作用が一層顕
著に現れることになる。In particular, in the chip resistor, the shape of the ceramic substrate 1 has become extremely small in recent years, and in such a miniaturized chip resistor, the above-mentioned action becomes more remarkable.
【0058】尚、上述の実施例では、単一の抵抗体膜が
形成されたチップ状抵抗器を例にして説明したが、抵抗
体膜が複数形成され、且つその複数対の端子電極を有す
る多連抵抗器などにも適用できるものである。In the above embodiments, the chip-shaped resistor having a single resistor film formed thereon has been described as an example, but a plurality of resistor films are formed and a plurality of pairs of terminal electrodes are provided. It can also be applied to multiple resistors.
【0059】[0059]
【発明の効果】以上のように、本発明によれば、表面電
極部には、抵抗体膜と接続する内側の辺に厚み方向に段
差が形成されて、その厚みが、抵抗体膜部分の厚みと実
質的に同一となっている。従って、チップ抵抗器の表面
においては、端子電極部分及び抵抗体膜部分の各厚みを
実質的に同一となるため、バルクカッセットから取り出
してプリント配線基板に実装する際に、表裏の判別作業
が必要なくなり、効率よく実装することができる。しか
も、抵抗体膜と端子電極との間の段切れを防止し、抵抗
値の変動を抑制できるため、所定抵抗値特性を安定して
導出することができる。また、プリント配線基板へき接
合強度、端子電極自身の強度を向上させることができ
る。As described above, according to the present invention, in the surface electrode portion, a step is formed in the thickness direction on the inner side connected to the resistor film, and the thickness is equal to that of the resistor film portion. It is substantially the same as the thickness. Therefore, on the surface of the chip resistor, the thicknesses of the terminal electrode portion and the resistor film portion are substantially the same.Therefore, when taking out from the bulk cassette and mounting it on the printed wiring board, the front and back discrimination work It is not necessary and can be implemented efficiently. Moreover, it is possible to prevent step breakage between the resistor film and the terminal electrode and suppress variations in the resistance value, so that it is possible to stably derive the predetermined resistance value characteristic. In addition, the strength of bonding to the printed wiring board and the strength of the terminal electrode itself can be improved.
【図1】本発明のチップ抵抗器の一例であるチップ状抵
抗器の一部を破断した状態の平面図である。FIG. 1 is a plan view of a chip resistor, which is an example of the chip resistor of the present invention, with a part thereof broken away.
【図2】図1中のA−A線断面の構造図である。FIG. 2 is a structural diagram of a cross section taken along the line AA in FIG.
【図3】本発明に係るチップ状抵抗器の主要工程におけ
る部分断面図である。FIG. 3 is a partial cross-sectional view in a main process of the chip resistor according to the present invention.
【図4】本発明に係るチップ状抵抗器の主要工程におけ
る部分断面図である。FIG. 4 is a partial cross-sectional view in the main process of the chip resistor according to the present invention.
【図5】本発明に係るチップ状抵抗器の主要工程におけ
る部分断面図である。FIG. 5 is a partial cross-sectional view in the main process of the chip resistor according to the present invention.
【図6】本発明に係るチップ状抵抗器の主要工程におけ
る部分断面図である。FIG. 6 is a partial cross-sectional view in the main process of the chip resistor according to the present invention.
【図7】本発明に係るチップ状抵抗器をプリント配線基
板に実装した状態の概略図である。FIG. 7 is a schematic view showing a state where the chip resistor according to the present invention is mounted on a printed wiring board.
【図8】典型的なチップ抵抗器の構造図である。FIG. 8 is a structural diagram of a typical chip resistor.
【符号の説明】 10・・・・・チップ状抵抗器 1・・・・・・セラミック基板 2、3・・・・端子電極 2x、3x・・下地導体膜 2y、3y・・メッキ層 2a、3a・・・表面電極部 21a、31a・・・段差部 4・・・・・・抵抗体膜 5・・・1次オーバーガラス膜 6・・・2次オーバーガラス膜[Explanation of Codes] 10-chip resistor 1-ceramic substrate 2, 3 --- terminal electrode 2x, 3x --- underlying conductor film 2y, 3y --- plating layer 2a, 3a ... Surface electrode portion 21a, 31a ... Step portion 4 ... Resistor film 5 ... Primary overglass film 6 ... Secondary overglass film
Claims (1)
あう端部の表面、端面及び裏面に一対の端子電極を被着
させるとともに、セラミック基板表面に前記一対の端子
電極と接続する抵抗体膜と、該抵抗体膜を保護する保護
ガラス膜を順次被着させて成るチップ抵抗器において、 前記一対の端子電極のうちセラミック基板表面に被着さ
れている領域の厚みは、前記セラミック基板表面から保
護ガラス膜表面までの厚みと実質的に同一であり、且つ
前記抵抗体膜が接続される該領域の内側の辺に厚み方向
の段差を有していることを特徴とするチップ抵抗器。1. A resistor film for depositing a pair of terminal electrodes on the surfaces, end surfaces and back surfaces of opposing ends of a substantially rectangular ceramic substrate, and for connecting the pair of terminal electrodes to the ceramic substrate surface. A chip resistor formed by sequentially depositing a protective glass film for protecting the resistor film, wherein a thickness of a region of the pair of terminal electrodes attached to the ceramic substrate surface is protected from the ceramic substrate surface. A chip resistor having substantially the same thickness as the surface of the glass film and having a step in the thickness direction on the inner side of the region to which the resistor film is connected.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7131716A JPH08330102A (en) | 1995-05-30 | 1995-05-30 | Ship resistor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7131716A JPH08330102A (en) | 1995-05-30 | 1995-05-30 | Ship resistor |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH08330102A true JPH08330102A (en) | 1996-12-13 |
Family
ID=15064536
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7131716A Pending JPH08330102A (en) | 1995-05-30 | 1995-05-30 | Ship resistor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH08330102A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003068503A (en) * | 2001-08-30 | 2003-03-07 | Koa Corp | Chip resistor |
JP2010161135A (en) * | 2009-01-07 | 2010-07-22 | Rohm Co Ltd | Chip resistor, and method of making the same |
JPWO2015162858A1 (en) * | 2014-04-24 | 2017-04-13 | パナソニックIpマネジメント株式会社 | Chip resistor and manufacturing method thereof |
-
1995
- 1995-05-30 JP JP7131716A patent/JPH08330102A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003068503A (en) * | 2001-08-30 | 2003-03-07 | Koa Corp | Chip resistor |
JP4707895B2 (en) * | 2001-08-30 | 2011-06-22 | コーア株式会社 | Chip resistor |
JP2010161135A (en) * | 2009-01-07 | 2010-07-22 | Rohm Co Ltd | Chip resistor, and method of making the same |
JPWO2015162858A1 (en) * | 2014-04-24 | 2017-04-13 | パナソニックIpマネジメント株式会社 | Chip resistor and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6153256A (en) | Chip resistor and method of making the same | |
TWI223283B (en) | Method for manufacturing multi-chip resistor | |
US5274352A (en) | Thick film resistive element, thick film printed circuit board and thick film hybrid integrated circuit device and their production methods | |
JP2000306711A (en) | Multiple chip resistor and production thereof | |
JPH08330102A (en) | Ship resistor | |
JP2003249403A (en) | Chip resistor | |
JP3370685B2 (en) | Manufacturing method of square chip resistor | |
JPS63141388A (en) | Manufacture of thick film circuit board | |
JP3121325B2 (en) | Structure of chip type resistor | |
JPH0963805A (en) | Square chip resistor | |
JP2000348914A (en) | Network electronic component | |
JPH0677001A (en) | Chip-like electronic component and manufacture thereof | |
JPH0864403A (en) | Square chip resistor with circuit inspection terminal | |
JPH0945830A (en) | Chip electronic component | |
JPH10321404A (en) | Resistor and manufacture thereof | |
JP2963420B2 (en) | Square chip electronic components | |
JPH11111513A (en) | Manufacture of chip resistor | |
JPH10163011A (en) | Multiple resistor component | |
JP2000299213A (en) | Multiple chip resistor and manufacture thereof | |
JPH05226108A (en) | Rectangular chip resistor and its manufacture | |
JP3036214B2 (en) | Manufacturing method of square chip resistor | |
JP2000306701A (en) | Multiple-chip resistor and manufacture thereof | |
JPH09330802A (en) | Resistor and its manufacture | |
JPH10321403A (en) | Manufacture of resistor | |
JP2000306712A (en) | Multiple chip resistor and manufacture thereof |