JP3608569B2 - Resistor manufacturing method - Google Patents

Resistor manufacturing method Download PDF

Info

Publication number
JP3608569B2
JP3608569B2 JP2004044286A JP2004044286A JP3608569B2 JP 3608569 B2 JP3608569 B2 JP 3608569B2 JP 2004044286 A JP2004044286 A JP 2004044286A JP 2004044286 A JP2004044286 A JP 2004044286A JP 3608569 B2 JP3608569 B2 JP 3608569B2
Authority
JP
Japan
Prior art keywords
insulating substrate
sheet
forming
layers
shaped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004044286A
Other languages
Japanese (ja)
Other versions
JP2004179678A (en
Inventor
正人 橋本
嘉郎 森本
章夫 福岡
裕祥 皆藤
博之 斉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004044286A priority Critical patent/JP3608569B2/en
Publication of JP2004179678A publication Critical patent/JP2004179678A/en
Application granted granted Critical
Publication of JP3608569B2 publication Critical patent/JP3608569B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Description

本発明は抵抗器の製造方法に関するものであり、特に微細な抵抗器の製造方法に関するものである。   The present invention relates to a method for manufacturing a resistor, and particularly to a method for manufacturing a fine resistor.

以下、従来の抵抗器およびその製造方法について、図面を参照しながら説明する。   Hereinafter, a conventional resistor and a manufacturing method thereof will be described with reference to the drawings.

図12は従来の抵抗器の断面図である。   FIG. 12 is a sectional view of a conventional resistor.

図12において、1はアルミナ等の磁器からなる絶縁性を有する個片状基板である。2は前記個片状基板1の上面の左右両端部に設けられた一対の第1の上面電極層である。3は一対の第1の上面電極層2に一部が重なるように前記個片状基板1の上面に設けられた抵抗層である。4は抵抗層3の全体のみを覆うように設けられた第1の保護層である。5は抵抗値を修正するために抵抗層3および第1の保護層4に設けられたトリミング溝である。6は第1の保護層4の上面のみに設けられた第2の保護層である。7は一対の第1の上面電極層2の上面に位置して前記個片状基板1の幅一杯まで延びるように設けられた一対の第2の上面電極層である。8は前記個片状基板1の両側面に設けられた一対の側面電極層である。9,10は一対の第2の上面電極層7および一対の側面電極層8の表面に設けられた一対のニッケルめっき層および一対のはんだめっき層である。この場合、はんだめっき層10は第2の保護層6よりも低く設けられているものである。   In FIG. 12, reference numeral 1 denotes an insulating piece-shaped substrate made of a ceramic such as alumina. Reference numeral 2 denotes a pair of first upper surface electrode layers provided at both left and right end portions of the upper surface of the individual substrate 1. Reference numeral 3 denotes a resistance layer provided on the upper surface of the individual substrate 1 so as to partially overlap the pair of first upper electrode layers 2. Reference numeral 4 denotes a first protective layer provided so as to cover only the entire resistance layer 3. Reference numeral 5 denotes a trimming groove provided in the resistance layer 3 and the first protective layer 4 in order to correct the resistance value. Reference numeral 6 denotes a second protective layer provided only on the upper surface of the first protective layer 4. Reference numeral 7 denotes a pair of second upper surface electrode layers provided on the upper surfaces of the pair of first upper surface electrode layers 2 so as to extend to the full width of the individual substrate 1. Reference numeral 8 denotes a pair of side surface electrode layers provided on both side surfaces of the individual substrate 1. Reference numerals 9 and 10 denote a pair of nickel plating layers and a pair of solder plating layers provided on the surfaces of the pair of second upper surface electrode layers 7 and the pair of side surface electrode layers 8, respectively. In this case, the solder plating layer 10 is provided lower than the second protective layer 6.

以上のように構成された従来の抵抗器について、次のその製造方法を図面を参照しながら説明する。   With respect to the conventional resistor configured as described above, the following manufacturing method will be described with reference to the drawings.

図13(a)〜(f)は従来の抵抗器の製造方法を示す工程図である。   13A to 13F are process diagrams showing a conventional method for manufacturing a resistor.

まず、図13(a)に示すように、絶縁性を有する個片状基板1の上面の左右両端部に、一対の第1の上面電極層2を塗着形成する。   First, as shown in FIG. 13A, a pair of first upper surface electrode layers 2 are formed by coating on both left and right end portions of the upper surface of the insulating piece-like substrate 1.

次に、図13(b)に示すように、一対の第1の上面電極層2に一部が重なるように前記個片状基板1の上面に抵抗層3を塗着形成する。   Next, as shown in FIG. 13B, the resistance layer 3 is formed on the upper surface of the individual substrate 1 so as to partially overlap the pair of first upper surface electrode layers 2.

次に、図13(c)に示すように、抵抗層3の全体のみを覆うように第1の保護層4を塗着形成した後、抵抗層3における全抵抗値が所定の抵抗値の範囲内に入るようにレーザ等により抵抗層3および第1の保護層4にトリミング溝5を施す。   Next, as shown in FIG. 13C, after the first protective layer 4 is coated and formed so as to cover only the entire resistance layer 3, the total resistance value in the resistance layer 3 is within a predetermined resistance value range. A trimming groove 5 is formed in the resistance layer 3 and the first protective layer 4 by a laser or the like so as to enter the inside.

次に、図13(d)に示すように、第1の保護層4の上面のみに第2の保護層6を塗着形成する。   Next, as shown in FIG. 13D, the second protective layer 6 is formed by coating only on the upper surface of the first protective layer 4.

次に、図13(e)に示すように、一対の第1の上面電極層2の上面に位置して前記個片状基板1の幅一杯まで延びるように一対の第2の上面電極層7を塗着形成する。   Next, as shown in FIG. 13 (e), the pair of second upper surface electrode layers 7 are positioned on the upper surfaces of the pair of first upper surface electrode layers 2 so as to extend to the full width of the individual substrate 1. Coating and forming.

次に、図13(f)に示すように、一対の第1の上面電極層2および前記個片状基板1の左右両端の側面に一対の第1、第2の上面電極層2,7と電気的に接続されるように一対の側面電極層8を塗着形成する。   Next, as shown in FIG. 13 (f), a pair of first upper surface electrode layers 2, 7 on the left and right side surfaces of the pair of first upper surface electrode layers 2 and the individual substrate 1, and A pair of side electrode layers 8 is formed by coating so as to be electrically connected.

最後に、一対の第2の上面電極層7および一対の側面電極層8の表面にニッケルめっきを施した後、はんだめっきを施すことにより、一対のニッケルめっき層9と、一対のはんだめっき層10を形成して従来の抵抗器を製造していた。   Finally, after nickel plating is applied to the surfaces of the pair of second upper surface electrode layers 7 and the pair of side surface electrode layers 8, a pair of nickel plating layers 9 and a pair of solder plating layers 10 are formed by performing solder plating. To form a conventional resistor.

また、上記した抵抗器も非常に小形化されてきており、近年では長さ0.6mm×幅0.3mm×厚み0.25mmという非常に小形の抵抗器も製造されるようになってきた。   In addition, the above-described resistors have been very miniaturized. In recent years, very small resistors having a length of 0.6 mm, a width of 0.3 mm, and a thickness of 0.25 mm have been manufactured.

なお、この出願の発明に関連する先行技術文献情報としては、例えば、特許文献1が知られている。
特開平4−102302号公報
As prior art document information related to the invention of this application, for example, Patent Document 1 is known.
JP-A-4-102302

上記した従来の構成および製造方法で長さ0.6mm×幅0.3mm×厚み0.25mmという非常に小形の抵抗器を製造しようとした場合の課題について説明する。   A problem when an extremely small resistor having a length of 0.6 mm, a width of 0.3 mm, and a thickness of 0.25 mm is to be manufactured by the above-described conventional configuration and manufacturing method will be described.

従来におけるアルミナ等の磁器からなるシート状の絶縁基板は、基板分割溝をシート状の絶縁基板の焼成前にあらかじめ形成し、そしてこの絶縁基板を焼成することにより製造している。このため、シート状の絶縁基板にあらかじめ形成された基板分割溝は、シート状の絶縁基板の微妙な組成バラツキや、シート状の絶縁基板の焼成時の微妙な温度バラツキにより寸法バラツキが発生するものである(この寸法バラツキは、約100mm×100mmのシート状の絶縁基板では約0.5mm程度にも達する。)。   Conventional sheet-like insulating substrates made of porcelain such as alumina are manufactured by previously forming substrate dividing grooves before firing the sheet-like insulating substrate, and firing the insulating substrate. For this reason, the substrate dividing grooves formed in advance on the sheet-like insulating substrate are subject to dimensional variations due to subtle compositional variations of the sheet-like insulating substrate and subtle temperature variations during firing of the sheet-like insulating substrate. (This variation in dimensions reaches about 0.5 mm for a sheet-like insulating substrate of about 100 mm × 100 mm).

このような寸法バラツキを有するシート状の絶縁基板を用いて、非常に微細な抵抗器を製造する場合には、個片状基板の寸法を縦方向と横方向のそれぞれに非常に細かい寸法ランクに分類し、そしてそれぞれの寸法ランクに相当する上面電極層2、抵抗層3、保護層4等のスクリーン印刷マスクをそろえる必要があるとともに、個片状基板の寸法ランクに応じてマスクを交換する必要があるもので、その結果、非常に工程が煩雑になるという課題を有していた(寸法ランクを0.05mm刻みで分類する場合には縦方向、横方向合わせて、それぞれ25ランクで縦横合計約600ランク以上の寸法分類が必要となる。)。   When manufacturing a very fine resistor using a sheet-like insulating substrate having such dimensional variations, the size of the individual substrate is set to a very fine dimension rank in each of the vertical and horizontal directions. It is necessary to classify the screen print masks such as the top electrode layer 2, the resistance layer 3, and the protective layer 4 corresponding to each dimension rank, and to replace the masks according to the dimension rank of the individual substrate. As a result, there was a problem that the process becomes very complicated (when the dimension rank is classified in increments of 0.05 mm, the vertical and horizontal totals are 25 ranks each in the vertical and horizontal directions. Dimension classification of about 600 ranks or more is required.)

本発明は上記従来の課題を解決するもので、個片状基板の寸法分類が不要となって、従来のような個片状基板の寸法ランクに応じてマスクを交換するという工程をなくすることができるとともに、安価で、かつ微細な抵抗器が容易に得られる抵抗器の製造方法を提供することを目的とするものである。   The present invention solves the above-mentioned conventional problems, and eliminates the need for categorizing the individual substrate and replacing the mask according to the dimension rank of the conventional individual substrate. It is an object of the present invention to provide a method of manufacturing a resistor that can be manufactured at low cost and that can easily obtain a fine resistor.

上記目的を達成するために、本発明は以下の構成を有するものである。   In order to achieve the above object, the present invention has the following configuration.

本発明の請求項1に記載の発明は、シート状の絶縁基板の上面に複数対の上面電極層と複数の抵抗層を両者が電気的に接続されるように形成する工程と、前記複数の抵抗層における前記複数対の上面電極層間の抵抗値を調整するためにトリミングを行う工程と、少なくとも前記複数の抵抗層を覆うように保護層を形成する工程と、前記シート状の絶縁基板に、前記複数対の上面電極層を分離して複数の短冊状基板に分割するためのスリット状の第1の分割部を複数形成する工程と、前記スリット状の第1の分割部が複数形成された状態のシート状の絶縁基板の裏面にマグネットの磁力によりマスクを設置する工程と、前記マスクを設置した状態で前記絶縁基板の裏面および複数のスリット状の第1の分割部の内面にスパッタ工法により複数対の側面電極層を形成する工程と、前記側面電極層を形成した後、前記マスクを前記シート状の絶縁基板から取り外す工程と、前記シート状の絶縁基板における複数の短冊状基板に、前記複数の抵抗層が個々に分離されて個片状基板に分割されるように前記スリット状の第1の分割部と直交する方向に複数の第2の分割部を形成する工程とを備えたもので、この製造方法によれば、スリット状の第1の分割部が複数形成された状態のシート状の絶縁基板の裏面にマグネットの磁力によりマスクを設置し、このマスクを設置した状態で前記絶縁基板の裏面および複数のスリット状の第1の分割部の内面にスパッタ工法により複数対の側面電極層を形成するようにしているため、この側面電極層は従来のように複数の短冊状基板毎に形成することなく、シート状の絶縁基板の状態で一括して形成することができるという作用効果を有するものである。 According to a first aspect of the present invention, a plurality of pairs of upper surface electrode layers and a plurality of resistance layers are formed on an upper surface of a sheet-like insulating substrate so as to be electrically connected to each other; Trimming to adjust the resistance value between the plurality of pairs of upper electrode layers in the resistance layer, forming a protective layer so as to cover at least the plurality of resistance layers, and the sheet-like insulating substrate, Forming a plurality of slit-shaped first divided portions for separating the plurality of pairs of upper surface electrode layers and dividing them into a plurality of strip-shaped substrates; and a plurality of the slit-shaped first divided portions formed. A step of installing a mask by the magnetic force of a magnet on the back surface of the sheet-like insulating substrate in a state, and a sputtering method on the back surface of the insulating substrate and the inner surfaces of the plurality of slit-shaped first divided portions with the mask installed Multiple pairs A step of forming a side electrode layer; a step of removing the mask from the sheet-like insulating substrate after forming the side electrode layer; and a plurality of strip-like substrates in the sheet-like insulating substrate; Forming a plurality of second divided portions in a direction orthogonal to the slit-shaped first divided portions so that the layers are individually separated and divided into pieces. According to the manufacturing method, a mask is installed by the magnetic force of a magnet on the back surface of the sheet-like insulating substrate in a state where a plurality of slit-shaped first division parts are formed, and the back surface of the insulating substrate is installed in a state where this mask is installed. In addition, since a plurality of pairs of side electrode layers are formed on the inner surfaces of the plurality of slit-shaped first divided portions by the sputtering method, the side electrode layers are formed for each of the plurality of strip-shaped substrates as in the prior art. That's true And it has effects that can be formed collectively in a state of a sheet-like insulating substrate.

本発明の請求項2に記載の発明は、シート状の絶縁基板の上面に複数対の上面電極層または複数の抵抗層を形成する工程と、前記複数対の上面電極層または複数の抵抗層を形成したシート状の絶縁基板に、前記複数対の上面電極層または複数の抵抗層を分離して複数の短冊状基板に分割するためのスリット状の第1の分割部を複数形成する工程と、前記複数対の上面電極層または複数の抵抗層に一部が重なるように複数の抵抗層または複数対の上面電極層を形成する工程と、前記複数の抵抗層における前記複数対の上面電極層間の抵抗値を調整するためにトリミングを行う工程と、少なくとも前記複数の抵抗層を覆うように保護層を形成する工程と、前記スリット状の第1の分割部が複数形成された状態のシート状の絶縁基板の裏面にマグネットの磁力によりマスクを設置する工程と、前記マスクを設置した状態で前記絶縁基板の裏面および複数のスリット状の第1の分割部の内面にスパッタ工法により複数対の側面電極層を形成する工程と、前記側面電極層を形成した後、前記マスクを前記シート状の絶縁基板から取り外す工程と、前記シート状の絶縁基板における複数の短冊状基板に、前記複数の抵抗層が個々に分離されて個片状基板に分割されるように前記スリット状の第1の分割部と直交する方向に複数の第2の分割部を形成する工程とを備えたもので、この製造方法によれば、スリット状の第1の分割部が複数形成された状態のシート状の絶縁基板の裏面にマグネットの磁力によりマスクを設置し、このマスクを設置した状態で前記絶縁基板の裏面および複数のスリット状の第1の分割部の内面にスパッタ工法により複数対の側面電極層を形成するようにしているため、この側面電極層は従来のように複数の短冊状基板毎に形成することなく、シート状の絶縁基板の状態で一括して形成することができるという作用効果を有するものである。 According to a second aspect of the present invention, a plurality of pairs of upper surface electrode layers or a plurality of resistance layers are formed on the upper surface of a sheet-like insulating substrate, and the plurality of pairs of upper surface electrode layers or the plurality of resistance layers are formed. Forming a plurality of slit-shaped first dividing portions for separating the plurality of pairs of upper surface electrode layers or the plurality of resistance layers into a plurality of strip-shaped substrates on the formed sheet-like insulating substrate; Forming a plurality of resistance layers or a plurality of pairs of top electrode layers so as to partially overlap the plurality of pairs of top electrode layers or the plurality of resistance layers; and between the plurality of pairs of top electrode layers in the plurality of resistance layers A step of trimming to adjust the resistance value, a step of forming a protective layer so as to cover at least the plurality of resistance layers, and a sheet-like state in which a plurality of the slit-shaped first divided portions are formed Magne on the back surface of the insulating substrate A step of placing a mask by preparative magnetic force, forming a side electrode layer of the plurality of pairs by a sputtering method on the inner surface of the first divided portion backside and a plurality of slit-shaped the insulating substrate while installing the mask And after forming the side electrode layer, the step of removing the mask from the sheet-like insulating substrate, and the plurality of resistive layers are individually separated into a plurality of strip-like substrates in the sheet-like insulating substrate. Forming a plurality of second divided portions in a direction orthogonal to the slit-shaped first divided portions so as to be divided into individual substrate, and according to this manufacturing method, the slits first divided portion of Jo is a mask was placed by the magnetic force of the magnet on the back surface of the sheet-like insulating substrate in a state in which a plurality formed, the back surface and a plurality of slits of the insulating substrate while installing the mask Since a plurality of pairs of side electrode layers are formed on the inner surface of the first divided portion by a sputtering method, the side electrode layers are not formed for each of a plurality of strip-shaped substrates as in the prior art. It has the effect that it can form in a lump in the state of this insulating substrate.

本発明の請求項3に記載の発明は、シート状の絶縁基板の上面に複数対の上面電極層と複数の抵抗層を両者が電気的に接続されるように形成する工程と、前記複数対の上面電極層および複数の抵抗層を形成したシート状の絶縁基板に、前記複数対の上面電極層を分離して複数の短冊状基板に分割するためのスリット状の第1の分割部を複数形成する工程と、前記複数の抵抗層における前記複数対の上面電極層間の抵抗値を調整するためにトリミングを行う工程と、少なくとも前記複数の抵抗層を覆うように保護層を形成する工程と、前記スリット状の第1の分割部が複数形成された状態のシート状の絶縁基板の裏面にマグネットの磁力によりマスクを設置する工程と、前記マスクを設置した状態で前記絶縁基板の裏面および複数のスリット状の第1の分割部の内面にスパッタ工法により複数対の側面電極層を形成する工程と、前記側面電極層を形成した後、前記マスクを前記シート状の絶縁基板から取り外す工程と、前記シート状の絶縁基板における複数の短冊状基板に、前記複数の抵抗層が個々に分離されて個片状基板に分割されるように前記スリット状の第1の分割部と直交する方向に複数の第2の分割部を形成する工程とを備えたもので、この製造方法によれば、スリット状の第1の分割部が複数形成された状態のシート状の絶縁基板の裏面にマグネットの磁力によりマスクを設置し、このマスクを設置した状態で前記絶縁基板の裏面および複数のスリット状の第1の分割部の内面にスパッタ工法により複数対の側面電極層を形成するようにしているため、この側面電極層は従来のように複数の短冊状基板毎に形成することなく、シート状の絶縁基板の状態で一括して形成することができるという作用効果を有するものである。 According to a third aspect of the present invention, a plurality of pairs of upper electrode layers and a plurality of resistance layers are formed on the upper surface of a sheet-like insulating substrate so that they are electrically connected to each other, and the plurality of pairs A plurality of slit-shaped first dividing portions for separating the plurality of pairs of upper surface electrode layers into a plurality of strip-shaped substrates on a sheet-like insulating substrate having a plurality of upper surface electrode layers and a plurality of resistance layers formed thereon; A step of forming, a step of trimming to adjust a resistance value between the plurality of pairs of upper surface electrode layers in the plurality of resistance layers, a step of forming a protective layer so as to cover at least the plurality of resistance layers, A step of installing a mask by the magnetic force of a magnet on the back surface of the sheet-like insulating substrate in a state where a plurality of the slit-shaped first division parts are formed; and Slit shape A step of forming a plurality of pairs of side electrode layers on the inner surface of the first divided portion by a sputtering method, a step of removing the mask from the sheet-like insulating substrate after forming the side electrode layers, A plurality of second substrates in a direction perpendicular to the slit-shaped first divided portion so that the plurality of resistive layers are individually separated and divided into individual pieces of substrate on the plurality of strip-like substrates in the insulating substrate. According to this manufacturing method, a mask is installed by the magnetic force of the magnet on the back surface of the sheet-like insulating substrate in which a plurality of slit-shaped first divided portions are formed. In the state where the mask is installed, a plurality of pairs of side electrode layers are formed by sputtering on the back surface of the insulating substrate and the inner surfaces of the plurality of slit-shaped first divided portions. Is Without forming for each of a plurality of strip-like substrate as years, and has a effect that can be formed collectively in a state of a sheet-like insulating substrate.

本発明の請求項4に記載の発明は、シート状の絶縁基板の上面に複数対の上面電極層と複数の抵抗層を両者が電気的に接続されるように形成するとともに、前記複数の抵抗層における前記複数対の上面電極層間の抵抗値を調整するためにトリミングを行う工程と、前記トリミングを行ったシート状の絶縁基板に、前記複数対の上面電極層を分離して複数の短冊状基板に分割するためのスリット状の第1の分割部を複数形成する工程と、少なくとも前記複数の抵抗層を覆うように保護層を形成する工程と、前記スリット状の第1の分割部が複数形成された状態のシート状の絶縁基板の裏面にマグネットの磁力によりマスクを設置する工程と、前記マスクを設置した状態で前記絶縁基板の裏面および複数のスリット状の第1の分割部の内面にスパッタ工法により複数対の側面電極層を形成する工程と、前記側面電極層を形成した後、前記マスクを前記シート状の絶縁基板から取り外す工程と、前記シート状の絶縁基板における複数の短冊状基板に、前記複数の抵抗層が個々に分離されて個片状基板に分割されるように前記スリット状の第1の分割部と直交する方向に複数の第2の分割部を形成する工程とを備えたもので、この製造方法によれば、スリット状の第1の分割部が複数形成された状態のシート状の絶縁基板の裏面にマグネットの磁力によりマスクを設置し、このマスクを設置した状態で前記絶縁基板の裏面および複数のスリット状の第1の分割部の内面にスパッタ工法により複数対の側面電極層を形成するようにしているため、この側面電極層は従来のように複数の短冊状基板毎に形成することなく、シート状の絶縁基板の状態で一括して形成することができるという作用効果を有するものである。 According to a fourth aspect of the present invention, a plurality of pairs of upper surface electrode layers and a plurality of resistance layers are formed on an upper surface of a sheet-like insulating substrate so as to be electrically connected to each other, and the plurality of resistors Trimming to adjust a resistance value between the plurality of pairs of upper surface electrodes in the layer, and separating the plurality of pairs of upper surface electrode layers into the trimmed sheet-like insulating substrate to form a plurality of strips A step of forming a plurality of slit-shaped first divided portions for dividing the substrate, a step of forming a protective layer so as to cover at least the plurality of resistance layers, and a plurality of the slit-shaped first divided portions. A step of installing a mask by the magnetic force of a magnet on the back surface of the sheet-like insulating substrate in the formed state, and the back surface of the insulating substrate and the inner surfaces of the plurality of slit-shaped first divided portions with the mask installed spa A step of forming a plurality of pairs of side electrode layers by a method, a step of removing the mask from the sheet-like insulating substrate after forming the side electrode layers, and a plurality of strip-like substrates in the sheet-like insulating substrate And forming a plurality of second divided portions in a direction orthogonal to the slit-shaped first divided portions so that the plurality of resistance layers are individually separated and divided into pieces. According to this manufacturing method, a mask is installed by the magnetic force of a magnet on the back surface of the sheet-like insulating substrate in a state where a plurality of slit-shaped first division parts are formed, and this mask is installed. Since a plurality of pairs of side electrode layers are formed by sputtering on the back surface of the insulating substrate and the inner surfaces of the plurality of slit-shaped first divided portions, the side electrode layers are formed of a plurality of strips as in the prior art. State group Without forming each, and has a effect that can be formed collectively in a state of a sheet-like insulating substrate.

以上のように本発明の抵抗器の製造方法は、従来のように個片状基板の寸法ランクに応じてマスクを交換するという工程をなくすることができるとともに、安価で、かつ微細な抵抗器を提供することができるというすぐれた効果を有するものである。   As described above, the method for manufacturing a resistor according to the present invention can eliminate the step of replacing the mask according to the dimension rank of the piece-like substrate as in the prior art, and is an inexpensive and fine resistor. It has an excellent effect that can be provided.

(実施の形態1)
以下、実施の形態1を用いて、本発明の請求項1〜4に記載の発明について説明する。
(Embodiment 1)
Hereinafter, the first to fourth aspects of the present invention will be described using the first embodiment.

図1は本発明の実施の形態1における抵抗器の断面図である。   FIG. 1 is a cross-sectional view of a resistor according to Embodiment 1 of the present invention.

図1において、11は焼成済みの96%純度のアルミナからなるシート状の絶縁基板をスリット状の第1の分割部とこの第1の分割部に直交関係にある第2の分割部で分割することにより個片化された個片状基板である。12は個片状基板11の上面に形成された銀を主成分とする一対の上面電極層である。13は一対の上面電極層12に一部が重なるように個片状基板11の上面に形成された酸化ルテニウム系の抵抗層である。14は抵抗層13の上面に形成されたプリコートガラス層からなる第1の保護層である。15は一対の上面電極層12間の抵抗層13の抵抗値を修正するために設けられたトリミング溝である。16はプリコートガラス層からなる第1の保護層14を覆うように形成された樹脂を主成分とする第2の保護層である。17は一対の上面電極層12の一部に重なるとともに、個片状基板11の両側面および裏面の両端部を覆うように形成されたニッケルからなる一対の側面電極層である。18は一対の側面電極層17および一対の上面電極層12の一部を覆うように形成されたスズからなるはんだ層である。   In FIG. 1, reference numeral 11 denotes a sheet-like insulating substrate made of baked 96% purity alumina, which is divided into a slit-shaped first divided portion and a second divided portion orthogonal to the first divided portion. It is the piece-like substrate separated into pieces by this. Reference numeral 12 denotes a pair of upper surface electrode layers mainly composed of silver formed on the upper surface of the individual substrate 11. Reference numeral 13 denotes a ruthenium oxide resistance layer formed on the upper surface of the individual substrate 11 so as to partially overlap the pair of upper electrode layers 12. Reference numeral 14 denotes a first protective layer made of a precoat glass layer formed on the upper surface of the resistance layer 13. A trimming groove 15 is provided to correct the resistance value of the resistance layer 13 between the pair of upper surface electrode layers 12. Reference numeral 16 denotes a second protective layer mainly composed of a resin formed so as to cover the first protective layer 14 made of a precoat glass layer. Reference numeral 17 denotes a pair of side electrode layers made of nickel that is formed so as to overlap a part of the pair of upper surface electrode layers 12 and to cover both side surfaces and both end portions of the back surface of the individual substrate 11. Reference numeral 18 denotes a solder layer made of tin formed so as to cover a part of the pair of side electrode layers 17 and the pair of upper surface electrode layers 12.

以上のように構成された本発明の実施の形態1における抵抗器について、次にその製造方法を図面を参照しながら説明する。   Next, a manufacturing method of the resistor according to the first embodiment of the present invention configured as described above will be described with reference to the drawings.

図2は本発明の実施の形態1における抵抗器を製造する場合に用いられるシート状の絶縁基板の全周囲の端部に不要領域部を形成した状態を示す上面図、図3(a)〜(e)、図4(a)〜(e)、図5(a)〜(d)、図6(a)〜(d)、図7(a)〜(c)および図8(a)〜(c)は本発明の実施の形態1における抵抗器の製造方法を示す工程図である。   FIG. 2 is a top view showing a state in which an unnecessary region portion is formed at an end portion of the entire periphery of the sheet-like insulating substrate used in manufacturing the resistor according to the first embodiment of the present invention. (E), FIG. 4 (a)-(e), FIG. 5 (a)-(d), FIG. 6 (a)-(d), FIG. 7 (a)-(c), and FIG. (C) is process drawing which shows the manufacturing method of the resistor in Embodiment 1 of this invention.

まず、図2、図3(a)、図4(a)に示すように、焼成済みの96%純度のアルミナからなる厚み0.2mmの絶縁性を有するシート状の絶縁基板21を準備する。この場合、シート状の絶縁基板21は、図2に示すように、全周囲の端部に最終的には製品とならない不要領域部21aを有しているものである。そしてこの不要領域部21aは略ロ字状に構成されているものである。   First, as shown in FIG. 2, FIG. 3 (a), and FIG. 4 (a), a sheet-like insulating substrate 21 having a thickness of 0.2 mm and made of baked 96% purity alumina is prepared. In this case, as shown in FIG. 2, the sheet-like insulating substrate 21 has an unnecessary region portion 21 a that does not eventually become a product at the end of the entire periphery. And this unnecessary area | region part 21a is comprised by the substantially square shape.

次に図2、図3(b)、図4(b)に示すように、シート状の絶縁基板21の上面にスクリーン印刷工法により銀を主成分とする複数対の上面電極層22を形成し、ピーク温度850℃の焼成プロファイルで焼成することにより、上面電極層22を安定な膜とした。   Next, as shown in FIG. 2, FIG. 3 (b), and FIG. 4 (b), a plurality of pairs of upper surface electrode layers 22 mainly composed of silver are formed on the upper surface of the sheet-like insulating substrate 21 by screen printing. The upper electrode layer 22 was made a stable film by firing with a firing profile having a peak temperature of 850 ° C.

次に、図2、図3(c)、図4(c)に示すように、複数対の上面電極層22を跨ぐように、スクリーン印刷工法により酸化ルテニウム系の複数の抵抗層23を形成し、ピーク温度850℃の焼成プロファイルで焼成することにより、抵抗層23を安定な膜とした。   Next, as shown in FIGS. 2, 3 (c), and 4 (c), a plurality of ruthenium oxide-based resistance layers 23 are formed by screen printing so as to straddle a plurality of pairs of upper surface electrode layers 22. The resistance layer 23 was made a stable film by firing with a firing profile having a peak temperature of 850 ° C.

次に、図3(d)、図4(d)に示すように、複数の抵抗層23を覆うように、スクリーン印刷工法により複数のプリコートガラス層からなる第1の保護層24を形成し、ピーク温度600℃の焼成プロファイルで焼成することにより、プリコートガラス層からなる第1の保護層24を安定な膜とした。   Next, as shown in FIGS. 3D and 4D, a first protective layer 24 made of a plurality of precoat glass layers is formed by screen printing so as to cover the plurality of resistance layers 23, By firing with a firing profile having a peak temperature of 600 ° C., the first protective layer 24 made of the precoat glass layer was made a stable film.

次に、図3(e)、図4(e)に示すように、複数対の上面電極層22間の抵抗層23の抵抗値を一定の値に調整するために、レーザートリミング工法によりトリミングを行い、複数のトリミング溝25を形成した。   Next, as shown in FIGS. 3E and 4E, in order to adjust the resistance value of the resistance layer 23 between the plurality of pairs of upper surface electrode layers 22 to a constant value, trimming is performed by a laser trimming method. A plurality of trimming grooves 25 were formed.

次に、図5(a)、図6(a)に示すように、図面上の縦方向に並ぶ複数のプリコートガラス層からなる第1の保護層24を覆うように、スクリーン印刷工法により樹脂を主成分とする複数の第2の保護層26を形成し、ピーク温度200℃の硬化プロファイルで硬化することにより、第2の保護層26を安定な膜とした。   Next, as shown in FIGS. 5 (a) and 6 (a), a resin is applied by screen printing so as to cover the first protective layer 24 composed of a plurality of precoat glass layers arranged in the vertical direction on the drawing. A plurality of second protective layers 26 as main components were formed, and cured with a curing profile having a peak temperature of 200 ° C., thereby making the second protective layer 26 a stable film.

次に、図2、図5(b)、図6(b)に示すように、シート状の絶縁基板21の全周囲の端部に形成された不要領域部21aを除いて、複数対の上面電極層22を分離して複数の短冊状基板21bに分割するためのスリット状の第1の分割部27をダイシング工法により複数形成する。この場合、複数のスリット状の第1の分割部27は700μmピッチで形成されており、かつこのスリット状の第1の分割部27の幅は120μm幅となっている。また前記複数のスリット状の第1の分割部27は、シート状の絶縁基板21を上下方向に貫通する貫通孔で形成されているものである。そしてまた前記シート状の絶縁基板21は、不要領域部21aを除いてダイシング工法により複数のスリット状の第1の分割部27を形成しているため、スリット状の第1の分割部27を形成した後も複数の短冊状基板21bは不要領域部21aにつながっているため、シート状態を呈しているものである。   Next, as shown in FIGS. 2, 5B, and 6B, a plurality of pairs of upper surfaces are formed except for the unnecessary region portion 21a formed at the end portion of the entire periphery of the sheet-like insulating substrate 21. A plurality of slit-shaped first divided portions 27 for separating the electrode layer 22 and dividing it into a plurality of strip-shaped substrates 21b are formed by a dicing method. In this case, the plurality of slit-shaped first divided portions 27 are formed at a pitch of 700 μm, and the width of the slit-shaped first divided portions 27 is 120 μm. The plurality of slit-shaped first divided portions 27 are formed by through holes that penetrate the sheet-like insulating substrate 21 in the vertical direction. Further, since the sheet-like insulating substrate 21 forms the plurality of slit-shaped first divided portions 27 by the dicing method except for the unnecessary region portion 21a, the slit-shaped first divided portions 27 are formed. Even after this, the plurality of strip-shaped substrates 21b are connected to the unnecessary region portion 21a, and thus are in a sheet state.

次に、図5(c)、図6(c)に示すように、スリット状の第1の分割部27が複数形成された状態のシート状の絶縁基板21の裏面に磁性金属からなるマスク28を設置するとともに、前記シート状の絶縁基板21の上面側に前記マスク28を所定位置に固定するためのマグネット29を設置する。次に、図5(d)、図6(d)に示すように、この設置状態で、スパッタ工法を用いて、シート状の絶縁基板21の裏面および複数のスリット状の第1の分割部27の内面にニッケルまたはニッケル系合金、例えばニッケル−クロム合金による厚みが約0.1〜1μmの複数対の側面電極層30を形成する。この場合、複数のスリット状の第1の分割部27の内面に形成された側面電極層30は、シート状の絶縁基板21の上面に形成された上面電極層22に接して電気的に接続されるものである。   Next, as shown in FIGS. 5C and 6C, a mask 28 made of a magnetic metal is formed on the back surface of the sheet-like insulating substrate 21 in a state where a plurality of slit-like first division portions 27 are formed. And a magnet 29 for fixing the mask 28 at a predetermined position on the upper surface side of the sheet-like insulating substrate 21. Next, as shown in FIG. 5D and FIG. 6D, in this installed state, using the sputtering method, the back surface of the sheet-like insulating substrate 21 and the plurality of slit-shaped first divided portions 27 are used. A plurality of pairs of side electrode layers 30 having a thickness of about 0.1 to 1 μm are formed on the inner surface of the substrate by using nickel or a nickel-based alloy, for example, a nickel-chromium alloy. In this case, the side electrode layer 30 formed on the inner surface of the plurality of slit-shaped first division portions 27 is in contact with and electrically connected to the upper surface electrode layer 22 formed on the upper surface of the sheet-like insulating substrate 21. Is.

次に、図7(a)、図8(a)に示すように、マスク28とマグネット29を取り外す。   Next, as shown in FIGS. 7A and 8A, the mask 28 and the magnet 29 are removed.

次に、図7(b)、図8(b)に示すように、電気めっき工法を用いて、露出している複数対の側面電極層30および複数対の上面電極層22の一部を覆うように、厚みが約4〜6μmのニッケルからなる複数対のニッケル層31と厚みが約4〜6μmのスズからなる複数対のはんだ層32を形成する。   Next, as shown in FIGS. 7B and 8B, the exposed plurality of pairs of side electrode layers 30 and a part of the plurality of pairs of upper surface electrode layers 22 are covered using an electroplating method. In this manner, a plurality of pairs of nickel layers 31 made of nickel having a thickness of about 4 to 6 μm and a plurality of pairs of solder layers 32 made of tin having a thickness of about 4 to 6 μm are formed.

上記スパッタ工法により形成される側面電極層30の厚みは約0.1〜1μmの厚みとなっているが、この範囲に限定されるものではなく、ニッケル層31およびはんだ層32を加えた厚みは1〜15μmの厚みが妥当である。   The thickness of the side electrode layer 30 formed by the sputtering method is about 0.1 to 1 μm. However, the thickness is not limited to this range, and the thickness including the nickel layer 31 and the solder layer 32 is as follows. A thickness of 1-15 μm is reasonable.

また、上記はんだ層32はスズで構成しているが、これに限定されるものではなく、スズ合金系の材料でもよく、これらの材料で形成した場合は、リフローはんだ付け時に安定したはんだ付けができるものである。   Further, the solder layer 32 is made of tin, but is not limited to this, and may be a tin alloy-based material. When formed of these materials, stable soldering can be performed during reflow soldering. It can be done.

そしてまた、上記上面電極層22は銀系の材料で構成するとともに、抵抗層23は酸化ルテニウム系の材料で構成しているため、耐熱性および耐久性に優れた抵抗特性を確保できるものである。   In addition, since the upper electrode layer 22 is made of a silver-based material and the resistance layer 23 is made of a ruthenium oxide-based material, resistance characteristics excellent in heat resistance and durability can be ensured. .

さらに、上記抵抗層23等を覆う保護層は、抵抗層23を覆うプリコートガラス層からなる第1の保護層24と、この第1の保護層24を覆うとともに、トリミング溝25を覆う樹脂を主成分とする第2の保護層26の2層で構成しているため、前記第1の保護層24でレーザートリミング時のクラックの発生を防止して電流雑音を小さくできるとともに、前記樹脂を主成分とする第2の保護層26で抵抗層23全体が覆われることにより耐湿性に優れた抵抗特性を確保できるものである。   Further, the protective layer covering the resistance layer 23 and the like is mainly composed of a first protective layer 24 made of a pre-coated glass layer covering the resistive layer 23 and a resin covering the first protective layer 24 and covering the trimming groove 25. Since it is composed of two layers of the second protective layer 26 as a component, the first protective layer 24 can prevent generation of cracks during laser trimming and reduce current noise, and the resin as a main component. By covering the entire resistance layer 23 with the second protective layer 26, it is possible to ensure resistance characteristics with excellent moisture resistance.

最後に、図2、図7(c)、図8(c)に示すように、シート状の絶縁基板21の全周囲の端部に形成された不要領域部21aを除いて、シート状の絶縁基板21における複数の短冊状基板21bに、複数の抵抗層23が個々に分離されて個片状基板21cに分割されるようにスリット状の第1の分割部27と直交する方向にダイシング工法を用いて複数の第2の分割部33を形成する。この場合、複数の第2の分割部33は400μmピッチで形成されており、かつこの第2の分割部33の幅は100μm幅となっている。そしてこの複数の第2の分割部33は不要領域部21aを除いて複数の短冊状基板21bにダイシング工法により形成するようにしているため、この複数の第2の分割部33を形成する毎に個片状基板21cに切断分割され、そして個片化された製品は不要領域部21aから分離されるものである。   Finally, as shown in FIGS. 2, 7C, and 8C, the sheet-like insulation is formed except for the unnecessary region portion 21a formed at the end of the entire circumference of the sheet-like insulating substrate 21. A dicing method is applied in a direction perpendicular to the slit-shaped first dividing portion 27 so that the plurality of resistive layers 23 are individually separated into the plurality of strip-shaped substrates 21b in the substrate 21 and divided into the piece-shaped substrates 21c. A plurality of second divided portions 33 are formed by using them. In this case, the plurality of second divided portions 33 are formed at a pitch of 400 μm, and the width of the second divided portions 33 is 100 μm. Since the plurality of second divided portions 33 are formed on the plurality of strip-shaped substrates 21b by the dicing method except for the unnecessary region portion 21a, each time the plurality of second divided portions 33 are formed. The product that is cut and divided into the individual substrate 21c and separated into pieces is separated from the unnecessary region portion 21a.

以上のような工程により、本発明の実施の形態1における抵抗器は製造されるものである。   The resistor according to the first embodiment of the present invention is manufactured through the processes as described above.

上記工程により製造した抵抗器の長さ寸法および幅寸法はダイシング工法により形成されたスリット状の第1の分割部27および第2の分割部33の間隔が正確(±0.005mm以内)であるとともに、側面電極層30、ニッケル層31およびはんだ層32の厚みも正確であるため、製品である抵抗器の全長および全幅は、正確に長さ0.6mm×幅0.3mmとなるものである。また上面電極層22および抵抗層23のパターン精度も個片状基板の寸法ランク分類が不要であるとともに同一の個片状基板の寸法ランク内での寸法ばらつきを考慮する必要がないため、抵抗層23の有効面積も従来品に比べて大きくとることができるものである。すなわち、従来品における抵抗層は長さ約0.20mm×幅0.19mmであったのに対し、本発明の実施の形態1における抵抗器の抵抗層23は長さ約0.25mm×幅0.24mmとなって面積では約1.6倍以上となるものである。   The length dimension and width dimension of the resistor manufactured by the above process are accurate (within ± 0.005 mm) between the slit-shaped first divided portion 27 and the second divided portion 33 formed by the dicing method. In addition, since the thicknesses of the side electrode layer 30, the nickel layer 31, and the solder layer 32 are also accurate, the total length and the entire width of the resistor, which is a product, are exactly 0.6 mm long and 0.3 mm wide. . Further, the pattern accuracy of the upper surface electrode layer 22 and the resistance layer 23 is not required to be classified into the dimension ranks of the individual substrate, and it is not necessary to consider the dimensional variation within the dimension rank of the same individual substrate. The effective area of 23 can be made larger than that of the conventional product. That is, the resistance layer in the conventional product has a length of about 0.20 mm × width of 0.19 mm, whereas the resistor layer 23 of the resistor in the first embodiment of the present invention has a length of about 0.25 mm × width 0. .24 mm and the area is about 1.6 times or more.

上記複数のスリット状の第1の分割部27および複数の第2の分割部33はダイシング工法を用いて形成しているもので、この複数のスリット状の第1の分割部27および複数の第2の分割部33は個片状基板の寸法分類が不要なシート状の絶縁基板21にダイシングにより形成するようにしているため、従来のような個片状基板の寸法分類は不要となり、これにより、従来のようなマスク交換による工程の煩雑さをなくすることができるとともに、ダイシングも半導体等で一般的なダイシング設備を用いて容易に行うことができるものである。   The plurality of slit-shaped first divided portions 27 and the plurality of second divided portions 33 are formed by using a dicing method, and the plurality of slit-shaped first divided portions 27 and the plurality of second divided portions 33 are formed. Since the divided portion 33 of 2 is formed by dicing on the sheet-like insulating substrate 21 that does not require the size classification of the individual substrate, the conventional size classification of the individual substrate is not required. In addition, it is possible to eliminate the complexity of the conventional process by exchanging the mask, and dicing can be easily performed using a general dicing equipment such as a semiconductor.

また、上記シート状の絶縁基板21は全周囲の端部に最終的には製品とならない不要領域部21aを形成し、かつ複数のスリット状の第1の分割部27および複数の第2の分割部33は前記不要領域部21aには形成しないようにしているため、複数のスリット状の第1の分割部27を形成した後も複数の短冊状基板21bは不要領域部21aにつながっており、そのため、シート状の絶縁基板21が複数の短冊状基板21bに細かく分離されるということはなく、したがって、複数のスリット状の第1の分割部27を形成した後も、不要領域部21aを有するシート状の絶縁基板21の状態で後工程を行うことができるため、工法設計が簡略化できるものである。また複数の第2の分割部33を形成すると、この複数の第2の分割部33を形成する毎に個片状基板21cに切断分割され、そして個片化された製品は不要領域部21aから分離されるため、不要領域部21aと製品とを後で選別するという工法は不要となるものである。   Further, the sheet-like insulating substrate 21 forms an unnecessary region portion 21a that does not eventually become a product at the end of the entire periphery, and a plurality of slit-shaped first divided portions 27 and a plurality of second divided portions. Since the portion 33 is not formed in the unnecessary region portion 21a, the plurality of strip-shaped substrates 21b are connected to the unnecessary region portion 21a even after the plurality of slit-shaped first divided portions 27 are formed. Therefore, the sheet-like insulating substrate 21 is not finely separated into a plurality of strip-like substrates 21b. Therefore, even after the plurality of slit-shaped first divided portions 27 are formed, the unnecessary region portion 21a is provided. Since the post-process can be performed in the state of the sheet-like insulating substrate 21, the construction method design can be simplified. Further, when the plurality of second divided portions 33 are formed, every time the plurality of second divided portions 33 are formed, the product is cut and divided into the individual substrates 21c, and the separated products are separated from the unnecessary region portion 21a. Since they are separated, the construction method of selecting the unnecessary area 21a and the product later becomes unnecessary.

そしてまた、複数対の側面電極層30、ニッケル層31および複数対のはんだ層32はシート状の絶縁基板21の状態で形成するようにしているため、側面電極層30をシート状の絶縁基板21の必要箇所に形成することができるとともに、電気めっき工法によりニッケル層31およびはんだ層32を形成する際には電位差を小さくすることができ、これにより、安定したニッケル層31およびはんだ層32を形成できるものである。   In addition, since the plurality of pairs of side electrode layers 30, the nickel layers 31, and the plurality of pairs of solder layers 32 are formed in the state of the sheet-like insulating substrate 21, the side electrode layers 30 are formed as the sheet-like insulating substrate 21. The potential difference can be reduced when the nickel layer 31 and the solder layer 32 are formed by the electroplating method, thereby forming the stable nickel layer 31 and the solder layer 32. It can be done.

なお、上記本発明の実施の形態1においては、最終的には製品とならない不要領域部21aをシート状の絶縁基板21の全周囲の端部に形成して略ロ字状に構成したものについて説明したが、この不要領域部21aはシート状の絶縁基板21の全周囲の端部に必ずしも形成する必要はなく、例えば、図9に示すようにシート状の絶縁基板21の一端部に不要領域部21dを形成した場合、図10に示すようにシート状の絶縁基板21の両端部に不要領域部21eを形成した場合、図11に示すようにシート状の絶縁基板21の3つの端部に不要領域部21fを形成した場合においても、上記本発明の実施の形態1と同様の作用効果を奏するものである。   In the first embodiment of the present invention, the unnecessary region portion 21a which is not finally a product is formed at the end of the entire periphery of the sheet-like insulating substrate 21 and is configured in a substantially square shape. As described above, the unnecessary region portion 21a is not necessarily formed at the end of the entire periphery of the sheet-like insulating substrate 21. For example, as shown in FIG. 9, an unnecessary region is formed at one end portion of the sheet-like insulating substrate 21. When the portion 21d is formed, when the unnecessary region portion 21e is formed at both end portions of the sheet-like insulating substrate 21 as shown in FIG. 10, at the three end portions of the sheet-like insulating substrate 21 as shown in FIG. Even when the unnecessary region portion 21f is formed, the same function and effect as those of the first embodiment of the present invention are achieved.

また、上記本発明の実施の形態1においては、複数の第2の分割部33をダイシング工法により形成したものについて説明したが、これ以外に、例えば、この複数の第2の分割部33をシート状の絶縁基板21の裏面側、上面側、中央部のいずれかに薄肉部を残してシート状の絶縁基板21の上面側、裏面側、中央部のいずれかをレーザー工法、ダイシング工法等で切断することにより形成してもよく、これらの場合は、第2の分割部33を形成する毎に個片化されるのではなく、2段階で個片化されるものである。   In the first embodiment of the present invention, the plurality of second divided portions 33 are formed by the dicing method. However, in addition to this, for example, the plurality of second divided portions 33 are formed on the sheet. The sheet-like insulating substrate 21 is cut by a laser method, a dicing method, or the like, leaving a thin portion on any of the back side, the top side, and the center of the sheet-like insulating substrate 21 In these cases, each of the second divided portions 33 is not separated into pieces, but is separated into two stages.

そしてまた、上記本発明の実施の形態1においては、上面電極層22として銀系の材料を用い、かつ抵抗層23として酸化ルテニウム系の材料を用いたが、これらは他の材料系でも本発明の実施の形態1と同様の効果を得ることができるものである。   In the first embodiment of the present invention, a silver-based material is used for the top electrode layer 22 and a ruthenium oxide-based material is used for the resistance layer 23. However, the present invention is applicable to other material systems. The same effects as those of the first embodiment can be obtained.

さらに、上記本発明の実施の形態1においては、スリット状の第1の分割部27および第2の分割部33をダイシング工法を用いて形成したものについて説明したが、このダイシング工法以外に、レーザーやウォータージェット等の分割手段を用いてスリット状の第1の分割部27および第2の分割部33を形成するようにした場合でも、上記本発明の実施の形態1と同様の作用効果を奏するものである。   Furthermore, in Embodiment 1 of the present invention described above, the slit-shaped first divided portion 27 and the second divided portion 33 are formed using the dicing method, but in addition to this dicing method, a laser is used. Even when the slit-shaped first divided portion 27 and the second divided portion 33 are formed by using a dividing means such as a water jet or the like, the same effects as those of the first embodiment of the present invention can be obtained. Is.

さらにまた、上記本発明の実施の形態1においては、複数の短冊状基板21bに分割するためのスリット状の第1の分割部27を複数形成する場合、複数対の上面電極層22、複数の抵抗層23、複数の第1の保護層24、複数のトリミング溝25、複数の第2の保護層26を形成したシート状の絶縁基板21にスリット状の第1の分割部27を複数形成するようにしたものについて説明したが、これに限定されるものではなく、例えば、これ以外に、シート状の絶縁基板21に、最初にスリット状の第1の分割部27を複数形成するようにした場合、スリット状の第1の分割部27をあらかじめ複数形成したシート状の絶縁基板21を用いた場合、シート状の絶縁基板21に複数対の上面電極層22を形成した後、このシート状の絶縁基板21にスリット状の第1の分割部27を複数形成するようにした場合、シート状の絶縁基板21に複数の抵抗層23を形成した後、このシート状の絶縁基板21にスリット状の第1の分割部27を複数形成するようにした場合、シート状の絶縁基板21の複数対の上面電極層22を形成し、かつこの複数対の上面電極層22に一部が重なるように複数の抵抗層23を形成した後、このシート状の絶縁基板21にスリット状の第1の分割部27を複数形成するようにした場合、シート状の絶縁基板21に複数の抵抗層23を形成し、かつこの複数の抵抗層23に一部が重なるように複数対の上面電極層22を形成した後、このシート状の絶縁基板21にスリット状の第1の分割部27を複数形成するようにした場合、シート状の絶縁基板21に複数対の上面電極層22、複数の抵抗層23を形成し、かつこの複数の抵抗層23における前記複数対の上面電極層22間の抵抗値を調整するためにトリミングを行った後、このシート状の絶縁基板21にスリット状の第1の分割部27を形成するようにした場合においても、上記本発明の実施の形態1と同様の効果を奏するものである。   Furthermore, in the first embodiment of the present invention, when a plurality of slit-shaped first division portions 27 for dividing the plurality of strip-shaped substrates 21b are formed, a plurality of pairs of upper surface electrode layers 22, A plurality of slit-like first divided portions 27 are formed on a sheet-like insulating substrate 21 on which a resistance layer 23, a plurality of first protective layers 24, a plurality of trimming grooves 25, and a plurality of second protective layers 26 are formed. However, the present invention is not limited to this. For example, a plurality of first slit-shaped divided portions 27 are first formed on the sheet-like insulating substrate 21. In this case, when a sheet-like insulating substrate 21 in which a plurality of slit-shaped first division parts 27 are formed in advance is used, a plurality of pairs of upper surface electrode layers 22 are formed on the sheet-like insulating substrate 21, and then the sheet-like insulating substrate 21 is formed. Insulating substrate In the case where a plurality of slit-shaped first dividing portions 27 are formed in one, after forming a plurality of resistance layers 23 on the sheet-like insulating substrate 21, the slit-shaped first substrate 27 is formed on the sheet-like insulating substrate 21. When a plurality of divided portions 27 are formed, a plurality of pairs of upper surface electrode layers 22 of the sheet-like insulating substrate 21 are formed, and a plurality of resistances are formed so as to partially overlap the plurality of pairs of upper surface electrode layers 22. After forming the layer 23, when a plurality of slit-shaped first division parts 27 are formed on the sheet-like insulating substrate 21, a plurality of resistance layers 23 are formed on the sheet-like insulating substrate 21, and When a plurality of pairs of upper surface electrode layers 22 are formed so as to partially overlap the plurality of resistance layers 23, and then a plurality of slit-shaped first divided portions 27 are formed on the sheet-like insulating substrate 21. To the sheet-like insulating substrate 21 After forming several pairs of upper surface electrode layers 22 and a plurality of resistance layers 23 and performing trimming to adjust the resistance value between the plurality of pairs of upper surface electrode layers 22 in the plurality of resistance layers 23, the sheet Even when the slit-shaped first divided portion 27 is formed on the insulating substrate 21, the same effects as those of the first embodiment of the present invention are achieved.

本発明の実施の形態1における抵抗器の断面図Sectional drawing of the resistor in Embodiment 1 of this invention 同抵抗器を製造する場合に用いられるシート状の絶縁基板の全周囲の端部に不要領域部を形成した状態を示す上面図The top view which shows the state which formed the unnecessary area | region part in the edge part of the perimeter of the sheet-like insulated substrate used when manufacturing the resistor (a)〜(e)同抵抗器の製造工程を示す断面図(A)-(e) Sectional drawing which shows the manufacturing process of the resistor (a)〜(e)同抵抗器の製造工程を示す平面図(A)-(e) The top view which shows the manufacturing process of the resistor (a)〜(d)同抵抗器の製造工程を示す断面図(A)-(d) Sectional drawing which shows the manufacturing process of the resistor (a)〜(d)同抵抗器の製造工程を示す平面図(A)-(d) The top view which shows the manufacturing process of the resistor (a)〜(c)同抵抗器の製造工程を示す断面図(A)-(c) Sectional drawing which shows the manufacturing process of the resistor (a)〜(c)同抵抗器の製造工程を示す平面図(A)-(c) The top view which shows the manufacturing process of the resistor 同抵抗器を製造する場合に用いられるシート状の絶縁基板の一端部に不要領域部を形成した状態を示す上面図The top view which shows the state which formed the unnecessary area | region part in the one end part of the sheet-like insulating substrate used when manufacturing the resistor 同抵抗器を製造する場合に用いられるシート状の絶縁基板の両端部に不要領域部を形成した状態を示す上面図The top view which shows the state which formed the unnecessary area | region part in the both ends of the sheet-like insulated substrate used when manufacturing the resistor 同抵抗器を製造する場合に用いられるシート状の絶縁基板の3つの端部に不要領域部を形成した状態を示す上面図The top view which shows the state which formed the unnecessary area | region part in three edge parts of the sheet-like insulating substrate used when manufacturing the resistor 従来の抵抗器の断面図Cross section of conventional resistor (a)〜(f)従来の抵抗器の製造工程を示す斜視図(A)-(f) Perspective view which shows the manufacturing process of the conventional resistor.

符号の説明Explanation of symbols

21 シート状の絶縁基板
21a,21d〜21f 不要領域部
21b 短冊状基板
21c 個片状基板
22 上面電極層
23 抵抗層
24 第1の保護層
25 トリミング溝
26 第2の保護層
27 スリット状の第1の分割部
28 マスク
30 側面電極層
31 ニッケル層
32 はんだ層
33 第2の分割部
DESCRIPTION OF SYMBOLS 21 Sheet-like insulating substrate 21a, 21d-21f Unnecessary area | region part 21b Strip-shaped board | substrate 21c Single piece board | substrate 22 Upper surface electrode layer 23 Resistance layer 24 1st protective layer 25 Trimming groove 26 2nd protective layer 27 2nd protective layer 27 1 divided portion 28 mask 30 side electrode layer 31 nickel layer 32 solder layer 33 second divided portion

Claims (4)

シート状の絶縁基板の上面に複数対の上面電極層と複数の抵抗層を両者が電気的に接続されるように形成する工程と、前記複数の抵抗層における前記複数対の上面電極層間の抵抗値を調整するためにトリミングを行う工程と、少なくとも前記複数の抵抗層を覆うように保護層を形成する工程と、前記シート状の絶縁基板に、前記複数対の上面電極層を分離して複数の短冊状基板に分割するためのスリット状の第1の分割部を複数形成する工程と、前記スリット状の第1の分割部が複数形成された状態のシート状の絶縁基板の裏面にマグネットの磁力によりマスクを設置する工程と、前記マスクを設置した状態で前記絶縁基板の裏面および複数のスリット状の第1の分割部の内面にスパッタ工法により複数対の側面電極層を形成する工程と、前記側面電極層を形成した後、前記マスクを前記シート状の絶縁基板から取り外す工程と、前記シート状の絶縁基板における複数の短冊状基板に、前記複数の抵抗層が個々に分離されて個片状基板に分割されるように前記スリット状の第1の分割部と直交する方向に複数の第2の分割部を形成する工程とを備えた抵抗器の製造方法。 Forming a plurality of pairs of upper surface electrode layers and a plurality of resistance layers on the upper surface of the sheet-like insulating substrate so as to be electrically connected to each other; and a resistance between the plurality of pairs of upper surface electrode layers in the plurality of resistance layers Trimming to adjust the value, forming a protective layer so as to cover at least the plurality of resistance layers, and separating the plurality of pairs of upper surface electrode layers on the sheet-like insulating substrate. Forming a plurality of slit-shaped first divided portions for dividing the strip-shaped substrate, and forming a magnet on a back surface of the sheet-like insulating substrate in a state in which the plurality of slit-shaped first divided portions are formed . A step of installing a mask by magnetic force, and a step of forming a plurality of pairs of side electrode layers by sputtering on the back surface of the insulating substrate and the inner surfaces of the plurality of slit-shaped first divided portions while the mask is installed; Previous After the side electrode layer is formed, the step of removing the mask from the sheet-like insulating substrate, and the plurality of strip layers in the sheet-like insulating substrate, the plurality of resistance layers are individually separated into pieces. Forming a plurality of second divided portions in a direction orthogonal to the slit-shaped first divided portions so as to be divided into substrates. シート状の絶縁基板の上面に複数対の上面電極層または複数の抵抗層を形成する工程と、前記複数対の上面電極層または複数の抵抗層を形成したシート状の絶縁基板に、前記複数対の上面電極層または複数の抵抗層を分離して複数の短冊状基板に分割するためのスリット状の第1の分割部を複数形成する工程と、前記複数対の上面電極層または複数の抵抗層に一部が重なるように複数の抵抗層または複数対の上面電極層を形成する工程と、前記複数の抵抗層における前記複数対の上面電極層間の抵抗値を調整するためにトリミングを行う工程と、少なくとも前記複数の抵抗層を覆うように保護層を形成する工程と、前記スリット状の第1の分割部が複数形成された状態のシート状の絶縁基板の裏面にマグネットの磁力によりマスクを設置する工程と、前記マスクを設置した状態で前記絶縁基板の裏面および複数のスリット状の第1の分割部の内面にスパッタ工法により複数対の側面電極層を形成する工程と、前記側面電極層を形成した後、前記マスクを前記シート状の絶縁基板から取り外す工程と、前記シート状の絶縁基板における複数の短冊状基板に、前記複数の抵抗層が個々に分離されて個片状基板に分割されるように前記スリット状の第1の分割部と直交する方向に複数の第2の分割部を形成する工程とを備えた抵抗器の製造方法。 Forming a plurality of pairs of upper surface electrode layers or a plurality of resistance layers on the upper surface of the sheet-like insulating substrate; and forming the plurality of pairs on the sheet-like insulating substrate on which the plurality of pairs of upper surface electrode layers or the plurality of resistance layers are formed. Forming a plurality of slit-shaped first division parts for separating the upper surface electrode layer or the plurality of resistance layers into a plurality of strip-shaped substrates, and the plurality of pairs of upper surface electrode layers or the plurality of resistance layers Forming a plurality of resistance layers or a plurality of pairs of upper surface electrode layers so as to partially overlap with each other, and performing a trimming to adjust a resistance value between the plurality of pairs of upper surface electrode layers in the plurality of resistance layers; A step of forming a protective layer so as to cover at least the plurality of resistance layers, and a mask is installed on the back surface of the sheet-like insulating substrate in a state in which a plurality of the slit-shaped first divided portions are formed by the magnetic force of a magnet. Do Forming a plurality of pairs of side electrode layers by sputtering on the back surface of the insulating substrate and the inner surfaces of the plurality of slit-shaped first divided portions with the mask installed; and forming the side electrode layers Then, the step of removing the mask from the sheet-like insulating substrate, and the plurality of resistive layers are individually separated into a plurality of strip-like substrates on the sheet-like insulating substrate and divided into individual pieces. And a step of forming a plurality of second divided portions in a direction orthogonal to the slit-shaped first divided portions. シート状の絶縁基板の上面に複数対の上面電極層と複数の抵抗層を両者が電気的に接続されるように形成する工程と、前記複数対の上面電極層および複数の抵抗層を形成したシート状の絶縁基板に、前記複数対の上面電極層を分離して複数の短冊状基板に分割するためのスリット状の第1の分割部を複数形成する工程と、前記複数の抵抗層における前記複数対の上面電極層間の抵抗値を調整するためにトリミングを行う工程と、少なくとも前記複数の抵抗層を覆うように保護層を形成する工程と、前記スリット状の第1の分割部が複数形成された状態のシート状の絶縁基板の裏面にマグネットの磁力によりマスクを設置する工程と、前記マスクを設置した状態で前記絶縁基板の裏面および複数のスリット状の第1の分割部の内面にスパッタ工法により複数対の側面電極層を形成する工程と、前記側面電極層を形成した後、前記マスクを前記シート状の絶縁基板から取り外す工程と、前記シート状の絶縁基板における複数の短冊状基板に、前記複数の抵抗層が個々に分離されて個片状基板に分割されるように前記スリット状の第1の分割部と直交する方向に複数の第2の分割部を形成する工程とを備えた抵抗器の製造方法。 Forming a plurality of pairs of upper surface electrode layers and a plurality of resistance layers on the upper surface of the sheet-like insulating substrate, and forming the plurality of pairs of upper surface electrode layers and the plurality of resistance layers; Forming a plurality of slit-shaped first divided portions for separating the plurality of pairs of upper surface electrode layers into a plurality of strip-shaped substrates on a sheet-like insulating substrate; and Trimming to adjust resistance values between a plurality of pairs of upper electrode layers, forming a protective layer so as to cover at least the plurality of resistance layers, and forming a plurality of slit-shaped first divided portions A step of installing a mask on the back surface of the sheet-like insulating substrate in a state of being formed by a magnetic force of a magnet, and sputtering on the back surface of the insulating substrate and the inner surfaces of the plurality of slit-shaped first divided portions with the mask installed Craft A step of forming a plurality of pairs of side electrode layers, a step of removing the mask from the sheet-like insulating substrate after forming the side electrode layers, and a plurality of strip-like substrates in the sheet-like insulating substrate, Forming a plurality of second divided portions in a direction orthogonal to the slit-shaped first divided portions so that the plurality of resistance layers are individually separated and divided into individual piece-like substrates. Manufacturing method of resistors. シート状の絶縁基板の上面に複数対の上面電極層と複数の抵抗層を両者が電気的に接続されるように形成するとともに、前記複数の抵抗層における前記複数対の上面電極層間の抵抗値を調整するためにトリミングを行う工程と、前記トリミングを行ったシート状の絶縁基板に、前記複数対の上面電極層を分離して複数の短冊状基板に分割するためのスリット状の第1の分割部を複数形成する工程と、少なくとも前記複数の抵抗層を覆うように保護層を形成する工程と、前記スリット状の第1の分割部が複数形成された状態のシート状の絶縁基板の裏面にマグネットの磁力によりマスクを設置する工程と、前記マスクを設置した状態で前記絶縁基板の裏面および複数のスリット状の第1の分割部の内面にスパッタ工法により複数対の側面電極層を形成する工程と、前記側面電極層を形成した後、前記マスクを前記シート状の絶縁基板から取り外す工程と、前記シート状の絶縁基板における複数の短冊状基板に、前記複数の抵抗層が個々に分離されて個片状基板に分割されるように前記スリット状の第1の分割部と直交する方向に複数の第2の分割部を形成する工程とを備えた抵抗器の製造方法。 A plurality of pairs of upper surface electrode layers and a plurality of resistance layers are formed on the upper surface of the sheet-like insulating substrate so as to be electrically connected to each other, and a resistance value between the plurality of pairs of upper surface electrode layers in the plurality of resistance layers. Trimming to adjust the thickness, and a slit-shaped first for separating the plurality of pairs of upper surface electrode layers into a plurality of strip-shaped substrates on the trimmed sheet-like insulating substrate A step of forming a plurality of divided portions; a step of forming a protective layer so as to cover at least the plurality of resistance layers; and a back surface of the sheet-like insulating substrate in which a plurality of slit-shaped first divided portions are formed. a step of placing a mask by the magnetic force of the magnet, the side electrode layer of the plurality of pairs by a sputtering method on the inner surface of the first divided portion backside and a plurality of slit-shaped the insulating substrate while installing the mask Forming the side electrode layer, removing the mask from the sheet-like insulating substrate, and forming the plurality of resistive layers individually on the plurality of strip-like substrates in the sheet-like insulating substrate. Forming a plurality of second divided portions in a direction orthogonal to the slit-shaped first divided portions so as to be separated into individual pieces.
JP2004044286A 2000-01-17 2004-02-20 Resistor manufacturing method Expired - Lifetime JP3608569B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004044286A JP3608569B2 (en) 2000-01-17 2004-02-20 Resistor manufacturing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000007407 2000-01-17
JP2004044286A JP3608569B2 (en) 2000-01-17 2004-02-20 Resistor manufacturing method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000045507A Division JP2001274002A (en) 2000-01-17 2000-02-23 Resistor and its manufacturing method

Publications (2)

Publication Number Publication Date
JP2004179678A JP2004179678A (en) 2004-06-24
JP3608569B2 true JP3608569B2 (en) 2005-01-12

Family

ID=32715378

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004044286A Expired - Lifetime JP3608569B2 (en) 2000-01-17 2004-02-20 Resistor manufacturing method

Country Status (1)

Country Link
JP (1) JP3608569B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4654805B2 (en) * 2005-07-13 2011-03-23 パナソニック株式会社 Resistor manufacturing method
JP5143386B2 (en) * 2006-09-04 2013-02-13 パナソニック株式会社 Resistor manufacturing method
KR20210074612A (en) * 2019-12-12 2021-06-22 삼성전기주식회사 Resistor component

Also Published As

Publication number Publication date
JP2004179678A (en) 2004-06-24

Similar Documents

Publication Publication Date Title
US7188404B2 (en) Method for fabricating a resistor
JP5115968B2 (en) Chip resistor manufacturing method and chip resistor
KR20060002939A (en) Chip resistor and method for manufacturing same
KR20030088496A (en) Method for manufacturing chip resistor
JP4904825B2 (en) Manufacturing method of chip resistor
JP3608569B2 (en) Resistor manufacturing method
JP3608570B2 (en) Resistor manufacturing method
JP2004146859A (en) Method of manufacturing resistor
JP3905030B2 (en) Resistor manufacturing method
JP4681964B2 (en) Method of trimming metal plate resistor for current detection and metal plate resistor for current detection manufactured by this method
JP3134067B2 (en) Low resistance chip resistor and method of manufacturing the same
JP2004146858A (en) Method of manufacturing resistor
JPH11307304A (en) Chip resistor and manufacture of the same
JPH0795483B2 (en) Method for manufacturing thick film resistance element
JP2001237112A (en) Method of manufacturing resistor
JP2001274002A5 (en)
JP5143386B2 (en) Resistor manufacturing method
JP2007165358A (en) Chip-type capacitor
JP2005159381A (en) Method of manufacturing resistor
JP2004288808A (en) Manufacturing method for resistor
JP2017201663A (en) Method for manufacturing chip resistor, and chip resistor
JP3846311B2 (en) Method for manufacturing multiple chip resistors
JP3812442B2 (en) Method for manufacturing multiple chip resistors
JP2005191404A (en) Chip type electronic component
JPH10321401A (en) Resistor and manufacture thereof

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20040310

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20040409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040629

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040921

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041004

R151 Written notification of patent or utility model registration

Ref document number: 3608569

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071022

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081022

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091022

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091022

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101022

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111022

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121022

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131022

Year of fee payment: 9

EXPY Cancellation because of completion of term