KR101039242B1 - 수소화 규소 옥시카바이드 막의 제조방법 - Google Patents

수소화 규소 옥시카바이드 막의 제조방법 Download PDF

Info

Publication number
KR101039242B1
KR101039242B1 KR1020057015852A KR20057015852A KR101039242B1 KR 101039242 B1 KR101039242 B1 KR 101039242B1 KR 1020057015852 A KR1020057015852 A KR 1020057015852A KR 20057015852 A KR20057015852 A KR 20057015852A KR 101039242 B1 KR101039242 B1 KR 101039242B1
Authority
KR
South Korea
Prior art keywords
delete delete
silicon
oxygen
silane compound
film
Prior art date
Application number
KR1020057015852A
Other languages
English (en)
Other versions
KR20050104401A (ko
Inventor
마크 존 로보다
병 근 황
Original Assignee
다우 코닝 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다우 코닝 코포레이션 filed Critical 다우 코닝 코포레이션
Publication of KR20050104401A publication Critical patent/KR20050104401A/ko
Application granted granted Critical
Publication of KR101039242B1 publication Critical patent/KR101039242B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

유전 상수가 낮은 수소화 규소 옥시카바이드(H:SiOC) 막을 제조하기 위한 방법. 당해 방법은 막을 제조하기 위해 하나 이상의 뒤틀린 규소 결합을 함유하는 사이클릭 실란 화합물을 반응시키기 위해 플라즈마 증진 중합반응을 사용함을 포함한다. 수득된 막은 반도체 디바이스의 형성에 있어서 유용하다.
실리콘 옥시카바이드, 증기 증착 방법, 플라즈마 증진 중합반응

Description

수소화 규소 옥시카바이드 막의 제조방법{Method for producing hydrogenated silicon oxycarbide films}
본 발명은 유전 상수가 낮은 수소화 규소 옥시카바이드(H:SiOC) 막을 제조하기 위한 방법에 관한 것이다. 당해 방법은 막을 제조하기 위해, 하나 이상의 뒤틀린 규소 결합(strained silicon bond)을 함유하는 사이클릭 실란 화합물을 반응시키기 위해 플라즈마 증진 중합반응을 사용함을 포함한다. 수득된 막은 반도체 디바이스의 형성에 있어서 유용하다.
반도체 디바이스에 규소 함유 물질, 예를 들면, 실란(SiH4), 테트라에틸 오르토실리케이트(TEOS) 및 메틸 함유 실란, 예를 들면, 트리메틸실란으로부터 SiO2, SiNC:H 또는 SiC:H 또는 SiC:O:H 박막을 제조하기 위한 화학 증착방법(CVD)의 용도는 당해 분야에 공개되어 있다. 화학 증착 공정은 일반적으로 가스상의 규소 함유 물질 및 Si 비함유 반응성 가스를 반도체 기판을 함유하는 반응 챔버에 도입하는 단계를 포함한다. 에너지원, 예를 들면, 열 또는 플라즈마는 규소 함유 물질과 반응성 가스 사이에 반응을 유발하여, 반도체 디바이스에 SiO2, SiNC:H 또는 SiC:H 또는 SiC:O:H의 박막을 증착시킨다. 플라즈마 증진 화학 증착방법(PECVD)은 일반적으로 저온(500℃ 미만)에서 수행되므로, PECVD는 반도체 디바이스에 유전성 부동태 막을 제조하기에 적합한 수단이다.
회로 상호접속부와 관련된 전기 저항-정전용량(RC) 지연을 최소화하고자 하는 산업적 요구로, 인접한 전도체들 사이의 차단재로서 사용하기 위한 유전율이 낮은 신규한 유전체가 요구된다. 상대 유전 상수(k)가 2.5 초과, 3.5 미만인 많은 가능한 막 물질이 존재하지만, 유전율이 이보다 더 작은 물질은 거의 없다. 상대 유전 상수가 2.5 미만인 물질로는 무정형 탄소 합금, 불화된 무정형 탄소 합금 및 다공성 산화규소 형태가 있다.
일반적인 무정형 탄소 합금 막은 200℃ 이상의 온도에서 흔히 분해되는 부적합한 열 안정성을 갖는 것으로 나타났다. 또한, 회로 상호접속부를 형성하기 위해 사용되는 탄소 합금과 금속 막 사이의 우수한 접착을 수득하는 것이 어려운 것으로 나타났다. 이러한 문제점은 뒤틀린(strained) 규소 결합 환경을 갖는 실란 화합물을 포함하는 반응성 가스를 사용함으로써 해결할 수 있는 것으로 제안되어 왔다. 이러한 접근 방법은 최소의 Si 함량을 갖는 탄소계 막을 형성시킨다. Si가 존재하면, 막 표면에 천연 Si-O 실록산 또는 산화규소의 형성이 가능하여, a-C:H 및 a-C:F:H 및 테플론을 기본으로 하는 막에서 발견되는 탄소만으로 이루어진 표면과 비교하여 접착력을 향상시킨다.
삭제
미국 특허공보 제6,440,876호(Wang et al.)호에는 유전 상수(k)가 2.5 미만인 막의 형성에서 환 속에 Si-O-C가 존재하는 사이클릭 실록산 전구체 화합물의 사용이 기재되어 있다.
미국 특허공보 제5,011,706호(Tarhay et al.)에는 무정형 SiC 막의 형성에서 실라사이클로부탄의 사용이 기재되어 있다. 상기한 특허공보에는 플라즈마 증진 화학 증착방법에 의해 물품의 표면 위에 무정형 탄화규소의 연속적인 피막을 형성하는 방법이 공개되어 있다. 화학적 증기는 규소 함유 사이클로부탄을 포함한다.
본 발명의 목적은 하나 이상의 뒤틀린 규소 결합을 함유하는 사이클릭 실란 화합물의 플라즈마 증진 중합반응에 의해 수소화 규소 옥시카바이드로 이루어진 유전율이 낮은 유전막을 제조하는 방법을 제공하는 것이다.
본 발명은 기판, 바람직하게는 반도체 디바이스 위에 유전율이 낮은 수소화 규소 옥시카바이드(H:SiOC) 박막을 제조하는 방법에 관한 것이다. 당해 방법은 하나 이상의 뒤틀린 규소 결합을 함유하는 사이클릭 실란 화합물(이하 "사이클릭 실란 화합물"이라 칭함)과 산소 제공 가스를 포함하는 반응성 가스 혼합물의 플라즈마 증진 중합반응을 포함한다. 당해 막은 유전 상수가 낮고, 특히 중간층 유전체로서 적합하다.
본 발명은 기판 위에 수소화 규소 옥시카바이드 막을 제조하기 위한 방법에 관한 것이다. 일반적인 기판은 반도체 기판, 액정 디바이스, 발광 다이오드 표시장치 및 유기 발광 표시장치를 포함하지만, 이들로 제한하지 않는다. 막을 제조하기 위한 당해 방법은 하나 이상의 뒤틀린 규소 결합을 함유하는 사이클릭 실란 화합물(이하 "사이클릭 실란 화합물"이라 칭함)과 산소 제공 가스를 포함하는 반응성 가스 혼합물의 플라즈마 증진 중합반응을 포함한다.
"반도체 기판"이라는 용어는 초점면 어레이, 광전자 디바이스, 광전지 셀, 광학 디바이스, 트랜지스터형 디바이스, 3-D 디바이스, 실리콘 절연체(silicon-on-insulator) 디바이스, 초격자 디바이스 등을 포함하는 반도체 부품의 제조에 사용되는 규소를 기본으로 하는 디바이스, 및 비소화 갈륨을 기본으로 하는 디바이스를 포함하지만, 이들로 제한하지 않는다. 반도체 기판은 배선층을 하나 이상 포함할 수 있다. 또한, 반도체 기판은 배선층이 형성되기 전의 기판일 수 있다.
사이클릭 실란 화합물은 환 구조 내에 산소 원자를 포함하지 않는 하나 이상의 환 구조 속에 하나 이상의 규소 원자가 포함되어 있는 화합물이다. 상기한 화합물은 하나 이상의 환을 가져야 하며, 각각의 환은 3개 이상의 치환 원자들을 가져야 하며, 치환 원자들 중의 하나 이상은 Si이어야 하고, 각각의 환은 산소 원자를 포함해서는 안 된다. 사이클릭 실란 화합물의 예로는 규소 함유 사이클로부탄, 규소 함유 사이클로펜탄, 규소 함유 사이클로헥산, 실라-5-스피로[4,4]노나-2,7-디엔, 바이사이클릭 화합물 및 이와 관련된 물질을 포함한다.
하나의 규소 원자를 갖는 규소 함유 사이클로부탄은 화학식 I의 화합물을 포함한다.
Figure 112005047160265-pct00001
위의 화학식 I에서,
R은 각각 독립적으로 수소, 불소 및 탄소수 1 이상의 탄화수소 라디칼로 이 루어진 그룹으로부터 선택되고, R'은 각각 독립적으로 수소 및 탄소수 1 이상의 탄화수소 라디칼로 이루어진 그룹으로부터 선택된다. 예를 들면, 유용한 규소 함유 사이클로부탄은 본 발명의 화합물인 실라사이클로부탄(H2SiC3H6) 및 이의 유도체, 예를 들면, 1,1-디플루오로실라사이클로부탄, 1-메틸실라사이클로부탄, 1,1-디메틸실라사이클로부탄, 1,l-에틸메틸실라사이클로부탄, 1-부틸실라사이클로부탄, 2,4-디메틸실라사이클로부탄, 3,3-디에틸실라사이클로부탄 및 3,3-에틸프로필실라사이클로부탄을 포함한다.
두 개의 규소 원자를 갖는 규소 함유 사이클로부탄은 화학식 II의 화합물을 포함한다.
Figure 112005047160265-pct00002
위의 화학식 II에서,
R 및 R'은 각각 상기한 바와 동일하다. 예를 들면, 유용한 규소 함유 사이클로부탄은 본 발명의 화합물인 1,3-디실라사이클로부탄 및 이의 유도체, 예를 들면, 1,1,3,3-테트라플루오로-1,3-디실라사이클로부탄, 1-메틸-1,3-디실라사이클로부탄, 1,3-디메틸-1,3-디실라사이클로부탄, 1,1-에틸메틸-1,3-디실라사이클로부탄, 1-부틸-1,3-디실라사이클로부탄, 2,4-디메틸-1,3-디실라사이클로부탄, 2,2-디에틸-1,3-디실라사이클로부탄 및 2,4-에틸프로필-1,3-디실라사이클로부탄을 포함한다.
상기한 실라사이클로부탄 및 1,3-디실라사이클로부탄 및 이들의 유도체는 공지된 물질이고, 이의 제조방법은 당해 분야에서 공지되어 있다. 예를 들면, 수소화 리튬 알루미늄 환원에 의한 1,1-디클로로실라사이클로부탄으로부터 실라사이클로부탄의 제조방법은 문헌[참조: J. Laane, J. Am. Chem. Soc. 89, 1144 (1967)]에 기재되어 있다.
기타 사이클릭 실란 화합물은 화학식 III, 화학식 IV 또는 화학식 V를 포함한다.
Figure 112005047160265-pct00003
Figure 112005047160265-pct00004
Figure 112005047160265-pct00005
또한, H:SiOC 막을 제조하는 데 사용되는 반응성 가스 혼합물은 산소 제공 가스를 조절된 양으로 포함한다. 산소는 사용되는 산소 제공 가스의 유형에 의해 또는 사용되는 산소 제공 가스의 양에 의해 조절될 수 있다. 너무 많은 산소가 증착 챔버에 존재하면, SiO2에 가까운 화학량론을 갖는 산화규소 막이 제조되고, 유전 상수는 목적하는 것보다 높아진다. 너무 적은 산소가 증착 챔버에 존재하면, SiC:H에 가까운 화학량론을 갖는 산화규소 막이 제조된다.
산소 제공 가스는 산소, 공기, 아산화질소, 산화질소, 일산화탄소, 이산화탄소, 퍼옥사이드 및 이산화황(SO2), 일반적으로는 아산화질소를 포함하지만, 이들로 제한하지 않는다. 산소 제공 가스의 양은 일반적으로 사이클릭 실란 화합물 용적부당 0.1 내지 10용적부, 또는 사이클릭 실란 화합물 용적부당 0.2 내지 7용적부이다. 당해 분야의 숙련된 당업자는 산소 제공 가스의 유형 및 증착 조건을 기본으로 하여 산소 제공 가스의 양을 용이하게 결정할 수 있다.
기타 물질이 반응성 가스 혼합물 속에 존재할 수 있다. 예를 들면, 운반 가스, 예를 들면, 헬륨 또는 아르곤, 도펀트, 예를 들면, 포스핀 또는 디보란, 할로겐, 예를 들면, 불소, 할로겐 함유 가스, 예를 들면, SiF4, CF4, C3F6 및 C4F8 또는 막에 목적하는 추가의 성질을 제공하는 기타 물질이 존재할 수 있다.
반응성 가스 혼합물을 기판, 바람직하게는 반도체 기판을 함유하는 증착 챔버 기판에 도입하며, 이때 사이클릭 실란 화합물의 중합반응이 유발되어 기판에 막이 증착되고, 당해 막은 수소, 규소, 탄소 및 산소를 포함하고, 유전 상수가 낮다(2.0 내지 3.2). 산업에서 사용될 수 있고 광범위하게 사용되는 저온으로 인해 플라즈마 증진 화학 증착방법(PECVD)이 바람직하다.
PECVD에서, 가스 혼합물을 플라즈마 영역을 통해 통과시켜 반응시킨다. 당해 공정에서 사용되는 플라즈마는 다양한 에너지원, 예를 들면, 전기 방전, 고주파 주파수 또는 마이크로파 범위의 전자기 분야, 레이저 또는 입자 빔으로부터 유도된 에너지원을 포함한다. 일반적으로 플라즈마 증착 공정에서 적정 전력 밀도(0.1 내지 5watt/cm2)에서 고주파 주파수(10kHz 내지 102MHz) 또는 마이크로파(1.0 내지 10GHz) 에너지를 사용하는 것이 바람직하다. 그러나 일반적으로 설비에 맞춰 특정 주파수, 전력 및 압력을 사용한다. 바람직하게는 막은 PECVD를 사용하여 전력 20 내지 1,000W, 압력 1 내지 10,000mTorr, 온도 25 내지 500℃에서 제조한다.
흔히 고밀도 플라즈마로 일컬어지는 한정된, 저압(1 내지 5mTorr) 마이크로파 플라즈마는 CVD 성장 동안 변화하는 표면 지형을 평탄화하는 것을 돕는 공정에서 고주파 여기와 조합하여 사용될 수 있다. 당해 공정은 중간층 유전체를 형성하는 데 유용하다.
본 발명에 의해 제조된 수소화 규소 옥시카바이드 막은 화학식 SiwOxCyHz이고, 여기서, C:Si의 비율은 약 1:1 내지 약 10:1의 범위일 수 있고, O:Si의 비율은 수소와 균형을 이루면서 약 0.1:1 내지 약 1.5:1의 범위일 수 있다. C:Si 비율은 일반적으로 사이클릭 실란 화합물의 C:Si 비율에 의해 결정된다.
본 발명에 따라 제조되는 막은 다양한 두께를 가질 수 있다. 두께가 0.01 내지 10㎛인 막이 본 발명의 방법에 의해 제조될 수 있다. 또는, 막의 두께는 0.5 내지 3.0㎛이다.
본 발명의 방법에서의 잇점은 연속적인 성장 공정을 연결하여, CVD 공정 동안 적합한 시간에 산소 제공 가스를 증가시키거나 제거함으로써 Si02, H:SiOC 및/또는 SiC:H, 예를 들면, SiO2/H:SiOC/SiO2 또는 SiC:H/H:SiOC/SiC:H의 다층 구조를 제조할 수 있다는 것이다. 반응성 가스 유동을 정지시킴으로써 산소 제공 가스의 양을 조절하고, 이후에 반응성 가스 유동을 다시 개시하여 다음 층을 제조함으로써 개별적인 층들을 제조하는 것이 바람직하다.
본 발명에 따라 제조된 막은 낮은 유전 상수로 인해 반도체 집적 회로에서 게이트 유전성, 프리메탈(premetal) 유전체, 금속간 유전체 및 부동태 피막을 제조하기 위한 중간층 유전체로서 특히 적합하다. 본 발명에 따라 제조된 막의 유전 상수(k)는 2.0 내지 3.2, 또는 2.2 내지 2.8이다.
하기의 비제한적인 실시예들은 당해 분야의 숙력된 당업자가 용이하게 본 발명을 이해할 수 있도록 제공된다.
실시예 1
디메틸실라사이클로부탄(DMSCB) 및 아산화질소, N20(가스 유량에 대해 표 1 참조)를 포함하는 반응성 가스 혼합물을 증착 온도가 350℃인 용량 결합 평행 판 PECVD 시스템에 도입했다. PECVD 시스템을 작동시키는 전력, 압력 조건은 하기의 표 1에 기재되어 있다. 헬륨을 수행 번호 1-1, 수행 번호 1-14 및 수행 번호 1-15에서 운반 가스로서 사용하였다. 막을 기판으로서의 Si(100) 와이퍼 위에 형성 시켰다. 증착된 막에 대하여 굴절률(RI)을 측정하였다. 금속 증착 후, 막을 N2 대기하에 400℃에서 1시간 동안 어닐링한 후, 유전 상수(k)를 측정하였다. 공정 조건 및 결과는 표 1에 기재되어 있다.
a-SiCO:H 막을 기본으로 하는 DMSCB의 예
증착 온도 = 350℃ 후 어닐링 K*
수행
번호
압력
(torr)
전력
(watt)
DMSCB
(sccm)
N2O
(sccm)
He
(sccm)
증착 속도
(Å/min)
RI Kavg* STD
1-1 3 300 150 125 75 3239 1.4 2.528 0.0283
1-2 3 300 100 50 1878 1.5021 2.651 0.0988
1-3 3 400 100 50 3665 1.4661 2.677 0.0920
1-4 3 300 115 50 1777 1.4955 2.602 0.1161
1-5 3 300 85 50 1929 1.4991 2.740 0.0110
1-6 3 250 100 50 1468 1.5036 2.593 0.2057
1-7 3.8 300 100 50 1803 1.5035 2.683 0.0390
1-8 2 300 100 700 7608 1.4333 2.604 0.2420
1-9 3 300 130 50 1626 1.4978 2.545 0.0632
1-10 3 400 130 50 2375 1.5155 2.650 0.0330
1-11 3 300 100 700 7482 1.4186 2.838 0.0546
1-12 1 300 100 50 1110 1.4087 2.793 0.1935
1-13 1 400 100 50 844 1.5154 3.041 0.1039
1-14 5 400 50 350 100 4943 1.3741 3.101 0.0750
1-15 5 400 100 50 100 2692 1.5218 2.583 0.1234
* 측정된 K의 오차 범위는 +0/-10%이다.
실시예 2(비교예)
a-SiC:H 막은 아산화질소(N2O)가 반응성 가스 혼합물에 사용되지 않는다는 점을 제외하고는 실시예 1에 기재되어 있는 방법과 동일하게 하여 DMSCB를 사용하여 제조했다.
DMSCB a-SiC:H 막의 예
증착 온도 = 350℃ 후 어닐링 K*
수행
번호
압력
(torr)
전력
(watt)
DMSCB
(sccm)
He
(sccm)
증착 속도
(Å/min)
RI Kavg* STD
C2-1 3 200 150 200 140 1.7106 4.350 0.1633
C2-2 3 400 150 200 273 1.7375 4.271 0.1612
C2-3 5 300 50 80 287 1.6146 3.919 0.0239
C2-4 5 200 50 80 125 1.6172 4.044 0.1137
C2-5 2 400 50 80 580 1.7749 4.357 0.0458
C2-6 2 300 50 80 376 1.783 4.474 0.1114
* 측정된 K의 오차 범위는 +0/-10%이다.
실시예 3
실시예 1의 수행 번호 1-15 및 실시예 2의 수행 번호 C2-4에서 제조된 막은 러더포드 후방 산란(Rutherford Back Scattering) - 수소 전방 산란(Hydrogen Forward Scattering)(이온 산란 분광법)을 사용하여 조성물을 분석하였다. 당해 분석의 결과는 표 3에 기재되어 있다.
또한, 2개의 막에 대하여 누설 전류 밀도도 측정하였다. a-SiCO:H 막에 대한 1MV/cm에서 누설 전류 밀도는 10-10Å/cm2 이하였다. a-SiC:H 막에 대한 1MV/cm에서 누설 전류 밀도는 10-10Å/cm2 이하였다.
당해 결과로부터 확인할 수 있는 것처럼, 증가된 C:Si 비율을 갖는 누설 전류 밀도가 낮은 막을 제조할 수 있다.
추가의 비교를 위해, a-SiCO:H 및 a-SiC:H 막을 트리메틸실란(TMS)을 사용하여 제조하였다.
a-SiCO:H 및 a-SiC:H 막을 기본으로 하는 DMSCB의 조성물
공정 Si N H O C 원자
밀도
(원자/
cm2)
밀도
(g/cm3)
O/Si C/Si LKG
(Å/cm2
1MV/cm)
Vbd
(mv/cm@
1mA/cm2)
DMSCB
a-SiCO:H
0.11 0 0.46 0.1 0.33 1.78E+18 1.15 0.91 3 7.67 x 10-11 >4
DMSCB
a-SiC:H
0.16 0 0.4 0.08 0.36 4.09E+17 1.12 0.5 2.25 2.39 x 10-11 >4
TMS
a-SiCO:H
0.15 0.02 0.36 0.15 0.32 6.55E+22 1.17 1.00 2.14 3 x 10-10* >4
TMS
a-SiC:H
0.30 0 0.14 0.05 0.48 7.47E+22 1.85 0.17 1.6 5.33 x 10-9 2.5
* 0.5 MV/cm에서 측정하였다.
실시예 4
디메틸실라사이클로펜탄(DMSCP) 및 아산화질소, N20(가스 유량에 대해 표 4 참조) 및 아르곤(Ar)을 포함하는 반응성 가스 혼합물을 증착 온도가 370℃인 용량 결합 평행 판 PECVD 시스템에 도입했다.
PECVD 시스템을 작동시키는 전력, 압력 조건은 표 4에 기재되어 있다.
a-SiCO:H 막을 기판으로서의 Si(100) 와이퍼 위에 형성시켰다. 증착된 막에 대하여 굴절률(RI)을 측정하였다. 금속 증착 후, 막을 N2 대기하에 400℃에서 1시간 동안 어닐링한 후, 유전 상수(k)를 측정하였다. 공정 조건 및 결과는 표 4에 기재되어 있다.
a-SiCO:H 막을 기본으로 하는 디메틸실라사이클로펜탄(DMSCP)의 예
증착 온도 = 370℃
후 어닐링 K*
수행
번호
압력
(torr)
전력
(watt)
DMSCP
(sccm)
N2O
(sccm)
He
(sccm)
증착 속도
(Å/min)
RI Kavg* STD
4-1 9 850 200 225 125 12021 1.5054 2.354 0.159
4-2 9 850 200 250 125 12792 1.5014 2.514 0.171
4-3 9 850 200 200 150 12063 1.5087 2.285 0.132
4-4 9 850 200 250 150 12957 1.4997 2.559 0.090
* 측정된 K의 오차 범위는 +0/-10%이다.
실시예 5
디메틸실라사이클로펜탄(DMSCP) 및 헬륨, He(가스 유량에 대해 표 5 참조)를 포함하는 반응성 가스 혼합물을 증착 온도가 370℃인 용량 결합 평행 판 PECVD 시스템에 도입했다. PECVD 시스템을 작동시키는 전력, 압력 조건은 표 5에 기재되어 있다. a-SiC:H 막을 기판으로서의 Si(100) 와이퍼 위에 형성시켰다. 증착된 막에 대하여 굴절률(RI)을 측정하였다. 금속 증착 후, 막을 N2 대기하에 400℃에서 1시간 동안 어닐링한 후, 유전 상수(k)를 측정했다. 공정 조건 및 결과는 표 5에 기재되어 있다.
a-SiC:H 막을 기본으로 하는 디메틸실라사이클로펜탄(DMSCP)의 예
증착 온도 = 370℃
후 어닐링 K*
수행
번호
압력
(torr)
전력
(watt)
DMSCP
(sccm)
He
(sccm)
증착 속도
(Å/min)
RI Kavg* STD
5-1 7.5 850 150 300 5634 1.7744 3.946 0.162
5-2 9.2 700 150 300 2746 1.7158 3.662 0.114
5-3 9.2 550 150 420 1288 1.7352 4.137 0.087
5-4 9.2 700 150 420 2690 1.7407 3.868 0.169
* 측정된 K의 오차 범위는 +0/-10%이다.

Claims (25)

  1. 규소 함유 사이클로부탄, 규소 함유 사이클로펜탄, 규소 함유 사이클로헥산, 실라-5-스피로[4,4]노나-2,7-디엔 및 바이사이클릭 화합물로 이루어진 그룹으로부터 선택된 사이클릭 실란 화합물로서, 환 구조 내에 산소 원자를 포함하지 않는 하나 이상의 환 구조 속에 하나 이상의 규소 원자를 갖는 사이클릭 실란 화합물(i)과 산소 제공 가스(ii)를 포함하는 반응성 가스 혼합물을, 기판을 함유하는 증착 챔버에 도입하는 단계 및
    상기 사이클릭 실란 화합물과 상기 산소 제공 가스와의 반응을 25℃ 내지 500℃에서 유발시키는 단계를 포함하고,
    상기 반응 동안 상기 산소 제공 가스가 상기 사이클릭 실란 화합물 용적부당 0.1용적부 이상 10용적부 미만의 양으로 존재하여, 상기 기판 위에 수소, 규소, 탄소 및 산소를 포함하며 유전 상수가 2.0 내지 3.2인 막을 제공하는,
    수소화 규소 옥시카바이드 막을 제조하기 위한 화학 증착방법.
  2. 삭제
  3. 제1항에 있어서, 상기 사이클릭 실란 화합물이 화학식 III, 화학식 IV 및 화학식 V의 화합물로부터 선택되는, 화학 증착방법.
    [화학식 III]
    Figure 112010077336797-pct00006
    [화학식 IV]
    Figure 112010077336797-pct00007
    [화학식 V]
    Figure 112010077336797-pct00008
    위의 화학식 III, IV 및 V에서,
    R은 각각 독립적으로 수소, 불소 및 탄소수 1 이상의 탄화수소 라디칼로 이루어진 그룹으로부터 선택되고,
    R'은 각각 독립적으로 수소 및 탄소수 1 이상의 탄화수소 라디칼로 이루어진 그룹으로부터 선택된다.
  4. 제1항에 있어서, 상기 산소 제공 가스가 산소, 공기, 퍼옥사이드, 이산화황, 일산화탄소, 이산화탄소, 아산화질소 및 산화질소로 이루어진 그룹으로부터 선택되는, 화학 증착방법.
  5. 제1항에 있어서, 상기 사이클릭 실란 화합물이 디메틸실라사이클로부탄이고, 산소 제공 가스가 아산화질소인, 화학 증착방법.
  6. 제1항에 있어서, 상기 막의 유전 상수가 2.2 내지 2.8인, 화학 증착방법.
  7. 제1항에 있어서, 상기 사이클릭 실란 화합물과 상기 산소 제공 가스와의 반응 동안 산소 제공 가스의 양을 증가시키거나 감소시켜, Si02, H:SiOC 및 SiC:H로 이루어진 그룹으로부터 선택된 연속되는 층들을 함유하는 막을 제조하는, 화학 증착방법.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
KR1020057015852A 2003-02-26 2004-01-26 수소화 규소 옥시카바이드 막의 제조방법 KR101039242B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/375,516 US20040166692A1 (en) 2003-02-26 2003-02-26 Method for producing hydrogenated silicon oxycarbide films
US10/375,516 2003-02-26

Publications (2)

Publication Number Publication Date
KR20050104401A KR20050104401A (ko) 2005-11-02
KR101039242B1 true KR101039242B1 (ko) 2011-06-09

Family

ID=32869010

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057015852A KR101039242B1 (ko) 2003-02-26 2004-01-26 수소화 규소 옥시카바이드 막의 제조방법

Country Status (6)

Country Link
US (2) US20040166692A1 (ko)
JP (1) JP4881153B2 (ko)
KR (1) KR101039242B1 (ko)
CN (1) CN100416776C (ko)
TW (1) TWI368670B (ko)
WO (1) WO2004077543A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6800571B2 (en) * 1998-09-29 2004-10-05 Applied Materials Inc. CVD plasma assisted low dielectric constant films
US6821571B2 (en) * 1999-06-18 2004-11-23 Applied Materials Inc. Plasma treatment to enhance adhesion and to minimize oxidation of carbon-containing layers
WO2005053009A1 (ja) * 2003-11-28 2005-06-09 Nec Corporation 多孔質絶縁膜及びその製造方法並びに多孔質絶縁膜を用いた半導体装置
WO2006052370A2 (en) * 2004-11-03 2006-05-18 Applied Materials, Inc. Diamond like carbon films
US20070286995A1 (en) * 2006-06-09 2007-12-13 Exatec, Llc Polycarbonate glazing system having solar reflecting properties
CN101668879B (zh) * 2007-03-28 2012-05-09 陶氏康宁公司 含硅和碳的阻挡层的卷到卷等离子体增强化学气相沉积方法
US8212337B2 (en) 2008-01-10 2012-07-03 International Business Machines Corporation Advanced low k cap film formation process for nano electronic devices
JP5317089B2 (ja) * 2008-01-23 2013-10-16 独立行政法人物質・材料研究機構 成膜方法および絶縁膜
JP4911143B2 (ja) * 2008-08-15 2012-04-04 信越化学工業株式会社 高温耐性接着剤組成物、基板の接着方法、及び3次元半導体装置
JP5505680B2 (ja) * 2008-09-01 2014-05-28 独立行政法人物質・材料研究機構 絶縁膜材料、この絶縁膜材料を用いた成膜方法および絶縁膜
TWI490363B (zh) * 2009-02-06 2015-07-01 Nat Inst For Materials Science 絕緣膜材料、使用該絕緣膜材料的成膜方法及絕緣膜
US8703624B2 (en) * 2009-03-13 2014-04-22 Air Products And Chemicals, Inc. Dielectric films comprising silicon and methods for making same
CN103904026B (zh) * 2014-04-08 2016-08-10 苏州大学 微电子芯片用低介电常数薄膜层的制造工艺
US20160056414A1 (en) * 2014-08-21 2016-02-25 Universal Display Corporation Thin film permeation barrier system for substrates and devices and method of making the same
WO2019058477A1 (ja) * 2017-09-21 2019-03-28 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム
CN108389782B (zh) * 2018-03-06 2020-02-25 江苏欧特电子科技有限公司 一种形成超低k电介质层的方法
TWI776666B (zh) * 2019-07-25 2022-09-01 美商慧盛材料美國責任有限公司 含有矽雜環烷的組合物及使用其沉積含矽膜的方法
TW202111147A (zh) * 2019-08-12 2021-03-16 美商應用材料股份有限公司 低k介電膜
US20240087880A1 (en) * 2022-08-26 2024-03-14 Applied Materials, Inc. Systems and methods for depositing low-k dielectric films

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020090144A (ko) * 2001-05-23 2002-11-30 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 낮은 유전 상수 물질 및 cvd에 의한 처리 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0827539B2 (ja) * 1987-09-28 1996-03-21 富士写真フイルム株式会社 光重合性組成物
US5011706A (en) * 1989-04-12 1991-04-30 Dow Corning Corporation Method of forming coatings containing amorphous silicon carbide
CA2027031A1 (en) * 1989-10-18 1991-04-19 Loren A. Haluska Hermetic substrate coatings in an inert gas atmosphere
US5318857A (en) * 1989-11-06 1994-06-07 Dow Corning Corporation Low temperature ozonolysis of silicon and ceramic oxide precursor polymers to ceramic coatings
US4973526A (en) * 1990-02-15 1990-11-27 Dow Corning Corporation Method of forming ceramic coatings and resulting articles
US5384289A (en) * 1993-06-17 1995-01-24 Micron Semiconductor, Inc. Reductive elimination chemical vapor deposition processes utilizing organometallic precursor compounds in semiconductor wafer processing
US5415126A (en) * 1993-08-16 1995-05-16 Dow Corning Corporation Method of forming crystalline silicon carbide coatings at low temperatures
JPH08298260A (ja) * 1995-02-28 1996-11-12 Hitachi Ltd 誘電体及びその製造方法並びに半導体装置
TW328971B (en) 1995-10-30 1998-04-01 Dow Corning Method for depositing Si-O containing coatings
US5753374A (en) * 1995-11-27 1998-05-19 Dow Corning Corporation Protective electronic coating
US5780163A (en) * 1996-06-05 1998-07-14 Dow Corning Corporation Multilayer coating for microelectronic devices
US5926740A (en) * 1997-10-27 1999-07-20 Micron Technology, Inc. Graded anti-reflective coating for IC lithography
US6287990B1 (en) * 1998-02-11 2001-09-11 Applied Materials, Inc. CVD plasma assisted low dielectric constant films
US6159871A (en) * 1998-05-29 2000-12-12 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
US6667553B2 (en) * 1998-05-29 2003-12-23 Dow Corning Corporation H:SiOC coated substrates
US6469540B2 (en) * 2000-06-15 2002-10-22 Nec Corporation Reconfigurable device having programmable interconnect network suitable for implementing data paths
CN1222195C (zh) * 2000-07-24 2005-10-05 Tdk株式会社 发光元件
US6440876B1 (en) * 2000-10-10 2002-08-27 The Boc Group, Inc. Low-K dielectric constant CVD precursors formed of cyclic siloxanes having in-ring SI—O—C, and uses thereof
US6649540B2 (en) * 2000-11-09 2003-11-18 The Boc Group, Inc. Organosilane CVD precursors and their use for making organosilane polymer low-k dielectric film
US6593248B2 (en) * 2001-03-23 2003-07-15 Dow Corning Corporation Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
US6984594B2 (en) * 2002-05-17 2006-01-10 Samsung Electronics, Co., Ltd. Deposition method of insulating layers having low dielectric constant of semiconductor devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020090144A (ko) * 2001-05-23 2002-11-30 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 낮은 유전 상수 물질 및 cvd에 의한 처리 방법

Also Published As

Publication number Publication date
US7189664B2 (en) 2007-03-13
US20060148252A1 (en) 2006-07-06
CN100416776C (zh) 2008-09-03
TW200420750A (en) 2004-10-16
KR20050104401A (ko) 2005-11-02
CN1754252A (zh) 2006-03-29
JP4881153B2 (ja) 2012-02-22
JP2006519496A (ja) 2006-08-24
US20040166692A1 (en) 2004-08-26
TWI368670B (en) 2012-07-21
WO2004077543A1 (en) 2004-09-10

Similar Documents

Publication Publication Date Title
KR101039242B1 (ko) 수소화 규소 옥시카바이드 막의 제조방법
JP4881422B2 (ja) 低誘電率を有する水素化オキシ炭化珪素フィルムの製造方法
US6593248B2 (en) Method for producing hydrogenated silicon oxycarbide films having low dielectric constant
US7087271B2 (en) Method for preparing low dielectric films
US6733830B2 (en) Processes for depositing low dielectric constant materials
US5563105A (en) PECVD method of depositing fluorine doped oxide using a fluorine precursor containing a glass-forming element
KR100602469B1 (ko) 저 유전 필름을 위한 기계적 강화제 첨가제
JP4987717B2 (ja) コーティングを有する基板及びその調製方法
US6458718B1 (en) Fluorine-containing materials and processes
US20030194496A1 (en) Methods for depositing dielectric material
US7737525B1 (en) Method for producing low-K CDO films
JP2004320005A (ja) 有機シリカ多孔性膜製造のための化学気相成長方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160427

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170504

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180427

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 9