KR101021189B1 - 반도체층 제조방법 및 발광다이오드 - Google Patents

Abstract

결정결함밀도가 작고, 품질이 양호하며 GaN 등에 대하여 큰 이온결합성을 보이는 반도체층이, 이온결합도가 작고 강한 공유결합성을 보이는 재료로 이루어진 탄화규소층 등의 반도체층상에 형성된다. 반도체층 형성방법은 제 1 이온결합도를 갖는 제 1 반도체층(102)의 표면위에 제 1 이온결합도 보다 큰 제 2 이온결합도를 갖는 제 2 반도체층(103) 형성하는 것을 포함한다. 제 2 반도체층(103)은 진공 중에서 제 2 반도체층을 형성하는 측에 있는 제 1 반도체층의 표면에 전자를 조사하면서 형성된다.

Description

반도체층 제조방법 및 발광다이오드 {METHOD FOR FABRICATING SEMICONDUCTOR LAYER AND LIGHT-EMITTING DIODE}

관련출원 상호참조 :

본 출원은 35 U.S.C.§119(e)(1)에 따른 2005년 9월 9일에 출원한 미국의 가출원 60/715,155호 및 35 U.S.C.§111(b)에 따른 2005년 9월 2일에 출원한 일본특허출원 2005-254631호의 이익을 주장하면서 35 U.S.C.§111(a) 하에서 제출한 출원이다.

본 발명은 제 1 이온결합도를 갖는 제 1 반도체층의 표면에 제 1 이온결합도 보다 큰 제 2 이온결합도를 갖는 제 2 반도체층을 형성하는 반도체층 형성방법 및 그 반도체층 형성방법으로 얻은 발광다이오드에 관한 것이다.

종래 도전성 또는 열전도성이 우수한 규소(Si), 탄화규소(SiC) 등의 기판에 탄화규소층 또는 질화갈륨(GaN)계 반도체층을 형성하는 기술수단이 알려져 있다 ("Silicon-based Hetero Devices", 세이지로 후루카와 및 요시히토 아메미야 편저, Maruzen K.K. 발행, 1991년 7월 30일, 91~93쪽 참조). 예를 들면, Si의 기판에 하층(under layer)으로서 형성된 SiC막에 분자선 에피택시얼(Molecular Beam Epitaxial:MBE)법으로 입방정 GaN층을 성장시키는 기술이 개시되어 있다(D.Wang 외, Journal of Crystal Growth(네덜란드), Vol.220, 2000, 204~208쪽 참조).

또한, 아세틸렌(C₂H₂) 등 불포화 탄화수소 기체로 규소기판 표면을 탄화하여 탄화규소를 형성하는 더욱 편리한 방법이 알려져 있다(상기 "Silicon-based Hetero Devices" 참조). 예를 들면, 압력이 1O^-5 Pa 이하인 고진공을 유지하면서 분자선 에피택시얼 장치 내에 실리콘 기판을 탑재하고, 그 규소기판 표면을 아세틸렌 기체에 노출시킴으로써 그 표면을 탄화하여 탄화규소층을 형성하는 수단이 알려져 있다(T.Sugii 외, Journal of Electrochemical Society, U.S.A. Vol.137, N0.3, 1990, 989~992쪽 참조).

문제는 반도체층을 안정하게 형성할 수 없다는 데 있다. 예를 들면, 입방정 탄화규소(3C-SiC)는 격자상수가 0.436nm이며, 이는 입방정 GaN의 격자상수 0.451nm와 거의 동일하다. 아마도 이들 화합물의 이온결합도 차이 때문에(J.C.Phillips 저, "Bonds and Bands in Semiconductors"(Physics Series 38), Yoshioka Shoten 발행, 제3쇄, 1985년 7월 25일, 50~51쪽 참조), 탄화규소층에 형성된 GaN은 쌍정 및 적층결함 등 결정결함을 많이 포함한다. 결정결함밀도가 작은 우수한 품질의 GaN층을 제조하지 못하고 있다.

본 발명은 상기 상황을 고려하여 안출된 것으로서, 탄화규소층 등의 이온결합도가 작고 공유결합성이 강한 재료로 이루어진 반도체층에, 결정결함밀도가 작고 양질인 GaN 등의 이온결합도가 강한 반도체층을 형성할 수 있는 반도체층 형성방법 및 그 반도체층 형성방법을 이용하여 얻는 발광다이오드를 제공하는 것을 목적으로 한다.

상기 목적을 달성하기 위해서 본 발명의 제 1 형태는 제 1 이온결합도를 갖는 제 1 반도체층 표면에 제 1 이온결합도 보다 큰 제 2 이온결합도를 갖는 제 2 반도체층을 형성하는 반도체층 형성방법으로서, 상기 제 2 반도체층을 형성하는 측에 있는 제 1 반도체층 표면에 진공 중에서 전자를 조사하면서 제 2 반도체층을 형성하는 것을 포함하는 방법의 이용이 고려된다.

본 발명의 제 2 형태는 본 발명의 제 1 형태에 있어서 상기 제 1 반도체층이 탄화규소(SiC) 반도체로 구성되고 제 2 반도체층은 Ⅲ족 질화물 반도체로 구성된 것이다.

본 발명의 제3 형태는 본 발명의 제 1 형태에 있어서 상기 제 1 반도체층이 규소 단결정 기판에 형성된 입방정 탄화규소 반도체로 구성된 것이다.

본 발명의 제4 형태는 본 발명의 제 1 형태에 있어서 상기 제 1 반도체층이 인화붕소(BP)계 화합물로 구성되고, 상기 제 2 반도체층은 Ⅲ족 질화물 반도체로 구성된 것이다.

본 발명의 제5 형태는 본 발명의 제4 형태에 있어서 상기 제 1 반도체층이 규소 단결정 기판에 형성된 모노머 인화붕소로 구성된 것이다.

본 발명의 제6 형태는 본 발명의 제 2 내지 제5 형태 중 어느 한 형태에 있어서 상기 제 1 반도체층은 표면이 {OO1}결정면으로 형성된 것이다.

본 발명의 제7 형태는 본 발명의 제 1 내지 제6 형태 중 어느 한 형태에 있어서 전자조사밀도가 시간의 경과에 따라 감소할 때 상기 제 2 반도체층이 형성된다.

본 발명의 제8 형태는 본 발명의 제7 형태에 있어서 상기 전자 조사는 층두께 t인 제 2 반도체층의 층두께가 0.5t가 되기 전에 정지한다.

본 발명의 제9 형태는 본 발명의 제 1 형태 내지 제8 형태 중 어느 하나에 기재된 반도체층 형성방법을 이용하여 발광다이오드를 얻는다.

본 발명은 제 1 이온결합도를 갖는 제 1 반도체층의 표면에 제 1 이온결합도 보다 큰 제 2 이온결합도를 갖는 제 2 반도체층을 형성함에 있어서 제 2 반도체층을 형성하는 측의 제 1 반도체층의 표면에 진공 중에서 전자를 조사하면서 제 2 반도체층을 형성한 것으로서, 제 1 반도체층에 대한 제 2 반도체층을 형성하는 반도체재료에 의해 나타나는 "젖음성"을 향상시켜서, 쌍정 및 적층결함이 밀도가 작아 결정성이 우수하며, 또한 연속성이 있는 제 2 반도체층을 안정하게 형성할 수 있다.

특히, 본 발명은 탄화규소층을 제 1 반도체층으로 하여 제 1 반도체층에 제 2 반도체층으로서 접합되어 배설된 Ⅲ족 질화물 반도체층을 갖기 때문에, 높은 "젖음성"을 보이는 상태에서 이상적인 격자의 정합성을 공유하는 두 층을 결합시켜 결정성이 우수한 Ⅲ족 질화물 반도체층을 형성할 수 있다.

특히, 본 발명은 또한 기판으로서 규소 단결정을 사용하여 본 기판을 형성함으로써, 장주기에서 규소 단결정과 도메인 매칭이 도입된 품질이 우수한 입방정 탄화규소층을 제 1 반도체층으로서 사용할 수 있기 때문에, 제 1 반도체층과 결합된 결정성이 우수한 Ⅲ족 질화물 반도체층을 형성할 수 있다.

또한, 본 발명은 제 1 반도체층으로서 인화붕소층을 사용하고, 그에 결합된 Ⅲ족 질화물 반도체층을 제 2 반도체층으로서 형성하기 때문에, 인화붕소층과 Ⅲ족 질화물 반도체층 사이의 열후한 "젖음성"을 극복하여 결정결함밀도가 작고 양질인 Ⅲ족 질화물 반도체층을 형성할 수 있다.

특히 본 발명은 또한 제 1 반도체층으로서 규소 단결정 기판에 형성되고 규소 단결정과 도메인 매칭이 도입된 모노머 인화붕소로 이루어지는 우수한 품질의 층을 사용하여, 그에 결합된 Ⅲ족 질화물 반도체층을 제 2 반도체층으로서 형성하기 때문에, 높은 "젖음성"을 보이는 상태에서 격자의 정합성이 우수한 이들 두 층을 상호결합시켜 결정성이 우수한 Ⅲ족 질화물 반도체층을 형성할 수 있다.

본 발명은 제 1 반도체층으로서 {001} 결정면이 형성된 표면을 갖는 반도체층을 사용하여, 상기 {001} 결정면에 전자를 조사하여 Ⅲ족 질화물 반도체층을 형성하기 때문에, 안정한 방법으로 입방정 Ⅲ족 질화물 반도체층을 효율적으로 형성할 수 있다.

또한, 본 발명은 제 1 반도체층의 표면에 제 2 반도체층을 형성함에 있어서, 제 2 반도체층의 성장개시 시부터 시간 경과에 따라 제 1 반도체층의 표면을 향한 전자밀도를 감소시키면서 제 2 반도체층을 형성하기 때문에, 제 1 반도체층과 제 2 반도체층 사이의 "젖음성"을 향상시키고, 또한 장시간에 걸친 전자 조사에 의한 제 2 반도체층의 불필요한 손상을 억제하여 우수한 품질의 Ⅲ족 질화물 반도체층을 형성할 수 있다.

특히, 본 발명은 제 1 반도체층의 표면에 제 2 반도체층을 형성하고, 층두께가 t가 되도록 제 2 반도체층의 성장을 개시한 후에, 제 1 반도체층의 표면을 향해서 제 2 반도체층의 층두께가 0.5t가 되기 전에 전자조사를 정지하기 때문에, 장시간에 걸친 전자조사에 의한 제 2 반도체층의 불필요한 손상을 억제하여 우수한 품질의 Ⅲ족 질화물 반도체층을 형성할 수 있다.

또한, 본 발명은 제 1 이온결합도를 갖는 제 1 반도체층의 표면에 제 1 이온결합도보다 큰 제 2 이온결합도를 갖는 제 2 반도체층을 형성함에 있어서, 제 2 반도체층을 형성하는 측에 있는 제 1 반도체층의 표면에 진공 중에서 전자를 조사하면서, 제 2 반도체층을 형성하고, 그 반도체층을 이용하여 발광다이오드를 제조하기 때문에, 발광다이오드를 구성하는 층은 쌍정 및 적층결함밀도를 감소시켜 결정성이 우수하여 발광휘도, 역방향전압 및 강복전압을 향상시킬 수 있다.

상기한 본 발명의 목적, 특성 및 효과는 이하의 도면을 참조한 설명으로부터 당업자에게 명확한 것이다.

도 1은 실시예 3에 기재된 발광다이오드의 평면모식도.

도 2는 도 1을 통과하는 파선 Ⅱ-Ⅱ에 따른 발광다이오드의 단면모식도.

본 발명에서, 제 1 이온결합도를 갖는 제 1 반도체층의 표면에 제 1 이온결합도보다 큰 제 2 이온결합도를 갖는 제 2 반도체층을 형성함에 있어서, 제 2 반도체층을 형성하는 측에 있는 제 1 반도체층의 표면에 진공 중에서 전자를 조사하면 서 제 2 반도체층을 형성한다.

제 1 반도체층은 상술한 바와 같이 제 2 반도체층을 구성하는 재료보다 이온결합도가 더 작은 반도체 재료로 구성된다. 예를 들면, 규소(Si) 및 게르마늄(Ge)은 1종 원소의 공유결합으로 이루어지고, 이온결합도는 O이다. 질화갈륨(GaN)의 이온결합도는 0.500이며, 탄화규소(SiC)의 이온결합도는 0.177이다(J.C.Phillips 저, "Bonds and Bands in Semiconductors"(Physics Series 38), 1985년 7월 25일 Yoshioka Shoten 발행, 제3쇄, 51쪽 참조). 인화붕소(BP)는 공유결합성이 높고, 이온결합도는 0.006으로서 작다(상기 "Bonds and Bands in Semiconductors", 51쪽 참조).

본 발명은 제 1 반도체층에 대하여 제 2 반도체층에 의해 나타나는 "젖음성"을 향상시키는 관점에서 제 2 반도체층을 형성하는 제 1 반도체층의 표면에 진공 중에서 전자를 조사하면서 제 2 반도체층을 형성한다.

여기서 "젖음성"이란 제 2 반도체층에 의해 드러나는 제 1 반도체층의 표면을 피복하는 성질을 의미한다("Handbook of Thin Film Fabrication", 응용물리학회의 박막 및 표면물리분과회 편집, Kyoritsu Shuppan K.K. 발행, 1991년 3월 25일, 초판 제 1쇄, 73~74쪽 참조). 제 1 반도체층에 대하여 제 2 반도체층에 의해 나타나는 "젖음성"은 제 2 반도체층을 형성하는 동안 제 2 반도체층을 형성하는 측에 제 1 반도체층의 표면을 향해 전자를 조사하여 향상시킬 수 있기 때문에, 제 1 반도체층의 표면을 평탄하고 균일하게 도포하도록 제 2 반도체층을 성장시킬 수 있다. 이 "젖음성"의 향상으로 인해 결정결함밀도가 작고 품질이 우수한 제 2 반도체 층을 형성할 수 있다.

전자 조사는 진공 중에서 가열된 금속의 표면에서 열방출된 전자를 제 1 반도체층의 표면을 향해서 가속시키는 등에 의해 실시된다. 열전자를 효율적으로 방출하기 위해서 일함수는 작고, 방출상수는 큰 금속을 사용하는 것이 바람직하다("Basis of Plasma Enginering"(개정판), Masanori Akazaki, Katsunori Muraoka, Masao Watanabe 및 Kenji Hebihara 저, Sangyo Tosho K.K. 발행, 2004년 3월 15일, 개정 판 제3쇄, 23쪽 참조). 본 발명이 요구하는 밀도에서 전자를 방출할 수 있기 위해서는 예를 들면 텅스텐(W)(일함수=4.54eV, 방출상수=70)(상기 "Basis of Plasma Enginering(개정판)", 23쪽 참조)이 적합하다.

전자 방출에 사용되는 금속과 제 1 반도체층 사이의 바이어스 전압차이는 100V가 바람직하고, 적어도 150V 이상 500V 이하가 더욱 바람직하다. 또는 전자의 가속에너지로 150eV 이상 500eV 이하이다. 500eV를 초과하는 고에너지의 전자 조사는 제 1 반도체층의 표면 및 그 표면에 성장하고 있는 제 2 반도체층에 손상을 입히고 결정 결함을 야기할 수 있어 불리하다.

조사된 전자는 1×1O¹¹전자·cm^-2 이상, 5×1O¹³전자·cm^-2 이하인 단위면적당 밀도를 갖는 것이 바람직하다. 조사된 전자의 밀도는 예를 들면 전자 조사 경로에 배치된 금속제 전극에 유도된 전류값을 기초로 산출될 수 있다. 조사 밀도(전자/cm²)는 측정된 전류값(A)을 단위전하(1.6O2×1O^-19C/전자)로 나누어서 얻을 수 있다.

제 2 반도체층을 형성하는 동안 제 1 반도체층의 표면을 향해서 전자를 조사하는 본 발명의 형성방법에 있어서, 예를 들면 바람직하게 이용할 수 있는 것은 고진공환경하에서 용이하게 전자를 발생 및 조사하여 성장시킬 수 있는 성장수단이다. 상기 수단은 분자선 에피택시얼(MBE)법 및 화학선 에피택시얼(CBE)법 등을 포함한다.

제 2 반도체층이 MBE법으로 성장되는 경우, 상기 전자는 제 2 반도체층 형성에 사용되는 원료가 제 1 반도체층의 표면을 향하여 조사되는 각도보다 제 1 반도체층의 표면을 기준(수평 기준)으로 앙각보다 저각도에서 조사되는 것이 바람직하다. 상술한 바와 같이 상기 전자의 조사각을 낮춤으로써, 상기 전자가 제 1 반도체층의 표면에서 내부로 깊숙이 침투하는 것을 회피할 수 있어 제 2 반도체층이 형성된 제 1 반도체층의 표면 및 그 근방의 잔부영역에 있는 제 1 반도체층을 형성하는 결정을 구성하는 원자를 우선적으로 활성화하여 제 2 반도체층에 의해 나타나는 "젖음성"을 효율적으로 향상시킬 수 있다.

전자가 조사되는 각도에 있어서, 상기 앙각은 5°이상 75°이하의 범위 내가 바람직하다. 10°이상 45°이하가 더욱 바람직하다. 상기 전자가 이 각도에서 조사되는 경우, 제 2 반도체층을 형성하는 원료가 통과하고 제 1 반도체층의 표면에 도달하는 전자 경로가 연장될 수 있다. 따라서, 상기 각도는 제 2 반도체층을 형성하는데 사용되는 원료를 더욱 효율적으로 활성화할 수 있고, 제 1 반도체층의 표면에 대하여 제 2 반도체층에 의해 표시되는 "젖음성"을 향상시키는데 유효하다.

또한 상기 전자는 제 1 반도체층을 회전시키거나 또는 전자의 조사방향을 편 향시키는 수단에 의해 제 2 반도체층을 한정하는 제 1 반도체층 표면의 거의 전면을 조사할 수 있는 것이 바람직하다.

제 1 반도체층의 표면을 전자로 조사하면서 결정성이 양질의 제 2 반도체층 형성효과는, 제 1 반도체층이 탄화규소(SiC)층이고 제 2 반도체층이 Ⅲ족 질화물 반도체층일 경우에 현저하게 나타날 수 있다. 제 1 반도체층을 구성하는 탄화규소는 Ramsdell 표기법("Electric Refractory Materials", Maracel Dekker, Inc., 2000, 409~411쪽 참조)에 따라 3C 결정구조의 입방정 탄화규소, 또는 4H 또는 6H 결정구조의 육방결정 탄화규소 등이다.

"Ⅲ족 질화물 반도체층"이란 GaN, 질화알루미늄(AlN), 질화인듐(InN) 및 이들의 혼정인 질화 알루미늄-갈륨-인듐(Al_xGa_YIn_zN, 0≤X,Y,Z≤1 및 X+Y+Z=1) 등을 포함한다. 또한 질소(N) 및 질소 이외의 인(P) 및 비소(As) 등의 V족 원소를 포함하는 질화 인화 갈륨(GaN_{1 - Y}P_Y, O≤Y<1)은 Ⅲ족 질화물 반도체를 구성한다.

제 1 반도체층인 탄화규소층의 표면을 전자로 조사하면서, 제 2 반도체층으로서 Ⅲ족 질화물 반도체층을 형성하는 공정을 선택하는 경우, 탄화규소의 표면에 대하여 Ⅲ족 질화물 반도체에 의해 나타나는 "젖음성"이 향상될 수 있다. 그 결과, 쌍정 및 적층결함이 현저히 억제되고 결정성이 우수한 품질의 Ⅲ족 질화물층을 형성할 수 있다. 전자의 조사없이, 탄화규소층에 종래 수단으로 형성된 Ⅲ족 질화물 반도체층과 비교하여, 사이 제 2 반도체층의 내부에서 쌍정 등의 결함에 기인한 입계의 밀도가 현저하게 감소하는 상태가 투과형 전자현미경(TEM)을 이용해서 촬상한 단면 TEM상 등에서 관찰될 수 있다.

특히 본 발명에 의해 규소 단결정 기판에 형성된 3C결정구조층인 입방정 탄화규소(3C-SiC)로 이루어진 제 1 반도체층에, 결정결함밀도를 작게 억제한 양질의 Ⅲ족 질화물 반도체층을 본 발명에 의해 형성할 수 있다. 3C-SiC층은 기판을 구성하는 규소 단결정의 각종 결정면 중 어느 것을 탄화함으로써 형성될 수 있다. 예를 들면, 압력이 1×1O^-5Pa 이하인 고진공이 유지되는 MBE의 성장용 챔버에서 규소 단결정 기판의 표면을 아세틸렌(C₂H₂)으로 조사하여 탄화한다. 탄화용인 아세틸렌 등의 기체는 규소 단결정 기판의 표면에 거의 평행한 수평방향으로 분사할 수 있지만, 수평 기준으로서 기판의 표면을 기준으로 30°이상 90°이하의 앙각에서 분사하는 것이 바람직하다. 앙각 90°는 규소 단결정 기판 표면에 대하여 수직방향을 나타낸다. 탄화수소계 기체를 기판의 표면에 대하여 수평방향이 아닌, 상기한 범위 내의 각도에서 분사할 때, 규소 단결정 기판의 탄화가 촉진될 수 있고, 상기 3C-SiC층이 상기 기판표면에 효율적으로 형성될 수 있다.

규소 단결정 기판의 표면에 3C-SiC층 형성은 규소 단결정 기판을 가열함으로써 효율적으로 이루어진다. 적어도 사용하는 탄화수소계 기체가 열분해되는 온도를 초과할 때까지 가열하는 것이 바람직하다. 일반적으로 상기 3C-SiC층은 규소 단결정 기판이 400℃ 이상의 온도로 유지되는 동안 형성되는 것이 바람직하다. 이 온도는 500℃ 이상 1050℃ 이하가 바람직하다. 1050℃를 넘는 고온에서 3C-SiC층이 형성되면, 규소 단결정 기판과 열팽창율이 다른 층에 의해 "휨(warp)"을 형성하는 층 이 도입되어 불리하다.

규소 단결정 기판의 표면을 탄화하는 동안 탄화수소계 기체 조사와 함께 전자조사를 하는 경우, 형성된 3C-SiC층은 우수한 결정화가 가능하다. 전자조사의 각도는 아세틸렌 등의 탄화수소계 기체의 조사 각도보다 저각도로 한다. 구체적으로 수평기준으로서 규소 단결정 기판의 표면을 기준으로 한 앙각에 있어서, 상기 전자는 탄화수소계 기체가 조사되는 앙각보다 작은 앙각으로 조사된다. 상기 전자가 탄화수소계 기체의 조사각도 보다 큰 각도로 조사될 수 있지만, 이 각도는 조사된 전자가 규소 단결정 기판의 내부에 깊숙이 침투하여 3C-SiC층의 기초 재료를 구성하는 규소 단결정 기판에 손상을 주고, 기초 재료인 결정의 품질이 열화된다.

전자조사는 SiC층 형성초기단계로 한정될 수 있다. 전자조사는 적층결함 및 쌍정 등의 결정결함밀도가 작게 억제된 우수한 품질의 3C-SiC층 형성을 가능하게 한다. 3C-SiC층이 성장하는 기간에 조사를 계속할 수 있지만, 장시간에 걸쳐 고밀도로 계속 전자선을 조사하면 3C-SiC층이 입는 손상이 증가하고 결정성이 우수한 3C-SiC층의 안정적인 형성이 곤란할 수 있다. 3C-SiC층에 포함된 결정결함의 종류 및 밀도는 형성된 상 등에서 단면투과전자현미경(TEM)으로 조사될 수 있다. 또한, 배향방향이 균일한 3C-SiC층이 형성될 수 있다. 배향성은 예를 들면 X선 회절법(XRD)법 등 분석수단에 의해 조사될 수 있다.

본 발명에 있어서 제 1 반도체층으로 인화붕소(BP)계 화합물 반도체층, 제 2 반도체층으로서 Ⅲ족 질화물 반도체층을 사용할 수 있다. "인화붕소계 반도체"란 구성원소로서 붕소(B) 및 인(P)을 갖는 Ⅲ-Ⅴ족 화합물 반도체를 의미한다. 예를 들면, 인화붕소(BP), 인화붕소인듐(B_{1- X}In_XP, O≤X<1) 및 인화붕소알루미늄(B_{1- X}Al_XP, 0≤X<1)이다.

입방정 섬아연광 결정구조를 갖는 모노머 인화붕소는 Ⅲ족 질화물 반도체로 이루어지는 제 2 반도체층을 형성하기 위한 제 1 반도체층으로 사용하는 것이 유리하다. 모노머 BP는 격자상수가 0.454nm이기 때문에 입방정 GaN(격자상수=0.451nm) 및 입방정 AlN(격자상수=0.438nm)인 우수한 격자 정합성을 보인다. 입방정 모노머 BP의 (110)결정면들 간의 간격(=0.321nm)은 육방정계 섬유아연석(Wurtzite) 결정구조의 GaN a축(=0.320nm) 및 AlN a축(=0.311nm)에 거의 일치한다. 제 1 반도체층으로서 모노머 BP층을 사용하여 이 층에 입방정 GaN, 입방정 AlN, 육방정계 섬유아연석 결정구조의 GaN 또는 육방정계 섬유아연석 결정구조의 AlN으로 구성된 제 2 반도체층을 형성하는 공정을 선택하는 경우, 양호한 격자 정합성을 반영하여 우수한 결정성을 보이는 제 2 반도체층을 구성하는 Ⅲ족 질화물 반도체층이 향상된 "젖음성"을 보이는 제 1 반도체층에 형성될 수 있다.

상기 모노머 BP를 포함하고 제 1 반도체층을 구성하는 인화붕소계 반도체층은할로겐 기상 에피택시얼(VPE) 성장법, 하이드라이드 VPE 성장법, 유기금속 화학기상증착(MOCVD)법 및 CBE법 등의 기상성장수단으로 형성될 수 있다. 예를 들면, MOCVD법에 의하여 인화붕소계 반도체층이 규소 단결정의 기판을 사용하여 형성될 수 있다. 모노머 BP는 이온결합도가 불과 0.006이기 때문에 인화붕소층이 공유결합성을 보이는 규소 단결정(이온결합도=0)에 용이하게 형성된다.

특히 그 표면이 (001)결정면인 단결정이 기판으로서 사용되는 경우, 그 표면이 (001)결정면인 제 1 반도체층을 형성할 수 있다. 예를 들면, 그 표면이 (001)결정면인 규소 단결정이면, 즉 (001)-규소 단결정이 기판으로서 사용되는 경우, 그 표면이 (001)결정면인 입방정 탄화규소층 또는 인화붕소계 반도체층이 제 1 반도체층으로서 바람직하게 형성될 수 있다. 그 표면이 (001)결정면인 3C-SiC층 또는 BP계 반도체층을 제 1 반도체층으로 사용함으로써, 입방정 제 2 반도체층을 효율적으로 형성할 수 있다. 이는 입방정계 섬아연광 결정구조의 제 1 반도체층의 (001)결정면이 그 원자배열로 인해 입방정 제 2 반도체층을 형성하는데 우선적으로 작용하기 때문이다.

입방정계 섬아연광 결정구조의 Ⅲ족 질화물 반도체는 육방정계와 달리, 그 원자가 전자대가 축퇴되고 있기 때문에 천이에너지가 일정하게 고정된다. 그러므로 Ⅲ족 질화물 반도체층이 제 2 반도체층으로서 사용된다는 것은 균일한 발진파장을 갖는 레이저 다이오드(LD) 구성에 유리함을 입증한다. 육방정계 섬유아연석 결정구조와 비교하여 입방정 Ⅲ족 질화물 반도체는 피에조 효과에 의해 영향을 덜 받기 때문에 노말오프형 전계 효과 트랜지스터(FET) 구성에 유리함이 입증되었다.

본 발명은 제 1 반도체층을 전자로 조사하면서, 제 2 반도체층으로서 Ⅲ족 질화물 반도체층을 형성하는 것을 특징으로 한다. 조사되는 전자의 밀도가 시간이 경과하면서 감소하는 제 2 반도체층을 형성하는 공정을 선택하는 경우, 특히 결정결함밀도가 작은 제 2 반도체층이 제 1 반도체층과의 접합계면 근방의 영역에 형성될 수 있다. 모노머 BP로 이루어진 제 1 반도체층에 제 2 반도체층으로서 입방정 섬아연광계 GaN층을 형성하는 경우, 예를 들면 전자의 조사밀도는 제 2 반도체층 형성개시 시에 2×1O¹³㎝^-2이고, 그 후에 제 2 반도체층 형성이 종료할 때까지 전자의 조사밀도가 시간이 경과함에 따라 직선적으로 감소된다.

시간의 경과에 따라 전자의 조사밀도가 변하면서 제 1 반도체층에 제 2 반도체층을 접합시켜 설치하는 상기 형성방법에 있어서, 층두께가 t인 제 2 반도체층의 성장개시 시부터 전자조사를 하여 제 2 반도체층의 두께가 0.5t에 도달하기 전에 정지하는 공정을 선택하면, 결정성이 더욱 우수한 제 2 반도체층을 형성할 수 있다. 예를 들면 층두께가 10Onm인 입방정 GaN층(=제 2 반도체층)을 (001)규소 단결정 기판에 형성된 3C-SiC층에 접합시켜 설치하는 경우, 전자조사는 입방정 GaN층의 성장이 개시된 후에 그 층의 두께가 50nm가 되기 전에 정지된다. 예를 들면, 두께가 "t"인 제 2 반도체층을 형성하는 경우, 제 1 반도체층의 계면을 향한 전자조사는 성장개시 후 제 2 반도체층의 두께가 증가하여 0.2t에 이른 때에 정지된다.

제 2 반도체층의 성장이 완료할 때까지 변동없이 5×10¹³/㎠(단위면적=1㎠당)를 넘는 고밀도에서 전자조사를 계속하는 경우, 제 2 반도체층에 미치는 손상이 더해지기 때문에 우수한 품질의 제 2 반도체층의 안정적인 형성이 우선적으로 되지 않는다. 장시간 동안 계속적으로 전자를 조사하여 형성된 제 2 반도체층은 그 내부에 쌍정 및 적층결함이 다량 포함되게 된다. 쌍정 및 적층결함을 포함하는 결정층에 기인하는 전자회절상에 이상 회절반점 및 스트리크(streak)가 나타난다.

본 발명에 의한 적합한 조건 하에서 전자를 조사하면서 형성된 제 2 반도체 층에 기인하는 전자회절상은 쌍정 등에 의한 이상 반점을 거의 인식할 수 없음을 특징으로 한다. 이로부터 제 2 반도체층을 형성하는 동안 조사된 전자는 제 2 반도체층내의 적층결함 또는 쌍정의 발생을 억제할 수 있다.

실시예 1:

(001)-규소 단결정 기판의 표면을 구성하는 (001)결정면에 형성된 탄화규소층에 전자선을 조사하면서 입방정 GaN층을 형성하는 경우를 참조하여 본 발명을 구체적으로 설명한다.

인(P)-도프 n형 Si 단결정 기판을 실온에서 분자선 에피택시얼(MBE) 성장장치의 성장 챔버로 반송하였다. 이어서 기판을 약 1×1O^-7Pa의 고진공 중에서 1050℃로 가열하였다. 고진공 중에서 고온으로 기판의 열처리로 기판 표면을 구성하는 (001)결정면의 (2×1) 재배열 구조가 도입된 것이 통상의 고속반사전자회절(RHEED)로 확인되었다.

이 후, 고진공을 일정하게 유지하면서 규소 단결정 기판의 온도를 490℃로 감온하였다. 기판의 온도를 안정화시킨 후, 고순도(99.999%)의 아세틸렌(C₂H₂) 기체를 기판의 (001)표면을 향해서 분당 약 1cc의 유량으로 분무하였다. 규소 단결정 기판의 표면을 구성하는 (001)결정면을 향하여 아세틸렌 기체 분무를 정확하게 10분간 지속하여 표면에 아세틸렌을 흡착시킨다. 이어서 규소 단결정 기판의 온도를 590℃로 승온시켜 흡착된 아세틸렌을 사용하여 입방정 탄화규소(3C-SiC)층을 형성하였다. 이렇게 형성된 3C-SiC층의 층두께는 약 2nm이었다. 3C-SiC층의 형성을 종 료한 후, 규소 단결정 기판의 온도를 720℃로 승온하였다.

분당 약 10회전의 속도로 회전하는 상기 3C-SiC층의 표면을 구성하는 (001)결정면을 향해서 전자를 조사하면서 입방정 GaN층의 형성을 개시하였다. MBE 성장챔버 내부의 저항가열식 텅스텐(W)코일 필라멘트에서 방출된 전자를 가속전압 300V로 상기 탄화규소층의 표면을 향해서 조사하였다. 전자의 조사밀도는 1.5×1O¹³cm^-2로 설정하였다. 수평 기준으로서 3C-SiC층의 표면을 기준으로 하여 앙각 약 30°의 방향에서 전자를 조사하였다.

입방정 GaN층은 Ga원으로 금속 갈륨(Ga)을 사용하는 MBE법으로 성장시켰다. 질소원으로서 주파수 13.56MHz의 마이크로파로 여기된 질소 플라즈마에서 추출된 전기적으로 중성인 질소 라디칼을 사용하였다. Ga의 분자선을 정확하게 2시간 동안 질소원과 함께 3C-SiC층의 표면을 향해서 조사하여 두께가 1.2㎛인 n형 입방정 GaN층을 형성하였다. 질소플라즈마를 3C-SiC층의 표면에 대하여 대략 수직방향에서 조사하였다. Ga빔은 3C-SiC층의 표면으로부터 앙각 약 80°의 방향에서 조사하였다. 상기 밀도를 갖는 전자의 조사는 입방정 GaN층의 성장개시 후에 입방정 GaN층의 층두께가 약 1OOnm에 이른 때에 중지하였다.

일반적인 투과전자현미경(TEM)을 사용해서 단면TEM상을 관찰하였다. 그 결과로서 입방정 GaN층 내에서 {111}적층결함 및 {111}쌍정의 존재는 거의 볼 수 없었다.

비교예 1:

상기 실시예 1의 공정으로 형성된 3C-SiC층의 표면에 상기 실시예 1에서 사용된 것과 동일한 전자조사를 하지 않고 GaN층을 형성하였다. GaN층은 전자를 조사하지 않는 이외는 상기 실시예 1과 동일한 방식으로 형성되었다.

GaN층의 성장이 종료한 후, 상기 GaN층을 진공 중에서 실온까지 냉각하였다.다음으로 MBE챔버실에서 제거하여, 단면TEM기법으로 GaN층 내부의 결정구조를 관찰하였다. 단면 TEM상은 3C-SiC층과 접하고 있는 영역 근방의 GaN층의 내부에 다량의 입계가 있는 것을 확인할 수 있었다. 또한, GaN층의 전자회절상은 입방정 GaN층 내에 육방정계 GaN결정이 약간 있는 것을 확인할 수 있었다.

실시예 2:

(111)-규소 단결정 기판의 표면을 구성하는 (111) 결정면에 형성된 탄화규소층에 전자선을 조사하면서 육방정계의 AlGaN층을 형성하는 경우를 참조하여 본 발명을 구체적으로 설명한다.

붕소(B)도프 P형 Si 단결정 기판을 실온에서 분자선 에피택시얼(MBE) 성장장치의 성장챔버로 반송하였다. 그 후에 기판을 약 1×1O^-7Pa의 고진공 중에서 85O℃로 가열하였다. 고진공 중에서 고온으로 기판의 열처리로 기판 표면을 구성하는 (111)결정면의 (7×7) 재배열 구조가 도입된 것이 통상의 고속반사전자회절(RHEED)로 확인되었다.

이 후, 고진공을 일정하게 유지하면서 규소 단결정 기판의 온도를 490℃로 감온하였다. 기판의 온도를 안정화시킨 후, 고순도(99.999%)의 아세틸렌(C₂H₂) 기체 를 기판의 (111)표면을 향해서 분당 약 1cc의 유량으로 분무하였다. 규소 단결정 기판의 표면을 구성하는 (111)결정면을 향하여 아세틸렌 기체 분무를 정확하게 8분간 지속하여 표면에 아세틸렌을 흡착시킨다. 이어서 규소 단결정 기판의 온도를 570℃로 승온시켜 흡착된 아세틸렌을 사용하여 입방정 탄화규소(3C-SiC)층을 형성하였다. 이렇게 형성된 3C-SiC층의 층두께는 약 2nm이었다. 3C-SiC층의 형성을 종료한 후, 규소 단결정 기판의 온도를 750℃로 승온하였다.

분당 약 10회전의 속도로 회전되는 상기 3C-SiC층의 표면을 구성하는 (111)결정면을 향해서 전자를 조사하면서, 육방정계의 Al_{0 .1}Ga_{0 .9}N 혼정층의 형성을 개시하였다. MBE 성장챔버 내부의 저항가열식 텅스텐(W)코일 필라멘트에서 방출된 전자를 가속전압 300V로 상기 탄화규소층의 표면을 향해서 조사하였다. 전자의 조사밀도는 2.0×1O¹³cm^-2로 설정하였다. 수평 기준으로서 3C-SiC층의 표면을 기준으로 하여 앙각 약 20°의 방향에서 전자를 조사하였다.

육방정계의 Al_{0 .1}Ga_{0 .9}N 혼정층은 Ga원으로서 금속갈륨을 사용하고 Al원으로서 금속알루미늄을 사용하여 MBE법으로 성장되었다. 질소원으로서 주파수가 13.56MHz인 마이크로파로 여기된 질소플라즈마에서 추출된 전기적으로 중성인 질소 라디칼을 사용하였다. Ga과 Al의 분자선을 3C-SiC층의 표면을 향하여 정확하게 2시간 동안 질소원과 함께 조사하여 두께가 1.3㎛인 n형 육방정계의 Al_{0 .1}Ga_{0 .9}N 혼정층을 형성하였다. 상기 질소 플라즈마를 상기 3C-SiC층의 표면에 거의 수직방향에서 조사하였다. Ga선및 Al선을 3C-SiC층의 표면으로부터 앙각이 약 80°인 방향에서 조사 하였다.

상기 전자조사밀도는 육방정계의 Al_{0 .1}Ga_{0 .9}N 혼정층의 성장을 개시한 후에 시간의 경과에 따라 단계적으로 감소시켰다. 전자조사밀도는 육방정계의 Al_{0 .1}Ga_{0 .9}N 혼정층의 성장개시 후에 5분이 경과하는 동안 2.0×10¹³cm^-2으로 설정하고, 상기 5분이 경과된 후에 5분이 더 경과하는 동안 5.O×10¹²cm^-2으로 설정하였다. 그 후, 육방정계의 Al_{0 .1}Ga_{0 .9}N 혼정층의 성장개시 후 1O분을 경과한 후에 전자조사를 정지하였다. 또한 전자조사를 정지할 때에 Al_{0 .1}Ga_{0 .9}N 혼정층의 두께는 총 층두께인 1.3㎛의 약 1/6이 되었다.

일반적인 투과전자현미경(TEM)을 사용해서 단면TEM상을 관찰하였다. 육방정계의 Al_{0 .1}Ga_{0 .9}N 혼정층에서 적층결함을 관찰할 수 없었고, 이는 형성된 Al_{0 .1}Ga_{0 .9}N 혼정층이 양호한 품질을 갖고 있음을 나타내는 것이다.

실시예 3:

상기 실시예 1과 동일하게 전자를 조사하면서 형성된 GaN층을 이용해서 Ⅲ족 질화물 반도체 발광다이오드를 제조하는 경우를 참조로 하여 본 발명의 효과를 구체적으로 설명한다.

도 1은 실시예 3에 기재된 발광다이오드(LED)의 평면구조를 도시한 것이고, 도 2는 도 1을 통과하는 파선 Ⅱ-Ⅱ에 따른 단면구조를 도시한 것이다.

상기 실시예 1에 기재된 바와 같이, LED(10)용 적층구조체(100)는 인(P)도프 n형 규소 단결정 기판(1O1) 표면에 형성된 입방정 (001) 탄화규소층(102), 그 위에 형성된 입방정 GaN층(103), MBE법으로 규소(Si)를 도프한 n형 입방정 GaN으로 형성된 하부 클래드층(1O4), n형 질화갈륨인듐(Ga_{0 .9}In_{0 .1}N) 혼정층과 n형 GaN 배리어층을 5주기 적층구조로 형성된 다중양자우물구조 발광층(105), 입방정 p형 Al_{0 .1}Ga_{0 .9}N으로 형성된 상부 클래드층(106) 및 p형 GaN으로 형성된 콘택트층(107)을 이 순서로 적층하여 구성되었다.

상기 하부 클래드층(1O4) 및 콘택트층(107)은 결정결함밀도가 작은 입방정 GaN층(103)을 통해 형성되었기 때문에, 일반적인 단면TEM관찰에 의해 쌍정 등의 결정결함이 적고, 결정성이 우수하다는 것을 알았다.

그 후, 콘택트층(107)의 표면에 p형 오믹전극(108)을 형성하였다. n형 오믹전극(109)이 하부 클래드층(104)의 표면에 접촉하는 동안에 형성되어 LED(10)를 구성하였다.

이 LED(10)의 p형 오믹전극(108) 및 n형 오막전극(109) 사이에 순방향으로 10mA의 소자구동전류를 통과시켜 발광특성을 조사하였다. 이 LED(10)에서 출사된 주된 발광은 파장이 약 450nm이었다. 칩형태의 이 LED의 발광 휘도는 약 1.5cd이었다. pn 접합형 DH 구조의 발광부를 구성하는 하부 클래드층(104), 발광층(105) 및 상부 클래드층(106)을 이루는 Ⅲ족 질화물 반도체층의 양호한 결정성을 반영하여, 역방향전압(역방향전류를 10㎂로 설정했다)은 15V를 초과하는 높은 값을 가졌다.또한 Ⅲ족 질화물 반도체층의 양호한 결정성에 의해, 국소적인 항복현상(breakdown) 을 거의 볼 수 없었다.

비교예 2:

상기 비교예 1에 기재된 바와 같이 전자를 조사하지 않는 종래 방법으로 형성된 GaN층을 이용하여 제작된 Ⅲ족 질화물 반도체 발광다이오드의 p형 및 n형 오믹 전극 사이에 순방향으로 20mA의 소자구동전류를 통과시켜 발광특성을 조사하였다. 주된 발광은 파장이 실시예 3과 거의 동일한 약 450nm인 반면, 칩 상태의 발광 휘도는 약 1.2cd이고, 역방향전압(역방향전류를 10㎂로 설정했다)은 13V로 낮고, 국소적인 항복현상이 관찰되었다.

이들 열후한 특성은 쌍정 및 결정결함이 다량 포함되어 결정성이 나쁜 GaN층에 의한 것으로 생각되었다.

양호한 품질을 보이며 작은 결정결함밀도를 갖는, 이온결합도가 큰 반도체층이, 강한 공유결합특성 및 작은 이온결합도를 갖는 재료로 이루어진 반도체층위에 진공 중에서 전자의 반도체층을 형성하는 측에 있는 후자의 반도체층 표면위에 전자조사하는 방법을 사용하여 형성된다. 발광다이오드는 상기 반도체층 형성방법을 사용하여 얻을 수 있다.

Claims (9)

1. 제 1 이온결합도를 갖는 제 1 반도체층의 표면에 제 1 이온결합도 보다 큰 제 2 이온결합도를 갖는 제 2 반도체층을 형성하는 반도체층 형성방법으로서,

   상기 제 2 반도체층을 형성하는 측에 있는 제 1 반도체층의 표면에 진공 중에서 전자를 조사하고, 조사하는 전자의 밀도를 시간의 경과에 따라 감소시키면서 제 2 반도체층을 형성하는 것을 특징으로 하는 반도체층 형성방법.
2. 제 1 항에 있어서,

   상기 제 1 반도체층은 탄화규소 반도체로 구성되고, 상기 제 2 반도체층은 Ⅲ족 질화물 반도체로 구성되는 것을 특징으로 하는 반도체층 형성방법.
3. 제 2 항에 있어서,

   상기 제 1 반도체층은 규소 단결정 기판에 형성된 입방정 탄화규소 반도체로 구성된 것을 특징으로 하는 반도체층 형성방법.
4. 제 1 항에 있어서,

   상기 제 1 반도체층은 인화붕소계 화합물로 구성되고, 상기 제 2 반도체층은 Ⅲ족 질화물 반도체로 구성된 것을 특징으로 하는 반도체층 형성방법.
5. 제 4 항에 있어서,

   상기 제 1 반도체층은 규소 단결정 기판에 형성된 모노머 인화붕소로 구성된 것을 특징으로 하는 반도체층 형성방법.
6. 제 2 항 내지 제 5 항 중 어느 한 항에 있어서,

   상기 제 1 반도체층은 표면이 {001} 결정면으로 이루어진 것을 특징으로 하는 반도체층 형성방법.
7. 삭제
8. 제 1 항에 있어서,

   상기 전자조사는 층두께가 t인 제 2 반도체층의 층두께가 0.5t가 되기 전에 정지하는 것을 특징으로 하는 반도체층 형성방법.
9. 삭제

Images