KR101014133B1 - 전자부품 - Google Patents

전자부품 Download PDF

Info

Publication number
KR101014133B1
KR101014133B1 KR1020090051803A KR20090051803A KR101014133B1 KR 101014133 B1 KR101014133 B1 KR 101014133B1 KR 1020090051803 A KR1020090051803 A KR 1020090051803A KR 20090051803 A KR20090051803 A KR 20090051803A KR 101014133 B1 KR101014133 B1 KR 101014133B1
Authority
KR
South Korea
Prior art keywords
electrode
internal electrode
electronic component
axis direction
width
Prior art date
Application number
KR1020090051803A
Other languages
English (en)
Other versions
KR20090130815A (ko
Inventor
히로마사 이토
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20090130815A publication Critical patent/KR20090130815A/ko
Application granted granted Critical
Publication of KR101014133B1 publication Critical patent/KR101014133B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/04—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient
    • H01C7/041—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having negative temperature coefficient formed as one or more layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/008—Thermistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Thermistors And Varistors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

기본 구조를 크게 변경하지 않고 저항치를 변화시킬 수 있는 전자부품을 제공한다.
적층체(12)는 세라믹층이 적층되어 이루어진다. 외부전극(14a,14b)은 적층체(12)의 표면에 형성되어 있다. 내부전극(7)은 적층체(12) 내에 있어서 x축 방향에 연장하여 존재하고 있는 동시에 외부전극(14a,14b)에 접속되어 있지 않다. 내부전극(6a)은 외부전극(14a)과 접속되어 있는 동시에 내부전극(7)의 일단(一端)에 있어서 세라믹층을 끼고 대향하고 있다. 내부전극(6b)은 외부전극(14b)과 접속되어 있는 동시에 내부전극(7)의 타단(他端)에 있어서 세라믹층을 끼고 대향하고 있다. z축 방향에서 평면으로 보았을 때에, 내부전극(7)의 y축 방향의 폭은 내부전극(7)의 일단에서 타단으로 갈수록 작아지고 있고, 내부전극(7)에 있어서 내부전극(6a,6b)과 겹치지 않는 영역(E3)이 내부전극(6a)과 접하고 있는 부분의 양단간의 y축 방향의 폭(L1)은, 영역(E3)이 내부전극(6b)과 접하고 있는 부분의 양단간의 y축 방향의 폭(L2)보다도 넓다.
전자부품, 세라믹층, 적층체, 외부전극, 내부전극, 중공전극

Description

전자부품{ELECTRONIC COMPONENT}
본 발명은 전자부품에 관한 것으로서, 서미스터(thermistor)를 내장한 전자부품에 관한 것이다.
서미스터를 내장한 종래의 전자부품으로서는, 예를 들면, 특허문헌 1에 기재된 적층 서미스터가 알려져 있다. 도 10은 상기 적층 서미스터(110)의 구성도이다. 도 10a는 적층 서미스터(110)를 적층 방향(Z축 방향)에서 투시한 도면이며, 도 10b는 적층 서미스터(110)의 xz 평면에서의 단면 구조도이다. 적층 서미스터(110)는 외부전극(114a)에 접속되어 있는 내부전극(106a)과, 외부전극(114b)에 접속되어 있는 내부전극(106b)과, 내부전극(106a) 및 내부전극(106b)에 서로 겹치도록 배치된 내부전극(107)을 포함하고 있다.
그런데, 서미스터를 내장한 전자부품은 휴대전화, 퍼스널 컴퓨터 혹은 전원부품 등 다양한 용도로 사용되고 있다. 그 때문에, 다양한 용도에 대응할 수 있도록 소망하는 저항 변화율이나 내압(耐壓) 등의 서미스터 특성을 크게 변경하지 않고 서미스터의 저항치의 배리에이션(variation)을 늘리는 것이 요망되고 있다. 즉, 다양한 저항치가 요망되고 있는 서미스터간에 있어서, 구조를 크게 변경하지 않고 저항치의 조정을 용이하면서 미세한 범위로 변경할 수 있는 전자부품이 요망되고 있다.
그러나 특허문헌 1에 기재된 적층 서미스터(110)에서는, 이하에 설명하는 바와 같이, 구조를 크게 변경하지 않고 저항치를 변경하는 것은 곤란하다. 보다 상세하게는, 적층 서미스터(110)에 있어서 저항치는 내부전극(106a)과 내부전극(107)이 겹치는 영역(E11)의 면적(S11) 및 내부전극(106b)과 내부전극(107)이 겹치는 영역(E12)의 면적(S12)의 총합에 의존하고 있다. 그리하여, 적층 서미스터(110)에 있어서 저항치를 조정하고자 하는 경우에는, 이들 2개의 영역(E11,E12)의 면적(S11,S12)의 총합을 변경하는 것을 생각할 수 있다.
그런데, 적층 서미스터(110)의 경우, 내부전극(107)이 그 x축 방향을 벗어나 내부전극(106a)과 내부전극(107)이 겹치는 영역(E11)의 면적(S11)이 증가했다고 해도, 내부전극(106b)과 내부전극(107)이 겹치는 영역(E12)의 면적(S12)이 감소하므로 상기 2개의 면적(S11,S12)의 총합은 일정하게 유지된다. 그 때문에, 적층 서미스터(110)에 있어서, 저항치를 변화시키는 경우에는 다양한 서미스터마다 내부전극(106a,106b,107)의 크기나 형상을 설계 변경할 필요가 있다. 즉, 특허문헌 1에 기재된 적층 서미스터(110)는 구조를 크게 변경하지 않고 용이하게 저항치를 변화시키는 것은 곤란하다. 또한 소망하는 저항치마다 내부전극(106a,106b,107)의 형상을 변경하는 방법에서는, 예를 들면, 저항치를 소망하는 범위로 미조정하는 것은 곤란하였다.
[특허문헌 1] 일본국 공개특허공보 평05-243007호
그리하여, 본 발명의 목적은 기본 구조를 크게 변경하지 않고 저항치를 변화시킬 수 있고, 특히 저항치의 미조정이 가능한 전자부품을 제공하는 것이다.
본 발명의 한 형태에 따른 전자부품은 세라믹층이 적층되어 이루어지는 적층체와, 상기 적층체의 표면에 형성되어 있는 제1의 외부전극 및 제2의 외부전극과, 상기 적층체 내에 있어서 소정 방향으로 연장하여 존재하는 동시에 상기 제1의 외부전극 및 상기 제2의 외부전극에 접속되어 있지 않은 중공(中空)전극과, 상기 제1의 외부전극과 접속되어 있는 동시에 상기 중공전극의 일단에 있어서 상기 세라믹층을 끼고 대향하고 있는 제1의 내부전극과, 상기 제2의 외부전극과 접속되어 있는 동시에 상기 중공전극의 타단에 있어서 상기 세라믹층을 끼고 대향하고 있는 제2의 내부전극을 포함하고, 적층 방향에서 평면으로 보았을 때에, 상기 중공전극에 있어서 상기 제1의 내부전극 및 상기 제2의 내부전극과 겹치지 않는 비중복 부분이 상기 제1의 내부전극 및 상기 제2의 내부전극의 적어도 한 쪽과 접하고 있는 부분의 양단간의 상기 소정 방향에 수직인 제1의 폭은, 상기 비중복 부분이 상기 제1의 내부전극 및 상기 제2의 내부전극의 다른 쪽과 접하고 있는 부분의 양단간의 상기 소정 방향에 수직인 제2의 폭보다도 큰 것을 특징으로 한다.
상기 전자부품에 의하면, 제1의 폭은 제2의 폭보다도 크다. 그 때문에, 상기 전자부품에서는, 중공전극을 소정 방향으로 이동시키면, 제1의 내부전극과 중공전 극이 겹치는 부분의 면적의 증감량이 제2의 외부전극과 중공전극이 겹치는 부분의 면적의 증감량보다도 커진다. 이것에 의해, 제1의 내부전극과 중공전극이 겹치는 부분의 면적과 제2의 내부전극과 중공전극이 겹치는 부분의 면적의 총합을 증감시킬 수 있어, 전자부품의 저항치를 감소 또는 증가시킬 수 있다. 그 결과, 중공전극의 크기나 형상 등을 설계 변경하지 않고 중공 전극을 이동시키는 것만으로 저항치의 미조정을 행할 수 있다.
상기 전자부품에 있어서, 상기 제1의 폭은 상기 중공전극이 소정 방향으로 이동한 경우에도 상기 제2의 폭보다도 커도 된다.
상기 전자부품에 있어서, 상기 중공전극의 상기 소정 방향에 수직인 폭은 상기 중공전극의 일단에서 타단으로 갈수록 작아지고 있고, 상기 제1의 내부전극 및 상기 제2의 내부전극의 상기 소정 방향에 수직인 폭의 각각은 상기 중공전극의 일단 및 타단에서의 상기 소정 방향에 수직인 폭 이상의 크기여도 된다.
상기 전자부품에서는 중공전극의 소정 방향에 수직인 폭은 상기 중공전극의 일단에서 타단으로 갈수록 작아지고 있다. 그 때문에, 중공전극의 이동량에 상관없이 제1의 폭은 제2의 폭보다도 항상 커진다. 그 결과, 중공전극의 이동량을 크게 하고 저항치의 조정 폭을 크게 취하는 것이 가능해진다. 또한 상기 전자부품에서는 제1의 내부전극 및 제2의 내부전극의 소정 방향에 수직인 폭은 각각 중공전극의 일단 및 타단에서의 폭 이상의 크기이다. 그 때문에, 전자부품의 적층체의 작성시에 있어서, 세라믹 그린시트의 적층 어긋남에 의해 중공전극이 소정 방향에 수직인 방향을 벗어났다고 해도, 중공전극이 제1의 내부전극 및 제2의 내부전극으로부터 튀 어나오기 어려워진다. 그 결과, 전자부품의 저항치의 편차가 억제된다.
상기 전자부품에 있어서, 상기 중공전극에는 도전막이 형성되어 있지 않은 공백부가 형성되어 있고, 상기 공백부의 상기 소정 방향에 수직인 폭은 상기 중공전극의 일단에서 타단으로 갈수록 커져도 된다. 이것에 의해, 중공전극의 외형을 직사각형상으로 유지할 수 있어 저항치의 편차를 억제할 수 있다.
상기 전자부품에 있어서, 상기 중공전극, 상기 제1의 내부전극 및 상기 제2의 내부전극의 상기 소정 방향에 수직인 폭은 상기 중공전극의 일단에서 타단으로 갈수록 커지고 있고, 상기 중공전극, 상기 제1의 내부전극 및 상기 제2의 내부전극의 전극 패턴은 동일 형상이어도 된다. 이것에 의해, 한 종류의 전극 패턴에 의해 중공전극, 제1의 내부전극 및 제2의 내부전극을 작성할 수 있어 전자부품의 제조 효율이 향상한다.
본 발명의 한 형태에 따른 전자부품에 의하면, 적층 방향에서 평면으로 보았을 때에, 중공전극에 있어서 제1의 내부전극 및 제2의 내부전극과 겹치지 않는 비중복 부분이 상기 제1의 내부전극과 접하고 있는 부분의 양단간의 소정 방향에 수직인 제1의 폭은, 상기 비중복 부분이 상기 제2의 내부전극과 접하고 있는 부분의 양단간의 상기 소정 방향에 수직인 제2의 폭보다도 크므로, 구조를 크게 변경하지 않고 저항치를 변화시킬 수 있으며, 특히, 저항치를 미세하게 변화시킬 수 있다. 이것에 의해, 서미스터 특성을 크게 변경하지 않고 미세하게 다른 저항치의 배리에이션을 용이하게 늘릴 수 있다.
이하에, 본 발명의 한 실시형태에 따른 전자부품에 대하여 설명한다. 상기 전자부품은 NTC(Negative Temperature Coefficient) 서미스터를 내장한 적층형 전자부품이다.
(전자부품의 구성)
도 1은 본 발명의 한 실시형태에 따른 전자부품(10a)의 외관 사시도이다. 도 2는 전자부품(10a)의 적층체(12)의 분해도이다. 이하에서는 전자부품(10a)의 형성시에 세라믹 그린시트가 적층되는 방향을 적층 방향으로 정의한다. 그리고, 이 적층 방향을 z축 방향이라 하고, 전자부품(10a)의 길이 방향을 x축 방향이라 하며, x축과 z축에 직교하는 방향을 y축 방향이라 한다. x축, y축 및 z축은 전자부품(10a)을 구성하는 변에 대하여 평행하다. 도 3a는 전자부품(10a)을 z축 방향에서 평면으로 본 투시도이다. 도 3b는 전자부품(10a)의 xz 평면의 단면 구조도이다.
전자부품(10a)은 도 1에 나타내는 바와 같이, 내부에 서미스터를 내장하는 직방체상의 적층체(12) 및 적층체(12)의 표면에 형성된 외부전극(14a,14b)을 포함하고 있다. 외부전극(14a,14b)은 각각 x축 방향의 양단에 위치하는 적층체(12)의 측면을 덮도록 형성되어 있다.
적층체(12)는 이하에 설명하는 바와 같이, 복수의 내부전극과 복수의 세라믹층이 함께 적층되어 구성되고, 내부에 서미스터를 내장하고 있다. 보다 상세하게는, 적층체(12)는 도 2에 나타내는 바와 같이, 복수의 세라믹층(5a~5c,4a,4b,5d~5f)이 이 순서로 적층됨으로써 구성된다. 복수의 세라믹 층(5a~5c,4a,4b,5d~5f)은 각각 거의 같은 면적 및 형상을 가지는 직사각형의 반도체층이다.
세라믹층(4a)의 주면(主面)상에는, 도 2에 나타내는 바와 같이, x축 방향의 음(陰)방향측에 위치하는 세라믹층(4a)의 단변(短邊)으로부터 수직으로 x축 방향의 양(陽)방향으로 연장하여 존재하는 직사각형상의 내부전극(6a)이 형성되어 있다. 이것에 의해, 내부전극(6a)은 도 3에 나타내는 바와 같이, x축 방향의 음방향측에 위치하는 단변으로 외부전극(14a)과 접속되어 있다.
또한 세라믹층(4a)의 주면상에는, 도 2에 나타내는 바와 같이, x축 방향의 양방향측에 위치하는 세라믹층(4a)의 단변으로부터 수직으로 x축 방향의 음방향으로 연장하여 존재하는 직사각형상의 내부전극(6b)이 형성되어 있다. 이것에 의해, 내부전극(6b)은, 도 3에 나타내는 바와 같이, x축 방향의 양방향측에 위치하는 단변으로 외부전극(14b)과 접속되어 있다.
또한 도 2 및 도 3에 나타내는 바와 같이, 내부전극(6a) 및 내부전극(6b)의 y축 방향의 폭은 각각 동일하다. 또한 내부전극(6a) 및 내부전극(6b)은 x축 방향에 일직선상으로 나열되면서 소정의 틈을 두고 배치되어 있다.
세라믹층(4b)의 주면상에는, 도 2 및 도 3에 나타내는 바와 같이, x축 방향에 연장하여 존재하고 있는 동시에 외부전극(14a,14b)에 접속되어 있지 않은 등변사다리꼴 형상의 내부전극(7)(중공전극)이 형성되어 있다. 보다 상세하게는, 도 3에 나타내는 바와 같이, 내부전극(7)의 y축 방향의 폭은 x축 방향의 음방향측의 끝에 위치하는 변(이하, 밑변이라 칭함)으로부터 x축 방향의 양방향측의 끝에 위치하 는 변(이하, 윗변이라 칭함)으로 갈수록 작아지고 있다. 또한 등변사다리꼴 형상의 내부전극(7)의 높이 방향은 x축 방향과 일치하고 있다.
여기서 도 3에 나타내는 바와 같이, z축 방향에서 평면으로 보았을 때에, 내부전극(6a)은 내부전극(7)의 밑변에 있어서 상기 내부전극(7)과 세라믹층(4a)을 끼고 대향하고 있다. 마찬가지로, 내부전극(6b)은 내부전극(7)의 윗변에 있어서 상기 내부전극(7)과 세라믹층(4a)을 끼고 대향하고 있다. 이것에 의해, 세라믹층(4a)과 내부전극(7)과 내부전극(6a,6b)에 의해 서미스터가 구성되어 있다.
도 2에 나타내는 분해 사시도의 세라믹층(5a~5c,4a,4b,5d~5f)을 z축 방향의 상측으로부터 이 순서로 겹쳐 적층체(12)를 형성한다. 또한 적층체(12)의 표면에 외부전극(14a,14b)을 형성하면 전자부품(10a)이 얻어진다.
(효과)
이상과 같이 구성된 전자부품(10a)은 이하에 도 3 내지 도 5를 사용하여 설명하는 바와 같이, 내부전극(7)의 크기나 형상 등을 설계 변경을 하지 않고, 저항치를 증가시키는 방향으로도 감소시키는 방향으로도 변화시킬 수 있으며, 저항치의 미조정을 행할 수 있다. 보다 구체적으로는, 내부전극(7)을 x축 방향의 양방향측으로 이동시킴으로써 저항치를 크게 할 수 있고, 내부전극(7)을 x축 방향의 음방향측으로 이동시킴으로써 저항치를 작게 할 수 있다. 즉, 전자부품(10a)에서는 저항치를 도 3에 나타내는 전자부품(10a)의 저항치로부터 증가시키는 것도 감소시키는 것도 가능하여 다양한 저항치를 가지는 전자부품을 얻을 수 있다. 또한 내부전극(7)의 크기나 형상 등을 설계 변경하지 않고 전자부품(10a)의 저항치를 미조정할 수 있다.
여기서, 도 4a는 내부전극(7)을 도 3에 나타낸 상태에서 x축 방향의 양방향으로 ΔL 만큼 이동시킨 경우에서의 전자부품(10a)을 z축 방향에서 평면으로 본 투시도이다. 도 4b는 내부전극(6a)과 내부전극(7)이 겹친 부분의 면적의 감소량을 나타낸 도면이고, 도 4c는 내부전극(6b)과 내부전극(7)이 겹치는 부분의 면적의 증가량을 나타낸 도면이다. 도 5a는 내부전극(7)을 도 3에 나타낸 상태에서 x축 방향의 음방향으로 ΔL 만큼 이동시킨 경우에서의 전자부품(10a)을 z축 방향에서 평면으로 본 투시도이다. 도 5b는 도 5a의 상태의 전자부품(10a)의 xz 평면의 단면 구조도이다.
우선, 도 3a에 있어서, 내부전극(7)에 있어서 내부전극(6a)과 겹치는 영역을 영역(E1)이라 하고, 내부전극(7)에 있어서 내부전극(6b)과 겹치는 영역을 영역(E2)이라 하며, 내부전극(7)에 있어서 내부전극(6a,6b)과 겹치지 않는 영역을 영역(E3)이라 한다. 또한 영역(E1,E2,E3)의 면적을 각각 면적(S1,S2,S3)이라 한다.
도 3a에 나타내는 바와 같이, 전자부품(10a)에서는 내부전극(6a)의 y축 방향의 폭은 내부전극(7)의 윗변의 y축 방향의 폭보다도 조금 크다. 또한 내부전극(6b)의 y축 방향의 폭은 내부전극(7)의 밑변의 y축 방향의 폭 이상이다. 그 때문에, 등변사다리꼴 형상의 내부전극(7)의 윗변 근방과 밑변 근방이 각각 내부전극(6a,6b)에 겹치면, 영역(E3)이 내부전극(6a)과 접하고 있는 부분의 양단간의 y축 방향의 폭(L1)은 영역(E3)이 내부전극(6b)과 접하는 부분의 양단간의 y축 방향의 폭(L2)보다도 커진다.
상기와 같이, 폭(L1)이 폭(L2)보다도 크면 내부전극(7)이 x축 방향으로 이동한 경우에서의, 영역(E1)의 면적(S1)의 증감량을 영역(E2)의 면적(S2)의 증감량보다도 크게 하는 것이 가능해진다. 즉, 내부전극(6a,6b,7)의 형상을 변경하지 않고 내부전극(7)을 이동시키는 것 만으로 영역(E3)의 면적(S3)을 증감시키는 것이 가능해진다. 이하에 상세하게 설명한다.
내부전극(7)이 x축 방향의 양방향으로 ΔL 만큼 이동한 경우에는, 도 4a 및 도 4b에 나타내는 바와 같이, 영역(E1)의 면적(S1)은 등변사다리꼴 형상의 영역(ΔE1)에 상당하는 면적(ΔS1)만큼 감소한다. 여기서, 저항치를 조정하기 위한 내부전극(7)의 이동량은 0.05mm이하로 작다. 따라서, 영역(ΔE1)은 도 4b에 나타내는 바와 같이, 세로(L1) 가로(ΔL)의 직사각형과 근사할 수 있다. 마찬가지로, 영역(E2)의 면적(S2)은 등변사다리꼴 형상의 영역(ΔE2)에 상당하는 면적(ΔS2)만큼 증가한다. 따라서, 영역(ΔE2)은 도 4c에 나타내는 바와 같이, 세로(L2) 가로(ΔL)의 직사각형과 근사할 수 있다.
여기서, 영역(ΔE1)의 면적(ΔS1)과 영역(ΔE2)의 면적(ΔS2)을 비교하면 폭(L1)이 폭(L2)보다도 크므로 면적(ΔS1)은 면적(ΔS2)보다도 커진다. 즉, 전자부품(10a)에 있어서, 내부전극(7)을 x축 방향의 양방향으로 이동시킴으로써, 내부전극(6a,6b)과 내부전극(7)이 겹치는 영역(E1,E2)의 면적(S1,S2)의 총합을 감소시킬 수 있다. 전자부품(10a)의 저항치는 면적(S1,S2)의 총합에 의존하고 있다. 그 때문에, 내부전극(7)을 x축 방향의 양방향으로 이동시켜 면적(S1,S2)의 총합을 감소시키면 전자부품(10a)의 저항치는 커진다.
한편, 도 5에 나타내는 바와 같이, 내부전극(7)을 x축 방향의 음방향으로 이동시키면, 면적(S1,S2)의 총합이 증가하여 전자부품(10a)의 저항치가 작아지는데, 그 원리는 내부전극(7)을 x축 방향의 양방향으로 이동시킨 경우와 동일하므로 설명을 생략한다.
이상과 같이, 전자부품(10a)에서는 폭(L1)이 폭(L2)보다도 커지는 구조 및 배치를 내부전극(6a,6b,7)이 취하고 있다. 그 때문에, 전자부품(10a)에서는 내부전극(7)을 x축 방향의 양방향 또는 음방향으로 이동시켜 전자부품(10a)의 저항치를 감소 또는 증가시킬 수 있다. 그 결과, 내부전극(7)의 크기나 형상 등을 설계 변경하지 않고 저항치의 미조정을 행할 수 있다.
또한 전자부품(10a)에서는, 도 3에 나타내는 바와 같이, x축 방향의 양방향으로 갈수록 내부전극(7)의 y축 방향의 폭이 작아지고 있다. 그 때문에, 내부전극(7)의 이동량에 관계 없이 폭(L1)은 폭(L2)보다도 항상 커진다. 그러므로, 전자부품(10a)에서는 내부전극(7)의 이동량을 크게 하여 저항치의 조정 폭을 크게 취하는 것이 가능해진다.
또한 전자부품(10a)에서는 도 3에 나타내는 바와 같이, 내부전극(6a,6b)의 y축 방향의 폭의 각각은 내부전극(7)의 윗변 및 밑변 이상의 크기이다. 그 때문에, 전자부품(10a)의 적층체(12)의 작성시에 있어서, 세라믹 그린시트의 적층 어긋남에 의해 내부전극(7)이 y축 방향을 벗어났다고 해도, 내부전극(7)이 내부전극(6a,6b)으로부터 y축 방향으로 튀어나오기 어려워진다. 그 결과, 전자부품(10a)의 저항치의 편차가 억제된다.
또한 내부전극을 세라믹층에 인쇄할 때에, 실온·습도 등의 조건에 의해, 인쇄 번짐이나 얼룩이 발생하여 소망하는 저항치를 가지는 전자부품을 얻을 수 없는 경우가 있다. 그리하여, 전자부품(10a)에 있어서, 저항치를 소망하는 저항치로 미조정하는 것을 목적으로 하여 내부전극(7)을 x축 방향으로 이동시켜도 된다.
(시뮬레이션 결과)
본원 발명자는 전자부품(10a)이 발휘하는 효과를 보다 명확하게 하기 위해, 이하에 설명하는 시뮬레이션을 행하였다. 도 6은 시뮬레이션에 사용한 모델을 나타낸 도면이다. 도 6a는 전자부품(10a)에 상당하는 제1의 모델을 z축 방향에서 평면으로 본 투시도이다. 도 6b는 특허문헌 1에 기재된 적층 서미스터에 상당하는 제2의 모델을 z축 방향에서 평면으로 본 투시도이다. 도 6c는 제1의 모델 및 제2의 모델의 xz 평면에서의 단면 구조도이다. 본 시뮬레이션에서는 도 6에 나타낸 2개의 모델의 내부전극(6a,6b,7,106a,106b,107)을 x축 방향으로 이동시켜, 전자부품(10a) 및 적층 서미스터(110)의 저항치를 계산하였다. 이하에 시뮬레이션 조건에 대하여 설명한다.
도 6a에 나타내는 제1의 모델에는 0603(0.6㎜×0.3㎜×0.3㎜)의 칩 사이즈의 모델이 사용되고, 도 3에 나타내는 전자부품(10a)과 마찬가지로 내부전극(6a,6b,7)이 마련되어 있다. 단, 도 6c에 나타내는 바와 같이, 내부전극(6a,6b)은 각각 내부전극(7)을 끼고 2장씩 마련되어 있다. 여기서, 내부전극(7)의 윗변의 길이(L11)를 0.16㎜, 밑변의 길이(L12)를 0.2mm, 높이(L13)를 0.405㎜로 하였다. 또한 내부전극(6a,6b)의 폭(L12)은 0.2㎜이다. 또한 내부전극(6a)과 내부전극(6b) 사이의 틈을 L15라고 한다.
도 6b에 나타내는 제2의 모델에는 0603(0.6㎜×0.3㎜×O.3㎜)의 칩 사이즈의 모델이 사용되고, 도 10에 나타내는 적층 서미스터(110)와 마찬가지로 내부전극(106a,106b,107)이 마련되어 있다. 단, 도 6c에 나타내는 바와 같이, 내부전극(106a,106b)은 각각 내부전극(107)을 끼고 2장씩 마련되어 있다. 여기서, 내부전극(107)의 폭(L21)을 0.2㎜, 높이(L23)를 0.38mm로 하였다. 또한 내부전극(106a,106b)의 폭(L21)은 0.2mm이다. 또한 내부전극(106a)과 내부전극(106b) 사이의 틈을 L25라고 한다.
이상과 같은 시뮬레이션 조건하에 있어서, 내부전극(7,107)을 기준 위치로부터 x축 방향으로 ±0.05㎜ 어긋나게 하여 저항치를 계산하였다. 이 기준 위치란, 내부전극(7,107)과 내부전극(106a,106b)이 겹치는 x축 방향에서의 폭이 같은 상태에서의 내부전극(7,107)의 위치이다. 또한 이 때 틈(L15,L25)을 0.15㎜~0.19㎜ 사이에서 0.01㎜마다 변화시켜 저항치를 계산하였다. 도 7은 시뮬레이션 결과를 나타낸 그래프이다. 세로축은 저항치를 나타내고, 가로축은 틈의 크기를 나타내고 있다.
도 7에 나타내는 바와 같이, 특허문헌 1에 기재된 적층 서미스터에 상당하는 제2의 모델에서는 예를 들면, 틈(L25)이 0.15mm인 경우, 저항치가 11kΩ이고, 내부전극(107)을 이동시켜도 저항치가 불변하는 것을 이해할 수 있다. 한편, 전자부품(10a)에 상당하는 제1의 모델에서는 틈(L15)이 0.15㎜인 경우, 내부전극(7)을 이동시키면 저항치가 10.7kΩ에서 11.2kΩ까지 변화하는 것을 알 수 있고, 내부전 극(7)을 이동시키는 것 만으로 0.4kΩ~0.5kΩ 변화하는 것을 이해할 수 있다. 즉, 시뮬레이션에 의해, 특허문헌 1에 기재된 적층 서미스터에서는, 내부전극(107)을 이동시켜도 저항치를 변화시킬 수 없었던 것에 비해, 전자부품(10a)에서는 내부전극(7)을 이동시켜 저항치를 변화시킬 수 있다. 게다가, 미세한 저항 변화가 가능하다. 따라서, 전자부품(10a)에서는 다종류의 저항치의 전자부품을 얻는 것이 가능해진다.
또한 도 7에 나타내는 바와 같이, 제2의 모델에서는 L25를 0.150㎜로 고정하여 내부전극(107)을 이동시켰다고 해도, 저항치는 11kΩ으로 저항치가 변화하지 않는다. 또한 틈(L25)을 0.01㎜씩 크게 했다고 해도, 0.4kΩ~0.5kΩ마다 불연속적으로 밖에 저항치를 변화시킬 수 없다. 이에 대하여, 도 7에 나타내는 바와 같이, 제1의 모델에서는 틈(L15)을 0.01㎜ 크게 하면 저항치는 0.4kΩ~0.5kΩ 작아진다. 또한 틈(L15)을 고정하여 내부전극(7)을 0.05㎜ 이동시키면 저항치는 0.4kΩ~0.5kΩ 변화한다. 즉, 틈(L15)을 0.01㎜마다 조정하고, 내부전극(7)을 0.05㎜의 범위로 이동시킴으로써, 제1의 모델에서는 8.9kΩ~11.2kΩ 사이에 있어서 저항치를 연속하여 변화시킬 수 있다. 즉, 전자부품(10a)에서는 넓은 범위에서 보다 세밀한 저항치의 조정을 행할 수 있다. 그러므로, 전자부품(10a)에서는 내부전극(6a,6b,7)의 인쇄 번짐이나 얼룩에 기인하는 저항치의 작은 어긋남을 내부전극(7)의 이동량 및 틈(L15)의 크기를 조정함으로써 보정할 수 있다.
(변형예)
그런데, 전자부품(10a)에서는 내부전극(7)이 등변사다리꼴을 가지고 있으므 로, 내부전극(7)을 x축 방향의 양방향 또는 음방향으로 이동시켜 전자부품(10a)의 저항치를 감소 또는 증가시킬 수 있는 것은 상기 설명을 언급할 필요도 없이 도 3 및 도 4로부터 명백하다. 그러나 내부전극(7)이 등변사다리꼴 이외의 형상을 가지고 있는 경우에 있어서도, 폭(L1)이 폭(L2)보다도 커지는 구조 및 배치를 내부전극(6a,6b,7)이 취함으로써, 동일한 원리에 의해 전자부품의 저항치를 감소 또는 증가시키는 것이 가능하다. 이하에 전자부품(10a)의 변형예를 도면을 참조하면서 설명한다. 도 8 및 도 9는 변형예에 따른 전자부품(10b~10f)을 z축 방향에서 평면으로 본 투시도이다.
도 8a는 제1의 변형예에 따른 전자부품(10b)을 z축 방향에서 평면으로 본 투시도이다. 전자부품(10b)에서는 내부전극(7)은 직사각형과 반원(半圓)이 조합된 형상을 가지고 있다. 보다 상세하게는, 내부전극(7)은 직사각형상의 전극의 x축 방향의 양방향측에 반원 형상의 전극이 결합된 형상을 가지고 있다. 이러한 내부전극(7)을 가지는 전자부품(10b)에 있어서도 폭(L1)은 폭(L2)보다도 커진다. 그 결과, 내부전극(7)을 x축 방향의 양방향 또는 음방향으로 이동시켜 전자부품(10b)의 저항치를 감소 또는 증가시키는 것이 가능해진다.
도 8b는 제2의 변형예에 따른 전자부품(10c)을 z축 방향에서 평면으로 본 투시도이다. 전자부품(10c)에서는 내부전극(7)은 등변사다리꼴과 직사각형이 조합된 형상을 가지고 있다. 보다 상세하게는, 내부전극(7)은 등변사다리꼴 형상의 전극의 x축 방향의 음방향측에 직사각형상의 전극이 결합된 형상을 가지고 있다. 이러한 내부전극(7)을 가지는 전자부품(10c)에 있어서도 폭(L1)은 폭(L2)보다도 커진다. 그 결과, 내부전극(7)을 x축 방향의 양방향 또는 음방향으로 이동시켜 전자부품(10c)의 저항치를 감소 또는 증가시키는 것이 가능해진다.
여기서, 상기 전자부품(10a~10c)에서는 폭(L1)을 폭(L2)보다도 크게 하기 위해, 내부전극(7)의 y축 방향의 폭을 x축 방향의 양방향측으로 갈수록 작게 하고 있다. 그러나 폭(L1)을 폭(L2)보다도 크게 하는 방법은 이에 한정되지 않는다. 이하에 다른 변형예를 들어 설명한다.
도 8c는 제3의 변형예에 따른 전자부품(10d)을 z축 방향에서 평면으로 본 투시도이다. 전자부품(10d)에서는 내부전극(7)은 직사각형상을 가지고 있다. 단, 내부전극(7)의 내부에는 도전막이 형성되어 있지 않은 삼각형상의 공백부(B)가 형성되어 있다. 상기 공백부(B)는 내부전극(7)에 있어서 내부전극(6a)과 겹치는 단부로부터 내부전극(7)에 있어서 내부전극(6b)과 겹치는 단부로 갈수록 y축 방향의 폭이 커지는 형상을 가지고 있다.
이상과 같은 전자부품(10d)에서는 도 8c에 나타내는 바와 같이, 폭(L1,L2)은 각각 내부전극(7)의 y축 방향의 폭에서 공백부(B)의 y축 방향의 폭을 뺀 크기가 된다. 내부전극(7)의 y축 방향의 폭은 x축 방향에 있어서 일정한 데 비해, 공백부(B)의 y축 방향의 폭은 x축 방향의 양방향으로 갈수록 커지고 있다. 그러므로 전자부품(10d)에서는 폭(L1)은 폭(L2)보다도 커진다. 그 결과, 내부전극(7)을 x축 방향의 양방향 또는 음방향으로 이동시켜 전자부품(10d)의 저항치를 감소 또는 증가시키는 것이 가능해진다. 또한 전자부품(10d)에 의하면, 내부전극(7)의 외형을 직사각형상으로 유지할 수 있으므로 전자부품(10d)의 저항치의 편차를 억제할 수 있다. 또한 전자부품(10d)에 있어서 공백부(B)는 사다리꼴 형상이어도 된다.
도 9a는 제4의 변형예에 따른 전자부품(10e)을 z축 방향에서 평면으로 본 투시도이다. 전자부품(10e)에서는 내부전극(7)은 직사각형상을 가지고 있고, 내부전극(6a,6b)이 등변사다리꼴 형상을 가지고 있다. 보다 상세하게는, 내부전극(6a,6b)의 y축 방향의 폭은 x축 방향의 양방향으로 갈수록 커지고 있다. 또한 내부전극(6a)의 y축 방향의 폭은 내부전극(7)의 x축 방향의 음방향측의 단부에서의 y축 방향의 폭(내부전극(7)은 직사각형상이므로, 여기서는 내부전극(7)의 y축 방향의 폭) 이상이다(도 9에서는 동일함). 이러한 내부전극(6a,6b,7)에 의해서도 폭(L1)을 폭(L2)보다도 크게 할 수 있다. 그 결과, 내부전극(7)을 x축 방향의 양방향 또는 음방향으로 이동시켜 전자부품(10e)의 저항치를 감소 또는 증가시키는 것이 가능해진다.
도 9b는 제5의 변형예에 따른 전자부품(10f)을 z축 방향에서 평면으로 본 투시도이다. 전자부품(10f)에서는 내부전극(7)은 도 3에 나타낸 전자부품(10a)의 내부전극(7)과 마찬가지로 등변사다리꼴 형상을 가지고 있다. 또한 내부전극(6a,6b)은 도 9a에 나타낸 전자부품(10e)의 내부전극(6a,6b)과 마찬가지로 등변사다리꼴 형상을 가지고 있다. 보다 상세하게는, 내부전극(6a,6b,7)의 y축 방향의 폭은 x축 방향의 양방향으로 갈수록 커지고 있다. 또한 내부전극(6a)의 x축 방향의 양방향측의 단부에서의 y축 방향의 폭은 내부전극(7)의 x축 방향의 음방향측의 단부에서의 y축 방향의 폭보다도 크다. 또한 내부전극(6b)의 x축 방향의 음방향측의 단부에서의 y축 방향의 폭은 내부전극(7)의 x축 방향의 양방향측의 단부에서의 y축 방향의 폭보다도 작다. 이러한 내부전극(6a,6b,7)에 의해서도 폭(L1)을 폭(L2)보다도 크게 할 수 있다. 그 결과, 내부전극(7)을 x축 방향의 양방향 또는 음방향으로 이동시켜 전자부품(10f)의 저항치를 감소 또는 증가시키는 것이 가능해진다. 특히, 내부전극(6a,6b,7)에 동일 형상의 전극 패턴을 사용할 수 있기 때문에 양산(量産)상 효율적이다.
또한 전자부품(10a~10f)에 있어서, 폭(L1)은 내부전극(7)이 x축 방향으로 이동해도 항상 폭(L2)보다도 큰 것이 바람직하다. 단, 저항치의 조정을 위해 내부전극(7)을 이동시키는 이동량은 미세한 것이 많다. 따라서, 폭(L1)은 적어도 저항치의 조정을 위해 내부전극(7)을 이동시키는 범위 내에 있어서, 폭(L2)보다도 크면 되고, 그 이외의 범위에 있어서는 폭(L2) 쪽이 커져 있어도 된다. 저항치의 조정을 위해 내부전극(7)을 이동시키는 이동량의 범위란, 예를 들면 0.05㎜이다.
상기 실시형태에 따른 전자부품(10a~10f)은 하나의 예이며, 상기 설명한 것에 한정되지 않는다. 예를 들면, 내부전극(6a,6b)은 반드시 동일 평면상에 마련되어 있을 필요는 없고, 중공전극(7)을 사이에 끼고 중공전극(7)과 대향하는 평면상에 마련되어 있어도 된다.
(제조방법)
이하에 전자부품(10a~10f)의 제조방법에 대하여 도 1 및 도 2를 참조하면서 설명한다. 여기서는, 전자부품(10a~10f)의 제조방법의 일례로서 전자부품(10a)의 제조방법에 대해 설명한다.
우선, 원료로서 Mn3O4를 78.5mol%, NiO를 21.5mol%, 이들 원료를 100mol부로 했을 때 Ti02를 0.5mol부를 준비하였다. 다음으로, 조합 후의 분말에 순수를 첨가하고, 지르코니아볼과 함께 10시간 혼합 분쇄 처리하여, 건조 후 1100℃의 온도로 2시간 하소하였다.
다음으로 얻어진 하소 후의 분말에 유기 바인더, 분산제 및 물을 첨가하고, 지르코니아볼과 함께 수 시간 혼합함으로써 슬러리를 제작하였다.
다음으로 슬러리를 사용하여 닥터 블레이드법에 의해 두께 20~30㎛의 세라믹 그린시트를 형성하였다.
다음으로 세라믹층(4a,4b)이 될 세라믹 그린시트상에 스크린 인쇄법에 의해, 은-팔라듐을 도전 성분으로서 포함하는 도전성 페이스트를 인쇄하고, 도 2에 나타내는 내부전극(6a,6b,7)이 될 도전성 페이스트막을 형성하였다.
다음으로 내부전극(6a,6b,7)이 될 도전성 페이스트막에 인쇄 번짐 또는 인쇄 얼룩이 생기지 않았는지를 확인한다. 인쇄 번짐 또는 인쇄 얼룩 유무의 확인은, 예를 들면 화상 해석 등을 사용하여 행해진다.
다음으로, 아래부터 순서대로 세라믹층(5f,5e,5d,4b,4a,5c,5b,5a)이 될 세라믹 그린시트를 적층 및 압착하고, 또한 소정의 치수로 컷트하여 미소성의 적층체(12)를 얻는다. 세라믹층(4a)의 적층시에는, 내부전극(6a,6b)과 내부전극(7)이 겹치는 영역(E1,E2)의 면적(S1,S2)이 소망하는 면적이 되도록, 내부전극(7)의 위치를 조정하면서 세라믹층(4a)이 될 세라믹 그린시트의 적층을 행한다. 특히, 도전성 페이스트에 인쇄 번짐이 발생한 경우에는, 면적(S1,S2)이 소망하는 면적보다도 커지고, 전자부품(10a)의 저항치가 소망하는 저항치보다도 작아진다. 그리하여, 내부전극(7)을 x축 방향의 양방향측으로 이동시키고 세라믹층(4a)이 될 세라믹 그린시트의 적층을 행한다. 한편, 도전성 페이스트에 인쇄 얼룩 발생한 경우에는, 면적(S1,S2)이 소망하는 면적보다도 작아지고, 전자부품(10a)의 저항치가 소망하는 저항치보다도 커진다. 그리하여, 내부전극(7)을 x축 방향의 음방향측으로 이동시키고 세라믹층(4a)이 될 세라믹 그린시트의 적층을 행한다.
다음으로 미소성의 적층체(12)를 대기 중 350℃의 온도로 20시간 탈지하고, 대기 분위기 중에서 1200℃의 온도로 2시간 소성하였다. 이것에 의해, 소성된 적층체(12)를 얻는다.
다음으로 적층체(12)에 대하여, Si 및 Al의 각각으로 이루어지는 연마 미디어를 사용한 배럴 연마를 적용하여 적층체(12)의 구석부 및 능선 부분의 각(角)부를 둥글게 처리하였다.
다음으로 적층체(12)의 측면에 은으로 이루어지는 베이킹 전극을 형성하고, 이어서, 은 전극상에 니켈로 이루어지는 도금막을 형성하며, 또한 주석으로 이루어지는 도금막을 형성하여, 외부전극(14a,14b)을 형성한다. 이상의 공정에 의해 전자부품(10a)이 완성된다.
도 1은 본 발명의 한 실시형태에 따른 전자부품의 외관 사시도이다.
도 2는 도 1에 나타내는 전자부품의 적층체의 분해 사시도이다.
도 3a는 도 1의 전자부품을 z축 방향에서 평면으로 본 투시도이다. 도 3b는 도 1의 전자부품의 xz 평면의 단면 구조도이다.
도 4a는 내부전극을 도 3에 나타낸 상태에서 x축 방향의 양방향으로 ΔL 만큼 이동시킨 경우에서의 전자부품을 z축 방향에서 평면으로 본 투시도이다. 도 4b는 내부전극끼리가 겹치는 부분의 면적의 감소량을 나타낸 도면이고, 도 4c는 내부전극끼리가 겹치는 부분의 면적의 증가량을 나타낸 도면이다.
도 5a는 내부전극을 도 3에 나타낸 상태에서 x축 방향의 음방향으로 ΔL 만큼 이동시킨 경우에서의 전자부품을 z축 방향에서 평면으로 본 투시도이다. 도 5b는 도 5a의 상태의 전자부품의 xz 평면의 단면 구조도이다.
도 6a는 도 1의 전자부품에 상당하는 제1의 모델을 z축 방향에서 평면으로 본 투시도이다. 도 6b는 특허문헌 1에 기재된 적층 서미스터에 상당하는 제2의 모델을 z축 방향에서 평면으로 본 투시도이다. 도 6c는 제1의 모델 및 제2의 모델의 xz 평면에서의 단면 구조도이다.
도 7은 시뮬레이션 결과를 나타낸 그래프이다.
도 8은 변형예에 따른 전자부품을 z축 방향에서 평면으로 본 투시도이다.
도 9는 변형예에 따른 전자부품을 z축 방향에서 평면으로 본 투시도이다.
도 10은 특허문헌 1에 기재된 적층 서미스터의 구성도이다.
<부호의 설명>
4a, 4b, 5a~5f: 세라믹층 6a, 6b, 7: 내부전극
10a, 10b, 10c, 10d, 10e, 10f: 전자부품 12: 적층체
14a, 14b: 외부전극 B: 공백부

Claims (5)

  1. 세라믹층이 적층되어 이루어지는 적층체와,
    상기 적층체의 표면에 형성되어 있는 제1의 외부전극 및 제2의 외부전극과,
    상기 적층체 내에 있어서 연장하여 존재하고 있는 동시에 상기 제1의 외부전극 및 상기 제2의 외부전극에 접속되어 있지 않은 중공전극과,
    상기 제1의 외부전극과 접속되어 있는 동시에 상기 중공전극의 일단에 있어서 상기 세라믹층을 끼고 대향하고 있는 제1의 내부전극과,
    상기 제2의 외부전극과 접속되어 있는 동시에 상기 중공전극의 타단에 있어서 상기 세라믹층을 끼고 대향하고 있는 제2의 내부전극을 포함하고,
    적층 방향에서 평면으로 보았을 때에, 상기 중공전극에 있어서 상기 제1의 내부전극 및 상기 제2의 내부전극과 겹치지 않는 비중복 부분이 상기 제1의 내부전극 및 상기 제2의 내부전극의 적어도 한 쪽과 접하고 있는 부분의 양단간의, 상기 중공전극의 연장 방향에 수직인 제1의 폭은, 상기 비중복 부분이 상기 제1의 내부전극 및 상기 제2의 내부전극의 다른 쪽과 접하고 있는 부분의 양단간의 상기 연장 방향에 수직인 제2의 폭보다도 큰 것을 특징으로 하는 전자부품.
  2. 제1항에 있어서,
    상기 제1의 폭은 상기 중공전극이 상기 연장 방향으로 이동한 경우에도 상기 제2의 폭보다도 큰 것을 특징으로 하는 전자부품.
  3. 제1항 또는 제2항에 있어서,
    상기 중공전극의 상기 연장 방향에 수직인 폭은 상기 중공전극의 일단에서 타단으로 갈수록 작아지고 있고,
    상기 제1의 내부전극 및 상기 제2의 내부전극의 상기 연장 방향에 수직인 폭의 각각은 상기 중공전극의 일단 및 타단에서의 상기 연장 방향에 수직인 폭 이상의 크기인 것을 특징으로 하는 전자부품.
  4. 제1항 또는 제2항에 있어서,
    상기 중공전극에는 도전막이 형성되어 있지 않은 공백부가 형성되어 있고,
    상기 공백부의 상기 연장 방향에 수직인 폭은 상기 중공전극의 일단에서 타단으로 갈수록 커지고 있는 것을 특징으로 하는 전자부품.
  5. 제1항 또는 제2항에 있어서,
    상기 중공전극, 상기 제1의 내부전극 및 상기 제2의 내부전극의 상기 연장 방향에 수직인 폭은 상기 중공전극의 일단에서 타단으로 갈수록 커지고 있고,
    상기 중공전극, 상기 제1의 내부전극 및 상기 제2의 내부전극의 전극 패턴은 동일 형상인 것을 특징으로 하는 전자부품.
KR1020090051803A 2008-06-16 2009-06-11 전자부품 KR101014133B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008156083A JP4492737B2 (ja) 2008-06-16 2008-06-16 電子部品
JPJP-P-2008-156083 2008-06-16

Publications (2)

Publication Number Publication Date
KR20090130815A KR20090130815A (ko) 2009-12-24
KR101014133B1 true KR101014133B1 (ko) 2011-02-14

Family

ID=41100739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090051803A KR101014133B1 (ko) 2008-06-16 2009-06-11 전자부품

Country Status (6)

Country Link
US (1) US7889049B2 (ko)
EP (1) EP2136378B1 (ko)
JP (1) JP4492737B2 (ko)
KR (1) KR101014133B1 (ko)
CN (1) CN101609739B (ko)
TW (1) TWI396207B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014128996A1 (ja) * 2013-02-21 2014-08-28 株式会社村田製作所 チップ型正特性サーミスタ素子
DE102013102686A1 (de) * 2013-03-15 2014-09-18 Epcos Ag Elektronisches Bauelement
WO2016072154A1 (ja) * 2014-11-07 2016-05-12 株式会社村田製作所 サーミスタ素子
TWI585785B (zh) * 2014-11-26 2017-06-01 Murata Manufacturing Co Electronic parts manufacturing methods, electronic components and electronic devices
TWI587324B (zh) * 2014-11-26 2017-06-11 Murata Manufacturing Co Manufacturing method of thermal resistance
DE102019105116A1 (de) 2019-02-28 2020-09-03 Tdk Electronics Ag Bauelement
US12033773B2 (en) * 2019-06-03 2024-07-09 Tdk Electronics Ag Component and use of a component
JP2021057556A (ja) * 2019-10-02 2021-04-08 Tdk株式会社 Ｎｔｃサーミスタ素子
CN114270455A (zh) * 2019-11-08 2022-04-01 Tdk电子股份有限公司 包括浮置或虚设或分离的内部电极的压敏电阻器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135997A (ja) * 1996-10-24 1998-05-22 Hewlett Packard Co <Hp> 電子ネットワークの自動分割・配分方法および装置
JPH11102893A (ja) * 1997-07-31 1999-04-13 St Microelectron Srl 単結晶半導体材料の集積型微細構造体の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2888020B2 (ja) 1992-02-27 1999-05-10 株式会社村田製作所 負特性積層サーミスタ
JPH0653008A (ja) * 1992-07-29 1994-02-25 Taiyo Yuden Co Ltd 積層型サ−ミスタ
US5347423A (en) * 1992-08-24 1994-09-13 Murata Erie North America, Inc. Trimmable composite multilayer capacitor and method
JPH1064704A (ja) * 1996-08-21 1998-03-06 Sumitomo Metal Ind Ltd 積層チップ型電子部品
JPH10106807A (ja) * 1996-10-02 1998-04-24 Mitsubishi Materials Corp チップ型サーミスタ
JPH10135007A (ja) 1996-11-01 1998-05-22 Mitsubishi Materials Corp チップ型サーミスタ
JP3254399B2 (ja) * 1997-02-03 2002-02-04 ティーディーケイ株式会社 積層チップバリスタ及びその製造方法
JPH11102803A (ja) 1997-09-26 1999-04-13 Tdk Corp 積層チップｎｔｃサーミスタ
JPH11273914A (ja) * 1998-03-26 1999-10-08 Murata Mfg Co Ltd 積層型バリスタ
JP3440883B2 (ja) * 1999-06-10 2003-08-25 株式会社村田製作所 チップ型負特性サーミスタ
JP2001274003A (ja) * 2000-03-27 2001-10-05 Matsushita Electric Ind Co Ltd チップ形積層サーミスタ
JP2006190774A (ja) * 2005-01-05 2006-07-20 Murata Mfg Co Ltd 積層セラミック電子部品

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135997A (ja) * 1996-10-24 1998-05-22 Hewlett Packard Co <Hp> 電子ネットワークの自動分割・配分方法および装置
JPH11102893A (ja) * 1997-07-31 1999-04-13 St Microelectron Srl 単結晶半導体材料の集積型微細構造体の製造方法

Also Published As

Publication number Publication date
TWI396207B (zh) 2013-05-11
TW201001446A (en) 2010-01-01
KR20090130815A (ko) 2009-12-24
US7889049B2 (en) 2011-02-15
CN101609739B (zh) 2012-09-26
JP4492737B2 (ja) 2010-06-30
EP2136378B1 (en) 2014-03-05
US20090309691A1 (en) 2009-12-17
EP2136378A1 (en) 2009-12-23
JP2009302355A (ja) 2009-12-24
CN101609739A (zh) 2009-12-23

Similar Documents

Publication Publication Date Title
KR101014133B1 (ko) 전자부품
KR101463125B1 (ko) 적층형 세라믹 콘덴서
KR100307804B1 (ko) 저항 소자 및 그 제조 방법
US8896410B2 (en) Chip thermistor and method of manufacturing same
JP3393524B2 (ja) Ｎｔｃサーミスタ素子
CN110246690A (zh) 多层陶瓷电子组件
JP2006190774A (ja) 積層セラミック電子部品
KR101932421B1 (ko) 실장 기판
US6912761B2 (en) Method of producing multilayer piezoelectric resonator
JP2005005680A (ja) 圧電アクチュエータ
JP2012059800A (ja) 積層セラミック電子部品
JP2009130247A (ja) 積層チップコンデンサ
JP2000138127A (ja) 積層セラミックコンデンサ
JP2000294452A (ja) 積層セラミック電子部品アレイ及びその製造方法
JPH0661014A (ja) 積層型サ−ミスタ
US20240177894A1 (en) Laminated varistor
JP2001274003A (ja) チップ形積層サーミスタ
JP3716596B2 (ja) サーミスタ素子
US20240274366A1 (en) Electronic component
JP2001319802A (ja) チップ形積層サーミスタ
JPH08181514A (ja) 高周波用セラミックス部品の製造方法
JP3085595B2 (ja) 圧電アクチュエータおよびその製造方法
JP2024078109A (ja) 積層バリスタ
JP2001110605A (ja) チップ型サーミスタ
JPH0653008A (ja) 積層型サ−ミスタ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140120

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150120

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170120

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180119

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200120

Year of fee payment: 10