JP2001274003A - チップ形積層サーミスタ - Google Patents

Abstract

(57)【要約】 【課題】 抵抗値特性のバラツキの小さいチップ形積層
サーミスタを提供することを目的とする。 【解決手段】 セラミック層６と内部電極７，１０とを
交互に複数層積層し、内部電極７，１０の一方の端部９
ａ，１２ａを前記セラミック層６を挟んで一層おきに相
対向する異なる端面に引き出し、他方の端部８ａ，１１
ａ側はセラミック層６を挟んで所定面積が重なり合うよ
うに積層された焼結体の両端面に引き出された内部電極
７，１０の端部９ａ，１２ａと電気的に接続するように
設けた外部電極１３からなり、かつ内部電極７，１０は
長手方向に対し幅広部８，１１とその１／２の幅狭部
９，１２を設けた形状とすると共に、セラミック層６を
挟んで内部電極７，１０どうしが重なり合う部分には少
なくとも幅広部８，１１の一部と、幅狭部９，１２の一
部が含まれる構成とした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は温度センサ、温度補
償などに使用される面実装タイプのチップ形積層サーミ
スタに関するものである。

【０００２】

【従来の技術】図１３に従来のチップ形積層サーミスタ
１の平面断面図、図１４に同じく縦断面図を示す。チッ
プ形積層サーミスタ１内にはセラミック層２と内部電極
３が交互に積層され、かつ内部電極３はセラミック層２
を挟んで重なり合うように形成されると共に、それぞれ
の内部電極３の一方の端部は相対向する異なる端面に引
き出されており、引き出された内部電極３の端部と電気
的に接続するようにして焼結体の両端面部を覆うように
設けた外部電極４からなる構造となっている。

【０００３】前記構成のチップ形積層サーミスタ１は内
部電極３間に介在するセラミック層２の厚さや、セラミ
ック層２を挟んで内部電極３どうしの重なり合う面積を
変えること、またはセラミック層２の層数を変えること
により所望の抵抗値特性を得ることができる。

【０００４】

【発明が解決しようとする課題】しかしながら、近年の
電子部品業界においてチップ形積層サーミスタ１は抵抗
値特性の精度と、そのバラツキが小さいことが要求され
ている。これに対応し製造工程では抵抗値の命中精度
と、そのバラツキを小さくするための製造管理技術は極
めて高度なものとなってきている。セラミック層２と内
部電極３を交互に積層したチップ形積層サーミスタ１に
おいては、セラミック層２を挟んで重なり合う内部電極
３の一方が図１５に示すようにＸ方向、または図１６に
示すようにＹ方向にずれ、内部電極３どうしの重なり合
う面積が僅かに変化した場合において生じる抵抗値の命
中精度、または抵抗値特性のバラツキが問題点となって
いた。

【０００５】本発明は前記問題点を解決するもので、内
部電極がＸまたはＹ方向にずれて形成された場合におい
ても、セラミック層を挟んで形成した内部電極間の重な
り面積が変化し難い構造を備えたチップ形積層サーミス
タを提供するものである。

【０００６】

【課題を解決するための手段】この課題を解決するため
に本発明は、セラミック層と内部電極とを交互に複数層
積層し、かつ前記内部電極の一方の端部を前記セラミッ
ク層を挟んで一層おきに相対向する異なる端面に引き出
し、他方の端部側はセラミック層を挟んで所定面積が重
なり合うように積層された焼結体と、前記焼結体の両端
面に引き出された前記内部電極の端部と電気的に接続す
るように設けた外部電極からなるチップ形積層サーミス
タにおいて、前記内部電極をその長手方向に対し幅広部
と、前記幅広部の１／２の幅狭部を設けると共に、セラ
ミック層を挟んで内部電極が重なり合う部分には少なく
とも幅広部の一部と、幅狭部の一部が含まれる構成とす
ることにより、内部電極がＸ方向、またはＹ方向にずれ
て形成された場合においても内部電極どうしの重なり面
積が一定となり抵抗値のバラツキが抑制され、所期の目
的を達成することができるものである。

【０００７】

【発明の実施の形態】本発明の請求項１に記載の発明
は、負の抵抗温度特性を有するサーミスタ組成物からな
るセラミック層と内部電極とを交互に複数層積層し、か
つ前記内部電極の一方の端部を前記セラミック層を挟ん
で一層おきに相対向する異なる端面に引き出し、他方の
端部側はセラミック層を挟んで所定面積が重なり合うよ
うに積層された焼結体と、前記焼結体の両端面に引き出
された前記内部電極の端部と電気的に接続するように設
けた外部電極からなるチップ形積層サーミスタにおい
て、前記内部電極の長手方向に対し幅広部と、前記幅広
部の１／２の幅狭部を設けた同形状とすると共に、セラ
ミック層を挟んで内部電極が重なり合う部分には少なく
とも幅広部の一部と、幅狭部の一部が含まれている構成
としたチップ形積層サーミスタであり、この構造のチッ
プ形積層サーミスタは少なくとも内部電極がＸ方向にず
れて形成された場合において、内部電極どうしの重なり
面積を常に一定に保つことができ、これによりチップ形
積層サーミスタの抵抗値特性のバラツキを抑制すること
ができるという作用を有するものである。

【０００８】本発明の請求項２に記載の発明は、負の抵
抗温度特性を有するサーミスタ組成物からなるセラミッ
ク層と内部電極を交互に複数層積層し、かつ前記内部電
極の一方の端部を前記セラミック層を挟んで一層おきに
相対向する異なる端面に引き出し、他方の端部側はセラ
ミック層を挟んで所定面積が重なり合うように積層され
た焼結体と、前記焼結体の両端面に引き出された前記内
部電極の端部と電気的に接続するように設けた外部電極
からなるチップ形積層サーミスタにおいて、重なり合う
前記内部電極の一方は長手方向に対し幅広部と、前記幅
広部の１／２の幅狭部を設け、他方の内部電極は前記一
方の内部電極の幅より少なくとも狭く、かつ長手方向に
対し幅広部と、前記幅広部の１／２の幅狭部を設けた形
状とすると共に、セラミック層を挟んで内部電極が重な
り合う部分には少なくとも幅広部の一部と、幅狭部の一
部が含まれている構成としたチップ形積層サーミスタで
あり、重なり合う一方の内部電極が他方の内部電極より
幅の狭い相似形とすることにより、形成した内部電極の
一方がＸ方向、またはＹ方向の何れにずれても内部電極
の重なり面積は常に一定に保つことができ、これにより
チップ形積層サーミスタの抵抗値特性のバラツキを抑制
することができるという作用を有するものである。

【０００９】以下、本発明の一実施の形態について説明
する。

【００１０】（実施の形態１）図１は本発明の一実施の
形態のチップ形積層サーミスタ５の平面断面図、図２は
同じく縦断面図である。図において６はセラミック層、
７は第１の内部電極、８は第１の内部電極７の幅広部、
８ａは幅広部８の端部、９は第１の内部電極７の幅狭
部、９ａは幅狭部９の端部、１０は第２の内部電極、１
１は第２の内部電極１０の幅広部、１１ａは幅広部１１
の端部、１２は第２の内部電極１０の幅狭部、１２ａは
幅狭部１２の端部、１３は外部電極を示す。尚、第１、
第２の内部電極７，１０の幅狭部９，１２はそれぞれ幅
広部８，１１の１／２の幅にすると共に、第１の内部電
極７の幅広部８の端部８ａがセラミック層６を挟んで第
２の内部電極１０の幅狭部１２と重なり、また、第２の
内部電極１０の幅広部１１の端部１１ａがセラミック層
６を挟んで第１の内部電極７の幅狭部９と重なる構造と
なっている。

【００１１】先ず、公知の窯業的手法を用いマンガン、
コバルト等の酸化物を主成分とする負の抵抗温度特性を
有するサーミスタ材料粉末を作製する。

【００１２】次に、公知の積層セラミックコンデンサの
製造方法に従って、サーミスタ材料粉末に有機溶剤、可
塑剤等を混合してスラリーとした後、スラリーをキャリ
アフィルム上に塗工、乾燥して厚さ３０μｍのグリーン
シートを作製する。

【００１３】次いで、グリーンシートのみを１１枚積層
した後、その面に第１層目の内部電極層の印刷、乾燥を
行う。尚、内部電極層は図３に示すように第１、第２の
内部電極７，１０が同一平面上で交互に整列された状態
となっている。

【００１４】その後、第１層目の内部電極層面にセラミ
ック層２用のグリーンシートを加圧積層した後、その面
に第２層目の内部電極層の印刷、乾燥を行う。尚、第２
層目の内部電極層は図１に示すように、第１の内部電極
７の幅広部８の端部８ａがセラミック層６を挟んで第２
の内部電極１０の幅狭部１２と必ず重なり、また、第２
の内部電極１０の幅広部１１の端部１１ａがセラミック
層６を挟んで第１の内部電極７の幅狭部９と必ず重なる
ように第１層目の内部電極層に対し所定寸法ずらして印
刷を行う。

【００１５】次に、第２層目の内部電極層面にグリーン
シートのみを１１枚積層したブロックを重ね、加圧積層
を行い積層体グリーンブロック（図示せず）を作製す
る。

【００１６】次いで、積層体グリーンブロックをチップ
形積層サーミスタの１００５タイプの寸法となるように
切断した後、１２００℃の温度で２時間焼成を行い、チ
ップ形積層サーミスタ５用の焼結体とした。得られた焼
結体は図２に示す外部電極１３を設ける前の形状で、一
方の端面には第１の内部電極７の幅狭部９の端部９ａ
が、相対向する他方の端面にはセラミック層６を挟んで
第２の内部電極１０の幅狭部１２の端部１２ａが露出し
た構造となっている。

【００１７】その後、焼結体の両端面に露出した第１の
内部電極７の端部９ａ、第２の内部電極１０の端部１２
ａとそれぞれ電気的に接続するように導電ペーストを塗
布、焼付して一対の外部電極１３を設けて図１に示すよ
うな本発明のチップ形積層サーミスタ５を完成させた。
比較例として従来の製造方法を用いて作製したチップ形
積層サーミスタ１の作製も行った。

【００１８】次に、得られたチップ形積層サーミスタ１
及び５を２５℃の恒温油槽中で抵抗値（Ｒ２５）の測定
を行い、抵抗値特性のバラツキを（表１）に示した。
尚、バラツキは変動係数（標準偏差／平均値）で表し
た。

【００１９】

【表１】

【００２０】（表１）に示すように、本発明のチップ形
積層サーミスタ５は従来例のチップ形積層サーミスタ１
に比べて抵抗値特性のバラツキが小さくなっていること
が分かる。これは本発明のチップ形積層サーミスタ５の
場合、第１の内部電極７の端部８ａが第２の内部電極１
０の幅狭部１２部分と必ず重なり、第１、第２の内部電
極７と１０とがＸ方向に相対的にずれて形成されても、
第１の内部電極７の端部８ａが第２の内部電極１０の幅
狭部１２部分と必ず重なり、第２の内部電極１０の端部
１１ａが第１の内部電極７の幅狭部９部分と必ず重なる
範囲内であれば、幅狭部９，１２が幅広部８，１１に対
しそれぞれ１／２の関係にあることから第１の内部電極
７がセラミック層６を挟んで第２の内部電極１０との重
なり合う面積が常に一定に保つことができるために抵抗
値特性のバラツキが小さくなる。

【００２１】これに対し従来例のチップ形積層サーミス
タ１は、図１３に示すように一方の内部電極３が相対的
にＸ方向にずれた場合、セラミック層２を挟んで内部電
極３どうしの重なり合う面積が大きく、または小さくな
るため抵抗値特性のバラツキが大きくなることが明らか
となる。

【００２２】本発明は製造技術が進歩しても内部電極
７，１０の一方が相対的に僅かずれることを防止するこ
とが困難な中において、僅かな内部電極７，１０のずれ
が生じた場合においてもセラミック層６を挟んで重なり
合う内部電極７，１０の対向する面積を一定に保つこと
ができるという作用を有するものである。

【００２３】本実施の形態において図３に示すような内
部電極層の印刷を行い、図１に示すようなチップ形積層
サーミスタ５を作製したが、図５〜図９に示すような形
状、すなわち、図５に示す内部電極１５は図１とは逆方
向に幅広部が突出した形状、図６に示す内部電極１７は
幅狭部と幅広部との境界にテーパ部を形成した形状、図
７に示す内部電極１９は幅狭部をＶ字状の切欠部１９ａ
で形成した形状、図８に示す内部電極２１は幅狭部を台
形状の切欠部２１ａで形成した形状、図９に示す内部電
極２３は幅狭部に対して幅広部が両側に突出した形状と
し、このような形状の内部電極１５，１７，１９，２
１，２３どうしを重ね合わせたチップ形積層サーミスタ
１４，１６，１８，２０，２２においても本発明のチッ
プ形積層サーミスタ５の抵抗値特性のバラツキと同等に
なることが確認されている。

【００２４】また図４に示すように第１の内部電極７の
端部９ａ、及び第２の内部電極１０の端部１２ａの外部
電極１３と接続する部分の幅９ｂ，１２ｂを広くする
と、外部電極１３との電気的接続の信頼性をより向上さ
せることが可能となる。更に、図１０に示すように第
１、第２の内部電極７，１０、及びセラミック層６の積
層数を増やすことにより要求に応じた幅広い抵抗値特性
に対応することが可能となる。

【００２５】（実施の形態２）図１１は本発明の他の実
施の形態のチップ形積層サーミスタ２４の平面断面図で
ある。図において、２５は第１の内部電極、２６は第１
の内部電極２５の幅広部、２６ａは幅広部２６の端部、
２７は第１の内部電極２５の幅狭部、２７ａは幅狭部２
７の端部、２８は第２の内部電極、２９は第２の内部電
極２８の幅広部、２９ａは幅広部２９の端部、３０は第
２の内部電極２８の幅狭部、３０ａは幅狭部３０の端
部、１３は外部電極を示す。尚、第１、第２の内部電極
２５，２８の幅狭部２７，３０はそれぞれ幅広部２６，
２９の１／２の幅にすると共に、第１の内部電極２５の
幅広部２６及び幅狭部２７は、第２の内部電極２８の幅
広部２９及び幅狭部３０のそれぞれより大きく、かつ第
１の内部電極２５の幅広部２６の端部２６ａがセラミッ
ク層６を挟んで第２の内部電極２８の幅狭部３０と重な
り、また、第２の内部電極２８の幅広部２９の端部２９
ａがセラミック層６を挟んで第１の内部電極２５の幅狭
部２７と重なる構造となっている。

【００２６】先ず、実施の形態１で作製した厚さ３０μ
ｍのグリーンシートのみを１１枚積層した後、その面に
第１層目の内部電極層の印刷、乾燥を行う。尚、内部電
極層は図１２に示すように第１、第２の内部電極２５，
２８が同一平面上で交互に整列された状態となってい
る。

【００２７】その後、第１層目の内部電極層面にセラミ
ック層用グリーンシートを加圧積層した後、その面に第
２層目の内部電極層の印刷、乾燥を行う。尚、第２層目
の内部電極層は図１１に示すように、第１の内部電極２
５の幅広部２６の端部２６ａがセラミック層６を挟んで
第２の内部電極２８の幅狭部３０と必ず重なり、また、
第２の内部電極２８の幅広部２９の端部２９ａがセラミ
ック層６を挟んで第１の内部電極２５の幅狭部２７と必
ず重なるように第１層目の内部電極層に対し所定寸法ず
らして印刷を行う。

【００２８】次に、第２層目の内部電極層面にグリーン
シートのみを１１枚積層したブロックを重ね、加圧積層
を行い積層体グリーンブロック（図示せず）を作製す
る。

【００２９】次いで、積層体グリーンブロックをチップ
形積層サーミスタの１００５タイプの寸法となるように
切断した後、実施の形態１と同条件で焼成を行い、チッ
プ形積層サーミスタ２４用の焼結体とした。得られた焼
結体は図１１に示す外部電極１３を設ける前の形状で、
一方の端面には第１の内部電極２５の幅狭部２７の端部
２７ａが、相対向する他方の端面にはセラミック層６を
挟んで第２の内部電極２８の幅狭部３０の端部３０ａが
露出した構造となっている。

【００３０】その後、焼結体の両端面に露出した第１の
内部電極２５の端部２７ａ、第２の内部電極２８の端部
３０ａとそれぞれ電気的に接続するように、導電ペース
トを塗布、焼付して一対の外部電極１３を設け図１１に
示すような本発明のチップ形積層サーミスタ２４を完成
させた。

【００３１】次に、得られたチップ形積層サーミスタ２
４を２５℃の恒温油槽中で抵抗値（Ｒ２５）の測定を行
い、抵抗値特性のバラツキを併せて上記（表１）に示し
た。

【００３２】（表１）に示すように、本発明のチップ形
積層サーミスタ２４は従来例のチップ形積層サーミスタ
１及び実施の形態１で作製したチップ形積層サーミスタ
５の何れよりも抵抗値特性のバラツキが小さくなってい
ることが分かる。

【００３３】これは本発明のチップ形積層サーミスタ２
４の場合、図１１に示すように第２の内部電極２８の幅
広部２９の両側部２９ｂは、第１の内部電極２５の幅広
部２６の両側部２６ｂ内部に収まると共に、端部２９ａ
はセラミック層６を挟んで第１の内部電極２５の幅狭部
２７と重なり、第１の内部電極２５の幅広部２６の端部
２６ａは、セラミック層６を挟んで第２の内部電極２８
の幅狭部３０と重なる構成となっているため、第１また
は第２の内部電極２５，２８の何れか一方がＸ方向、ま
たはＹ方向に相対的にずれて形成されても、第１の内部
電極２５の端部２６ａが第２の内部電極２８の幅狭部３
０部分と必ず重なり、第２の内部電極２８の幅広部２９
の両側部２９ｂは、第１の内部電極２５の幅広部２６の
両側部２６ｂ内に収まると共に端部２９ａが幅狭部２７
部分と必ず重なる範囲内であれば、幅狭部２７，３０が
幅広部２６，２９に対しそれぞれ１／２の関係にあるこ
とから第１の内部電極２５がセラミック層６を挟んで第
２の内部電極２８との重なり合う面積を常に一定に保つ
ことができるために抵抗値特性のバラツキが更に小さく
なることが明らかとなる。

【００３４】

【発明の効果】以上のように本発明のチップ形積層サー
ミスタは、セラミック層を挟んで対向するように形成す
る内部電極がＸ、またはＹ方向に相対的にずれて形成さ
れた場合においても、セラミック層を挟んで対向する内
部電極どうしの重なり面積を一定に保つことができるた
め抵抗値特性のバラツキを小さい値に抑制することが可
能となり信頼性の高いチップ形積層サーミスタを提供す
ることができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態の内部電極が同一形状の
ものを重ね合わせたチップ形積層サーミスタの平面断面
図

【図２】同縦断面図

【図３】同内部電極層の平面図

【図４】同各種内部電極形状のチップ形積層サーミスタ
の平面断面図

【図５】同各種内部電極形状のチップ形積層サーミスタ
の平面断面図

【図６】同各種内部電極形状のチップ形積層サーミスタ
の平面断面図

【図７】同各種内部電極形状のチップ形積層サーミスタ
の平面断面図

【図８】同各種内部電極形状のチップ形積層サーミスタ
の平面断面図

【図９】同各種内部電極形状のチップ形積層サーミスタ
の平面断面図

【図１０】同各種内部電極形状のチップ形積層サーミス
タの縦断面図

【図１１】同内部電極の異なる形状のものを重ね合わせ
たチップ形積層サーミスタの平面断面図

【図１２】同内部電極の異なる形状のものを用いた内部
電極層の平面図

【図１３】従来例のチップ形積層サーミスタの平面断面
図

【図１４】同縦断面図

【図１５】従来例のチップ形積層サーミスタの内部電極
がＸ方向にずれた状態を示す平面断面図

【図１６】同Ｙ方向にずれた状態を示す平面断面図

【符号の説明】

１ チップ形積層サーミスタ ２ セラミック層 ３ 内部電極 ４ 外部電極 ５，１４，１６，１８，２０，２２，２４ チップ形積
層サーミスタ ６ セラミック層 ７，２５ 第１の内部電極 ８，２６ 幅広部 ８ａ，２６ａ 幅広部の端部 ９，２７ 幅狭部 ９ａ，２７ａ 幅狭部の端部 １０，２８ 第２の内部電極 １１，２９ 幅広部 １１ａ，２９ａ 幅広部の端部 １２，３０ 幅狭部 １２ａ，３０ａ 幅狭部の端部 １３ 外部電極 １５，１７，１９，２１，２３ 内部電極 ２６ｂ，２９ｂ 幅広部側面

Claims (2)

【特許請求の範囲】
1. 【請求項１】 負の抵抗温度特性を有するサーミスタ組
   成物からなるセラミック層と内部電極とを交互に複数層
   積層し、かつ前記内部電極の一方の端部を前記セラミッ
   ク層を挟んで一層おきに相対向する異なる端面に引き出
   し、他方の端部側はセラミック層を挟んで所定面積が重
   なり合うように積層された焼結体と、前記焼結体の両端
   面に引き出された前記内部電極の端部と電気的に接続す
   るように設けた外部電極からなるチップ形積層サーミス
   タにおいて、前記内部電極の長手方向に対し幅広部と、
   前記幅広部の１／２の幅狭部を設けた同形状とすると共
   に、セラミック層を挟んで内部電極が重なり合う部分に
   は少なくとも幅広部の一部と、幅狭部の一部が含まれて
   いる構成としたチップ形積層サーミスタ。
2. 【請求項２】 負の抵抗温度特性を有するサーミスタ組
   成物からなるセラミック層と内部電極を交互に複数層積
   層し、かつ前記内部電極の一方の端部を前記セラミック
   層を挟んで一層おきに相対向する異なる端面に引き出
   し、他方の端部側はセラミック層を挟んで所定面積が重
   なり合うように積層された焼結体と、前記焼結体の両端
   面に引き出された前記内部電極の端部と電気的に接続す
   るように設けた外部電極からなるチップ形積層サーミス
   タにおいて、重なり合う前記内部電極の一方は長手方向
   に対し幅広部と、前記幅広部の１／２の幅狭部を設け、
   他方の内部電極は前記一方の内部電極の幅より少なくと
   も狭く、かつ長手方向に対し幅広部と、前記幅広部の１
   ／２の幅狭部を設けると共に、セラミック層を挟んで内
   部電極が重なり合う部分には少なくとも幅広部の一部
   と、幅狭部の一部が含まれている構成としたチップ形積
   層サーミスタ。