JPH11102893A - 単結晶半導体材料の集積型微細構造体の製造方法 - Google Patents

単結晶半導体材料の集積型微細構造体の製造方法

Info

Publication number
JPH11102893A
JPH11102893A JP21667698A JP21667698A JPH11102893A JP H11102893 A JPH11102893 A JP H11102893A JP 21667698 A JP21667698 A JP 21667698A JP 21667698 A JP21667698 A JP 21667698A JP H11102893 A JPH11102893 A JP H11102893A
Authority
JP
Japan
Prior art keywords
semiconductor material
porous
forming
sacrificial region
material portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21667698A
Other languages
English (en)
Inventor
Bruno Murari
ブルーノ・ムラーリ
Paolo Ferrari
パオロ・フェラーリ
Benedetto Vigna
ベネデット・ヴィーニャ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of JPH11102893A publication Critical patent/JPH11102893A/ja
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00246—Monolithic integration, i.e. micromechanical structure and electronic processing unit are integrated on the same substrate
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/0802—Details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
    • G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
    • G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
    • G01P15/097—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values by vibratory elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/03—Static structures
    • B81B2203/0323—Grooves
    • B81B2203/033—Trenches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0102—Surface micromachining
    • B81C2201/0105—Sacrificial layer
    • B81C2201/0109—Sacrificial layers not provided for in B81C2201/0107 - B81C2201/0108
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0111—Bulk micromachining
    • B81C2201/0114—Electrochemical etching, anodic oxidation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0111—Bulk micromachining
    • B81C2201/0115—Porous silicon
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0707—Monolithic integration, i.e. the electronic processing unit is formed on or in the same substrate as the micromechanical structure
    • B81C2203/0742—Interleave, i.e. simultaneously forming the micromechanical structure and the CMOS circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Pressure Sensors (AREA)
  • Micromachines (AREA)
  • Weting (AREA)

Abstract

(57)【要約】 【課題】 容易に制御でき、臨界的でない製造工程で、
架設構造体を壊す危険性なしに制御電子素子を組み込ん
だ単一チップに集積できる半導体材料の微細構造体を、
微細電子技術の場合と同等に低コストで製造できる製造
方法を提供する。 【解決手段】 基板２に多孔性犠牲領域を形成し、感応
性素子および集積回路の両方を格納するようにされた単
結晶エピタキシャル層７を形成し、エピタキシャル層７
に電子構成要素を形成した後、エピタキシャル層７を多
孔性犠牲領域上から異方性エッチングして溝を形成し、
これら溝を介して多孔性犠牲領域をエッチングして除去
することから成り、こうして得られた架設構造体３０は
機械的特性が高くしかも厚さが厚く、さらに本願の方法
は通常の微細電子技術と融合でき、低コストで製造する
ことができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、単結晶半導体材料
の集積型微細構造体の製造方法に関する。
【０００２】
【従来の技術】公知のように、微細電子素子に代表され
る製造技術に基づいた“微細加工”技術は、微細電子技
術の利点および知識を利用することにより、特殊なマイ
クロセンサや、マイクロアクチュエータや、マイクロ機
構のようなマイクロシステムの製造を可能にしている。
【０００３】歴史的に、このような微細構造体は、好ま
しくは単結晶シリコンの卓越した機械的特性を利用して
シリコンウエハの両面を機械加工する“バルク微細加
工”技術を用いて製造されてきた。一方、バルク微細加
工は、前後機械加工プロセスおよび特殊なウエハ処理が
必要なため、現在の集積回路を製造する技術に適してい
ない。
【０００４】マイクロシステム製造に用いられる他の技
術では、エチレンジアミンピロカテコール（ＥＤＰ）ま
たはテトラメチルアンモニウム水和物（ＴＭＡＨ）のよ
うなエッチング溶液を利用している。この技術によれ
ば、構造体は、“前面バルク微細加工”と呼ばれる技術
を用いて固体シリコンをウエハの前面からエッチングす
ることによって形成され、基板から分離される。
【０００５】１９８０年代半ばに、多結晶シリコンを用
いた感応性素子またはマイクロ機構の形成に基いた“表
面微細加工”として知られる技術が提案された。表面微
細加工技術により、シリコン酸化物または窒化物、アル
ミニウム、ホトレジスト、ポリイミド等異なる種類の犠
牲層を形成し、そして除去することによって架設構造体
（suspended structure ）を形成することができる。
【０００６】表面微細加工技術（およびバルク微細加工
技術およびそれに関連した特性）の概論は、例えば Mic
roelectronics Journal, 25 (1994), pp. 145-156 に掲
載のAxel M. Stoffelの論文“Micromachining and ASTC
technology”に記載されている。
【０００７】ところが、表面微細加工技術による架設構
造体は曲げ強度が小さく、従って下層が潰れたり付着し
たりして、所望の機械的、熱的、電気的絶縁特性を損な
う危険性がある。
【０００８】１９９０年代初めに、単結晶シリコンウエ
ハに空洞を形成し、センサを形成する他の単結晶シリコ
ンウエハを接合することに基いた“シリコン溶着”とし
て知られる微細構造体の新しい製造技術が現れた。
【０００９】上記と同様な技術では、微細構造体を製造
するためＳＯＩ（Silicon On Insulator）基板を利用す
る。
【００１０】さらに、シリコンの等方性および異方性エ
ッチングを組合わせてＳＣＲＥＡＭ（Single-Crystal R
eactive Etching and Metallization ）として知られる
技術を用いて架設構造体を形成する革新的なプロセスが
開発されたが、この方法では、溝の壁におけるアルミニ
ウムのスパッタリングのような精巧な形成工程が必要と
なる。このプロセスについては、例えば IEEE, 0-7803-
2985-6/96 コーネル大学に掲載の K. A. Show および
N. C. MacDonaldの論文“Integrating SCREAM Micromac
hined Devices with Integrated Circuits ”を参照す
ることができる。
【００１１】また“ウエハ溶解”のような非常に特殊化
した技術もあり、シリコン微細構造体は、微細電子技術
における通常のプロセスと完全に適合しない専用のプロ
セスによって形成される。ある意味でこれらの“特殊
な”技術は、既に他の材料でなされていたことを単にシ
リコンに適用することから成り、また単に感応性部品を
製造できるだけであり、その結果この技術を用いる製造
業者は、制御および処理回路を個々のチップに形成する
ことを余儀なくされる。
【００１２】さらに、ＬＩＧＡ（Lithographie Galvano
formung Abformung ）として知られる他の非常に特殊化
した技術もあり、これは、シンクロトロンＸ線放射によ
り形成したリソグラフ、金属フィルムの電着、およびプ
ラスチック成形品を形成する連続した成形を含む三つの
工程から成っている（例えば、S. M. Sze 著の“Semico
nductor Sensors ”John Wiley &Sons Inc., Chapter
2, pp. 75-78 を参照）。
【００１３】
【発明が解決しようとする課題】ところが、上記の技術
のいずれも、公知の、容易に制御でき、臨界的でない製
造工程で、架設構造体を壊す危険性なしに制御電子素子
を組み込んだ単一チップに集積できるセンサを、微細電
子技術の場合と同様に低コストで製造することができな
い。
【００１４】そこで、本発明の目的は、従来技術の欠点
のない半導体材料の微細構造体の製造方法を提供するこ
とにある。
【００１５】
【課題を解決するための手段】本発明は、単結晶半導体
材料の本体内に多孔性材料の犠牲領域を形成する工程
と、本体における開口を介して犠牲領域を除去する工程
とから成る単結晶半導体材料の集積型微細構造体の製造
方法を提供する。
【００１６】本願において開示される方法に基く概念
は、初期基板に多孔性半導体材料（シリコン）の埋込み
犠牲層を形成し、感応性素子および集積回路の両方を格
納するようにされた単結晶エピタキシャル層を形成する
ことから成る。埋込み犠牲層におけるエピタキシャル層
を異方性エッチングすること、または埋込み犠牲層まで
のびるエピタキシャル層の多孔性部分を形成すること、
および一つまたは複数の多孔性領域を化学的に除去する
ことにより、静的、運動学的、および動的微細構造体を
得ることができる。
【００１７】
【発明の実施の形態】以下、本発明の理解のため、単に
本発明を限定しない例として、添付図面を参照しながら
好ましい実施の形態を説明する。
【００１８】本発明の一実施の形態によれば、図１を参
照すると、ほぼ１０〜１８Ωｃｍの抵抗率を有し装置の
基板２を画定するＰ型単結晶シリコンのウエハ１の上面
に、多孔性シリコンの犠牲層の形成される領域に開口４
を備えた炭化ケイ素のマスク３が形成される。
【００１９】その後、ウエハ１はフッ化水素酸およびエ
タノールの水溶液を含む電気化学セルにおいて陽極酸化
処理され、多孔性シリコンを形成する。この目的に使用
可能な電気化学セルの一例が、例えば V. Lehamannの論
文“Porous Silicon - A newMaterial for MEMS" IEEE
1996 に記載されている。この文献は、チップがＮ型の
場合に実施される工程について詳細に記載しており、本
実施の形態のようにチップ１がＰ型の場合、工程は同様
であるが、ウエハの照射を必要としない。特に、多孔性
シリコンの形成に必要な電流密度は、溶液の強度および
シリコンの濃度への依存を含めて１０〜１００ｍＡ／ｃ
ｍ2 の範囲にあり、セルの中で、白金電極に正の電圧が
印加され、ウエハ１に負の電圧が印加される。この状態
で、これら電極間に電流を流すことにより表面に複数の
穴が形成され、多孔と成す。こうしてマスク３の開口４
下部の基板２の部分は、単結晶シリコンから多孔性シリ
コンに置換され、図２に示すような多孔性犠牲領域５を
形成する。
【００２０】その後、マスク３を除去し、ウエハ１上に
Ｐ型エピタキシャル層７を形成し、ウエハ８を形成する
（図３）。多孔性シリコン層上にエピタキシャル的に最
適な特性の単結晶シリコン層を形成させる可能性につい
ては、近年ＳＯＩ基板を用いた装置で実施されてきた。
例えば J. Electrochem. Soc., Vol. 139, No. 12, 199
2 年12月号に掲載の C. Oules 、A. Halimaoui、J. L.
Regolini、A. Perioおよび G. Bomchil の論文“Silico
n on Insulator Structures Obtained by Epitaxial Gr
owth of Silicon over Porous Silicon ”を参照。
【００２１】集積回路の電子構成要素を形成する従来の
標準的な製造工程が実施され、特に図示例では、エピタ
キシャル層７の表面１１から基板２までのびるＮ型ポケ
ット１０、およびＮ+ 型コレクタ接点領域１３とＰ型ベ
ース領域１４とＮ+ 型エミッタ領域１５とを備えたＮＰ
Ｎトランジスタ１２はエピタキシャル層７に形成され
る。ここで、形成される微細構造体の型およびその動作
が基づく物理的原理に従って、上記微細構造体に必要な
構成要素または領域を形成することができ、特にこの目
的で集積回路の構成要素を形成するための既存の製造工
程または適切な工程を用いることができる。
【００２２】以下、単に例として、以下に詳細に説明す
るような架設構造体（シェルフ）に少なくとも部分的に
のびる二つの集積抵抗を必要とする共振型加速度センサ
の製造について説明する。従って、この場合、エミッタ
領域１５およびコレクタ接点領域１３の注入および拡散
工程と同時に、集積抵抗を形成することができ、図４で
は符号１８で示すそれら抵抗の一方のみが示されてい
る。代わりに、化学抵抗性ガスセンサの場合にはヒータ
エレメントが形成され、圧電抵抗性圧力センサの場合に
は圧電抵抗が形成される。
【００２３】その後、集積回路の電子構成要素と架設構
造体に関連した構成要素との接点開口を形成する誘電体
層１９を、エピタキシャル層７の表面１１上に形成し、
マスキングし、そしてエッチングし、接点２０および金
属内部接続部を形成する金属層を形成して画定し、そし
て誘電体層２１を形成し、このようにして図４に示すウ
エハ２２を形成する。
【００２４】その後、（装置を電気的に接続させる）接
点パッドの領域（図示していない）および架設構造体が
形成される領域の誘電体層１９，２１を除去するためレ
ジストマスク２３を形成し、図５に示すように、誘電体
層１９，２１に二つの開口２４を形成する。
【００２５】レジストマスク２３を除去した後、多孔性
犠牲領域５を除去する予備工程が実施される。これら予
備工程は、特に選択的な二つの可能な方法により実施さ
れる。第１の方法によれば、レジストマスク２３より僅
かに大きな開口をもつ適切な炭化物マスク２５を用いて
エピタキシャル層７のＲＩＥプラズマエッチングを実施
し、図６ａに示すように、エピタキシャル層７の表面１
１から多孔性犠牲領域５にのびる溝２７を形成し、この
時エッチングは多孔性犠牲領域５において自動的に停止
する。そしてシリコンの多孔性犠牲領域５は溝２７を介
して酸化され（これに関しては、例えば前記“Silicon
on Insulator Structures Obtained byEpitaxial Growt
h of Silicon over Porous Silicon ”を参照）、図６
ａに示すような第１の酸化犠牲領域２８を形成する。
【００２６】図６ｂに示す変形によれば、予備工程は、
全体として図６ａのものと同様な炭化物マスク２５’を
形成することと、開口２４下部のエピタキシャル層７と
全多孔性犠牲領域５との両部分を酸化することとから成
り、図６ｂに示すような第２の酸化犠牲領域２９を形成
する。
【００２７】最後に、酸化犠牲領域２８または２９はフ
ッ化水素酸中で除去され、マスク２５または２５’を除
去した後、図７に示すように、架設構造体３０が空隙３
１上に得られ、溝３２によってウエハ２２の残りの部分
から分離される。
【００２８】このようにして、基板から熱的に絶縁され
る構造体（静的構造体）、運動効果によって外部信号を
検出する構造体（運動学的構造体）およびマイクロモー
タ／マイクロアクチュエータ（動的構造体）を得ること
ができる。
【００２９】特に、図８は、例えば IEEE Trans. on El
ectron Devices, Vol. 35, No. 6,1988年６月号に記載
の W. Riethmuller および W. Benecke の論文“Therma
llyExcited Silicon Microactuators”に開示されてい
る、熱励起および圧電抵抗の検出に用いられる共振型加
速度センサの場合の最終構造体の平面図を示す。架設構
造体３０により形成され、溝３２による両側面で画定さ
れるシェルフが図８に示され、空隙３１の外輪郭が鎖線
で示されている。二つの抵抗１８，３５は破線で示さ
れ、シェルフ３０の固定領域（符号３８で示す）内でシ
ェルフ３０まで長手方向にのび、その一部が空隙３１に
重なっている。これらの抵抗は、図示していない金属線
によって抵抗から供給される信号を処理する回路の構成
要素に接続されている。
【００３０】図８の共振型加速度センサは次のように動
作する。（加速度抵抗を構成する）二つの抵抗の一方
（例えば抵抗１８）に時間に対して電流が変化すると、
単結晶シリコンのシェルフ３０の厚さに存在する可変熱
勾配のため、シェルフ３０の固定領域３８を節とする横
方向の定常振動が生じる。（検出抵抗を形成する）他方
の抵抗（この場合抵抗３５）により、それに関連した電
気的変数の変化を測定し、浮遊部分の振動数を測定する
ことができる。
【００３１】センサがその最大面（すなわちエピタキシ
ャル層の表面１１）に垂直な加速度を受けると、シェル
フ３０は慣性力と同じ方向に変動する。それにより弾性
反力が発生し、構造体に応力状態が生じ、この応力はシ
ェルフ３０に固有の振動数の変位を与える。この変位は
検出抵抗３５により測定され、加速度の値を得ることが
できる。
【００３２】以上、図示した実施の形態において、特許
請求の範囲に記載された発明の概念の範囲で種々変更お
よび変形可能であることは明らかである。例えば、層の
導電性は図示したものと異なってもよく、集積電子構成
要素はバイポーラでもＭＯＳでもよく、得られた構造体
は、ウエハの残りの部分から浮遊し、分離される半導体
材料の構造体を用いる全ての型式のセンサ、マイクロア
クチュエータ、および微細機構に使用してもよい。
【００３３】
【発明の効果】本願において開示される方法およびセン
サの利点は、下記の通りである。すなわち、バルク微細
加工および表面微細加工の欠点を伴わずにそれらの利点
を享受することができる。実際、本願の方法を用いて、
表面微細加工で得られるものに匹敵し、しかもバルク微
細加工で得られるものより小さい水平寸法をもつ架設構
造体を得ることができる。他方、本願の方法により、架
設構造体を単結晶シリコンで構成することができ、それ
によりバルク微細加工と同様の方法で、最適な機械的特
性をもたせることができる。その結果、本願の方法で得
られる微細機械的構造体は極めて強く、潜在的な熱機械
的応力を受けない。
【００３４】得られる構造体は実質的に平面であり、ま
た多孔性シリコンの画定および溝のエッチングのため、
集積回路の構成要素形成に必要な工程数に対する付加的
な工程数は、表面微細加工の場合より少なくて済む。
【００３５】形成される架設構造体は、表面微細加工技
術で形成したフィルムを備えた構造体の場合より厚く、
架設構造体に形成されるセンサの感度を大きくでき、そ
の結果信号処理の問題を少なくすることができる。
【００３６】ウエハに垂直な方向の曲げ強度が大きいの
で、本願の方法で得られる架設構造体は、表面微細加工
技術で形成された構造体に一般的な、犠牲層の除去中に
生じる基板上への付着が極めて起こり難い。さらに、多
孔性シリコンの犠牲層の厚さが厚いため、架設構造体の
基板上への付着に応答する毛管力の程度を低減すること
ができる。
【００３７】上記の製造方法は、ＳＯＩ基板またはシリ
コン溶解接合基板を用いた方法と比べてコストを低減す
ることができる。
【００３８】さらに、例えばＳＣＲＥＡＭ技術の場合に
必要である、溝の壁におけるアルミニウムのスパッタリ
ングのような精巧な製造工程を必要としない。
【図面の簡単な説明】
【図１】連続した製造工程における半導体材料のウエハ
の横断面図である。
【図２】連続した製造工程における半導体材料のウエハ
の横断面図である。
【図３】連続した製造工程における半導体材料のウエハ
の横断面図である。
【図４】連続した製造工程における半導体材料のウエハ
の横断面図である。
【図５】連続した製造工程における半導体材料のウエハ
の横断面図である。
【図６ａ】その後の製造工程における図１〜図５と同様
な横断面図である。
【図６ｂ】図６ａの変形によるその後の製造工程におけ
る図１〜図５と同様な横断面図である。
【図７】製造の終了時における同様な横断面図である。
【図８】図７の構造体の平面図である。
【符号の説明】
２ 基板 ７ エピタキシャル層 １８ 抵抗 １９ 誘電体層 ２１ 誘電体層 ２２ ウエハ ３０ 架設構造体 ３１ 空隙 ３２ 溝 ３５ 抵抗 ３８ 固定領域
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ベネデット・ヴィーニャ イタリア国、85100 ポテンツァ、ヴィ ア・アンツィオ、20

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 単結晶半導体材料の架設構造体（３０）
    を有する集積型微細構造体の製造方法であって、 単結晶半導体材料の本体（２２）内に多孔性材料の犠牲
    領域（２８；２９）を形成する工程と、 前記本体（２２）における開口（２７；７’）を介して
    前記犠牲領域（２８；２９）を除去する工程とから成る
    ことを特徴とする集積型微細構造体の製造方法。
  2. 【請求項２】 請求項１に記載の集積型微細構造体の製
    造方法であって、犠牲領域（２８；２９）を形成する前
    記工程が、 単結晶半導体材料の基板部分（２）を選択的に処理して
    多孔性半導体材料部分（５）を形成する工程と、 前記基板部分（２）上に単結晶シリコンのエピタキシャ
    ル層（７）を続いて形成する工程とから成ることを特徴
    とする集積型微細構造体の製造方法。
  3. 【請求項３】 請求項２に記載の集積型微細構造体の製
    造方法であって、選択的に処理する前記工程が、 前記基板部分（２）に開口（４）をもつマスク（３）を
    形成して前記基板部分（２）をマスキングする工程と、 陽極酸化溶液を含む電気化学セル内で前記基板部分
    （２）を陽極酸化する工程とから成ることを特徴とする
    集積型微細構造体の製造方法。
  4. 【請求項４】 請求項２または３に記載の集積型微細構
    造体の製造方法であって、犠牲領域（２８；２９）を除
    去する前記工程が、 前記多孔性半導体材料部分（５）を酸化して酸化多孔性
    材料部分（２８；２９）を得る工程と、 前記酸化多孔性材料部分（２８；２９）を化学的にエッ
    チングする工程とから成ることを特徴とする集積型微細
    構造体の製造方法。
  5. 【請求項５】 請求項４に記載の集積型微細構造体の製
    造方法であって、多孔性半導体材料部分（５）を酸化す
    る前記工程が、 前記多孔性半導体材料部分（５）の頂部における前記エ
    ピタキシャル層（７）の選択的部分を除去して溝（２
    ７）を形成する工程と、 前記溝（２７）を介して前記多孔性半導体材料部分
    （５）を酸化する工程とから成ることを特徴とする集積
    型微細構造体の製造方法。
  6. 【請求項６】 請求項４に記載の集積型微細構造体の製
    造方法であって、多孔性半導体材料部分（５）を酸化す
    る前記工程が、 前記多孔性半導体材料部分（５）上に開口をもつマスク
    （２５’）により前記エピタキシャル層（７）をマスキ
    ングする工程と、 前記開口下部に位置する前記エピタキシャル層（７）の
    部分を酸化して、エピタキシャル層酸化部分（７’）と
    前記多孔性半導体材料部分（５）とを備えた酸化領域
    （２９）を形成する工程とから成ることを特徴とする集
    積型微細構造体の製造方法。
  7. 【請求項７】 請求項６に記載の集積型微細構造体の製
    造方法であって、酸化多孔性材料部分（２８；２９）を
    化学的にエッチングする前記工程が、前記エピタキシャ
    ル層酸化部分（７’）を除去する工程から成ることを特
    徴とする集積型微細構造体の製造方法。
  8. 【請求項８】 請求項２ないし７のいずれか一項に記載
    の集積型微細構造体の製造方法であって、前記エピタキ
    シャル層（７）に電子構成要素（１２，１８）および相
    互接続部（２０）を形成する工程が、エピタキシャル層
    （７）を形成する前記工程の後、犠牲領域（２８；２
    ９）を除去する前記工程の前に実施されることを特徴と
    する集積型微細構造体の製造方法。
  9. 【請求項９】 請求項８に記載の集積型微細構造体の製
    造方法であって、前記エピタキシャル層（７）に抵抗性
    要素（１８）を形成する工程を含み、前記抵抗性要素
    （１８）が前記犠牲領域（２８；２９）上に少なくとも
    部分的にのび、加速度マイクロセンサを形成しているこ
    とを特徴とする集積型微細構造体の製造方法。
JP21667698A 1997-07-31 1998-07-31 単結晶半導体材料の集積型微細構造体の製造方法 Pending JPH11102893A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
IT97830406.1 1997-07-31
EP97830406A EP0895276A1 (en) 1997-07-31 1997-07-31 Process for manufacturing integrated microstructures of single-crystal semiconductor material

Publications (1)

Publication Number Publication Date
JPH11102893A true JPH11102893A (ja) 1999-04-13

Family

ID=8230746

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21667698A Pending JPH11102893A (ja) 1997-07-31 1998-07-31 単結晶半導体材料の集積型微細構造体の製造方法

Country Status (2)

Country Link
EP (1) EP0895276A1 (ja)
JP (1) JPH11102893A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004502555A (ja) * 2000-07-05 2004-01-29 ローベルト　ボツシユ　ゲゼルシヤフト　ミツト　ベシユレンクテル　ハフツング 半導体構成素子の製造方法並びにその方法により製造された半導体構成素子
CN1329980C (zh) * 2003-03-25 2007-08-01 株式会社东芝 布线部件及其制造方法
JP2007222990A (ja) * 2006-02-23 2007-09-06 Matsushita Electric Works Ltd 梁部を備えた構造体の製造方法およびｍｅｍｓデバイス
KR101014133B1 (ko) * 2008-06-16 2011-02-14 가부시키가이샤 무라타 세이사쿠쇼 전자부품
JP2011529276A (ja) * 2008-07-28 2011-12-01 デイ４ エネルギー インコーポレイテッド 低温精密エッチ・バック及び不動態化プロセスで製造された選択エミッタを有する結晶シリコンｐｖ電池

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7427526B2 (en) 1999-12-20 2008-09-23 The Penn State Research Foundation Deposited thin films and their use in separation and sacrificial layer applications
CN1427749A (zh) * 2000-04-17 2003-07-02 宾夕法尼亚州研究基金会 淀积的薄膜以及它们在分离层和牺牲层应用中的使用
EP1193214B1 (en) * 2000-09-27 2007-01-03 STMicroelectronics S.r.l. Integrated chemical microreactor, thermally insulated from detection electrodes, and manufacturing method therefor
DE10064494A1 (de) * 2000-12-22 2002-07-04 Bosch Gmbh Robert Verfahren zur Herstellung eines Halbleiterbauelements sowie ein nach dem Verfahren hergestelltes Halbleiterbauelement, wobei das Halbleiterbauelement insbesondere eine bewegliche Masse aufweist
US20030116552A1 (en) 2001-12-20 2003-06-26 Stmicroelectronics Inc. Heating element for microfluidic and micromechanical applications
US7309620B2 (en) * 2002-01-11 2007-12-18 The Penn State Research Foundation Use of sacrificial layers in the manufacture of high performance systems on tailored substrates
DE10237787A1 (de) * 2002-08-17 2004-03-04 Robert Bosch Gmbh Schichtsystem mit einer Siliziumschicht und einer Passivierschicht, Verfahren zur Erzeugung einer Passivierschicht auf einer Siliziumschicht und deren Verwendung
DE10244785A1 (de) * 2002-09-26 2004-04-08 Robert Bosch Gmbh Verfahren und mikromechanisches Bauelement
US8399349B2 (en) 2006-04-18 2013-03-19 Air Products And Chemicals, Inc. Materials and methods of forming controlled void
FR2932788A1 (fr) 2008-06-23 2009-12-25 Commissariat Energie Atomique Procede de fabrication d'un composant electromecanique mems / nems.
CN114544046B (zh) * 2021-12-22 2023-12-19 浙江清华柔性电子技术研究院 压力传感器的制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1018844B (zh) * 1990-06-02 1992-10-28 中国科学院兰州化学物理研究所 防锈干膜润滑剂
DE4331798B4 (de) * 1993-09-18 2004-08-26 Robert Bosch Gmbh Verfahren zur Herstellung von mikromechanischen Bauelementen
KR0155141B1 (ko) * 1993-12-24 1998-10-15 손병기 다공질실리콘을 이용한 반도체 장치의 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004502555A (ja) * 2000-07-05 2004-01-29 ローベルト　ボツシユ　ゲゼルシヤフト　ミツト　ベシユレンクテル　ハフツング 半導体構成素子の製造方法並びにその方法により製造された半導体構成素子
CN1329980C (zh) * 2003-03-25 2007-08-01 株式会社东芝 布线部件及其制造方法
JP2007222990A (ja) * 2006-02-23 2007-09-06 Matsushita Electric Works Ltd 梁部を備えた構造体の製造方法およびｍｅｍｓデバイス
KR101014133B1 (ko) * 2008-06-16 2011-02-14 가부시키가이샤 무라타 세이사쿠쇼 전자부품
JP2011529276A (ja) * 2008-07-28 2011-12-01 デイ４ エネルギー インコーポレイテッド 低温精密エッチ・バック及び不動態化プロセスで製造された選択エミッタを有する結晶シリコンｐｖ電池

Also Published As

Publication number Publication date
EP0895276A1 (en) 1999-02-03

Similar Documents

Publication Publication Date Title
JPH11102893A (ja) 単結晶半導体材料の集積型微細構造体の製造方法
Smith et al. Embedded micromechanical devices for the monolithic integration of MEMS with CMOS
KR101080496B1 (ko) 마이크로 기계식 용량성 압력 변환기 및 이의 제조 방법
JP3226402B2 (ja) 絶縁体上シリコン技術を用いた加速度計の製造方法およびそれにより得られる加速度計
US5511428A (en) Backside contact of sensor microstructures
JP3305516B2 (ja) 静電容量式加速度センサ及びその製造方法
EP0442280A2 (en) Method and apparatus for semiconductor chip transducer
US6472244B1 (en) Manufacturing method and integrated microstructures of semiconductor material and integrated piezoresistive pressure sensor having a diaphragm of polycrystalline semiconductor material
JPH05304303A (ja) 加速度センサ及びその製造方法
JPH11513844A (ja) コリオリ回転速度センサの製造方法
JP2002522248A (ja) マイクロメカニックセンサ及びそれを製作する方法
US7550358B2 (en) MEMS device including a laterally movable portion with piezo-resistive sensing elements and electrostatic actuating elements on trench side walls, and methods for producing the same
JP2004347475A (ja) 容量式力学量センサ
JP4175309B2 (ja) 半導体力学量センサ
Ivanov et al. Surface micromachining (sacrificial layer) and its applications in electronic devices
JP4783914B2 (ja) 半導体力学量センサおよび半導体力学量センサの製造方法
JP3309827B2 (ja) 可動部を有する基板の製造方法及び力学量センサの製造方法
JP3725078B2 (ja) 半導体力学量センサの製造方法
JP2000516544A (ja) 堅牢な基板内に絶縁部分を備えた構造およびその製造方法
JP3725059B2 (ja) 半導体力学量センサ
JP2004085296A (ja) 半導体加速度センサ
Ivanov et al. and Its Applications in Electronic Devices
JP2000046563A (ja) 半導体力学量センサ
Li et al. Single-Wafer-Processed Self-Testable High-$ g $ Accelerometers With Both Sensing and Actuating Elements Integrated on Trench-Sidewall
JP3580285B2 (ja) 半導体力学量センサの製造方法