KR100990225B1 - 올 아이지비티 유피에스 시스템 및 그 제어방법 - Google Patents

올 아이지비티 유피에스 시스템 및 그 제어방법 Download PDF

Info

Publication number
KR100990225B1
KR100990225B1 KR20080008671A KR20080008671A KR100990225B1 KR 100990225 B1 KR100990225 B1 KR 100990225B1 KR 20080008671 A KR20080008671 A KR 20080008671A KR 20080008671 A KR20080008671 A KR 20080008671A KR 100990225 B1 KR100990225 B1 KR 100990225B1
Authority
KR
South Korea
Prior art keywords
phases
current
voltage
fold
harmonics
Prior art date
Application number
KR20080008671A
Other languages
English (en)
Other versions
KR20090082741A (ko
Inventor
홍명보
허창회
Original Assignee
성신전기공업(주)
대한전력전자(주)
아이. 에프. 텍 (주)
주식회사 영신엔지니어링
주식회사 한강기전
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성신전기공업(주), 대한전력전자(주), 아이. 에프. 텍 (주), 주식회사 영신엔지니어링, 주식회사 한강기전 filed Critical 성신전기공업(주)
Priority to KR20080008671A priority Critical patent/KR100990225B1/ko
Publication of KR20090082741A publication Critical patent/KR20090082741A/ko
Application granted granted Critical
Publication of KR100990225B1 publication Critical patent/KR100990225B1/ko

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/30—Reactive power compensation

Landscapes

  • Inverter Devices (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Supply And Distribution Of Alternating Current (AREA)

Abstract

본 발명은 유피에스(uninterruptible power supply : UPS) 시스템에 관한 것으로, 전원 공급의 중단 시 전원을 공급하는 올 아이지비티 유피에스 시스템에 있어서, 입력전압의 기본파, 5배수 고조파 및 7배수 고조파의 위상을 연산한 후 이를 3상에서 2상으로 동기변환하여 필터링을 통해 교류성분을 제거한 다음, 다시 2상에서 3상으로 역변환하여 5배수 및 7배수 고조파 성분을 연산 보상하는 전류왜율제어수단을 포함하는 시스템 및 그 제어방법을 제공함으로써, 계통 전원에 나타나는 5배수, 7배수 고조파 성분을 분리하여 상쇄시킴으로써, 변압기 및 리액터에서 소음증가 및 손실 발생을 차단하여 유피에스 시스템의 신뢰성을 향상시킨다는 효과가 얻어진다.
Figure R1020080008671
UPS, 전류왜율, 고조파, 동기변환

Description

올 아이지비티 유피에스 시스템 및 그 제어방법{All IGBT UPS SYSTEM AND CONTOL METHOD THEREOF}
본 발명은 유피에스(uninterruptible power supply : UPS) 시스템에 관한 것으로, 특히 계통전원의 고조파 성분을 분리하고, 이 성분을 상쇄하여 전류왜율을 개선하는 올(All) 아이지비티(Insulated Gate Bipolar Ttansistor, IGBT) 유피에스 시스템 및 그 제어방법에 관한 것이다.
일반적으로 중대형 정보처리장치의 경우에는 정전 사태와 같은 전원 공급의 중단 시 무정전 전원공급장치(UPS, 이하 유피에스라 함)의 전원이 공급되도록 함으로써 정전과 같은 비상시에 작업중인 데이터가 유실되는 문제를 대비하고 있다.
한편, 전력 계통에서의 전압, 전류 파형은 정현파를 표준으로 하고 있는데, 전력용 반도체를 사용한 정류기 등의 전력 변환기나 아크로(arc furnace) 등의 비선형 기기에 전력이 공급되면서 계통전원에 고조파가 발생된다. 이러한 곳에 PWM 컨버터를 이용한 UPS 시스템을 설치하면 계통전원의 고조파 영향으로 UPS 시스템 입력전류에 고조파가 발생하여 입력 콘덴서 설비의 과부하, 변압기의 손실 증대에 따른 용량 저감, 변압기 및 리액터류의 소음증가 등의 영향으로 인해 오동작이 발 생하여 UPS 시스템의 신뢰성이 현저히 떨어지는 문제점이 있었다.
이와 같이 문제점을 해결하기 위한 일례가 하기에 개시되어 있다.
도 1은 종래 유피에스(UPS) 시스템의 구성을 간략하게 보인 블록도이다.
도 1에 도시된 바와 같이 입력전압으로부터 위상동기회로(Phase Locked Loop, PLL, 10)를 거쳐 위상을 검출한 후 이 위상정보를 통해 3상/2상 동기변환부(13)에서 입력전류를 3상에서 2상으로 동기변환하여 Iqe, Ide값을 연산한다.
이후 일정 직류값을 유지하도록 설계된 전압제어기(12)의 출력이 기준 Iqe(Iqe*)값이 되고, 역율 1을 제어하기 위해 기준 Ide(Ide*)는 ‘0’으로 하여 d축, q축 전류제어기(16, 17)로 입력되고, 이 d축 및 q축 전류제어기(16, 17)의 출력은 공간 벡터 펄스 폭 변조부(Space Vector Pulse Width Modulation, SVPWM, 18)를 통해 2상에서 3상으로 역변환되어 각 상의 PWM 신호로 인가된다.
그러나 상기 종래에 개시된 기술에 있어서는 입력전압에 5배수 및 7배수 고조파가 발생하면 입력전류에도 5배수 및 7배수 고조파 전류가 발생하는데, 상기 5배수 및 7배수 고조파 성분을 함유한 입력전류를 3상에서 2상으로 상 변환을 하게 되면 Iqe와 Ide값에 4차 이상의 각 고조파들이 나타나게 되며, 이 고조파를 전압제어기의 게인 만으로는 완전히 제거할 수 없어 입력전류에 5배수 및 7배수 고조파 성분이 함유됨으로써, 변압기 및 리액터에서 소음증가 및 손실이 발생하여 시스템 전체에 악영향을 끼치는 등의 문제가 있었다.
본 발명의 목적은 상술한 바와 같은 문제점을 해결하기 위한 것으로서, 기본파, 5배수 및 7배수 고조파 위상을 판별하여 각 고조파 성분을 분리한 후 역변환하여 서로 상쇄시킴으로써, 고조파 전류의 흐름을 차단하는 장치 및 그 제어방법을 제공함에 있다.
상기 목적을 달성하기 위해 본 발명의 제1의 특징은, 전원 공급의 중단 시 전원을 공급하는 올 아이지비티 유피에스 시스템(All IGBT UPS System)에 있어서, 입력전압의 기본파, 5배수 고조파 및 7배수 고조파의 위상을 연산한 후 상기 입력전압을 3상에서 2상으로 동기변환하여 필터링을 통해 교류성분을 제거한 다음, 다시 2상에서 3상으로 역변환하여 5배수 및 7배수 고조파 성분을 연산 보상하는 전류왜율제어수단을 포함하는 것이다.
본 발명의 제2의 특징은 제1의 특징에 있어서, 상기 아이지비티(IGBT) 양단에 인가되는 직류전압 지령치와 직류전압 검출값의 오차를 구하는 제1 가산기, 상기 제1 가산기에서 구한 오차를 보상하기 위하여 상기 직류전압 지령치와 직류전압 검출값이 같아지도록 제어하여 유효/무효 전류지령치를 출력하는 전압제어기, 입력전압의 기본파 위상 정보를 통해 입력전류를 3상에서 2상으로 동기변환하여 전류를 검출하는 제1 동기변환부, 상기 유효/무효 전류지령치와 상기 검출전류의 오차를 구하는 제2,3 가산기, 상기 제2,3 가산기에서 출력한 오차를 보상하기 위해서 각각 유효 전류지령치와 무효 전류지령치를 검출전류와 같아지도록 제어하여 유효/무효 전압지령치를 출력하는 q축/d축 전류제어기, 및 상기 q축/d축 전류제어기의 출력을 입력받아 기본파 위상정보를 이용한 공간벡터 펄스폭 변조를 통해 2상에서 3상으로 역변환하는 공간벡터 펄스폭 변조부를 포함하는 것이다.
본 발명의 제3의 특징은 제2의 특징에 있어서, 상기 전류왜율제어수단은 PLL 기법으로 입력전압에서 기본파, 5배수 고조파 및 7배수 고조파의 위상을 판별하는 위상판별부, 상기 위상판별부에서 판별한 5배수 고조파 및 7배수 고조파의 위상정보를 통해 입력전압을 3상에서 2상으로 동기변환하여 2상의 전압를 검출하는 제2,3 동기변환부, 및 상기 제2,3 동기변환부의 출력에서 교류성분을 제거하는 저역통과필터를 포함하는 것이다.
본 발명의 제4의 특징은 제3의 특징에 있어서, 상기 전류왜율제어수단은 상기 제2,3 동기변환부의 출력을 평균값 연산을 수행하여 교류값을 제거하는 교류제거연산부, 상기 저역통과필터 또는 교류제거연산부의 출력을 2상에서 3상으로 동기변환하여 3상의 전압를 검출하는 5배수 고조파 및 7배수 고조파 역동기변환부 및 상기 5배수 고조파 및 7배수 고조파 역동기변환부의 3상 출력을 각각 합산하는 제1 합산기를 더 포함하는 것이다.
본 발명의 제5의 특징은 제4의 특징에 있어서, 상기 전류왜율제어수단은 상기 제1 합산기의 출력과 공간벡터 펄스폭 변조부의 출력을 합산하는 제2 합산기를 더 포함하는 것이다.
본 발명의 제6의 특징은, 전원 공급의 중단 시 전원을 공급하는 올 아이지비티 유피에스 시스템 제어방법에 있어서, 입력전압의 위상을 연산하여 기본파, 5배수 고조파 및 7배수 고조파의 위상을 판별하는 제1 단계, 상기 제1 단계에서 판별결과에 따른 위상정보를 통해 각각 입력전류와 입력전압을 3상에서 2상으로 동기변환하여 기본파 전류와, 5배수 고조파 및 7배수 고조파 전압을 검출하는 제2 단계, 상기 제2 단계에서 동기변환된 5배수 고조파 및 7배수 고조파 검출전압의 위상을 각각 필터링하여 교류성분을 제거하는 제3 단계, 상기 제3 단계에서 필터링된 5배수 고조파 및 7배수 고조파 검출전압의 위상을 각각 2상에서 3상으로 역변환하여 출력하는 제4 단계, 상기 제4 단계에서 역변환된 5배수 고조파 및 7배수 고조파 검출전압의 위상을 1차 합산하여 5배수 고조파 및 7배수 고조파 성분을 연산하는 제5 단계, 상기 제2 단계에서 동기변환된 기본파 전류와 입력전류의 유효/무효 전류지령치가 같아지도록 제어하여 유효/무효 전압지령치를 출력하고, 상기 출력된 전압지령치를 공간벡터 펄스폭 변조를 통해 2상에서 3상으로 역변환하여 출력하는 제6 단계 및 상기 제5 및 제6 단계에서 각각 출력된 5배수 고조파 및 7배수 고조파 성분과, 전압지령치를 2차 합산하여 보상하는 제7 단계를 포함하는 것이다.
본 발명의 제7의 특징은 제6의 특징에 있어서, 상기 제3 단계는 평균값 연산을 통해 교류값을 제거하는 단계를 포함하는 것이다.
상술한 바와 같이, 본 발명에 따른 올 아이지비티 유피에스 시스템 및 그 제어방법에 의하면, 계통 전원에 나타나는 5배수, 7배수 고조파 성분을 분리하여 상쇄시킴으로써, 변압기 및 리액터에서 소음증가 및 손실 발생을 차단하여 유피에스 시스템의 신뢰성을 향상시킨다는 효과가 얻어진다.
본 발명에 대해 간략하게 설명하자면, 본 발명은 전압제어기, q축/d축 전류제어기, 공간벡터 펄스폭 변조부, 전류왜율제어수단으로 구성된다.
특히, 상기 전류왜율제어수단은 유피에스 시스템의 신뢰성을 확보하기 위해 입력전압에서 5배수, 7배수 고조파를 분리하여 상쇄시키는 방법을 이용한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예를 첨부한 도면을 참조하여 상세하게 설명한다. 또한, 본 발명을 설명하는데 있어서 동일 부분은 동일 부호를 붙이고, 그 반복 설명은 생략한다.
도 2는 본 발명의 실시예에 따른 올 아이지비티 유피에스 시스템의 구성을 간략하게 보인 블록도이다.
도 2에서 도시한 바와 같이, IGBT 양단에 인가되는 직류전압의 지령치와 상기 직류전압의 검출값 사이의 오차를 구하는 제1 가산기(100), 상기 제1 가산기(100)에서 구한 오차를 보상하기 위하여 상기 직류전압 지령치와 직류전압 검출값이 같아지도록 제어하여 유효/무효 전류지령치를 출력하는 전압제어기(200), 입력전압의 기본파 위상 정보를 통해 입력전류를 3상에서 2상으로 동기변환하여 전류를 검출하는 제1 동기변환부(300), 상기 유효/무효 전류지령치와 상기 검출전류의 오차를 구하는 제2,3 가산기(400, 500), 상기 제2,3 가산기(400, 500)에서 출력한 오차를 보상하기 위해서 각각 유효 전류지령치와 무효 전류지령치를 검출전류와 같아지도록 제어하여 유효/무효 전압지령치를 출력하는 q축/d축 전류제어기(600, 700), 상기 q축/d축 전류제어기(600, 700)의 출력을 입력받아 기본파 위상정보를 이용한 공간벡터 펄스폭 변조를 통해 2상에서 3상으로 역변환하는 공간벡터 펄스폭 변조부(800) 및 입력전압의 기본파, 5배수 및 7배수 고조파의 위상을 연산한 후 이를 3상에서 2상으로 동기변환하여 필터링을 통해 교류성분을 제거한 다음, 다시 2상에서 3상으로 역변환하여 5배수 및 7배수 고조파 성분을 연산 보상하는 전류왜율제어수단(900)으로 구성한다.
상기 전류왜율제어수단(900)은 PLL 기법으로 입력전압에서 기본파, 5배수 및 7배수 고조파의 위상을 판별하는 위상판별부(910), 상기 위상판별부(910)에서 판별한 5배수 및 7배수 고조파의 위상정보를 통해 입력전압을 3상에서 2상으로 동기변환하여 2상의 전압를 검출하는 제2,3 동기변환부(920, 930), 상기 제2,3 동기변환부(920, 930)의 출력에서 교류성분을 제거하는 저역통과필터(940), 상기 저역통과필터(940)의 출력을 2상에서 3상으로 동기변환하여 3상의 전압를 검출하는 5배수 및 7배수 고조파 역동기변환부(950) 및 상기 5배수 및 7배수 고조파 역동기변환부(950)의 3상 출력을 각각 합산하는 제1 합산기(960~962) 및 상기 제1 합산기(960~962)의 출력과 공간벡터 펄스폭 변조부(800)의 출력을 합산하는 제2 합산기(970~972)로 구성하며, 이때 상기 저역통과필터(940)를 대신하여 상기 제2,3 동기변환부(920, 930)의 출력을 평균값 연산을 수행하여 교류값을 제거하는 교류제거연산부(미도시)를 적용할 수 있다.
이와 같이 구성한 본 발명의 실시예의 동작 과정을 첨부한 도면을 참조하여 설명하면 다음과 같다.
도 3은 본 발명의 실시예에 따른 유피에스 시스템에서의 전류왜율 제어 과정을 보인 흐름도이다.
도 3에 도시한 바와 같이 먼저 유피에스 시스템의 입력전압을 기본파(최대크기=110), 5배수 고조파(최대크기=20) 및 7배수 고조파(최대크기=10)가 [수학식 1]에서와 같은 합성된 전압으로 가정하면, 위상판별부(910)에서 PLL기법으로 입력전압의 위상을 연산하여 기본파, 5배수 및 7배수 고조파의 위상을 판별한다(Step 100).
Figure 112008007089433-pat00001
Figure 112008007089433-pat00002
Figure 112008007089433-pat00003
이후, 상기 단계(Step 100)에서 판별결과에 따른 위상정보(ωt, 5ωt, 7ωt)를 통해 각각 제1,2,3 동기변환부(300, 920, 930)에서 [수학식 2]를 통해 입력전류와 입력전압을 각각 3상에서 2상으로 동기변환하여 기본파 전류(iqe, ide), 5배수 고조파 전압(
Figure 112010003453965-pat00004
,
Figure 112010003453965-pat00005
) 및 7배수 고조파 전압(
Figure 112010003453965-pat00006
,
Figure 112010003453965-pat00007
)을 검출한다(Step 200).
Figure 112008007089433-pat00008
상기 단계(Step 200)에서 동기변환된 5배수 고조파 전압(
Figure 112010003453965-pat00009
,
Figure 112010003453965-pat00010
) 및 7배수 고조파 전압(
Figure 112010003453965-pat00011
,
Figure 112010003453965-pat00012
)의 위상을 각각 저역통과필터(940)에서 필터링하여 교류성분을 제거하는데(Step 300), 상기 5배수 고조파 전압 중 유효 전압(
Figure 112010003453965-pat00037
)은 도 4a에 도시한 파형이 되고, 이를 FFT하면 도 4b에 도시한 바와 같이 직류성분(5배수 고조파 최대크기), 6차 고조파(기본파 최대크기), 그리고 12차 고조파(7배수 고조파 최대크기)의 합성으로 나타나며, 5배수 고조파 전압 중 무효 전압(
Figure 112010003453965-pat00016
)은 도 4c에 도시한 파형이 되고, 이를 FFT하면 도 4d에 도시한 바와 같이 6차 고조파(기본파 최대크기), 12차 고조파(7배수 고조파 최대크기)의 합성으로 나타나며, 상기 7배수 고조파 전압 중 유효 전압(
Figure 112010003453965-pat00017
)은 도 5a에 도시한 파형이 되고, 이를 FFT하면 도 5b에 도시한 바와 같이 직류성분(7배수 고조파 최대크기), 6차 고조파(기본파 최대크기), 그리고 12차 고조파(5배수 고조파 최대크기)의 합성으로 나타나며, 7배수 고조파 전압 중 무효 전압(
Figure 112010003453965-pat00020
)은 도 5c에 도시한 파형이 되고, 이를 FFT하면 도 5d에 도시한 바와 같이 6차 고조파(기본파 최대크기), 12차 고조파(5배수 고조파 최대크기)의 합성으로 나타난다. 따라서, 유효 전압 Vqe값에 있어서 해당 고조파의 크기는 직류값으로, 나머지 고조파는 교류의 값을 나타나기 때문에 교류값을 제거하면 고조파의 유효성분 크기를 알 수 있으며, 무효 전압 Vde값에 있어서 기본파와 해당 고조파의 위상을 동상으로 가정했기 때문에 여기서는 해당 고조파의 무효성분의 값은 ‘0’이 되므로, 직류성분은 ‘0’ 나머지 고조파에 대해서는 교류로 나타나며, 이 또한 상기 저역통과필터(940)에서 교류성분이 제거되면 해당 주파수의 무효성분의 크기를 알 수 있게 된다.
또한, 상기 저역통과필터(940)를 대신하여 교류제거연산부에서 [수학식 3]를 통해 평균값 연산을 수행하여 교류값을 제거하면 5배수 및 7배수 고조파의 유효 및 무효 성분의 크기를 알 수 있다.
Figure 112008007089433-pat00021
Figure 112008007089433-pat00022
이후, 상기 단계(Step 300)에서 필터링된 5배수 및 7배수 고조파 검출전압의 위상을 5배수 및 7배수 고조파 역동기변환부(950)에서 각각 [수학식 4]를 통해 2상에서 3상으로 역변환하여 출력한다(Step 400).
Figure 112008007089433-pat00023
상기 단계(Step 400)에서 역변환된 5배수 및 7배수 고조파 검출전압(V5a~V5c, V7a~V7c)의 위상을 제1 합산기(960~962)를 통해 각각 1차 합산하여 5배수 및 7배수 고조파 성분을 연산한다(Step 500).
이때, 상기 단계(Step 200)에서 제1 동기변환부(300)에서 동기변환된 기본파 검출전류(iqe,ide)를 각각 제2 가산기(400) 및 제3 가산기(500)에서 전압제어기(200)의 입력전류의 유효 전류지령치(iqe *) 및 무효 전류지령치(ide *)와 감산을 수행하여 검출전류의 오차를 구하고, 이를 각각 q축/d축 전류제어기(600, 700)를 통해 오차를 보상하기 위한(즉, 상기 기본파 검출전류와 입력전류의 유효/무효 전류지령치가 같아지도록 하기 위한) 유효/무효 전압지령치(Vqe *,Vde *)를 출력하며, 이를 공간벡터 펄스폭 변조부(800)를 통해 2상에서 3상으로 역변환하여 출력한다(Step 600).
상기 단계(Step 500, 600)에서 각각 출력된 5배수/7배수 고조파 성분과 전압지령치를 제2 합산기(970~972)에서 2차 합산하여 보상하는데(Step 700), 도 6 및 도 7에 도시한 바와 같이 고조파를 보상하지 않았을 때보다 고조파를 보상했을 때의 파형이 안정되어 있는 것을 알 수 있다.
이상, 본 발명자에 의해서 이루어진 발명을 상기 실시 예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시 예에 한정되는 것은 아니고, 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.
도 1은 종래 올 아이지비티 유피에스 시스템의 구성을 간략하게 보인 블록도.
도 2는 본 발명의 실시예에 따른 올 아이지비티 유피에스 시스템의 구성을 간략하게 보인 블록도.
도 3은 본 발명의 실시예에 따른 유피에스 시스템에서의 전류왜율 제어 과정을 보인 흐름도.
도 4a~4d는 본 발명의 실시예에 따른 5배수 고조파를 3상에서 2상으로 동기변환한 파형을 보인 그래프.
도 5a~5d는 본 발명의 실시예에 따른 7배수 고조파를 3상에서 2상으로 동기변환한 파형을 보인 그래프.
도 6은 종래 고조파 보상을 하지 않는 경우의 파형을 나타낸 그래프.
도 7은 본 발명의 실시예에 따른 고조파 보상을 하는 경우의 파형을 나타낸 그래프.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 제1 가산기 200 : 전압제어기
300 : 제1 동기변환부 400 : 제2 가산기
500 : 제3 가산기 600 : q축 전류제어기
700 : d축 전류제어기 800 : 공긴벡터 펄스폭 변조부
900 : 전류왜율제어수단 910 : 위상판별부
920 : 제2 동기변환부 930 : 제3 동기변환부
940 : 저역통과필터 950 : 5배수 및 7배수 고조파 역동기변환부
960 : 제1 합산기 970 : 제2 합산기
980 : 제3 합산기

Claims (7)

  1. 전원 공급의 중단 시 전원을 공급하는 올 아이지비티(All IGBT) 유피에스 시스템에 있어서,
    입력전압의 기본파, 5배수 고조파 및 7배수 고조파의 위상을 연산한 후 상기 입력전압을 3상에서 2상으로 동기변환하여 필터링을 통해 교류성분을 제거한 다음, 다시 2상에서 3상으로 역변환하여 5배수 및 7배수 고조파 성분을 연산 보상하는 전류왜율제어수단을 포함하는 것을 특징으로 하는 올 아이지비티 유피에스 시스템.
  2. 제1항에 있어서,
    상기 아이지비티(IGBT) 양단에 인가되는 직류전압 지령치와 직류전압 검출값의 오차를 구하는 제1 가산기,
    상기 제1 가산기에서 구한 오차를 보상하기 위하여 상기 직류전압 지령치와 직류전압 검출값이 같아지도록 제어하여 유효/무효 전류지령치를 출력하는 전압제어기,
    입력전압의 기본파 위상 정보를 통해 입력전류를 3상에서 2상으로 동기변환하여 전류를 검출하는 제1 동기변환부,
    상기 유효/무효 전류지령치와 상기 검출전류의 오차를 구하는 제2,3 가산기,
    상기 제2,3 가산기에서 출력한 오차를 보상하기 위해서 각각 유효 전류지령치와 무효 전류지령치를 검출전류와 같아지도록 제어하여 유효/무효 전압지령치를 출력하는 q축/d축 전류제어기, 및
    상기 q축/d축 전류제어기의 출력을 입력받아 기본파 위상정보를 이용한 공간벡터 펄스폭 변조를 통해 2상에서 3상으로 역변환하는 공간벡터 펄스폭 변조부를 더 포함하고,
    상기 전류왜율제어수단은 5배수 및 7배수 고조파 성분을 연산 보상한 출력을 상기 공간벡터 펄스폭 변조부의 출력과 합산하는 것을 특징으로 하는 올 아이지비티 유피에스 시스템.
  3. 제2항에 있어서, 상기 전류왜율제어수단은,
    PLL 기법으로 입력전압에서 기본파, 5배수 고조파 및 7배수 고조파의 위상을 판별하는 위상판별부,
    상기 위상판별부에서 판별한 5배수 고조파 및 7배수 고조파의 위상정보를 통해 입력전압을 3상에서 2상으로 동기변환하여 2상의 전압를 검출하는 제2,3 동기변환부 및
    상기 제2,3 동기변환부의 출력에서 교류성분을 제거하는 저역통과필터를 포함하는 것을 특징으로 하는 올 아이지비티 유피에스 시스템.
  4. 제3항에 있어서, 상기 전류왜율제어수단은,
    상기 제2,3 동기변환부의 출력을 평균값 연산을 수행하여 교류값을 제거하는 교류제거연산부,
    상기 저역통과필터 또는 교류제거연산부의 출력을 2상에서 3상으로 동기변환하여 3상의 전압를 검출하는 5배수 고조파 및 7배수 고조파 역동기변환부 및
    상기 5배수 고조파 및 7배수 고조파 역동기변환부의 3상 출력을 각각 합산하는 제1 합산기를 더 포함하는 것을 특징으로 하는 올 아이지비티 유피에스 시스템.
  5. 제4항에 있어서, 상기 전류왜율제어수단은,
    상기 제1 합산기의 출력과 공간벡터 펄스폭 변조부의 출력을 합산하는 제2 합산기를 더 포함하는 것을 특징으로 하는 올 아이지비티 유피에스 시스템.
  6. 전원 공급의 중단 시 전원을 공급하는 올 아이지비티 유피에스 시스템 제어방법에 있어서,
    입력전압의 위상을 연산하여 기본파, 5배수 고조파 및 7배수 고조파의 위상을 판별하는 제1 단계,
    상기 제1 단계에서 판별결과에 따른 위상정보를 통해 각각 입력전류와 입력전압을 3상에서 2상으로 동기변환하여 기본파 전류와, 5배수 고조파 및 7배수 고조파 전압을 검출하는 제2 단계,
    상기 제2 단계에서 동기변환된 5배수 고조파 및 7배수 고조파 검출전압의 위상을 각각 필터링하여 교류성분을 제거하는 제3 단계,
    상기 제3 단계에서 필터링된 5배수 고조파 및 7배수 고조파 검출전압의 위상을 각각 2상에서 3상으로 역변환하여 출력하는 제4 단계,
    상기 제4 단계에서 역변환된 5배수 고조파 및 7배수 고조파 검출전압의 위상을 1차 합산하여 5배수 고조파 및 7배수 고조파 성분을 연산하는 제5 단계,
    상기 제2 단계에서 동기변환된 기본파 전류와 입력전류의 유효/무효 전류지령치가 같아지도록 제어하여 유효/무효 전압지령치를 출력하고, 상기 출력된 전압지령치를 공간벡터 펄스폭 변조를 통해 2상에서 3상으로 역변환하여 출력하는 제6 단계 및
    상기 제5 및 제6 단계에서 각각 출력된 5배수 고조파 및 7배수 고조파 성분과, 전압지령치를 2차 합산하여 보상하는 제7 단계를 포함하는 것을 특징으로 하는 올 아이지비티 유피에스 시스템 제어방법.
  7. 삭제
KR20080008671A 2008-01-28 2008-01-28 올 아이지비티 유피에스 시스템 및 그 제어방법 KR100990225B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20080008671A KR100990225B1 (ko) 2008-01-28 2008-01-28 올 아이지비티 유피에스 시스템 및 그 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080008671A KR100990225B1 (ko) 2008-01-28 2008-01-28 올 아이지비티 유피에스 시스템 및 그 제어방법

Publications (2)

Publication Number Publication Date
KR20090082741A KR20090082741A (ko) 2009-07-31
KR100990225B1 true KR100990225B1 (ko) 2010-10-29

Family

ID=41293998

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080008671A KR100990225B1 (ko) 2008-01-28 2008-01-28 올 아이지비티 유피에스 시스템 및 그 제어방법

Country Status (1)

Country Link
KR (1) KR100990225B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160006309A (ko) 2014-07-08 2016-01-19 주식회사 크로마아이티 병렬 확장이 가능한 능동형 전력 필터
KR101951184B1 (ko) * 2018-08-08 2019-02-25 성신전기공업(주) 무정전 전원공급시스템의 병렬 운전 제어 장치 및 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100230125B1 (ko) 1997-10-14 1999-11-15 김용익 무정전 전원장치의 출력전압 왜형률 개선을 위한 고조파 보상장치
JP2005168195A (ja) 2003-12-03 2005-06-23 Toshiba Corp インバータ制御装置及びインバータ制御方法並びに記憶媒体
JP2007318820A (ja) 2006-05-23 2007-12-06 Toshiba Mitsubishi-Electric Industrial System Corp 電力変換装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100230125B1 (ko) 1997-10-14 1999-11-15 김용익 무정전 전원장치의 출력전압 왜형률 개선을 위한 고조파 보상장치
JP2005168195A (ja) 2003-12-03 2005-06-23 Toshiba Corp インバータ制御装置及びインバータ制御方法並びに記憶媒体
JP2007318820A (ja) 2006-05-23 2007-12-06 Toshiba Mitsubishi-Electric Industrial System Corp 電力変換装置

Also Published As

Publication number Publication date
KR20090082741A (ko) 2009-07-31

Similar Documents

Publication Publication Date Title
US9401656B2 (en) Method of controlling power conversion apparatus
KR101033372B1 (ko) 전류 제어형 전력 변환 장치
US8659918B2 (en) Method of controlling power conversion device
US7643317B2 (en) Power converting device and method for controlling the same
WO2021029313A1 (ja) 系統連系電力変換装置
EP3109993A1 (en) Power conversion device control method
JP2008306805A (ja) 電力変換装置
US9124245B2 (en) Adaptive online filter for DC offset elimination
JP7224531B2 (ja) 電力変換装置
Benzaquen et al. On the dynamic performance of variable-frequency AC–DC converters
JP6848622B2 (ja) 電力変換器及びその制御装置
JP2008234298A (ja) 半導体電力変換装置
KR100936432B1 (ko) 단상 능동전력필터의 디지털 제어기 및 그 제어 방법
KR100990225B1 (ko) 올 아이지비티 유피에스 시스템 및 그 제어방법
JPH09233701A (ja) アクティブフィルタの制御装置
Taheri et al. Improving Performance of Three-Phase MAF-PLL under Asymmetrical DC-Offset Condition
JP2012130228A (ja) ３相ｖ結線コンバータの制御装置
JP2011067008A (ja) 電力変換装置
JP2019058038A (ja) 電力変換装置および電力変換システム
JP2016015816A (ja) ５レベル変換器の制御装置
JP2018019466A (ja) 電力変換装置
JP2005086973A (ja) 交流−交流直接変換器の制御装置
KR101322611B1 (ko) 엘리베이터 구동용 피더블유엠 컨버터의 전고조파 왜율 저감 방법
EP3691105A1 (en) Power conversion device
JP5768957B2 (ja) ３相ｖ結線式インバータの制御装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130730

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140808

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150817

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180814

Year of fee payment: 11