KR100986830B1 - 기판 판넬 - Google Patents

기판 판넬 Download PDF

Info

Publication number
KR100986830B1
KR100986830B1 KR1020070123935A KR20070123935A KR100986830B1 KR 100986830 B1 KR100986830 B1 KR 100986830B1 KR 1020070123935 A KR1020070123935 A KR 1020070123935A KR 20070123935 A KR20070123935 A KR 20070123935A KR 100986830 B1 KR100986830 B1 KR 100986830B1
Authority
KR
South Korea
Prior art keywords
substrate
bus line
clamp
current
substrate panel
Prior art date
Application number
KR1020070123935A
Other languages
English (en)
Other versions
KR20090056684A (ko
Inventor
윤희수
최창환
이수흥
유종수
유달현
안지철
박정훈
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070123935A priority Critical patent/KR100986830B1/ko
Priority to US12/213,701 priority patent/US8153904B2/en
Publication of KR20090056684A publication Critical patent/KR20090056684A/ko
Application granted granted Critical
Publication of KR100986830B1 publication Critical patent/KR100986830B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/241Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09063Holes or slots in insulating substrate not used for electrical connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969Apertured conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0044Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

기판 판넬이 개시된다. 클램프 접점과, 상기 클램프 접점과 이격된 거리에서 형성된 버스 라인과, 상기 버스 라인을 통로로 전류를 공급받는 복수의 기판 유닛을 포함하는 기판 판넬에 있어서, 상기 클램프 접점과 상기 버스 라인 사이에는 전류가 흐르지 않는 절연부가 형성된 것을 특징으로 하는 기판 판넬이 제공된다.
기판 판넬, 클램프, 버스 라인

Description

기판 판넬{Panel of PCB}
본 발명은 기판 유닛이 결합된 기판 판넬에 관한 것이다.
인쇄회로기판의 제조 공정에서 도금공정은 필수적이다. 이러한 도금공정을 진행함에 있어서, 도 1과 같이 기판 판넬(10)에는 기판 유닛(121)으로 전류를 공급하기 위하여 가장자리에 클램프 접점(111. 112)이 위치한다. 클램프 접점(111, 112)은 클램프가 결합하는 지점으로 클램프가 결합하는 위치에 따라서 상대적으로 변할 수 있으며, 외부적으로 표시되지 않을 수도 있다. 기판 유닛(121)은 복수로 이루어지며 기판 유닛(121)의 내부에 다시 소형의 단위 기판이 결합되어 있을 수도 있다.
각각의 기판 유닛(121)은 위치에 따라서 공급되는 전류의 양이 달라 도금 편차가 발생한다. 이는 클램프 접점과 가까운 쪽의 버스 라인으로 전류가 많이 공급되기 때문이다.
도 2는 종래의 기판 판넬(10)을 도금조에 결합한 뒤, 도금한 결과 나타난 전류밀도를 나타낸다. 빗금의 밀도가 높은 영역은 전류밀도가 높은 영역으로, 클램프 점점과 가까운 기판유닛에 많은 전류가 분포하는 것을 알 수 있다. 결과적으로, 도 2와 같이 전류가 기판 전체에 불균형하게 분포되는 것을 볼 수가 있다. 이는 클램프 접점(111, 112)로부터 이격된 위치에 존재하는 버스 라인(122)의 경우 전류의 공급이 상대적으로 적어서 발생하는 현상이다.
본 발명은 기판 전체를 고르게 도금할 수 있는 기판 판넬을 제공하고자 한다.
본 발명의 일 측면에 따르면, 클램프 접점과,상기 클램프 접점과 이격된 거리에서 형성된 버스 라인과, 상기 버스 라인을 통로로 전류를 공급받는 복수의 기판 유닛을 포함하는 기판 판넬에 있어서,
상기 클램프 접점과 상기 버스 라인 사이에는 전류가 흐르지 않는 절연부가 형성된 것을 특징으로 하는 기판 판넬이 제공된다.
상기 절연부는 관통홀일 수 있다.
상기의 과제 해결 수단과 같이, 기판 판넬에서 클램프 점점과 버스 라인 사이에 절연부를 형성함으로써, 전류가 상기 절연부를 우회하기 때문에 상대적으로 먼 거리의 버스 라인에도 전류가 원활하게 공급되도록 한다.
이하에서는, 첨부된 도면을 참조하여 기판 판넬의 실시예에 대하여 보다 상세하게 설명하도록 하며, 첨부 도면을 참조하여 설명함에 있어 도면 부호에 상관없이 동일하거나 대응하는 구성 요소는 동일한 참조번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 3는 본 발명의 일 실시예에 따른 기판 판넬에 기판이 결합한 평면도이며, 도 4은 본 발명의 일 실시예에 따른 기판 판넬에 기판이 결합한 부분 확대도이다. 도 3, 4를 참조하면, 기판 판넬(20), 제1 클램프 접점(211), 제2 클램프 접점(212), 제1 버스 라인(221), 제2 버스 라인(222), 제3 버스 라인(223), 절연부(23), 기판 유닛(241)이 도시되어 있다.
도 3과 같이, 기판 판넬(20)의 중심에는 기판 유닛(21)이 결합되어서, 도금조를 통과한다. 도금조에는 도금하고자 하는 금속이 이온상태로 도금액에 포함되어 있다. 기판 판넬(20)의 제1 및 제2 클램프 접접(211, 212)으로 외부의 클램프(clamp)가 결합하여 전류를 공급한다. 제1 및 제2 클램프 접점(211, 212)으로부터 공급된 전류는 기판 유닛(241)으로 공급되는데, 공급 통로는 제1 내지 제3 버스 라인(221~223)이다.
도 4는 도 3의 부분 확대도로서, 기판 판넬(20)에서 제1 클램프 접점(211)과 제4 버스 라인(224) 사이에 절연부(23)를 형성할 수 있다. 이러한 절연부(23)는 제4 버스 라인(224)으로 직접 흘러 들어가는 전류를 방해하여 우회하게 만든다. 결과적으로 기판 판넬(21) 전체에 전류가 고르게 분포되도록 한다. 이와 같이 절연부(23)를 형성한 기판 판넬(20)에 기판 유닛을 결합하여 전류 분포도를 측정한 결과 도 5와 같은 고른 형태를 얻을 수 있다. 이러한 절연부(23)는 클램프 접점에 가깝게 위치하는 버스 라인의 사이에 위치되도록 하는 것이 좋다.
이러한 절연부(23)는 기판 판넬(20)을 제조할 경우 해당 위치에 도금되지 않도록 하면 된다. 절연부(23)는 기판 판넬(20)의 가장자리를 천공한 형태의 관통홀일 수 있다.
상기에서는 본 발명의 바람직한 실시예에 대해 설명하였지만, 해당기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 종래기술에 따른 기판 판넬과 기판의 결합 평면도.
도 2는 종래기술에 따른 기판의 전류 분포도.
도 3는 본 발명의 일 실시예에 따른 기판 판넬에 기판이 결합한 평면도.
도 4은 본 발명의 일 실시예에 따른 기판 판넬에 기판이 결합한 부분 확대도.
<도면의 주요부분에 대한 부호의 설명>
기판 판넬(20) 제1 클램프 접점(211)
제2 클램프 접점(212) 제1 버스 라인(221)
제2 버스 라인(222) 제3 버스 라인(223)
절연부(23) 기판 유닛(241)

Claims (2)

  1. 클램프 접점과;
    상기 클램프 접점과 이격된 거리에서 형성된 버스 라인과;
    상기 버스 라인을 통로로 전해도금에 필요한 전류를 공급받는 복수의 기판 유닛을 포함하는 기판 판넬에 있어서,
    전해도금 시에 상기 기판 판넬에 고른 전류분포가 나타나도록, 상기 클램프 접점과 상기 버스 라인 사이에는 상기 클램프에서 상기 버스 라인으로 향하는 전류를 우회시키는 절연부가 형성된 것을 특징으로 하는 기판 판넬.
  2. 제1항에 있어서,
    상기 절연부는 관통홀인 것을 특징으로 하는 기판 판넬.
KR1020070123935A 2007-11-30 2007-11-30 기판 판넬 KR100986830B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070123935A KR100986830B1 (ko) 2007-11-30 2007-11-30 기판 판넬
US12/213,701 US8153904B2 (en) 2007-11-30 2008-06-23 Substrate panel including insulation parts and bus line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070123935A KR100986830B1 (ko) 2007-11-30 2007-11-30 기판 판넬

Publications (2)

Publication Number Publication Date
KR20090056684A KR20090056684A (ko) 2009-06-03
KR100986830B1 true KR100986830B1 (ko) 2010-10-12

Family

ID=40674580

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070123935A KR100986830B1 (ko) 2007-11-30 2007-11-30 기판 판넬

Country Status (2)

Country Link
US (1) US8153904B2 (ko)
KR (1) KR100986830B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8053676B2 (en) * 2008-08-14 2011-11-08 Powertech Technology Inc. Substrate panel having a plurality of substrate strips for semiconductor packages

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982420A (ja) * 1995-09-12 1997-03-28 Hitachi Ltd コネクタ
JP2000165004A (ja) 1998-11-27 2000-06-16 Kyocera Corp 多数個取り配線基板
JP2004103811A (ja) * 2002-09-09 2004-04-02 Kyocera Corp 多数個取り配線基板
JP2005209761A (ja) 2004-01-21 2005-08-04 Sumitomo Metal Electronics Devices Inc 多数個取り配線基板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5776824A (en) * 1995-12-22 1998-07-07 Micron Technology, Inc. Method for producing laminated film/metal structures for known good die ("KG") applications
US6628523B2 (en) * 2001-02-08 2003-09-30 Denso Corporation Casing for electronic control unit
CN100455161C (zh) * 2004-12-07 2009-01-21 鸿富锦精密工业(深圳)有限公司 一种印刷电路板设计方法及印刷电路板
US20060232948A1 (en) * 2005-04-15 2006-10-19 Haager James A Case for stackable PCBs
KR100945952B1 (ko) * 2007-11-30 2010-03-05 삼성전기주식회사 기판 판넬
TWI365523B (en) * 2008-01-08 2012-06-01 Powertech Technology Inc Wiring board ready to slot

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982420A (ja) * 1995-09-12 1997-03-28 Hitachi Ltd コネクタ
JP2000165004A (ja) 1998-11-27 2000-06-16 Kyocera Corp 多数個取り配線基板
JP2004103811A (ja) * 2002-09-09 2004-04-02 Kyocera Corp 多数個取り配線基板
JP2005209761A (ja) 2004-01-21 2005-08-04 Sumitomo Metal Electronics Devices Inc 多数個取り配線基板

Also Published As

Publication number Publication date
US20090139746A1 (en) 2009-06-04
US8153904B2 (en) 2012-04-10
KR20090056684A (ko) 2009-06-03

Similar Documents

Publication Publication Date Title
JP2010138483A (ja) 遮蔽板及び電解メッキ装置
CN104661438A (zh) 线路板焊盘三次干膜法镀金工艺
KR20220154067A (ko) 회로기판
JP2008088522A (ja) パターンめっき方法
KR100986830B1 (ko) 기판 판넬
KR100945952B1 (ko) 기판 판넬
CN205510551U (zh) 印制线路板阻焊塞孔的导气装置
KR20140137162A (ko) 기판 도금용 지그
KR101198005B1 (ko) 전해 도금장치
JP2007281138A (ja) 配線基板
CN110677988A (zh) 一种防止焊盘堵孔的电路板
JP2017175085A (ja) 両面配線フレキシブル基板
CN110996494B (zh) 电路板和具有其的服务器
CN206879217U (zh) 移动终端及其电路板组件
KR101118891B1 (ko) 도금용 랙
JP4443649B2 (ja) 電気めっきパターン
KR101153537B1 (ko) 인쇄회로기판 도금 장치
KR200390905Y1 (ko) 도금설비의 인쇄회로기판 마스크 구조
KR100665287B1 (ko) 열평형이 균일한 랜드를 갖는 연성기판
KR20170090090A (ko) 솔더링 부위가 개량되는 기판 갭 서포터 및 그 제조방법
JP2006310546A (ja) プリント基板および電子機器
KR20170061501A (ko) 인쇄회로기판 패널
KR101903554B1 (ko) 인쇄회로기판
JP2002271007A (ja) 両面プリント配線基板
JP2007173442A (ja) はんだ付けパレット

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171011

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 9