KR100979744B1 - 메모리 주소 확장 기능을 가지는 씨피유 메모리 결합어셈블리 - Google Patents

메모리 주소 확장 기능을 가지는 씨피유 메모리 결합어셈블리 Download PDF

Info

Publication number
KR100979744B1
KR100979744B1 KR1020080061218A KR20080061218A KR100979744B1 KR 100979744 B1 KR100979744 B1 KR 100979744B1 KR 1020080061218 A KR1020080061218 A KR 1020080061218A KR 20080061218 A KR20080061218 A KR 20080061218A KR 100979744 B1 KR100979744 B1 KR 100979744B1
Authority
KR
South Korea
Prior art keywords
address
memory
cpu
offset
memory address
Prior art date
Application number
KR1020080061218A
Other languages
English (en)
Other versions
KR20100001353A (ko
Inventor
이주형
이재용
Original Assignee
에스디씨마이크로 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스디씨마이크로 주식회사 filed Critical 에스디씨마이크로 주식회사
Priority to KR1020080061218A priority Critical patent/KR100979744B1/ko
Priority to US12/492,698 priority patent/US20090327644A1/en
Publication of KR20100001353A publication Critical patent/KR20100001353A/ko
Application granted granted Critical
Publication of KR100979744B1 publication Critical patent/KR100979744B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/0623—Address space extension for memory modules
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/10—Providing a specific technical effect
    • G06F2212/1004—Compatibility, e.g. with legacy hardware
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/20—Employing a main memory using a specific memory technology
    • G06F2212/202—Non-volatile memory
    • G06F2212/2022—Flash memory

Abstract

본 발명은 어드레스 핀의 확장 없이 메모리 주소 영역을 확장할 수 있는 씨피유 메모리 결합 어셈블리에 관한 것으로서 더욱 상세하게는 옵셋 어드레스 디코더를 통해 CPU로부터 입력된 옵셋 어드레스 세팅 커맨드를 입력받아 옵셋 어드레스를 생성하고 어드레스 합성기를 통해 CPU로부터 직접 입력되는 CPU 맥스 어드레스 비트 셋팅 커맨드를 입력받아 CPU로부터 직접 입력되는 주소와 옵셋 어드레스를 합성하여 최종 메모리 주소를 합성함으로써 적은 개수의 어드레스 핀을 사용하여 CPU의 전체 접근 가능 메모리 주소를 확장할 수 있는 메모리 주소 확장 기능을 가지는 씨피유 메모리 결합 어셈블리에 관한 것이다.
이를 위해 본 발명은 메모리 주소 및 데이터를 생성하여 통신가능하도록 연결되는 메모리 IC칩에 전송하는 CPU와; 상기 CPU로부터 저장 데이터가 호출되는 메모리 주소 및 데이터를 판독하여 최종 메모리 주소를 생성하여 내부에 구비되는 메모리 셀을 접근하는 주소로 사용하는 메모리 IC칩을 포함하여 이루어지되, 상기 메모리 IC칩은 CPU로부터 출력되는 메모리 주소 및 데이터를 모니터링 하다가 옵셋 어드레스 셋팅 커맨드가 입력되면 이를 분석 커맨드 인자로 전달되는 옵셋 어드레스를 선별하여 저장하는 옵셋 어드레스 디코더와, 상기 옵셋 어드레스 디코더로부터 검출된 옵셋 어드레스를 전송받으며 CPU로부터 출력되는 메모리 주소 및 데이터를 입력받아 옵셋 어드레스 및 CPU 메모리 주소를 합성하여 최종 메모리 주소를 생성하는 어드레스 합성기와, 상기 어드레스 합성기로부터 생성된 최종 메모리 주소 를 통해 저장된 데이터가 호출되는 메모리 셀이 포함되어 구성된다.
옵셋 어드레스 세팅 커맨드, CPU 맥스 어드레스 비트 세팅 커맨드, 옵셋 어드레스, 메모리 어드레스

Description

메모리 주소 확장 기능을 가지는 씨피유 메모리 결합 어셈블리{CPU and memory connection assembly to extend memory address space}
본 발명은 어드레스 핀의 확장 없이 메모리 주소 영역을 확장할 수 있는 씨피유 메모리 결합 어셈블리에 관한 것으로서 더욱 상세하게는 옵셋 어드레스 디코더를 통해 CPU로부터 입력된 옵셋 어드레스 세팅 커맨드를 입력받아 옵셋 어드레스를 생성하고 어드레스 합성기를 통해 CPU로부터 직접 입력되는 CPU 맥스 어드레스 비트 셋팅 커맨드를 입력받아 CPU로부터 직접 입력되는 주소와 옵셋 어드레스를 합성하여 최종 메모리 주소를 합성함으로써 적은 개수의 어드레스 핀을 사용하여 CPU의 전체 접근 가능 메모리 주소를 확장할 수 있는 메모리 주소 확장 기능을 가지는 씨피유 메모리 결합 어셈블리에 관한 것이다.
일반적으로 NOR 플래시 메모리는 메모리 용량과 일치하는 어드레스(address) 핀을 가지고 있다. CPU는 이 어드레스 핀에 접근하고자 하는 메모리 주소를 입력한 후 해당되는 주소 번지를 읽거나 쓸 수 있다.
만약 CPU의 어드레스 핀 개수가 메모리 용량보다 적다면 접근 가능한 메모리 주소에 제한을 받게 되어 전체 메모리 영역을 사용하지 못하게 된다. 따라서, NOR 플래시를 사용하는 CPU를 사용하여 전체 시스템을 설계할 경우 설계자는 CPU의 어드레스 핀으로 접근 가능한 용량만큼의 NOR 플래시 메모리를 사용하여 설계하게 된다.
최근 들어 고용량의 메모리를 사용하는 응용프로그램의 증가 및 메모리 기술의 발달로 인하여 CPU의 어드레스 핀으로 접근 가능한 메모리 용량보다 더 큰 용량의 메모리를 사용할 필요가 있다. 이를 위하여 통상적으로 고용량의 메모리를 사용할 수 있는 CPU로 제품을 재설계할 필요가 있다.
본 발명은 상기의 문제점을 해결하기 위해 안출된 것으로서 옵셋 어드레스 디코더를 통해 CPU로부터 입력된 옵셋 어드레스 세팅 커맨드를 입력받아 옵셋 어드레스를 생성하고 어드레스 합성기를 통해 CPU로부터 직접 입력되는 CPU 맥스 어드레스 비트 셋팅 커맨드를 입력받아 CPU로부터 직접 입력되는 주소와 옵셋 어드레스를 합성하여 최종 메모리 주소를 합성함으로써 적은 개수의 어드레스 핀을 사용하여 CPU의 전체 접근 가능 메모리 주소를 확장할 수 있는 메모리 주소 확장 기능을 가지는 씨피유 메모리 결합 어셈블리를 제공함에 그 목적이 있다.
본 발명은 상기의 목적을 달성하기 위해 아래와 같은 특징을 갖는다.
본 발명은 메모리 주소 및 데이터를 생성하여 통신가능하도록 연결되는 메모리 IC칩에 전송하는 CPU와; 상기 CPU로부터 저장 데이터가 호출되는 메모리 주소 및 데이터를 판독하여 최종 메모리 주소를 생성하여 내부에 구비되는 메모리 셀을 접근하는 주소로 사용하는 메모리 IC칩을 포함하여 이루어지되, 상기 메모리 IC칩은 CPU로부터 출력되는 메모리 주소 및 데이터를 모니터링 하다가 옵셋 어드레스 셋팅 커맨드가 입력되면 이를 분석 커맨드 인자로 전달되는 옵셋 어드레스를 선별하여 저장하는 옵셋 어드레스 디코더와, 상기 옵셋 어드레스 디코더로부터 검출된 옵셋 어드레스를 전송받으며 CPU로부터 출력되는 메모리 주소 및 데이터를 입력받 아 옵셋 어드레스 및 CPU 메모리 주소를 합성하여 최종 메모리 주소를 생성하는 어드레스 합성기와, 상기 어드레스 합성기로부터 생성된 최종 메모리 주소를 통해 저장된 데이터가 호출되는 메모리 셀이 포함되어 구성된다.
여기서 상기 어드레스 합성기는 최종 메모리 주소 생성시 CPU로부터 직접 전송받은 메모리 주소를 엘에스비(LSB, least significant bit)로 위치시키고, 옵셋 어드레스를 엠에스비(MSB, most significant bit)로 위치시키며, 두 주소의 경계 위치는 메모리 구성 세팅 명령어로 세팅하며 상기 어드레스 합성기에서는 CPU로부터 입력되는 메모리 주소와 데이터를 모니터링 하다가 CPU 맥스 어드레스 비티 셋팅 커맨드를 입력받으면 이를 분석하여 해당 CPU 어드레스의 범위를 설정하고 이후로 생성되는 최종 메모리 주소는 기 설정된 CPU 어드레스에 옵셋 어드레스를 엠에스비로 할당하여 최종 메모리 주소를 생성한다.
본 발명에 따르면 두가지 구성 요소를 메모리 IC칩에 추가함으로써 CPU의 어드레스 핀이 가지는 메모리 용량을 초과한 메모리 사용을 가능하게 함에 따라 전체 시스템의 개발 기간이 단축되고 저렴한 칩 설계가 가능하게 된다.
이하에서는 본 발명에 따른 씨피유 메모리 결합 어셈블리에 대해 첨부되는 도면과 함께 상세하게 설명하도록 한다.
도 1은 본 발명에 따른 씨피유 메모리 결합 어셈블리의 구성을 나타내는 블럭도이며 도 2는 본 발명에 따른 최종 메모리 주소의 생성 결과를 나타내는 도면이다.
도면을 참조하면 본 발명에 따른 씨피유 메모리 결합 어셈블리(100)는 크게 메모리 주소 및 데이터를 생성하여 통신가능하도록 연결되는 메모리 IC칩(20)에 전송하는 CPU(10)와, 상기 CPU(10)로부터 저장 데이터가 호출되는 메모리 주소 및 데이터를 판독하여 최종 메모리 주소를 생성하여 내부에 구비되는 메모리 셀(21)을 접근하는 주소로 사용하는 메모리 IC칩(20)으로 구성되는데, 여기서 상기 메모리 IC칩(20)은 CPU(10)로부터 출력되는 메모리 주소 및 데이터를 모니터링 하다가 옵셋 어드레스 셋팅 커맨드가 입력되면 이를 분석 커맨드 인자로 전달되는 옵셋 어드레스를 선별하여 저장하는 옵셋 어드레스 디코더(22)와, 상기 옵셋 어드레스 디코더(22)로부터 검출된 옵셋 어드레스를 전송받으며 CPU(10)로부터 출력되는 메모리 주소 및 데이터를 입력받아 옵셋 어드레스 및 CPU 메모리 주소를 합성하여 최종 메모리 주소를 생성하는 어드레스 합성기(23)와, 상기 어드레스 합성기(23)로부터 생성된 최종 메모리 주소를 통해 저장된 데이터가 호출되는 메모리 셀(21)로 구성된다.
여기서 상기 CPU(10)는 메모리 셀에 저장된 데이터를 호출하기 위해 메모리 주소를 생성하여 메모리 IC칩(20)으로 전송하며 옵셋 어드레스 세팅 커맨드(offset address setting command) 및 CPU 맥스 비트 세팅 커맨드(CPU max address bit setting command)를 데이터 형태로 함께 메모리 IC칩(20)으로 전송하게 된다.
여기서 상기 옵셋 어드레스 세팅 커맨드는 옵셋 어드레스를 커맨드 인자 형태로 전달하기 위해 생성되며 CPU 맥스 비트 세팅 커맨드는 CPU 어드레스 레인지를 세팅하기 위해 생성되는 커맨드 인자이다.
이에 따라 메모리 IC칩(20) 내에 구비되는 옵셋 어드레스 디코더(22)는 이러한 CPU 전송 데이터 및 메모리 주소를 모니터링 하다가 옵셋 어드레스 세팅 커맨드가 입력되면 이를 분석하여 옵셋 어드레스를 선별하고 이를 다시 어드레스 합성기(23)로 전송한다.
아울러 상기 어드레스 합성기(23)는 메모리 셀(21)로부터 호출하여야 하는 최종 메모리 주소를 생성하기 위해 상기 옵셋 어드레스 디코더(22)로부터 전송받은 옵셋 어드레스와 CPU로부터 직접 전송받은 CPU 메모리 주소를 합성하게 된다.
물론 전술한 CPU(10)로부터 전송되는 메모리 주소와 데이터는 각각 옵셋 어드레스 디코더(22)와 어드레스 합성기(23) 모두에게 전송되어 이를 통해 옵셋 어드레스 및 최종 메모리 주소를 생성하기 위한 과정을 수행하게 된다.
또한 상기 어드레스 합성기(23)에서 이루어지는 최종 메모리 주소를 생성과정을 살펴보면, 우선 CPU로부터 직접 전송받은 메모리 주소를 엘에스비(LSB, least significant bit)로 위치시키고, 옵셋 어드레스 디코더(22)로부터 전성받은 옵셋 어드레스를 엠에스비(MSB, most significant bit)로 위치시키며, 두 주소의 경계 위치는 메모리 구성(memory configuration) 세팅 명령어로 세팅하게 된다.
아울러 어드레스 합성기(23)는 CPU의 메모리 주소와 데이터를 모니터링 하다가 CPU 맥스 비트 세팅 커맨드(CPU 주소 범위 설정 명령어)가 입력되면 해당 CPU 주소의 범위를 설정하고 이후로 생성되는 최종 메모리 주소는 기 설정된 CPU 주소에 옵셋 어드레스를 엠에스비로 할당하여 최종 메모리 주소를 생성하게 된다.
이러한 최종 메모리 주소는 메모리 IC칩(20) 내에 구비되는 메모리 셀(21)을 접근하여 저장 데이터를 호출하는 주소로 사용됨은 물론이다.
이와 같이 본 발명은 도면에 도시된 실시예들로 설명되었으나, 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.
따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
도 1은 본 발명에 따른 씨피유 메모리 결합 어셈블리의 구성을 나타내는 블럭도.
도 2는 본 발명에 따른 최종 메모리 주소의 생성 결과를 나타내는 도면.
<도면의 주요부분에 대한 부호의 설명>
10 : CPU 20 : 메모리 IC칩
21 : 메모리 셀 22 : 옵셋 어드레스 디코더
23 : 어드레스 합성기 100 : 씨피유 메모리 결합 어셈블리

Claims (3)

  1. 메모리 주소 및 데이터를 생성하여 통신가능하도록 연결되는 메모리 IC칩에 전송하는 CPU와;
    상기 CPU로부터 저장 데이터가 호출되는 메모리 주소 및 데이터를 판독하여 최종 메모리 주소를 생성하여 내부에 구비되는 메모리 셀을 접근하는 주소로 사용하는 메모리 IC칩을 포함하여 이루어지되,
    상기 메모리 IC칩은
    CPU로부터 출력되는 메모리 주소 및 데이터를 모니터링 하다가 옵셋 어드레스 셋팅 커맨드가 입력되면 이를 분석 커맨드 인자로 전달되는 옵셋 어드레스를 선별하여 저장하는 옵셋 어드레스 디코더와,
    상기 옵셋 어드레스 디코더로부터 검출된 옵셋 어드레스를 전송받으며 CPU로부터 출력되는 메모리 주소 및 데이터를 입력받아 옵셋 어드레스 및 CPU 메모리 주소를 합성하여 최종 메모리 주소를 생성하는 어드레스 합성기와,
    상기 어드레스 합성기로부터 생성된 최종 메모리 주소를 통해 저장된 데이터가 호출되는 메모리 셀이 포함되어 구성되되,
    상기 어드레스 합성기는 최종 메모리 주소 생성시 CPU로부터 직접 전송받은 메모리 주소를 엘에스비(LSB, least significant bit)로 위치시키고, 옵셋 어드레스를 엠에스비(MSB, most significant bit)로 위치시키며, 두 주소의 경계 위치는 메모리 구성 세팅 명령어로 세팅하며,
    상기 어드레스 합성기에서는 CPU로부터 입력되는 메모리 주소와 데이터를 모니터링 하다가 CPU 맥스 어드레스 비티 셋팅 커맨드를 입력받으면 이를 분석하여 해당 CPU 어드레스의 범위를 설정하고 이후로 생성되는 최종 메모리 주소는 기 설정된 CPU 어드레스에 옵셋 어드레스를 엠에스비로 할당하여 최종 메모리 주소를 생성하는 것을 특징으로 하는 메모리 주소 확장 기능을 가지는 씨피유 메모리 결합 어셈블리.
  2. 삭제
  3. 삭제
KR1020080061218A 2008-06-26 2008-06-26 메모리 주소 확장 기능을 가지는 씨피유 메모리 결합어셈블리 KR100979744B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080061218A KR100979744B1 (ko) 2008-06-26 2008-06-26 메모리 주소 확장 기능을 가지는 씨피유 메모리 결합어셈블리
US12/492,698 US20090327644A1 (en) 2008-06-26 2009-06-26 Cpu and memory connection assembly to extend memory address space

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080061218A KR100979744B1 (ko) 2008-06-26 2008-06-26 메모리 주소 확장 기능을 가지는 씨피유 메모리 결합어셈블리

Publications (2)

Publication Number Publication Date
KR20100001353A KR20100001353A (ko) 2010-01-06
KR100979744B1 true KR100979744B1 (ko) 2010-09-02

Family

ID=41448971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080061218A KR100979744B1 (ko) 2008-06-26 2008-06-26 메모리 주소 확장 기능을 가지는 씨피유 메모리 결합어셈블리

Country Status (2)

Country Link
US (1) US20090327644A1 (ko)
KR (1) KR100979744B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10866746B2 (en) * 2017-12-28 2020-12-15 Silicon Motion Inc. Memory addressing methods and associated controller, memory device and host
TW202314512A (zh) 2017-12-28 2023-04-01 慧榮科技股份有限公司 快閃記憶體控制器、安全數位卡、使用於快閃記憶體控制器的方法以及存取安全數位卡的主機

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000074425A (ko) * 1999-05-20 2000-12-15 윤종용 어드레스 확장이 가능한 데이터 처리 시스템
US6209075B1 (en) * 1997-04-29 2001-03-27 Ati Technologies, Inc. Method and apparatus for extending memory of an integrated circuit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5255382A (en) * 1990-09-24 1993-10-19 Pawloski Martin B Program memory expander for 8051-based microcontrolled system
JP2001005726A (ja) * 1999-04-20 2001-01-12 Nec Corp メモリアドレス空間拡張装置及びプログラムを記憶した記憶媒体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6209075B1 (en) * 1997-04-29 2001-03-27 Ati Technologies, Inc. Method and apparatus for extending memory of an integrated circuit
KR20000074425A (ko) * 1999-05-20 2000-12-15 윤종용 어드레스 확장이 가능한 데이터 처리 시스템

Also Published As

Publication number Publication date
US20090327644A1 (en) 2009-12-31
KR20100001353A (ko) 2010-01-06

Similar Documents

Publication Publication Date Title
US11294660B2 (en) Apparatus and method for configuring or updating programmable logic device
US7675810B2 (en) Semiconductor memory device
JP2004280790A (ja) Ｅｃｃ制御装置
JP2005050324A (ja) インタフェース変換システム及びその方法
KR20080024413A (ko) 데이터 입출력 오류 검출 기능을 갖는 반도체 메모리 장치
KR100979744B1 (ko) 메모리 주소 확장 기능을 가지는 씨피유 메모리 결합어셈블리
KR101311963B1 (ko) 파워 어택으로부터 안전하게 데이터를 쓰고 읽을 수 있는반도체 메모리 장치 및 그 방법
KR20110012804A (ko) 데이터 마스크 시스템 및 데이터 마스크 방법
JP2008047243A (ja) 集積回路
KR20210003618A (ko) 메모리 장치 및 이의 동작 방법
JP2015204107A (ja) 設定可能なクロックインターフェイス機器
CN110633225B (zh) 实体存储对照表产生装置及方法
JPH11288400A (ja) Ｐｃｉブリッジデバイス
US11397531B2 (en) Method and apparatus for performing data protection regarding non-volatile memory
WO2004061656A3 (en) A compiler program, a computer-readable storage medium storing a compiler program, a compiling method and a compiling unit
JP4291368B2 (ja) メモリバスチェック手順
KR20150142850A (ko) 반도체 메모리 장치 및 이를 이용한 트레이닝 방법
KR100865572B1 (ko) 이동통신 단말기의 인터페이스 제공 장치 및 그 방법
JP2004288147A (ja) シリアルメモリに対するｘｉｐシステム及びその方法
JP2005203064A (ja) 半導体記憶装置
JPH1153338A (ja) 半導体集積回路およびその半導体集積回路における外部バスモード選択方法
JP4966557B2 (ja) ボタン電話装置の主制御基板
EP3462322B1 (en) Semiconductor device and memory access method
KR100388207B1 (ko) 플래시 메모리 컨트롤러
JPH10320267A (ja) メモリ制御装置及び方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130801

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140718

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150804

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160830

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170803

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180801

Year of fee payment: 9