KR100972712B1 - 반도체 장치와 멀티 칩 패키지 장치 및 동작 방법 - Google Patents

반도체 장치와 멀티 칩 패키지 장치 및 동작 방법 Download PDF

Info

Publication number
KR100972712B1
KR100972712B1 KR1020070115053A KR20070115053A KR100972712B1 KR 100972712 B1 KR100972712 B1 KR 100972712B1 KR 1020070115053 A KR1020070115053 A KR 1020070115053A KR 20070115053 A KR20070115053 A KR 20070115053A KR 100972712 B1 KR100972712 B1 KR 100972712B1
Authority
KR
South Korea
Prior art keywords
data
buffer
controller
level cell
unit
Prior art date
Application number
KR1020070115053A
Other languages
English (en)
Other versions
KR20080063056A (ko
Inventor
김유성
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to US11/958,377 priority Critical patent/US7852654B2/en
Publication of KR20080063056A publication Critical patent/KR20080063056A/ko
Application granted granted Critical
Publication of KR100972712B1 publication Critical patent/KR100972712B1/ko
Priority to US12/968,087 priority patent/US8085569B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures

Abstract

본 발명은 반도체 장치에 관한 것으로, 멀티 레벨 셀을 포함하는 다수의 메모리 장치와, 상기 다수의 메모리 장치들 각각의 일부가 버퍼부로 동작하게 설정하고, 데이터 임시저장수단을 포함하는 컨트롤러를 포함하고, 상기 컨트롤러의 저장수단에는 상기 설정된 버퍼부의 용량을 초과하는 입력 데이터가 임시 저장되는 것을 특징으로 한다.
MCP, MLC, SLC

Description

반도체 장치와 멀티 칩 패키지 장치 및 동작 방법{Semiconductor memory device and apparatus of packaging for multi chip and method of operating the same}
본 발명은 반도체 장치에 관한 것으로, 특히 다수의 비트를 저장할 수 있는 멀티 레벨 셀을 포함하는 메모리 칩이 하나 이상 포함되는 반도체 장치와 멀티 칩 패키지 장치 및 동작 방법에 관한 것이다.
최근의 반도체 산업 발전 그리고 사용자의 요구에 따라 전자 기기는 더욱 더 소형화 및 경량화가 요구되고 있다. 이와 같은 요구를 만족시키기 위해 적용되는 기술중의 하나가 멀티 칩 패키징(Multi Chip Packaging) 기술이다. 멀티 칩 패키징 기술은 복수개의 반도체 칩을 하나의 패키지로 구성하는 기술로서, 이 기술이 적용된 멀티 칩 패키지를 이용하는 것이 하나의 반도체 칩을 포함하는 패키지 여러 개를 이용하는 것보다 소형화와 경량화 및 실장면적에 유리하다.
또한 메모리 소자의 집적화가 가속화되고 있는 가운데 하나 이상의 데이터를 저장할 수 있도록 하는 멀티 레벨을 가지는 멀티 레벨 셀(Multi Level Cell : MLC)을 가지는 메모리 소자가 개발되고 있다. 따라서 MLC 메모리 칩이 다수 포함되는 멀티 칩 패키지도 개발되고 있다.
한편, 일반적인 플래시 메모리 소자의 동작은 독출과 프로그램 시간이 메모리 소자의 퍼포먼스(Performance)에 영향을 미친다. 특히 MLC의 경우 단위 셀 당 멀티 비트 개개의 독출, 프로그램의 구분이 필요하며, 비트수가 증가할수록 프로그램시간과 독출 시간은 늘어나게 된다. 따라서 3비트 이상의 MLC 플래시 메모리의 경우는 속도가 더욱더 열화되게 되어 하나 이상의 MLC 메모리 칩으로 구성되는 멀티 칩 패키지의 경우에 프로그램 또는 독출 속도에 의해 동작에 제한을 받게 된다.
따라서 본 발명이 이루고자 하는 기술적 과제는 다수의 비트를 저장할 수 있는 MLC 칩들로 구성되는 멀티 칩 패키지의 동작 속도를 개선하여 메모리 효율을 높일 수 있는 반도체 장치와 멀티 칩 패키지 장치 및 동작 방법을 제공하는데 있다.
본 발명의 특징에 따른 반도체 장치는,
복수 비트의 데이터를 저장할 수 있는 멀티 레벨 셀을 포함하고, 제어신호에 따라 상기 멀티 레벨 셀 중 일부가 버퍼부로 설정되어 동작하는 것을 특징으로 한다.
본 발명의 특징에 따른 멀티 칩 패키지 장치는,
멀티 레벨 셀을 포함하는 다수의 메모리 장치와, 상기 다수의 메모리 장치들 각각의 일부가 버퍼부로 동작하게 설정하고, 데이터 임시저장수단을 포함하는 컨트롤러를 포함하고, 상기 컨트롤러의 저장수단에는 상기 설정된 버퍼부의 용량을 초과하는 입력 데이터가 임시 저장되는 것을 특징으로 한다.
상기 다수의 메모리 장치는 각각, 컨트롤러로부터 설정되고, 프로그램을 위한 데이터가 임시 저장되는 버퍼부; 및 상기 버퍼부에 저장된 데이터가 상기 컨트롤러의 제어신호에 따라 저장되는 다수의 비트를 저장 가능한 멀티 레벨 셀들로 구성되는 멀티 레벨 셀 어레이부를 포함한다.
상기 버퍼부는, 싱글 레벨 셀 또는 2비트의 데이터를 저장하는 멀티 레벨 셀로 동작하는 것을 특징으로 한다.
상기 멀티 레벨 셀 어레이부는, 3비트 이상의 데이터를 저장할 수 있는 것을 특징으로 한다.
상기 컨트롤러는, 입력되는 데이터를 상기 버퍼부에 임시 저장하고, 상기 버퍼부의 데이터를 상기 멀티 레벨 셀 어레이부에 저장하도록 동작을 제어하는 것을 특징으로 한다.
상기 컨트롤러는 데이터를 임시 저장할 수 있는 수단을 포함하고, 상기 컨트롤러의 저장수단에는 상기 버퍼부의 용량을 초과하는 입력 데이터가 임시 저장되는 것을 특징으로 한다.
상기 컨트롤러의 저장수단에 저장된 데이터가 우선적으로 상기 멀티 레벨 셀 어레이부에 저장되는 것을 특징으로 한다.
상기 컨트롤러는, 상기 버퍼부에 저장된 데이터를 컨트롤러의 저장수단으로 옮기고, 상기 컨트롤러의 저장수단으로 옮겨진 데이터를 상기 멀티 레벨 셀부에 저장하는 것을 특징으로 한다.
본 발명의 다른 특징에 따른 멀티 칩 패키지 장치는,
싱글 레벨 셀 또는 멀티 레벨 셀들을 포함하는 하나 이상의 버퍼 메모리 칩들; 멀티 레벨 셀들을 포함하는 하나 이상의 메모리 칩들; 및 프로그램될 데이터를 상기 버퍼 메모리 칩에 저장하고, 상기 버퍼 메모리 칩에 저장된 데이터를 상기 메모리 칩으로 이동하여 저장하도록 제어하는 하나의 컨트롤러를 포함한다.
본 발명의 특징에 따른 멀티 칩 패키지 장치의 동작 방법은,
복수 비트의 데이터를 저장할 수 있는 멀티 레벨 셀을 포함하는 메모리 칩이 하나 이상 포함되는 멀티 칩 패키지 장치의 데이터 프로그램 방법에 있어서, 상기 메모리 칩의 일부 영역을 버퍼영역으로 설정하는 단계; 프로그램 명령에 따라 입력되는 데이터를 상기 설정된 버퍼 영역에 저장하는 단계; 및 상기 버퍼 영역에 프로그램된 데이터를 상기 메모리 칩의 나머지 영역으로 옮겨 프로그램하는 단계를 포함한다.
상기 버퍼 영역을 설정하는 것은, 상기 메모리 칩의 일부 영역을 싱글 레벨 셀로 동작하도록 설정하는 것을 특징으로 한다.
상기 버퍼 영역을 설정하는 것은, 상기 메모리 칩의 일부 영역을 2비트 멀티 레벨 셀로 동작하도록 설정하는 것을 특징으로 한다.
상기 버퍼 영역에 저장된 데이터는 상기 멀티 칩 패키지 장치가 일정 시간동안 동작을 하지 동안 나머지 영역으로 옮겨지는 것을 특징으로 한다.
본 발명의 다른 특징에 따른 멀티 칩 패키지 장치의 동작 방법은,
복수 비트의 데이터를 저장할 수 있는 멀티 레벨 셀을 포함하는 메모리 칩이 하나 이상 포함되는 멀티 칩 패키지 장치의 데이터 프로그램 방법에 있어서, 상기 메모리 칩의 일부 영역을 버퍼영역으로 설정하는 단계; 프로그램 명령에 따라 입력되는 데이터를 상기 설정된 버퍼 영역에 저장하는 단계; 상기 입력되는 데이터가 상기 설정된 버퍼 영역의 용량을 초과하는 경우, 상기 메모리 칩을 제어하는 컨트롤러의 버퍼에 초과되는 데이터를 저장하는 단계; 상기 컨트롤러의 버퍼에 저장된 데이터가 있는 경우, 이를 상기 메모리 칩의 나머지 영역으로 프로그램하고 상기 컨트롤러의 버퍼에 저장된 데이터를 삭제하는 단계; 상기 컨트롤러의 버퍼에 저장된 데이터가 없는 경우, 상기 설정된 버퍼 영역에 저장된 데이터를 상기 컨트롤러 의 버퍼에 저장하고, 상기 버퍼 영역을 소거하는 단계; 및 상기 컨트롤러의 버퍼에 저장된 데이터를 를 상기 메모리 칩의 나머지 영역으로 옮겨 프로그램하는 단계를 포함한다.
이상에서 설명한 바와 같이, 본 발명에 따른 반도체 장치와 멀티 칩 패키지 장치 및 동작 방법은 3비트 이상의 데이터를 저장할 수 있는 멀티 레벨 셀을 포함하는 메모리 칩이 다수 포함되는 멀티 칩 패키지 장치의 동작 속도를 향상시켜 효율을 높여 넓은 분야에서 적용하여 사용할 수 있도록 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시 예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.
도 1은 본 발명의 제 1 실시 예에 따른 멀티 칩 패키지의 블록도이다.
도 1을 참조하면, 효율을 향상시키기 위한 멀티 칩 패키지 장치(120)는 메모리 소자가 장착되는 컴퓨터와 같은 시스템부(110)와 연결되어 데이터 입출력 및 시스템부(110)로부터의 동작 명령에 따른 데이터 입출력을 수행하도록 제어하는 컨트롤러부(121)와, 상기 컨트롤러부(121)의 제어에 의해 다수의 비트를 저장할 수 있는 MLC(124)를 포함한다. 이때 도 1은 상기 MLC(124)에 데이터를 프로그램 또는 독 출하기 위해 컨트롤러부(121)의 제어에 따라 동작하는 주변의 회로는 생략하여 도시한 것이다.
MLC(124)는 하나 이상의 데이터를 저장할 수 있도록 멀티 레벨을 가질 수 있는 메모리 셀로 구성되어 있으며, 상기 컨트롤러부(121)의 제어에 따라 일부의 셀들을 버퍼부(122)로 사용하고, 나머지 셀들을 MLC부(123)로 사용할 수 있다.
상기 컨트롤러부(121)에 의해 설정되는 버퍼부(122)는 싱글 레벨 셀(SLC)로서 기능하도록 설정되고, 나머지 MLC부(123)는 멀티 비트를 저장할 수 있는 멀티 레벨 셀로서 동작하도록 설정된다.
또한 버퍼부(122)의 크기는 컨트롤러부(121)에 의해 변경이 가능하며, 앞서 언급한 바와 같이 버퍼부(122)로 설정된 메모리 셀들은 싱글 레벨 셀로 동작하거나 2비트의 데이터를 저장할 수 있는 멀티 레벨 셀로 동작하는 것이 가능하다.
그리고 컨트롤러부(121)에도 컨트롤러 버퍼(125)가 포함될 수 있다. 상기 컨트롤러 버퍼(125)에도 입력 데이터가 임시 저장되는 것이 가능하다. 만약 컨트롤러 버퍼(125)가 포함되어 있는 경우에는 입력 데이터를 버퍼부(122)에 저장하고, 버퍼부(122)의 용량을 초과하는 데이터가 입력되는 경우 컨트롤러 버퍼(125)로 데이터를 임시 저장할 수 있다.
또한, 나머지 MLC부(123)는 3비트 이상의 데이터 저장이 가능한 멀티 레벨 셀들로 구성된다.
따라서 상기와 같이 구성되는 멀티 칩 메모리 장치(120)는 데이터를 프로그램할 때, 시스템부(110)로부터 입력되는 데이터를 컨트롤러부(121)가 버퍼부(122) 에 임시 저장하도록 한다. 그리고 컨트롤러부(121)는 버퍼부(122)에 임시 저장된 데이터를 다시 로딩 하여 MLC부(123)에 저장한다. 이에 따라 3비트 이상의 데이터 저장이 가능한 MLC부(123)에 비해 상대적으로 프로그램 속도가 빠른 버퍼부(122)에 입력 데이터를 임시 저장함으로서 입력 데이터 저장 속도가 빨라진다.
상기와 같이 빠른 속도로 버퍼부(122)에 임시 저장된 데이터는 시스템부(110)로부터 일정시간 호출이 없는 시간(Less busy time, idel time)동안 다시 MLC부(123)로 옮김으로써 시스템이 쉬는 시간을 효율적으로 이용할 수 있다.
만약 앞서 언급한 바와 같이, 컨트롤러부(121)에 컨트롤러 버퍼(125)가 포함되어 있다면, 시스템부(110)로부터 일정시간 호출이 없는 시간동안 컨트롤러 버퍼(125)에 임시저장되어 있던 데이터를 우선적으로 MLC부(123)로 옮긴다. 그리고 버퍼부(122)의 데이터를 독출하여 컨트롤러부(121)의 버퍼부(125)에 임시저장한다. 버퍼부(122)의 데이터를 독출하여 컨트롤러 버퍼(125)로 옮긴다. 이때, 버퍼부(122)에 저장되어 있던 데이터는 설정되는 옵션에 따라 삭제할 수 있다. 상기의 설정 옵션은 사용자에 의해 선택될 수 있다. 그리고 버퍼부(122)에서 컨트롤러 버퍼(125)로 옮겨진 데이터를 다시 MLC부(123)로 옮겨 저장한다.
이상과 같이 MLC(124)의 일부를 버퍼부(122)로 설정하여 싱글 레벨 셀 또는 2비트 저장이 가능한 멀티 레벨 셀로 동작하도록 하는 방법 이외에 다음의 제 2 실시 예와 같이 구성되는 패키지 장치를 이용하여 멀티 칩 패키지의 동작 속도를 향상시킬 수 있다.
도 2는 본 발명의 제 2 실시 예에 따른 멀티 칩 패키지의 블록도이다.
도 2를 참조하면, 본 발명의 제 2 실시 예에 따른 멀티 칩 패키지(200)는 컨트롤러부(210)와, 버퍼부(220) 및 MLC(230)를 포함한다.
상기 버퍼부(220)는 MLC(230)과는 다른 싱글 레벨 셀 또는 2비트 멀티 레벨 셀로 구성할 수 있으며, MLC(230)과 별도로 패키지에 포함시킨다. 즉 싱글 레벨 셀(또는 2비트 멀티 레벨 셀)을 가지는 메모리 칩과 3비트 이상의 데이터 저장이 가능한 MLC(230) 칩을 함께 패키지에 포함시킨다.
그리고 컨트롤러부(210)는 입력되는 데이터를 버퍼부(220)에 임시 저장하고, 이를 다시 MLC(230)로 옮겨 저장하도록 동작한다. 또한 상기 컨트롤러부(210)는 자체적으로 컨트롤러 버퍼(211)를 포함하고 있을 수 있다. 이와 같은 구성은 컨트롤러부(210)가 MLC(230)에서 일부를 싱글 레벨 셀 또는 2비트 멀티 레벨 셀로 동작하도록 설정할 필요가 없으며, 패키지 내부에 포함되는 싱글 레벨 셀 또는 2비트 멀티 레벨 셀로 구성된 버퍼부(210)를 통해 동작 속도를 향상시킬 수 있다.
도 3은 도 1의 버퍼 설정 방법의 동작 순서도이다.
도 3을 참조하면, 도 1과 같이 구성되는 멀티 칩 패키지(120)의 동작을 위해 버퍼부(122)를 설정하기 위해서는, 시스템부(110)를 통해 멀티 칩 패키지(120)의 동작 설정 모드를 선택한다(S301). 이때 멀티 칩 패키지(120)의 컨트롤러부(121)를 통해 동작 설정을 할 수 있는 항목이 시스템부(110)에 포함되는 화면표시부(미도시)를 통해 사용자가 확인할 수 있도록 나타난다.
그리고 사용자는 버퍼 설정 메뉴를 선택하여(S303), MLC(124) 중에서 버퍼로 사용할 용량을 입력한다(S305). 상기 설정되는 용량에 대해서는 멀티 레벨 셀이라 하더라고, 싱글 레벨 셀로 동작하도록 컨트롤러부(121)가 설정을 한다(S307). 또한, 상기 버퍼부(122)로 설정된 부분은 2비트의 멀티 레벨 셀이 사용될 수 있다. 이는 3비트 이상의 데이터를 저장할 수 있는 멀티 레벨 셀에 비하여 싱글 레벨 셀 또는 2비트용 멀티 레벨 셀의 동작 속도가 빠르기 때문에 가능하다.
상기와 같이 버퍼부(122)가 설정되거나, 상기 도 2와 같이 별도의 버퍼부(220)가 구성된 본 발명의 제 1 및 제 2 실시 예에 따른 멀티 칩 패키지의 프로그램 동작 방법은 다음과 같다.
도 4는 본 발명의 제 1 실시 예에 따른 멀티 칩 패키지의 프로그램 방법의 동작 순서도이다.
상기 도 4를 도 1 및 도 2를 참조하여 설명하기로 한다.
도 4에 나타난 바와 같이, 시스템부(110)로부터 프로그램을 위한 명령과 함께 데이터가 입력되면(S401), 컨트롤러부(121, 210)는 입력되는 데이터를 버퍼부(122, 220)에 저장한다(S403). 상기 버퍼부(122, 220)에 데이터를 저장하는 것은, 일반적인 싱글 레벨 셀 또는 2 비트 멀티레벨 셀에 데이터를 프로그램하는 방식과 동일하며 이를 위해 컨트롤러부(121, 210)가 주변회로(미도시)를 제어하여 프로그램 수행을 하도록 한다.
상기의 단계 S403에 따라 입력 데이터는 빠른 속도로 버퍼부(122, 220)에 저장될 수 있다.
이후 시스템부(110)가 아이들 상태(또는 Less Busy Time 상태)일 때, 컨트롤러부(121, 210)는 버퍼부(122, 220)에 저장되어 있는 데이터를 로딩 하여 MLC 부(123) 또는 MLC(230)에 저장하도록 제어한다(S407).
상기 MLC부(123) 또는 MLC(230)는 3비트 이상의 데이터를 저장할 수 있는 멀티 레벨 셀로서 데이터 프로그램 시간이 상기 버퍼부(121, 220)에 비해 오래 걸린다. 따라서 입력되는 데이터를 보다 빠르게 프로그램할 수 있는 버퍼부(121, 220)에 임시 저장하고 시스템이 동작하지 않는 동안 멀티 레벨 셀로 전송하여 프로그램함으로써 프로그램 시간을 줄여 멀티 칩 패키지의 동작 속도를 높여 효율을 높일 수 있다.
한편, 본 발명의 제 1 실시 예와 제 2 실시 예와 같이 멀티 칩 패키지 장치의 내부에 별도의 버퍼부를 설정하거나, 버퍼부로 이용될 칩을 포함시켜 패키지 하는 방식이 외에, 별도로 시스템에 싱글 레벨 셀 또는 2비트 멀티 레벨 셀로 구성되는 패키지를 버퍼부로 동작할 수 있도록 3비트 이상의 멀티 칩 패키지 장치와 동시에 구성함으로써 프로그램 속도를 향상시키는 것도 가능하다.
도 5는 본 발명의 제 2 실시 예에 따른 멀티 칩 패키지의 프로그램 방법의 동작 순서도이다.
도 5 역시, 도 1 및 도 2를 참조하여 설명하기로 한다. 상기 도 5는 컨트롤러부(121, 210)가 버퍼부(125, 211)를 포함하고 있는 경우의 프로그램 방법을 나타낸다.
도 5를 참조하면, 시스템부(110)로부터 프로그램을 위한 명령과 함께 프로그램할 데이터가 입력되면(S501), 컨트롤러부(121, 210)는 입력되는 데이터를 버퍼부(122, 220)에 저장한다(S503). 상기 버퍼부(122, 210)에 데이터를 저장하는 것은 일반적인 싱글 레벨 셀(SLC) 또는 2 비트의 멀티 레벨 셀(MLC)에 데이터를 프로그램하는 방식과 동일하다.
상기의 단계 S403에 따라 입력 데이터는 빠른 속도로 버퍼부(122, 220)에 저장될 수 있다. 그리고 상기 입력되는 데이터가 버퍼부(122, 220)의 용량을 초과하게 되면(S505), 컨트롤러 버퍼(125, 211)에 데이터를 저장한다(S507).
이후 시스템부(110)가 일정 시간동안 대기(Idle) 상태(또는 Less Busy Time 상태)를 유지하면(S509), 컨트롤러부(121, 210)는 버퍼부(122, 220) 또는 컨트롤러 버퍼(125, 211)에 데이터를 MLC부(123)에 저장한다.
즉, 시스템부(110)가 일정시간동안 대기(Idle) 상태(또는 Less Busy Time 상태)를 유지하면(S509), 컨트롤러부(121, 210)는 우선 컨트롤러 버퍼(125, 211)에 저장되어 있는 데이터가 있는지를 확인한다(S511).
상기 단계 S511의 확인결과, 컨트롤러 버퍼(125, 211)에 저장되어 있는 데이터가 있다면, 컨트롤러부(121, 210)는 컨트롤러 버퍼(125, 211)에 저장되어 있는 데이터를 우선적으로 MLC부(123) 또는 MLC(230)에 저장한다(S513).
그러나 단계 S511의 확인결과 컨트롤러 버퍼(125, 211)에 저장되어 있는 데이터가 없다면, 컨트롤러부(121, 210)는 버퍼부(122, 220)에 저장되어 있는 데이터를 독출하여 컨트롤러 버퍼(125, 211)로 저장하도록 한다(S515, S517).
또한, 단계 S513에서 컨트롤러 버퍼(125, 211)에 저장되어 있는 데이터를 모두 MLC부(123) 또는 MLC(230)에 저장한 이후에, 컨트롤러(121, 210)는 버퍼부(122, 220)에 데이터를 독출한다(S515). 버퍼부(122, 220)에서 독출된 데이터는 컨트롤러 부(121, 210)의 컨트롤러 버퍼(125, 211)에 임시 저장된다(S517).
그리고 단계 S515에서 컨트롤러 버퍼(125, 211)에 옮겨진 데이터는 다시 MLC부(123) 또는 MLC(230)로 저장된다(S519). 이때 단계 S513 또는 단계 S519에서 컨트롤러 버퍼(125, 211)에 저장된 데이터를 MLC부(123) 또는 MLC(230)로 저장한 이후에는 컨트롤러 버퍼(125, 211)를 삭제하는 기능을 추가할 수 있다.
상기 MLC부(123) 또는 MLC(230)는 3비트 이상의 데이터를 저장할 수 있는 멀티 레벨 셀로서 데이터 프로그램 시간이 상기 버퍼부(121, 220)에 비해 오래 걸린다.
상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시 예에서 구체적으로 기술되었으나, 상기한 실시 예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1은 본 발명의 제 1 실시 예에 따른 멀티 칩 패키지의 블록도이다.
도 2는 본 발명의 제 2 실시 예에 따른 멀티 칩 패키지의 블록도이다.
도 3은 도 1의 버퍼 설정 방법의 동작 순서도이다.
도 4는 본 발명의 제 1 실시 예에 따른 멀티 칩 패키지의 프로그램 방법의 동작 순서도이다.
도 5는 본 발명의 제 2 실시 예에 따른 멀티 칩 패키지의 프로그램 방법의 동작 순서도이다.
*도면의 주요 부분의 간단한 설명*
110 : 시스템부 120, 200 : 멀티 칩 패키지
121, 210 : 컨트롤러부 122, 220 : 버퍼부
123 : MLC부 124, 230 : MLC

Claims (15)

  1. 삭제
  2. 멀티 레벨 셀을 포함하는 다수의 메모리 장치와, 상기 다수의 메모리 장치들 각각의 일부가 버퍼부로 동작하게 설정하고, 데이터 임시저장수단을 포함하는 컨트롤러를 포함하고, 상기 컨트롤러의 저장수단에는 상기 설정된 버퍼부의 용량을 초과하는 입력 데이터가 임시 저장되는 것을 특징으로 하는 멀티 칩 패키지 장치.
  3. 제 2항에 있어서,
    상기 다수의 메모리 장치는 각각,
    상기 다수의 메모리 장치의 동작을 제어하기 위한 컨트롤러로부터 설정되고, 프로그램을 위한 데이터가 임시 저장되는 버퍼부; 및
    상기 버퍼부에 저장된 데이터가 상기 컨트롤러의 제어신호에 따라 저장되는 다수의 비트를 저장 가능한 멀티 레벨 셀들로 구성되는 멀티 레벨 셀 어레이부
    를 포함하는 것을 특징으로 하는 멀티 칩 패키지 장치.
  4. 제 3항에 있어서,
    상기 버퍼부는,
    싱글 레벨 셀 또는 2비트의 데이터를 저장하는 멀티 레벨 셀로 동작하는 것을 특징으로 하는 멀티 칩 패키지 장치.
  5. 제 3항에 있어서,
    상기 멀티 레벨 셀 어레이부는,
    3비트 이상의 데이터를 저장할 수 있는 것을 특징으로 하는 멀티 칩 패키지 장치.
  6. 제 3항에 있어서,
    상기 컨트롤러는,
    입력되는 데이터를 상기 버퍼부에 임시 저장하고, 상기 버퍼부의 데이터를 상기 멀티 레벨 셀 어레이부에 저장하도록 동작을 제어하는 것을 특징으로 하는 멀티 칩 패키지 장치.
  7. 삭제
  8. 제 2항에 있어서,
    상기 컨트롤러의 저장수단에 저장된 데이터가 우선적으로 상기 멀티 레벨 셀 어레이부에 저장되는 것을 특징으로 하는 멀티 칩 패키지 장치.
  9. 제 2항에 있어서,
    상기 컨트롤러는,
    상기 버퍼부에 저장된 데이터를 컨트롤러의 저장수단으로 옮기고, 상기 컨트롤러의 저장수단으로 옮겨진 데이터를 상기 멀티 레벨 셀부에 저장하는 것을 특징으로 하는 멀티 칩 패키지 장치.
  10. 제 2항에 있어서,
    상기 컨트롤러는 상기 다수의 메모리 장치 중 선택되는 메모리 장치 전체를 싱글 레벨 셀로 동작하는 버퍼부로 설정하는 것을 특징으로 하는 멀티 칩 패키지 장치.
  11. 복수 비트의 데이터를 저장할 수 있는 멀티 레벨 셀을 포함하는 메모리 칩이 하나 이상 포함되는 멀티 칩 패키지 장치의 데이터 프로그램 방법에 있어서,
    상기 메모리 칩의 일부 영역을 버퍼영역으로 설정하는 단계;
    프로그램 명령에 따라 입력되는 데이터를 상기 설정된 버퍼 영역에 저장하는 단계; 및
    상기 멀티 칩 패키지 장치가 일정시간 동안 동작하지 않으면, 상기 버퍼 영역에 프로그램된 데이터를 상기 메모리 칩의 나머지 영역으로 옮겨 프로그램하는 단계
    를 포함하는 멀티 칩 패키지 장치의 동작 방법.
  12. 제 11항에 있어서,
    상기 버퍼 영역을 설정하는 것은,
    상기 메모리 칩의 일부 영역을 싱글 레벨 셀로 동작하도록 설정하는 것을 특징으로 하는 멀티 칩 패키지 장치의 동작 방법.
  13. 제 11항에 있어서,
    상기 버퍼 영역을 설정하는 것은,
    상기 메모리 칩의 일부 영역을 2비트 멀티 레벨 셀로 동작하도록 설정하는 것을 특징으로 하는 멀티 칩 패키지 장치의 동작 방법.
  14. 삭제
  15. 복수 비트의 데이터를 저장할 수 있는 멀티 레벨 셀을 포함하는 메모리 칩이 하나 이상 포함되는 멀티 칩 패키지 장치의 데이터 프로그램 방법에 있어서,
    상기 메모리 칩의 일부 영역을 버퍼영역으로 설정하는 단계;
    프로그램 명령에 따라 입력되는 데이터를 상기 설정된 버퍼 영역에 저장하는 단계;
    상기 입력되는 데이터가 상기 설정된 버퍼 영역의 용량을 초과하는 경우, 상기 메모리 칩을 제어하는 컨트롤러의 버퍼에 초과되는 데이터를 저장하는 단계;
    상기 컨트롤러의 버퍼에 저장된 데이터가 있는 경우, 이를 상기 메모리 칩의 나머지 영역으로 프로그램하고 상기 컨트롤러의 버퍼에 저장된 데이터를 삭제하는 단계;
    상기 컨트롤러의 버퍼에 저장된 데이터가 없는 경우, 상기 설정된 버퍼 영역에 저장된 데이터를 상기 컨트롤러의 버퍼에 저장하고, 상기 버퍼 영역을 소거하는 단계; 및
    상기 컨트롤러의 버퍼에 저장된 데이터를 를 상기 메모리 칩의 나머지 영역으로 옮겨 프로그램하는 단계
    를 포함하는 멀티 칩 패키지 장치의 동작 방법.
KR1020070115053A 2006-12-28 2007-11-12 반도체 장치와 멀티 칩 패키지 장치 및 동작 방법 KR100972712B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US11/958,377 US7852654B2 (en) 2006-12-28 2007-12-17 Semiconductor memory device, and multi-chip package and method of operating the same
US12/968,087 US8085569B2 (en) 2006-12-28 2010-12-14 Semiconductor memory device, and multi-chip package and method of operating the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20060136373 2006-12-28
KR1020060136373 2006-12-28

Publications (2)

Publication Number Publication Date
KR20080063056A KR20080063056A (ko) 2008-07-03
KR100972712B1 true KR100972712B1 (ko) 2010-07-27

Family

ID=39815085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070115053A KR100972712B1 (ko) 2006-12-28 2007-11-12 반도체 장치와 멀티 칩 패키지 장치 및 동작 방법

Country Status (1)

Country Link
KR (1) KR100972712B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140011667A (ko) * 2012-07-18 2014-01-29 삼성전자주식회사 복수의 불휘발성 메모리 칩들을 포함하는 저장 장치 및 그것의 제어 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102553267B1 (ko) * 2018-05-17 2023-07-07 삼성전자 주식회사 멀티-채널 패키지, 및 그 패키지를 테스트하는 테스트 장치 및 테스트 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980021156A (ko) * 1996-09-13 1998-06-25 김광호 단일 비트 및 다중 비트 셀들이 장착된 불휘발성 반도체 메모리 장치
JP2001006374A (ja) * 1999-06-17 2001-01-12 Hitachi Ltd 半導体記憶装置及びシステム
KR20010055780A (ko) * 1999-12-13 2001-07-04 윤종용 동일한 칩을 사용하는 멀티-칩 패키지
KR100551072B1 (ko) 2003-12-29 2006-02-10 주식회사 하이닉스반도체 멀티-칩 패키지에서 입출력패드의 효율적인 멀티플렉싱이가능한 반도체 메모리 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980021156A (ko) * 1996-09-13 1998-06-25 김광호 단일 비트 및 다중 비트 셀들이 장착된 불휘발성 반도체 메모리 장치
JP2001006374A (ja) * 1999-06-17 2001-01-12 Hitachi Ltd 半導体記憶装置及びシステム
KR20010055780A (ko) * 1999-12-13 2001-07-04 윤종용 동일한 칩을 사용하는 멀티-칩 패키지
KR100551072B1 (ko) 2003-12-29 2006-02-10 주식회사 하이닉스반도체 멀티-칩 패키지에서 입출력패드의 효율적인 멀티플렉싱이가능한 반도체 메모리 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140011667A (ko) * 2012-07-18 2014-01-29 삼성전자주식회사 복수의 불휘발성 메모리 칩들을 포함하는 저장 장치 및 그것의 제어 방법
KR102012740B1 (ko) * 2012-07-18 2019-08-21 삼성전자주식회사 복수의 불휘발성 메모리 칩들을 포함하는 저장 장치 및 그것의 제어 방법

Also Published As

Publication number Publication date
KR20080063056A (ko) 2008-07-03

Similar Documents

Publication Publication Date Title
US7852654B2 (en) Semiconductor memory device, and multi-chip package and method of operating the same
KR100843546B1 (ko) 멀티 칩 패키지 플래시 메모리 장치 및 그것의 상태 신호독출 방법
US7359244B2 (en) Non-volatile semiconductor memory device and semiconductor disk device
KR101366960B1 (ko) 입출력 핀을 이용한 다중 웨이 낸드 플래시 제어 장치 및 방법
KR100442091B1 (ko) 내장된 각 칩들의 성능을 충분히 동작시킬 수 있는 멀티 칩
US7640398B2 (en) High-speed interface for high-density flash with two levels of pipelined cache
US20170206037A1 (en) Memory device and method of operating the same
US7149844B2 (en) Non-volatile memory device
KR20200141212A (ko) 가비지콜렉션 동작을 위한 메모리 시스템 및 메모리 시스템의 동작방법
CN114341772A (zh) 半导体存储器中的功率管理
KR100972712B1 (ko) 반도체 장치와 멀티 칩 패키지 장치 및 동작 방법
KR100758300B1 (ko) 플래시 메모리 장치 및 그것의 프로그램 방법
US20200042251A1 (en) Memory system and method of operating the same
US20070028037A1 (en) Memory system with automatic dual-buffering
CN109285574B (zh) 于记忆装置中进行编程管理的方法、记忆装置及控制器
US9128890B2 (en) Semiconductor memory system and method for controlling order of access operation on a plurality of memory devices of multi-plane array
US20090292860A1 (en) Method of programming non-volatile memory device
US9804799B2 (en) Memory storage device and operating method thereof
KR100936149B1 (ko) 복수의 비휘발성 메모리를 갖는 메모리 시스템 그것의 메모리 억세스 방법
US8599593B2 (en) Memory system and method of operating the same
KR100875009B1 (ko) 멀티 칩 메모리 장치
KR20150050879A (ko) 반도체 메모리 장치, 메모리 시스템 및 그 동작 방법
US6608499B2 (en) Method for compensating a threshold voltage of a neighbor bit
US20080298157A1 (en) Multi-die packaged device
CN112988068B (zh) 存储器控制方法、存储器存储装置及存储器控制器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee