KR100965328B1 - 내열 특성이 개선된 인쇄회로용 동박 - Google Patents

내열 특성이 개선된 인쇄회로용 동박 Download PDF

Info

Publication number
KR100965328B1
KR100965328B1 KR1020080008069A KR20080008069A KR100965328B1 KR 100965328 B1 KR100965328 B1 KR 100965328B1 KR 1020080008069 A KR1020080008069 A KR 1020080008069A KR 20080008069 A KR20080008069 A KR 20080008069A KR 100965328 B1 KR100965328 B1 KR 100965328B1
Authority
KR
South Korea
Prior art keywords
copper foil
nodule
barrier layer
total
electrodeposition
Prior art date
Application number
KR1020080008069A
Other languages
English (en)
Other versions
KR20090081897A (ko
Inventor
채영욱
김상겸
김정익
최승준
김승민
Original Assignee
엘에스엠트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스엠트론 주식회사 filed Critical 엘에스엠트론 주식회사
Priority to KR1020080008069A priority Critical patent/KR100965328B1/ko
Publication of KR20090081897A publication Critical patent/KR20090081897A/ko
Application granted granted Critical
Publication of KR100965328B1 publication Critical patent/KR100965328B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/385—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by conversion of the surface of the metal, e.g. by oxidation, whether or not followed by reaction or removal of the converted layer
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00—Electroforming
    • C25D1/04—Wires; Strips; Foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

본 발명에 따르면, 한쪽에 매트(matt)면이 마련되고, 상기 매트면 위에는 노듈 클러스터(nodule cluster)가 형성된 인쇄회로용 동박에 있어서, 상기 매트면에 형성된 산 구조의 개수가 3개/100㎛2 이상이며, 노듈이 5~20개 전착된 산 구조가 전체 산 구조의 80% 이상이고, 상기 노듈 클러스터를 이루는 노듈의 평균 장반경이 0.2~2.5㎛ 이고, 상기 노듈 클러스터 위에는 금속 도금재와 불순물을 포함하는 배리어층이 형성되되, 상기 불순물의 함량이 0.05wt% 이하이고, 상기 배리어층의 금속 도금재에는 니켈(Ni), 코발트(Co), 몰리브덴(Mo), 아연(Zn) 및 크롬(Cr) 중 선택된 원소들이 포함되고, 상기 배리어층을 이루는 원소들 중 최대성분의 전착량은 전체 전착량의 70% 미만이며, 최소성분의 전착량은 전체 전착량의 0.5% 이상이고, 상기 원소들의 전체 전착량은 10~150mg/㎡인 것을 특징으로 하는 인쇄회로용 동박이 개시된다.
FPC, 동박, 노듈 클러스터, 매트면, 배리어층, 전착

Description

내열 특성이 개선된 인쇄회로용 동박{Copper foil for printed circuit improved in thermal endurance property}
본 발명은 인쇄회로용 동박의 표면처리에 관한 것으로서, 더욱 상세하게는 연성인쇄회로(FPC: Flexible Printed Circuit) 등의 인쇄회로에 사용되는 동박의 구조를 개선하여 내열 특성을 향상시킨 인쇄회로용 동박에 관한 것이다.
전자부품용 인쇄회로에 사용되는 기초소재인 동박은 전기 도금법으로 전해동박을 제조하는 제박공정과 원박에 박리강도(peel strength) 등을 부여하기 위한 후처리 공정을 통하여 제조된다.
통상의 제박공정에 의해 제조된 동박은 전기도금 시 음극판에서 박리된, 상대적으로 조도가 낮아 광택이 나는 샤이니 면(shiny side; S면)과, 샤이니 면의 타면에 위치하고 산(mountain) 구조가 다수 형성되어 상대적으로 조도가 높으며 광택이 나지 않는 매트면(matte side; M면)으로 구분된다.
제박공정에 의해 제조된 전해동박은 후처리 공정에서 구리 노듈(Cu-nodule)층과 배리어(barrier)층을 순차적으로 형성하는 표면처리를 거침으로써 인쇄회로용에 적합한 물리적, 화학적 특성이 부여된다.
후처리 공정에서 동박은 도 1에 도시된 바와 같이 제1 구리 도금조(10), 제2 구리 도금조(11), 니켈 도금조(12), 크롬 도금조(13) 등을 순차적으로 통과함으로써 전기도금에 의해 표면처리된다. 도 1에서 본체 동박(1)은 복수의 가이드 롤(14)에 의해 각 도금조 내부로 유도되고 최종적으로 와인딩 롤(15)에 권취된다. 각 도금조 내부에 배치되는 가이드 롤(14)은 전기도금을 위해 도금액에 인가되는 극성에 대응하는 극성의 전극이 연결된다. 제1 구리 도금조(10)에는 동박의 매트면에 구리 노듈의 핵을 생성시키기 위한 도금액이 담기며, 제2 구리 도금조(11)에는 구리 노듈의 핵을 성장시키기 위한 도금액이 담긴다.
후처리 공정에 의해 인쇄회로용 동박은 도 2에 도시된 바와 같이 본체 동박(1)의 매트면 위에 구리 노듈층(2)이 형성되고, 구리 노듈층(2) 위에는 니켈(Ni), 크롬(Cr) 등의 도금층인 배리어층(3)이 형성되어 내열, 내염산성, 내산화성 등이 부여된다. 도면에는 미도시되었으나 배리어층(3) 위에는 동박에 접착되는 수지 필름과의 접착력을 향상시키기 위해 실란 커플링 에이전트(silane coupling agent)가 추가로 피막된다.
상기와 같은 공정을 통해 제조되는 인쇄회로용 동박은 동박 표면의 불순물 함량과 노듈의 형태, 배리어층의 금속 전착량 등에 따라 내열성이나 박리강도 등의 물성이 좌우되고 이러한 물성들은 PCB나 CCL(Copper Clad Laminate) 제조공정 시 품질문제에 직접적으로 영향을 끼치게 된다.
즉, 종래의 후처리 공정에 의해 제조된 동박은 PCB 또는 CCL 제조공정 중 동박과 수지를 고온 고압으로 접착시킬 때 열에 의하여 동박 표면이 산화됨으로써 수 지와 동박 간의 접착력이 저하되어 들뜸현상이 발생하게 되어 제품불량을 초래하는 취약점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로서, 매트면에 형성되는 산 구조와 노듈 형태, 베리어층의 금속원소 함량 등을 개선하여 내열, 내산 특성 등을 향상시킨 인쇄회로용 동박을 제공하는 데 목적이 있다.
상기와 같은 목적을 달성하기 위해 본 발명은 후처리 공정에 의해 동박의 한쪽에 형성되는 매트면의 구조와 노듈 형태, 배리어층을 이루는 금속 도금재와 불순물의 함량 등이 최적화된 인쇄회로용 동박을 개시한다.
즉, 본 발명에 따르면 한쪽에 매트(matt)면이 마련되고, 상기 매트면 위에는 노듈 클러스터(nodule cluster)가 형성된 인쇄회로용 동박에 있어서, 상기 매트면에 형성된 산 구조의 개수가 3개/100㎛2 이상이며, 노듈이 5~20개 전착된 산 구조가 전체 산 구조의 80% 이상이고, 상기 노듈 클러스터를 이루는 노듈의 평균 장반경이 0.2~2.5㎛ 이고, 상기 노듈 클러스터 위에는 금속 도금재와 불순물을 포함하는 배리어층이 형성되되, 상기 불순물의 함량이 0.05wt% 이하이고, 상기 배리어층의 금속 도금재에는 니켈(Ni), 코발트(Co), 몰리브덴(Mo), 아연(Zn) 및 크롬(Cr) 중 선택된 원소들이 포함되고, 상기 배리어층을 이루는 원소들 중 최대성분의 전착량은 전체 전착량의 70% 미만이며, 최소성분의 전착량은 전체 전착량의 0.5% 이상이고, 상기 원소들의 전체 전착량은 10~150mg/㎡인 것을 특징으로 하는 인쇄회로용 동박이 제공된다.
상기 불순물은 인(P), 황(S), 탄소(C), 산소(O) 및 질소(N) 중 선택된 어느 하나 또는 둘 이상인 것이 바람직하다.
상기 산 구조의 높이는 2㎛ 이상인 것이 바람직하다.
바람직하게, 상기 배리어층은 니켈(Ni) 3~20mg/㎡, 아연(Zn) 3~20mg/㎡, 코발트(Co) 10~50mg/㎡, 몰리브덴(Mo) 5~50mg/㎡, 크롬(Cr) 1~10mg/㎡이 전착되어 형성된다.
본 발명에 따르면 동박의 매트면과 노듈 클러스터 및 배리어 구조에 대하여 정밀한 박리강도 개선 조건을 제시하여 내열 특성을 강화함으로써 장시간의 고온 열처리 공정에서도 동박과 수지 필름 간의 부착력을 안정적으로 유지할 수 있는 장점이 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 3은 본 발명의 바람직한 실시예에 따른 인쇄회로용 동박의 주요 구성을 도시한 단면도이다. 도면에 나타난 바와 같이, 인쇄회로용 동박은 본체 동박(100)과, 본체 동박(100)의 매트면(matte side) 위에 형성된 구리노듈층(101)과, 구리노듈층(101) 위에 형성된 배리어층(102)을 포함한다.
제박공정에 의해 본체 동박(100)의 한쪽 면에는 산(mountain) 구조가 다수 형성되어 다른쪽 면에 비해 상대적으로 조도가 높으며 광택이 나지 않는 매트면이 형성된다. 매트면에 있어서, 산 구조의 개수는 단위면적(100㎛2) 당 3개 이상이며, 각각의 산 구조의 높이는 2㎛ 이상인 것이 바람직하다.
매트면 위에는 산 구조의 상부에 구리 노듈의 핵을 생성 및 성장시키는 도금처리에 의해 노듈 클러스터가 형성됨으로써 구리노듈층(101)이 제공된다. 노듈 형태에 대한 이해의 편의상 도면에는 노듈들의 개수 조건이 반영되어 있지 않으나, 구리노듈층(101)은 노듈이 5~20개 전착된 산 구조가 전체 산 구조의 80% 이상을 차지하도록 구성되어야 한다. 또한, 노듈 클러스터를 이루는 노듈의 평균 장반경은 0.2~2.5㎛로 구성되어야 한다.
구리노듈층(101) 위에는 금속 도금재와 불순물을 포함하는 도금액에 의해 도 금된 배리어층(102)이 형성된다. 이때 불순물 원소로는 인(P), 황(S), 탄소(C), 산소(O), 질소(N) 등이 채택되며, 불순물의 함량은 0.05wt% 이하로 구성되어야 한다.
배리어층(102)을 이루는 금속 도금재로는 니켈(Ni), 코발트(Co), 몰리브덴(Mo), 아연(Zn) 및 크롬(Cr) 중 3개 이상의 원소들이 채택되는 것이 바람직하다. 열처리 후 박리강도의 저하를 방지하기 위해, 배리어층(102)을 이루는 원소들 중 최대성분의 전착량은 전체 전착량의 70% 미만이고, 최소성분의 전착량은 전체 전착량의 0.5% 이상을 차지해야 한다.
배리어층(102)을 이루는 각 금속원소의 바람직한 전착량은, 니켈(Ni) 3~20mg/㎡, 아연(Zn) 3~20mg/㎡, 코발트(Co) 10~50mg/㎡, 몰리브덴(Mo) 5~50mg/㎡, 크롬(Cr) 1~10mg/㎡인 것이 바람직하며, 3개 이상의 원소들이 조합된 전체 전착량은 10~150mg/㎡인 것이 바람직하다.
도 4는 본 발명(실시예 1 내지 8)과 종래기술(비교예 1 내지 8)에 따른 인쇄회로용 동박에 대하여 박리강도를 측정한 결과를 보여주는 테이블이다. 본 테스트에서는 18㎛ 두께의 본체 동박에 대하여 구리노듈층(101)과 배리어층(102)를 형성하고, 수지 필름으로서 FR(Flame Retardant)-4 수지를 채용하여 라미네티팅(Laminating)한 후 180℃에서 48시간 동안 열처리하여 동박의 박리강도를 측정함으로써 종래기술과 내열 특성을 비교하였다. 도면에서 A는 배리어층에 포함된 불순물의 함량, B는 단위면적(100㎛2) 당 산 구조의 개수, C는 하나의 산 구조에 전착되는 노듈의 평균개수, D는 하나의 노듈의 장반경의 크기, E는 상온 박리강도, F는 열처리 후 박리강도를 나타낸다.
도 4에서 실시예 1 내지 8을 참조하면, 상술한 동박 매트면의 구조와, 구리노듈층(101) 및 배리어층(102)의 조건을 모두 만족함에 따라 열처리 이후에 박리강도가 1.20 이상을 유지하게 됨을 확인할 수 있다.
한편, 도 4에서 종래기술을 살펴보면, 비교예 1의 경우 불순물의 함량 A가 0.05wt%를 초과하고, 비교예 2의 경우에는 단위면적당 산의 개수 B가 3 미만에 해당하고, 비교예 3의 경우에는 하나의 산에 전착되는 노듈의 평균개수 C가 5개 미만에 해당하고, 비교예 4의 경우에는 하나의 노듈의 장반경 크기 D가 2.5㎛를 초과하고, 비교예 5의 경우에는 코발트(Co)와 몰리브덴(Mo)의 전착량이 50mg/㎡을 초과하고, 비교예 6의 경우에는 니켈(Ni)의 전착량이 20mg/㎡을 초과하고, 비교예 7의 경우에는 니켈(Ni)의 전착량이 20mg/㎡을 초과함과 아울러 코발트(Co)의 전착량이 10mg/㎡ 미만에 해당하고, 비교예 8의 경우에는 원소들의 전착 총량이 150mg/㎡을 초과함으로 인해 열처리 후 박리강도가 본 발명의 실시예들에 비해 상대적으로 저하됨을 확인할 수 있다.
본 발명에 따른 인쇄회로용 동박은 A 내지 D와 원소함량 조건들 중 어느 하나의 조건만을 만족해도 내열 특성이 종래에 비해 개선될 수 있으나, 비교예 1 내지 비교예 8에 나타난 바와 같이 A 내지 D와 원소함량 조건들 중 어느 하나가 해당 수치범위를 벗어날 경우에는 개선된 내열 특성에 영향을 끼쳐 최종적으로 해당 특성의 열화를 초래하므로 인쇄회로용 동박은 본 발명에서 제시하는 최적화 조건을 모두 만족하는 것이 가장 바람직하다.
이상에서 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 상술한 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니된다.
도 1은 종래기술에 따른 후처리 공정에 사용되는 인쇄회로용 동박 도금장치의 구성도이다.
도 2는 도 1의 인쇄회로용 동박 도금장치에 의해 표면처리된 인쇄회로용 동박의 주요 구성을 도시한 단면도이다.
도 3은 본 발명의 바람직한 실시예에 따른 인쇄회로용 동박의 주요 구성을 도시한 단면도이다.
도 4는 본 발명의 실시예들과 비교예들에 따른 인쇄회로용 동박에 대하여 박리강도를 측정한 결과를 나타낸 테이블이다.
<도면의 주요 참조 부호에 대한 설명>
100: 본체 동박 101: 구리노듈층
102: 배리어층

Claims (10)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 한쪽에 매트(matt)면이 마련되고, 상기 매트면 위에는 노듈 클러스터(nodule cluster)가 형성된 인쇄회로용 동박에 있어서,
    상기 매트면에 형성된 산 구조의 개수가 3개/100㎛2 이상이며, 노듈이 5~20 개 전착된 산 구조가 전체 산 구조의 80% 이상이고,
    상기 노듈 클러스터를 이루는 노듈의 평균 장반경이 0.2~2.5㎛ 이고,
    상기 노듈 클러스터 위에는 금속 도금재와 불순물을 포함하는 배리어층이 형성되되, 상기 불순물의 함량이 0.05wt% 이하이고,
    상기 배리어층의 금속 도금재에는 니켈(Ni), 코발트(Co), 몰리브덴(Mo), 아연(Zn) 및 크롬(Cr) 중 선택된 원소들이 포함되고, 상기 배리어층을 이루는 원소들 중 최대성분의 전착량은 전체 전착량의 70% 미만이며, 최소성분의 전착량은 전체 전착량의 0.5% 이상이고, 상기 원소들의 전체 전착량은 10~150mg/㎡인 것을 특징으로 하는 인쇄회로용 동박.
  8. 제7항에 있어서,
    상기 불순물은 인(P), 황(S), 탄소(C), 산소(O) 및 질소(N) 중 선택된 어느 하나 또는 둘 이상인 것을 특징으로 하는 인쇄회로용 동박.
  9. 제7항에 있어서,
    상기 산 구조의 높이가 2㎛ 이상인 것을 특징으로 하는 인쇄회로용 동박.
  10. 제7항에 있어서,
    상기 배리어층은 니켈(Ni) 3~20mg/㎡, 아연(Zn) 3~20mg/㎡, 코발트(Co) 10~50mg/㎡, 몰리브덴(Mo) 5~50mg/㎡, 크롬(Cr) 1~10mg/㎡이 전착되어 형성된 것을 특징으로 하는 인쇄회로용 동박.
KR1020080008069A 2008-01-25 2008-01-25 내열 특성이 개선된 인쇄회로용 동박 KR100965328B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080008069A KR100965328B1 (ko) 2008-01-25 2008-01-25 내열 특성이 개선된 인쇄회로용 동박

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080008069A KR100965328B1 (ko) 2008-01-25 2008-01-25 내열 특성이 개선된 인쇄회로용 동박

Publications (2)

Publication Number Publication Date
KR20090081897A KR20090081897A (ko) 2009-07-29
KR100965328B1 true KR100965328B1 (ko) 2010-06-22

Family

ID=41293110

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080008069A KR100965328B1 (ko) 2008-01-25 2008-01-25 내열 특성이 개선된 인쇄회로용 동박

Country Status (1)

Country Link
KR (1) KR100965328B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101008750B1 (ko) * 2010-08-10 2011-01-14 엘에스엠트론 주식회사 리튬 이차전지의 집전체용 동박

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101224034B1 (ko) * 2010-05-03 2013-01-18 엘에스엠트론 주식회사 인쇄회로용 동박 및 그 제조방법
KR101315364B1 (ko) * 2011-03-11 2013-10-07 엘에스엠트론 주식회사 내열성이 개선된 표면 처리 동박 및 그 제조방법
LU101698B1 (en) * 2020-03-18 2021-09-20 Circuit Foil Luxembourg Surface-treated copper foil for high-frequency circuit and method for producing same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920002013B1 (ko) * 1990-03-31 1992-03-09 덕산금속 주식회사 인쇄회로용 동박
KR100294394B1 (ko) 1997-12-13 2001-09-17 권문구 인쇄회로기판용전해동박및그의제조방법
KR100442564B1 (ko) 2001-10-23 2004-07-30 엘지전선 주식회사 아연-코발트-비소 합금의 배리어층이 형성된 피씨비용전해동박 및 그 표면 처리방법
KR20050022441A (ko) * 2003-08-30 2005-03-08 엘지전선 주식회사 표면 처리 동박

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920002013B1 (ko) * 1990-03-31 1992-03-09 덕산금속 주식회사 인쇄회로용 동박
KR100294394B1 (ko) 1997-12-13 2001-09-17 권문구 인쇄회로기판용전해동박및그의제조방법
KR100442564B1 (ko) 2001-10-23 2004-07-30 엘지전선 주식회사 아연-코발트-비소 합금의 배리어층이 형성된 피씨비용전해동박 및 그 표면 처리방법
KR20050022441A (ko) * 2003-08-30 2005-03-08 엘지전선 주식회사 표면 처리 동박

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101008750B1 (ko) * 2010-08-10 2011-01-14 엘에스엠트론 주식회사 리튬 이차전지의 집전체용 동박

Also Published As

Publication number Publication date
KR20090081897A (ko) 2009-07-29

Similar Documents

Publication Publication Date Title
US20060088723A1 (en) Surface treated copper foil and circuit board
KR102078897B1 (ko) 표면 처리 전해 동박, 적층판, 및 프린트 배선판
WO2019208521A1 (ja) 表面処理銅箔、銅張積層板及びプリント配線板
KR100983682B1 (ko) 인쇄회로용 동박의 표면처리 방법과 그에 따라 제조된 동박및 그 도금장치
KR20060041689A (ko) 표면처리동박 및 회로기판
KR20140084333A (ko) 표면 처리 구리박 및 그것을 사용한 구리 피복 적층판, 프린트 배선판, 전자 기기
KR20140063409A (ko) 흑화된 초박형 포일을 갖는 구리 포일 구조체 및 그 제조 방법
TWI632054B (zh) 高頻電路用銅箔、高頻電路用覆銅積層板、高頻電路用印刷配線板、高頻電路用附載體銅箔、電子機器、及印刷配線板之製造方法
CN103918355A (zh) 表面处理铜箔和使用它的层叠板
KR101549251B1 (ko) 전해 동박 및 배선판
KR101660663B1 (ko) 표면 처리 동박 및 그것을 사용한 적층판, 구리 피복 적층판, 프린트 배선판 그리고 전자 기기
KR100974373B1 (ko) 인쇄회로용 동박의 표면처리 방법과 그 동박 및 도금장치
JP2014225650A (ja) 高周波回路用銅箔、高周波回路用銅張積層板、高周波回路用プリント配線板、高周波回路用キャリア付銅箔、電子機器、及びプリント配線板の製造方法
TWI514937B (zh) 佈線電路基板
KR100965328B1 (ko) 내열 특성이 개선된 인쇄회로용 동박
KR20090084517A (ko) 내열성과 내약품성이 개선된 인쇄회로용 동박 및 그제조방법
KR101168613B1 (ko) 표면처리층의 구조가 개선된 전해동박 및 그 제조방법과, 동장적층판 및 인쇄회로기판
KR100974368B1 (ko) 색상차와 박리강도 특성이 개선된 인쇄회로용 동박
JP2014224318A (ja) 高周波回路用銅箔、高周波回路用銅張積層板、高周波回路用プリント配線板、高周波回路用キャリア付銅箔、電子機器、及びプリント配線板の製造方法
KR100974369B1 (ko) 색상차와 내열 특성이 개선된 인쇄회로용 동박
KR101224034B1 (ko) 인쇄회로용 동박 및 그 제조방법
KR102432584B1 (ko) 비전도성 고분자막과의 박리강도를 향상시킬 수 있는 동박, 그 제조방법, 및 그것을 포함하는 연성동박적층필름
KR102506594B1 (ko) 표면 처리 동박 및 이를 포함하는 회로 기판
KR101315364B1 (ko) 내열성이 개선된 표면 처리 동박 및 그 제조방법
TW202233898A (zh) 表面處理銅箔、覆銅積層板及印刷配線板

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130410

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140513

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150512

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160511

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170512

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180508

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190507

Year of fee payment: 10