KR101168613B1 - 표면처리층의 구조가 개선된 전해동박 및 그 제조방법과, 동장적층판 및 인쇄회로기판 - Google Patents

표면처리층의 구조가 개선된 전해동박 및 그 제조방법과, 동장적층판 및 인쇄회로기판 Download PDF

Info

Publication number
KR101168613B1
KR101168613B1 KR1020090128002A KR20090128002A KR101168613B1 KR 101168613 B1 KR101168613 B1 KR 101168613B1 KR 1020090128002 A KR1020090128002 A KR 1020090128002A KR 20090128002 A KR20090128002 A KR 20090128002A KR 101168613 B1 KR101168613 B1 KR 101168613B1
Authority
KR
South Korea
Prior art keywords
copper foil
surface treatment
treatment layer
copper
nodules
Prior art date
Application number
KR1020090128002A
Other languages
English (en)
Other versions
KR20110071434A (ko
Inventor
김승민
Original Assignee
엘에스엠트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스엠트론 주식회사 filed Critical 엘에스엠트론 주식회사
Priority to KR1020090128002A priority Critical patent/KR101168613B1/ko
Publication of KR20110071434A publication Critical patent/KR20110071434A/ko
Application granted granted Critical
Publication of KR101168613B1 publication Critical patent/KR101168613B1/ko

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/20Layered products comprising a layer of metal comprising aluminium or copper
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00Layered products comprising a layer of synthetic resin
    • B32B27/28Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/281Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyimides
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • B32B2457/08PCBs, i.e. printed circuit boards

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은 구리 원박; 및 다수의 구리 노듈을 포함하도록 상기 구리 원박의 표면에 형성된 표면처리층;을 구비하고, 상기 구리 원박과 표면처리층을 합한 전체 두께에 대한 상기 표면처리층 두께의 비율이 5~30%인 것을 특징으로 하는 전해동박을 개시한다.
전해동박, 구리 노듈, 멀티노듈, 박리강도, 잔동, 배리어 원소

Description

표면처리층의 구조가 개선된 전해동박 및 그 제조방법과, 동장적층판 및 인쇄회로기판{Electrolytic copper foil improved in structure of surface treatment layer and method for producing the same, and copper clad laminate and printed circuit board having the same}
본 발명은 전해동박에 관한 것으로서, 특히 에칭(etching) 및 박리강도(peel strength) 특성이 우수한 전해동박 및 그 제조방법과, 동장적층판 및 인쇄회로기판에 관한 것이다.
인쇄회로기판의 제작에 사용되는 기초소재인 전해동박은 전기도금법으로 구리 원박을 제조하는 제박공정과, 구리 원박에 대하여 노듈 처리, 내약품 처리, 내열 처리, 방청 처리 등을 수행하는 후처리 공정을 통하여 제조된다.
통상의 제박공정에 의해 제조된 구리 원박은 제박장치의 음극 드럼에서 박리되어 상대적으로 조도가 낮은 광택면(S면: Shiny Side)과, 광택면(S면)의 타면에 위치하고 상대적으로 조도가 높은 매트면(M면: Matte Side)을 포함한다.
상기 구리 원박은 후처리 공정에서 구리 노듈(Cu-nodule)과 배리어(barrier) 등을 형성하는 표면처리를 거침으로써 인쇄회로기판용으로 적합한 물리적, 화학적 특성이 부여된다.
후처리 공정에 의해 구리 원박의 매트면(M면) 위에는 구리노듈층이 형성되고, 구리노듈층 위에는 니켈(Ni), 크롬(Cr) 등의 도금층인 배리어층이 형성되어 내열, 내염산성, 내산화성 등이 부여된다. 배리어층 위에는 동박에 접착되는 수지 필름과의 접착력을 향상시키기 위해 실란 커플링 에이전트(silane coupling agent)가 추가로 피막된다.
전해동박은 그 표면처리층의 구조에 의해 주요 물리적, 화학적 특성이 결정되는 바, 후처리 공정이 제대로 이루어지지 않을 경우에는 동박과 수지 필름 간의 접착 신뢰성이 좋지 않고 에칭성, 박리강도, 내굴곡성 등에 열화가 발생할 수 있다.
특히, 최근에 전해동박은 휴대용 전자기기의 굴곡 부위에 적용되는 연성 인쇄회로기판(FPC)용 연성동장적층판(FCCL)의 소재로 널리 사용되므로 회로 패턴의 크랙(Crack)이나, 단선 등을 방지하기 위해서는 에칭성이나 박리강도 특성이 우수한 동박이 제공되어야 한다.
본 발명은 상기와 같은 점을 고려하여 창안된 것으로서, 동박에서 표면처리층이 차지하는 비율이 최적화되어 에칭 및 박리강도 특성이 향상된 전해동박 및 그 제조방법과, 동장적층판 및 인쇄회로기판을 제공하는 데 그 목적이 있다.
본 발명의 다른 목적은 표면처리층을 이루는 구리 노듈이나 배리어의 형성 구조가 개선된 전해동박 및 그 제조방법과, 동장적층판 및 인쇄회로기판을 제공하는 데 있다.
본 발명의 목적은 상술한 과제에 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 본 발명의 실시예에 의해 명확하게 이해될 수 있을 것이다.
상기와 같은 목적을 달성하기 위해 본 발명에 따른 전해동박은 구리 원박; 및 다수의 구리 노듈을 포함하도록 상기 구리 원박의 표면에 형성된 표면처리층;을 구비하고, 상기 구리 원박과 표면처리층을 합한 전체 두께에 대한 상기 표면처리층 두께의 비율이 5~30%인 것을 특징으로 한다.
상기 구리 노듈 중에서 멀티노듈의 비율은 10% 미만인 것이 바람직하다.
상기 표면처리층은 상기 구리노듈 위에 전착된 다수의 배리어 원소를 더 포함하고, 상기 배리어 원소의 전착량은 1㎡당 0.02~1.00g인 것이 바람직하다.
상기 전해동박의 중량편차는 2g/㎡ 이하인 것이 바람직하다.
상기 구리 원박의 매트면(M면) 쪽에 위치한 표면처리층의 표면조도(Rz)는 0.5~3.5㎛인 것이 바람직하다.
상기 구리 원박과 표면처리층을 합한 전체 두께는 5~70㎛인 것이 바람직하다.
본 발명의 다른 측면에 따르면, 구리 원박과, 다수의 구리 노듈을 포함하도록 상기 구리 원박의 표면에 형성된 표면처리층을 구비하고, 상기 구리 원박과 표면처리층을 합한 전체 두께에 대한 상기 표면처리층 두께의 비율이 5~30%인 전해동 박; 및 상기 구리 원박의 매트면(M면) 쪽에 위치한 표면처리층에 부착된 폴리이미드(PI) 필름;을 포함하는 것을 특징으로 하는 동장적층판이 제공된다.
본 발명의 또 다른 측면에 따르면, 구리 원박과, 다수의 구리 노듈을 포함하도록 상기 구리 원박의 표면에 형성된 표면처리층;을 구비하고, 상기 구리 원박과 표면처리층을 합한 전체 두께에 대한 상기 표면처리층 두께의 비율이 5~30%인 전해동박; 및 상기 구리 원박의 매트면(M면) 쪽에 위치한 표면처리층에 부착된 폴리이미드(PI) 필름;을 포함하는 동장적층판을 구비한 것을 특징으로 하는 인쇄회로기판이 제공된다.
본 발명의 또 다른 측면에 따르면, 전기도금법으로 구리 원박을 제조하는 제박공정과, 상기 구리 원박의 매트면(M면)에 구리 노듈을 포함하는 표면처리층을 형성하는 표면처리공정을 포함하고, 상기 구리 원박과 표면처리층을 합한 전체 두께에 대한 상기 표면처리층 두께의 비율이 5~30%가 되도록 상기 표면처리층을 형성하는 것을 특징으로 하는 전해동박의 제조방법이 제공된다.
본 발명에 따른 전해동박은 최적화된 표면처리층의 비율에 의해 박리강도 특성이 향상되어 수지와의 접착 신뢰성이 우수하고 내굴곡성이 뛰어나며, 회로 패턴 형성을 위한 에칭 후 잔동이 발생하지 않는 장점이 있다.
또한, 배리어 원소의 농도가 최적화됨으로써 내열성이 우수하고, 에칭 작업 시 에칭액이 패턴의 에지(edge) 부분으로 침투되는 현상이 방지될 수 있다.
따라서, 본 발명에 따른 전해동박을 FPC, FCCL, COF(Chip On Film) 등에 적 용할 경우 연성회로 패턴의 크랙(Crack)이나, 단선 등의 발생을 효과적으로 방지할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
먼저, 도 1에는 전해동박의 베이스가 되는 구리 원박의 제조를 위한 제박장치의 구성이 도시되어 있다.
도 1을 참조하면, 제박장치는 전해액(10)이 지속적으로 공급되는 용기(C)와, 용기(C) 내에 회전 가능하게 설치된 음극 드럼(20)과, 용기(C) 내에서 드럼(20)으로부터 이격되게 설치된 애노드(30)를 포함한다.
구리 원박(100)을 제조하는 제박공정시 회전드럼(20)은 화살표 방향으로 회전하고, 드럼(20)과 애노드(30)에는 전원이 공급되어 전해액(10)을 매개로 하여 전류가 흐름으로써 전착 과정이 진행된다. 드럼(2) 표면에 전착된 구리 원박(100)은 가이드 롤(50)에 의해 권취(take up) 된다.
전해액(10)은 황산구리를 주성분으로 하고, 젤라틴, HEC, 황화물계 화합물, 질화물 등과 같은 각종 첨가제를 포함하여 구성된다.
드럼(20)과 애노드(30) 사이에는 10~80ASD의 전류밀도로 직류전원이 공급되고, 이에 따라 드럼(20) 상에 구리가 전착되어 구리 원박(100)이 제조된다.
이렇게 제조된 구리 원박(100)은 드럼(20)의 표면에서 박리되어 상대적으로 조도가 낮은 광택면(S면: Shiny Side)과, 광택면(S면)의 타면에 위치하고 상대적으로 조도가 높은 매트면(M면: Matte Side)을 포함한다.
구리 원박(100)의 제조가 완료된 후에는 구리 원박의 매트면(M면)에 대하여 구리 노듈을 형성하고, 내약품성, 내열성, 방청성 등을 부여하기 위한 배리어 원소를 전착하는 표면처리공정이 진행된다.
표면처리공정에서는 구리 원박을 구리 도금조에 통과시켜 구리 원박의 매트면(M면)에 구리 노듈을 형성하고, 이어서 구리 노듈 위에 배리어 원소를 전착하는 공정을 수행한다. 이때 표면처리층의 두께 비율이나 구리 노듈의 구조, 배리어 원소의 전착량 등의 인자를 후술하는 바와 같이 조절하면 에칭성과 박리강도 특성 등이 우수한 전해동박을 제조할 수 있다.
도 2는 표면처리공정에 의해 구리 원박(100)의 매트면(M면) 위에 표면처리층(101)이 형성된 전해동박의 단면 구성을 관찰한 SEM(주사전자현미경) 사진이다.
도 2를 참조하면, 전해동박에 있어서 표면처리층(101)의 두께 비율은 5~30%를 만족하도록 구성된다. 표면처리층(101)의 두께 비율은, 구리 원박(100)의 두께 와 표면처리층(101)의 두께를 합한 전체 두께에서 표면처리층(101)의 두께가 차지하는 백분율로 정의된다.
표면처리층(101)의 두께 비율이 5% 미만인 경우에는 폴리이미드(PI)나 FR(Flame Retardant)-4와 같은 수지 필름의 접착시 수지 필름과 전해동박 간의 박리강도가 충분히 확보되지 못하고, 표면처리층(101)의 두께 비율이 30%를 초과할 경우에는 회로 패턴의 형성을 위한 에칭 후 잔동이 발생하게 된다.
바람직하게 구리 원박(100)과 표면처리층(101)을 합한 전체 두께는 5~70㎛로 결정된다.
표면처리층(101)에 포함된 구리 노듈 중에서 멀티노듈이 차지하는 비율은 10% 미만인 것이 바람직하다. 멀티노듈은 도 3에 도시된 바와 같이 구리 원박(100)의 바로 위에 형성된 지지노듈(일점쇄선 표시 참조)과 상기 지지노듈의 말단부에 부착된 미세노듈(점선 표시 참조)을 포함하고, 상기 미세노듈의 개수가 2개 이상인 노듈로 정의된다. 도 4를 참조할 때, 미세노듈(103)은 그 최대폭(W2)이 0.5㎛ 이상이며 지지노듈(102)의 최대폭(W1)에 비해 상대적으로 크기가 작은 조건을 만족해야 한다.
멀티노듈의 비율이 10% 이상인 경우에는 회로 패턴의 형성을 위한 에칭 후 잔동이 발생하게 된다.
표면처리층(101)에는 구리 노듈 위에 전착된 다수의 배리어 원소가 포함된다. 여기서, 배리어 원소로는 바나듐(V), 크롬(Cr), 몰리브덴(Mo), 규소(Si), 철(Fe), 니켈(Ni), 코발트(Co), 아연(Zn), 탄소(C), 인(P)의 단일체, 합금 또는 화 합물이 채용된다.
배리어 원소의 전착량은 전해동박 1㎡당 0.02~1.00g인 것이 바람직하다. 배리어 원소의 전착량이 전해동박 1㎡당 0.02g 미만인 경우에는 동박의 내열성이 저하되고, 전해동박 1㎡당 1.00g을 초과하는 경우에는 회로 패턴의 형성을 위한 에칭공정에서 에칭액이 패턴의 에지부로 침투되는 현상이 발생한다.
그밖에, 에칭성, 박리강도, 내굴곡성 등을 보다 향상시키기 위해 전해동박 상의 각 포인트의 중량편차는 2g/㎡ 이하인 것이 바람직하며, 구리 원박(100)의 매트면(M면) 쪽에 위치한 표면처리층(101)의 표면조도(Rz)는 0.5~3.5㎛인 것이 바람직하다.
본 발명의 다른 측면에 따르면, 전해동박의 표면처리층(101)에 폴리이미드(Polyimide) 수지가 부착된 구조를 가진 동장적층판이 제공된다. 폴리이미드 수지는 IC칩 본딩 등의 안정성을 위해 전해동박과 열팽창률이 유사하고 내열성이 뛰어난 특성이 있다.
본 발명의 또 다른 측면에 따르면 상기 동장적층판을 구비하고, 에칭 공정에 의해 상기 동장적층판에 소정의 회로 패턴이 형성되는 인쇄회로기판이 제공된다.
아래의 표 1에는 본 발명의 실시예들에 따른 전해동박의 박리강도(P/S) 특성 및 잔동유무 특성을 종래기술(비교예)과 비교한 결과가 나타나 있다.
본 발명의 실시예와 비교예에서는 12㎛ 두께의 전해동박을 제조하였으며, 박리강도 특성은 표면처리층(101) 위에 0.8㎜ 두께의 FR-4 수지 필름을 접착한 후 JIS C 6481 시험 및 측정 규격에 따라 평가하고, 잔동유무 특성은 SEM을 이용해 패 턴 형성 후 회로가 형성되지 않은 수지면의 임의의 4 포인트를 2000배로 관찰하여 1㎛ 이상의 구리 잔사가 있는지 여부에 따라 평가하였다.
Figure 112009078930954-pat00001
표 1을 참조하면, 본 발명의 실시예 1 내지 4에서는 표면처리층(101)의 두께(Ttm) 비율이 5~30%의 범위를 만족하고, 멀티노듈의 비율이 10% 미만의 범위를 만족함으로써 FR-4 수지 필름과 전해동박 간의 박리강도가 1.08kgf/cm 이상으로 충분히 확보되고 에칭 후 잔동이 발생하지 않음을 확인할 수 있다.
한편, 비교예 1은 멀티노듈의 비율이 10% 미만의 범위를 만족하지만 표면처리층(101)의 두께(Ttm) 비율이 5% 미만인 경우로서, 잔동이 발생하지는 않았으나 FR-4 수지 필름과 전해동박 간의 박리강도가 0.92kgf/cm로 좋지 않음을 확인할 수 있다.
비교예 2는 멀티노듈의 비율이 10% 미만의 범위를 만족하지만 표면처리층(101)의 두께(Ttm) 비율이 30%를 초과하는 경우로서, FR-4 수지 필름과 전해동박 간의 박리강도가 1.43kgf/cm로 우수하긴 하나, 에칭 후 잔동이 발생함을 확인할 수 있다.
또한, 비교예 3은 표면처리층(101)의 두께(Ttm) 비율이 5~30%의 범위를 만족하지만 멀티노듈의 비율이 10%를 초과하는 경우로서, FR-4 수지 필름과 전해동박 간의 박리강도가 1.35kgf/cm로 우수하긴 하나, 에칭 후 잔동이 발생함을 확인할 수 있다.
상술한 바와 같이 본 발명에서는 전해동박에 형성되는 표면처리층의 두께 비율과 멀티노듈의 비율 등을 최적화함으로써 종래기술에 비해 향상된 에칭성과 박리강도 특성 등을 제공할 수 있다.
이상에서 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 상술한 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니된다.
도 1은 구리 원박의 제조를 위한 제박장치의 구성도,
도 2는 본 발명의 바람직한 실시예에 따른 전해동박의 단면 구성을 관찰한 SEM 사진,
도 3은 본 발명의 바람직한 실시예에 따른 전해동박에 형성된 멀티노듈을 관찰한 SEM 사진,
도 4는 본 발명의 바람직한 실시예에 따른 전해동박에 형성된 멀티노듈의 구성도이다.
<도면의 주요 참조 부호에 대한 설명>
100: 구리 원박 101: 표면처리층
102: 지지노듈 103: 미세노듈

Claims (14)

  1. 구리 원박; 및
    다수의 구리 노듈을 포함하도록 상기 구리 원박의 표면에 형성된 표면처리층;을 구비하고,
    상기 구리 원박과 표면처리층을 합한 전체 두께에 대한 상기 표면처리층 두께의 비율이 5~30%이고,
    상기 구리 노듈 중에는 멀티노듈이 포함되고 상기 멀티노듈의 비율이 10% 미만인 것을 특징으로 하는 전해동박.
  2. 삭제
  3. 제1항에 있어서,
    상기 표면처리층은 상기 구리 노듈 위에 전착된 다수의 배리어 원소를 더 포함하고,
    상기 배리어 원소의 전착량이 1㎡당 0.02~1.00g인 것을 특징으로 하는 전해동박.
  4. 제1항 또는 제3항에 있어서,
    동박의 중량편차가 2g/㎡ 이하인 것을 특징으로 하는 전해동박.
  5. 제1항 또는 제3항에 있어서,
    상기 구리 원박의 매트면(M면) 쪽에 위치한 표면처리층의 표면조도(Rz)가 0.5~3.5㎛인 것을 특징으로 하는 전해동박.
  6. 제1항 또는 제3항에 있어서,
    상기 구리 원박과 표면처리층을 합한 전체 두께가 5~70㎛인 것을 특징으로 하는 전해동박.
  7. 구리 원박과, 다수의 구리 노듈을 포함하도록 상기 구리 원박의 표면에 형성된 표면처리층을 구비하고, 상기 구리 원박과 표면처리층을 합한 전체 두께에 대한 상기 표면처리층 두께의 비율이 5~30%이고, 상기 구리 노듈 중에는 멀티노듈이 포함되고 상기 멀티노듈의 비율이 10% 미만인 전해동박; 및
    상기 구리 원박의 매트면(M면) 쪽에 위치한 표면처리층에 부착된 폴리이미드(PI) 필름;을 포함하는 것을 특징으로 하는 동장적층판.
  8. 구리 원박과, 다수의 구리 노듈을 포함하도록 상기 구리 원박의 표면에 형성된 표면처리층;을 구비하고, 상기 구리 원박과 표면처리층을 합한 전체 두께에 대한 상기 표면처리층 두께의 비율이 5~30%이고, 상기 구리 노듈 중에는 멀티노듈이 포함되고 상기 멀티노듈의 비율이 10% 미만인 전해동박; 및
    상기 구리 원박의 매트면(M면) 쪽에 위치한 표면처리층에 부착된 폴리이미드(PI) 필름;을 포함하는 동장적층판을 구비한 것을 특징으로 하는 인쇄회로기판.
  9. 전기도금법으로 구리 원박을 제조하는 제박공정과,
    상기 구리 원박의 매트면(M면)에 구리 노듈을 포함하는 표면처리층을 형성하는 표면처리공정을 포함하고,
    상기 구리 원박과 표면처리층을 합한 전체 두께에 대한 상기 표면처리층 두께의 비율이 5~30%가 되고, 상기 구리 노듈 중에는 멀티노듈이 포함되고 상기 멀티노듈의 비율이 10% 미만이 되도록 상기 표면처리층을 형성하는 것을 특징으로 하는 전해동박의 제조방법.
  10. 삭제
  11. 제9항에 있어서, 상기 표면처리공정에서,
    상기 구리노듈 위에 다수의 배리어 원소를 전착하는 단계;를 더 포함하고,
    상기 배리어 원소의 전착량이 1㎡당 0.02~1.00g인 것을 특징으로 하는 전해동박의 제조방법.
  12. 제9항에 있어서, 상기 표면처리공정에서,
    동박의 중량편차가 2g/㎡ 이하가 되도록 상기 표면처리층을 형성하는 것을 특징으로 하는 전해동박의 제조방법.
  13. 제9항에 있어서, 상기 표면처리공정에서,
    상기 구리 원박의 매트면(M면) 쪽에 위치한 표면처리층의 표면조도(Rz)가 0.5~3.5㎛가 되도록 상기 표면처리층을 형성하는 것을 특징으로 하는 전해동박의 제조방법.
  14. 제9항에 있어서, 상기 표면처리공정에서,
    상기 구리 원박과 표면처리층을 합한 전체 두께가 5~70㎛가 되도록 상기 표면처리층을 형성하는 것을 특징으로 하는 전해동박의 제조방법.
KR1020090128002A 2009-12-21 2009-12-21 표면처리층의 구조가 개선된 전해동박 및 그 제조방법과, 동장적층판 및 인쇄회로기판 KR101168613B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090128002A KR101168613B1 (ko) 2009-12-21 2009-12-21 표면처리층의 구조가 개선된 전해동박 및 그 제조방법과, 동장적층판 및 인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090128002A KR101168613B1 (ko) 2009-12-21 2009-12-21 표면처리층의 구조가 개선된 전해동박 및 그 제조방법과, 동장적층판 및 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20110071434A KR20110071434A (ko) 2011-06-29
KR101168613B1 true KR101168613B1 (ko) 2012-07-30

Family

ID=44402546

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090128002A KR101168613B1 (ko) 2009-12-21 2009-12-21 표면처리층의 구조가 개선된 전해동박 및 그 제조방법과, 동장적층판 및 인쇄회로기판

Country Status (1)

Country Link
KR (1) KR101168613B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150077943A (ko) * 2013-12-30 2015-07-08 일진머티리얼즈 주식회사 동박, 이를 포함하는 전기부품 및 전지
KR102392045B1 (ko) * 2014-12-23 2022-04-28 에스케이넥실리스 주식회사 전해 동박, 그리고 이를 포함하는 fccl 및 ccl
KR102481411B1 (ko) * 2016-01-25 2022-12-23 에스케이넥실리스 주식회사 전해 동박 및 그 제조 방법과, 동박적층판 및 인쇄회로기판
KR102432584B1 (ko) 2016-02-24 2022-08-12 에스케이넥실리스 주식회사 비전도성 고분자막과의 박리강도를 향상시킬 수 있는 동박, 그 제조방법, 및 그것을 포함하는 연성동박적층필름
KR20240030268A (ko) * 2022-08-30 2024-03-07 롯데에너지머티리얼즈 주식회사 기둥형 노듈 구조를 갖는 표면처리동박,이를 포함하는 동박적층판 및 프린트 배선판

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008179127A (ja) 2007-01-15 2008-08-07 Ls Cable Ltd 銅箔積層構造体及び銅箔の表面処理方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008179127A (ja) 2007-01-15 2008-08-07 Ls Cable Ltd 銅箔積層構造体及び銅箔の表面処理方法

Also Published As

Publication number Publication date
KR20110071434A (ko) 2011-06-29

Similar Documents

Publication Publication Date Title
JP5710845B2 (ja) 表面処理電解銅箔、積層板、プリント配線板、及び電子機器
JP4927963B2 (ja) 表面処理銅箔、その製造方法及び銅張積層基板
KR20060052031A (ko) 표면 처리 동박 및 회로 기판
JP2011168887A (ja) 粗化処理銅箔、その製造方法、銅張積層板及びプリント配線板
TW201515533A (zh) 表面處理銅箔、附載體銅箔、積層板、印刷配線板、電子機器、以及印刷配線板之製造方法
KR101168613B1 (ko) 표면처리층의 구조가 개선된 전해동박 및 그 제조방법과, 동장적층판 및 인쇄회로기판
JP2014139347A (ja) プリント回路用銅箔の表面処理方法及びそれによって製造された銅箔、並びにそのメッキ装置
CN104271813A (zh) 表面处理铜箔及使用其的积层板、铜箔、印刷配线板、电子机器、以及印刷配线板的制造方法
KR20150034185A (ko) 표면 처리 동박 및 그것을 사용한 적층판
JP6537278B2 (ja) 表面処理銅箔及びそれを用いた積層板、プリント配線板、電子機器、並びに、プリント配線板の製造方法
JP2014141736A (ja) 表面処理銅箔及びそれを用いた積層板
JP2014065965A (ja) 表面処理銅箔及びそれを用いた積層板、銅張積層板、プリント配線板並びに電子機器
JP2015061756A (ja) キャリア付銅箔及びそれを用いた積層板、プリント配線板、電子機器、並びに、プリント配線板の製造方法
KR20090084517A (ko) 내열성과 내약품성이 개선된 인쇄회로용 동박 및 그제조방법
KR101126969B1 (ko) 고굴곡성의 전해 동박 및 그 제조 방법
JP2014065974A (ja) 表面処理銅箔及びそれを用いた積層板、銅張積層板、プリント配線板並びに電子機器
JP4430020B2 (ja) フレキシブルプリント配線板用銅箔、その製造方法及びフレキシブルプリント配線板
WO2020246467A1 (ja) 表面処理銅箔、銅張積層板、及びプリント配線板
JP4698957B2 (ja) 電解銅箔及び電解銅箔光沢面の電解研磨方法
CN112004964B (zh) 表面处理铜箔、覆铜板以及印刷电路板
KR101224034B1 (ko) 인쇄회로용 동박 및 그 제조방법
TWI647096B (zh) 表面處理銅箔及其製造方法
JP5940010B2 (ja) 表面粗化処理銅箔及びその製造方法、並びに回路基板
KR101315364B1 (ko) 내열성이 개선된 표면 처리 동박 및 그 제조방법
JP2010047842A (ja) 電解銅箔及び電解銅箔光沢面の電解研磨方法

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150611

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160613

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170613

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180607

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190604

Year of fee payment: 8