KR102481411B1 - 전해 동박 및 그 제조 방법과, 동박적층판 및 인쇄회로기판 - Google Patents

전해 동박 및 그 제조 방법과, 동박적층판 및 인쇄회로기판 Download PDF

Info

Publication number
KR102481411B1
KR102481411B1 KR1020160008684A KR20160008684A KR102481411B1 KR 102481411 B1 KR102481411 B1 KR 102481411B1 KR 1020160008684 A KR1020160008684 A KR 1020160008684A KR 20160008684 A KR20160008684 A KR 20160008684A KR 102481411 B1 KR102481411 B1 KR 102481411B1
Authority
KR
South Korea
Prior art keywords
nodule
copper
foil
particles
copper foil
Prior art date
Application number
KR1020160008684A
Other languages
English (en)
Other versions
KR20170088602A (ko
Inventor
김영현
전상현
박준우
전형진
Original Assignee
에스케이넥실리스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이넥실리스 주식회사 filed Critical 에스케이넥실리스 주식회사
Priority to KR1020160008684A priority Critical patent/KR102481411B1/ko
Publication of KR20170088602A publication Critical patent/KR20170088602A/ko
Application granted granted Critical
Publication of KR102481411B1 publication Critical patent/KR102481411B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/04Wires; Strips; Foils
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/38Electroplating: Baths therefor from solutions of copper
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/06Wires; Strips; Foils
    • C25D7/0614Strips or foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H05K3/025Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates by transfer of thin metal foil formed on a temporary carrier, e.g. peel-apart copper

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

본 발명은 전해 동박에 관한 것으로서, 특히 회로들뜸현상(de-lamination) 과 같은 불량에 가장 큰 영향을 미치는 내열성이 강화된 전해 동박 및 그 제조 방법과, 동박적층판 및 인쇄회로기판에 관한 것으로, 원박; 상기 원박에 형성되고 다수의 노듈 입자를 구비한 구리 노듈층을 포함하되, 상기 다수의 노듈 입자 중 보정 장평이 음의 값을 갖는 노듈 입자는 총 노듈 입자수의 70%이상 100%이하 범위이고; 및 상기 구리 노듈층 위에 무기-금속 혼합물로 이루어진 배리어층을 포함하는 것을 특징으로 한다.

Description

전해 동박 및 그 제조 방법과, 동박적층판 및 인쇄회로기판{Electrolytic copper foil and method for producing the same, and copper clad laminate and printed circuit board having the same}
본 발명은 전해 동박에 관한 것으로서, 특히 회로들뜸현상(de-lamination)과 같은 불량에 가장 큰 영향을 미치는 내열성이 강화된 전해 동박 및 그 제조 방법과, 동박적층판 및 인쇄회로기판에 관한 것이다.
산업이 발전함에 따라, 각 산업 영역에서 인쇄회로기판의 사용이 증가하고 있다. 특히, 최근에는 경성의 인쇄회로기판뿐만 아니라, 연성의 인쇄회로기판의 수요가 급증하고 있다.
이와 같은 인쇄회로기판은 일반적으로 동박적층판(CCL: copper clad laminate)에 도금층을 형성한 후, 형성된 도금층에 회로를 패터닝하여 제조된다.
상기 동박 적층판에 사용되는 동박은 전해 동박이 사용될 수 있다.
이와 같은 인쇄회로기판의 제작에 사용되는 기초 소재인 전해 동박은 전기도금법으로 구리 원박을 제조하는 제박 공정과, 구리 원박에 대하여 노듈 처리, 내약품 처리, 내열 처리, 방청 처리 등을 수행하는 후처리 공정을 통하여 제조된다.
통상의 제박 공정에 의해 제조된 구리 원박은 제박 장치의 음극 드럼에서 박리되어 상대적으로 조도가 낮은 광택면(S면: Shiny Side)과, 광택면(S면)의 타면에 위치하고 상대적으로 조도가 높은 매트면(M면: Matte Side)을 포함한다.
상기 구리 원박은 후처리 공정에서 구리 노듈(Cu-nodule)과 배리어(barrier) 등을 형성하는 표면처리를 거침으로써 인쇄회로기판용으로 적합한 물리적, 화학적 특성이 부여된다.
후처리 공정에 의해 구리 원박의 매트면(M면) 위에는 구리 노듈층이 형성되고, 구리 노듈층 위에는 니켈(Ni), 크롬(Cr) 등의 도금층인 배리어층이 형성되어 내열, 내염산성, 내산화성 등이 부여된다.
배리어층 위에는 동박에 접착되는 수지 필름과의 접착력을 향상시키기 위해 실란 커플링 에이전트(silane coupling agent)가 추가로 피막된다.
전해 동박은 그 표면 처리층의 구조에 의해 주요 물리적, 화학적 특성이 결정되는 바, 후처리 공정이 제대로 이루어지지 않을 경우에는 동박과 수지 필름 간의 접착 신뢰성이 좋지 않고 에칭성, 박리강도, 내굴곡성 등에 열화가 발생할 수 있다.
특히, 최근에 전해 동박은 휴대용 전자기기의 굴곡 부위에 적용되는 연성 인쇄회로기판(FPC)용 연성동박적층판(FCCL)의 소재로 널리 사용되므로 회로 패턴의 크랙(Crack)이나, 단선 등을 방지하기 위해서는 내열성이 우수한 동박이 제공되어야 한다.
그러나, 종래의 후처리 공정에 의해서는 접착력, 내열, 내산 특성 등을 증가시키는 데 한계가 있으며, 특히 동박과 폴리머 수지를 접착시키는 고온 열처리 공정에서 내열성이 취약하여 동박과 수지의 회로들뜸현상이 발생하고 에칭성이 좋지 않은 문제가 있다.
국내 특허공개번호 10-2006-0006389호 국내 특허공개번호 10-2014-0034698호
본 발명은 상기와 같은 점을 고려하여 창안된 것으로서, 동박에서 표면 처리층의 처리 방법에 따라 내열성이 강화된 전해 동박 및 그 제조 방법과, 동박적층판 및 인쇄회로기판을 제공하는 데 그 목적이 있다.
본 발명의 다른 목적은 표면 처리층을 이루는 구리 노듈층의 형성 구조가 개선된 전해 동박 및 그 제조 방법과, 동박적층판 및 인쇄회로기판을 제공하는 데 있다.
본 발명의 목적은 상술한 과제에 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 본 발명의 실시예에 의해 명확하게 이해될 수 있을 것이다.
본 발명의 일 측면의 전해 동박은 원박; 상기 원박에 형성되고 다수의 노듈 입자를 구비한 구리 노듈층을 포함하되, 상기 다수의 노듈 입자 중 보정 장평이 음의 값을 갖는 노듈 입자는 총 노듈 입자수의 70%이상 100%이하 범위이고; 및 상기 구리 노듈층 위에 무기-금속 혼합물로 이루어진 배리어층을 포함하고, 상기 보정 장평은 상기 원박의 표면에 평행한 방향의 상기 노듈 입자의 장축을 가로라 하고 상기 원박의 표면에 수직한 방향의 상기 노듈 입자의 장축을 세로라 할 때 (세로-가로)/세로로 계산될 수 있다.
또한, 본 발명의 일 측면의 전해 동박은 상기 원박 및 상기 구리 노듈층 사이에 다수의 노듈 입자를 구비한 다른 구리 노듈층을 더 포함한다.
또한, 본 발명의 일 측면의 전해 동박의 상기 구리 노듈층은 상기 다수의 노듈 입자 중 보정 장평이 음의 값을 갖는 노듈 입자가 총 노듈 입자수의 80%이상에서 100%이하 범위이다.
또한, 본 발명의 일 측면의 전해 동박의 표면 색차계의 (a+b)/L이 0.45~0.5 범위에 있으며, 상기 L은 색차계의 반사율이고, a는 색도 다이어그램으로 +a*는 빨강을 -a*는 초록 방향을 나타내며, b는 색도 다이어그램으로 +b*는 노랑을 -b*는 파랑 방향을 나타낸다.
또한, 본 발명의 일 측면의 전해 동박의 상기 배리어층은 니켈 배리어층과, 니켈 배리어층에 형성된 아연 배리어층과, 아연 배리어층에 형성된 크롬 배리어층을 포함하며, 니켈 베리어층의 니켈의 도금량이 10~20mg/m2의 범위에 있으며, 아연 배리어층(340)의 아연(Zn)의 도금량은 10~20mg/m2 의 범위에 있고, 크롬 배리어층의 크롬의 도금량은 1~4mg/ m2의 범위에 있다.
한편, 본 발명의 일 측면의 동박 적층판은 원박과 상기 원박에 형성되고 다수의 노듈 입자를 구비한 구리 노듈층을 포함하되, 상기 다수의 노듈 입자 중 보정 장평이 음의 값을 갖는 노듈 입자는 총 노듈 입자수의 70%이상 100%이하 범위이고, 상기 구리 노듈층 위에 무기-금속 혼합물로 이루어진 배리어층을 포함하는 전해 동박; 및 상기 전해 동박에 형성된 폴리이미드 필름을 포함한다.
또한, 본 발명의 일 측면의 인쇄회로기판은 원박과 상기 원박에 형성되고 다수의 노듈 입자를 구비한 구리 노듈층을 포함하되, 상기 다수의 노듈 입자 중 보정 장평이 음의 값을 갖는 노듈 입자는 총 노듈 입자수의 70%이상 100%이하 범위이고, 상기 구리 노듈층 위에 무기-금속 혼합물로 이루어진 배리어층을 포함하는 전해 동박; 및 상기 전해 동박에 형성된 폴리이미드 필름을 포함하는 동박적층판을 구비하는 것을 특징으로 한다.
한편, 본 발명의 일 측면의 전해 동박 제조 방법은 (A) 제박 처리를 수행하여 원박을 제조하는 제박 단계; (B) 원박의 매트면(M면)에 구리를 도금하여 다수의 노듈 입자 중 보정 장평이 음의 값을 갖는 노듈 입자가 총 노듈 입자수의 70%이상 100%이하 범위인 구리 노듈층을 형성하는 노듈 처리 단계; 및 (C) 상기 구리 노듈층 위에 무기-금속 혼합물로 이루어진 배리어층을 형성하는 표면 처리 단계를 포함한다.
또한, 본 발명의 일 측면의 전해 동박 제조 방법의 상기 (A) 단계는 상기 제박 단계에서 원박을 제조하기 위한 제박 장치에 사용되는 전해액의 기본 조성은 H2SO4가 50 ~ 200 g/l이고, Cu2 +는 30 ~ 150 g/l이며, Cl-은 2~200㎎/l이고, 온도는 상온 ~ 80℃이며, 전류밀도는 10 ~ 80ASD이다.
또한, 본 발명의 일 측면의 전해 동박 제조 방법의 상기 (A) 단계의 상기 전해액은 황산구리를 주성분으로 하고, 젤라틴, HEC, SPS 및 티오요소 중 적어도 하나 이상을 첨가제로 포함한다.
또한, 본 발명의 일 측면의 전해 동박 제조 방법은 상기 (B) 단계이전에 (D) 상기 원박에 다수의 구리 노듈 입자를 구비한 노듈 구조로 형성된 다른 구리 노듈층을 형성하는 단계를 더 포함한다.
또한, 본 발명의 일 측면의 전해 동박 제조 방법의 상기 (B) 단계는 전류 밀도를 10~30ASD를 사용하고, 상기 (D) 단계는 전류밀도를 5~20ASD를 사용한다.
또한, 본 발명의 일 측면의 전해 동박 제조 방법의 상기 (B) 단계의 구리 노듈층은 다수의 노듈 입자 중 보정 장평이 음의 값을 갖는 노듈 입자가 총 노듈 입자수의 80%이상에서 100%이하 범위이다.
또한, 본 발명의 일 측면의 전해 동박 제조 방법의 상기 (B) 단계는 전해 도금조의 전해액의 기본 조성은 H2SO4가 60 ~ 150 g/l이며, Cu 가 10 ~ 90 g/l이며, 전해액의 온도는 상온 35~ 55℃이며, 10~30 ASD의 전류밀도를 사용하며, 상기 (D) 단계는 다른 전해 도금조의 전해액의 기본 조성은 H2SO4 가 60 ~150 g/l이고, Cu가 5~ 20 g/l, 전해액의 온도는 상온 25~40℃이며, 전류밀도는 5~20 ASD의 전류밀도를 사용하는 것을 특징으로 한다.
또한, 본 발명의 일 측면의 전해 동박 제조 방법의 상기 (B) 단계는 전해 도금조의 전해액의 기본 조성은 H2SO4가 90 ~ 120 g/l이며, Cu 가 30 ~ 55 g/l이며, 전해액의 온도는 상온 35~ 55℃이며, 10~30 ASD의 전류밀도를 사용하고, 상기 (D) 단계는 다른 전해 도금조의 전해액의 기본 조성은 H2SO4 가 90 ~120 g/l이고, Cu가 5~ 20 g/l, 전해액의 온도는 상온 25~40℃이며, 전류밀도는 5~20 ASD의 전류밀도를 사용하는 것을 특징으로 한다.
일반적으로, 제품 제작 공정에서 동박의 표면 처리면 내열성에 따라 불량률이 다르다.
제품 제작 공정은 동박과 폴리이미드 기재를 함침시키는 과정으로 350도 이상의 뜨거운 히팅롤이 사용된다.
이때 동박의 표면 처리면 내열성이 약하면 동박의 산화가 발생한다.
이와 같은 상황에서 동박 산화가 일어난 구간에서 동박과 기재의 박리 강도가 저하되고 연성인쇄회로기판 형성시 폴리이미드와 동박 계면의 내화학성이 취약하게 되면 회로 들뜸 현상(delamination)을 야기할 수 있다.
본 발명에 따른 전해 동박은 표면 처리면 내열성 288도에서 50초 이상의 시간이 경과해도 제품에 이상이 없다.
특히, 본 발명에 따른 전해 동박은 색차계에 의한 (a+b)/L이 0.45~0.5일때 288도에서 변색 시간이 50초 이상에서 270초에 이르러 더욱더 향상된 내열성을 나타낸다.
또한, 본 발명에 따르면 노듈 형상에 따른 균일 도금량 도출이 용이하다.
그리고, 본 발명에 따르면 균일한 배리어층 도금으로 내열성, 내화학성 특성이 향상된다.
또한, 본 발명에 따르면 도금 균일성에 의한 제품의 배리어 도금량 편차를 최소화하는 것도 가능하다.
도 1은 본 발명의 바람직한 일 실시 예에 따른 전해 동박 제조 방법의 흐름도이다.
도 2는 도 1 의 제박 공정에 사용되는 제박 장치의 구성도이다.
도 3은 도 1 의 노듈 처리 공정과 표면 처리 공정에 사용되는 전해 도금 장치의 구성도이다.
도 4a는 본 발명의 바람직한 일 실시 예에 따른 전해 동박의 단면도이고, 도 4b는 도 4a의 노듈층의 평면도이고, 도 4c와 도 4d는 도 4b의 A-A'선에 따른 단면도이다.
도 5는 본 발명이 동박의 내열성을 시험하기 위한 디핑기의 촬영된 영상이다.
도 6은 본 발명의 동박의 내열성을 판단하기 위한 색변화를 감지하기 위해 사용하는 색차계를 나타내는 도면이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 이하에서는 특정 실시예들을 첨부된 도면을 기초로 상세히 설명하고자 한다.
본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되는 것은 아니며, 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
도 1은 본 발명의 바람직한 일 실시 예에 따른 전해 동박 제조 방법의 흐름도이다.
도 1 을 참조하면, 본 발명의 바람직한 일실시 예에 따른 전해 동박의 제조 방법은, 제박 처리를 수행하여 원박을 제조하는 제박 공정(S100)과, 제박 공정을 통해 제조된 원박의 매트면(M면)에 구리를 도금하여 다수의 노듈 구조를 형성하는 노듈 처리 공정(S200)과, 구리 노듈 구조 위에 무기-금속 혼합물로 이루어진 배리어층을 형성하여 물리적, 화학적 특성을 강화하는 표면 처리 공정(S300)을 포함한다.
이와 관련하여, 도 2에는 본 발명의 바람직한 일 실시 예에 따른 전해 동박을 제조하기 위한 원박의 제박 장치의 개략적인 구성이 도시되어 있다.
도 2를 참조하면, 본 발명의 바람직한 일 실시 예에 따른 제박 장치는 전해액(10)이 지속적으로 공급되는 용기(C)와, 용기(C) 내에 회전 가능하게 설치된 음극 드럼(20)과, 용기(C) 내에서 드럼(20)으로부터 이격되어 설치된 애노드(30)를 포함한다.
먼저, 제박 장치는 본체 원박(100)을 제조하는 제박 공정시 회전드럼(20)은 화살표 방향으로 회전하고, 음극 드럼(20)과 애노드(30)에는 전원이 공급되어 전해액(10)을 매개로 하여 전류가 흐름으로써 도금 과정이 진행된다.
드럼(20) 표면에 도금된 본체 원박(100)은 가이드 롤(50)에 의해 권취(take up) 된다.
상기 전해 동박을 석출(析出)시키는 전해액으로서는 황산 구리 도금액이나, 피로린산 구리 도금액이나 슬파민산 구리 도금액 등이 있지만, 비용 등을 생각하면 황산 구리 도금액이 매우 적합하다.
상기 전해액(10)의 기본 조성은 H2SO4가 50 ~ 200 g/l, Cu2 + 30 ~ 150 g/l, Cl- 2~200㎎/l 이하이다. 전해액의 온도는 상온 ~ 80℃이며, 전류밀도는 10 ~ 80 ASD가 적당하다. 그리고, TOC(전체 유기탄소)가 50ppm 이하인 것이 바람직하다.
전해액(10)은 황산구리를 주성분으로 하고, 전해 동박의 조도를 낮추고 인장 강도를 증대시키기 위해 젤라틴 이외에도 HEC, SPS 및 티오요소(thio urea)를 전해액에 더 첨가한다.
상기 젤라틴의 첨가량은 바람직하게는 0.1 ~ 100 g/l 이며, 보다 바람직하게는 1 ~ 10 g/l 이며, 더욱 더 바람직하게는 2~ 5 g/l 이다. 젤라틴이 0.1 g/l 이하로 첨가되면 미세한 초기조직을 얻을 수 있으나, 전해 동박의 성장을 촉진시켜 조대한 조직의 전해 동박이 얻어지고 이렇게 조대한 조직은 높은 피크 높이를 가지게 되어 결국 원하는 저조도의 동박을 얻을 수 없다. 젤라틴이 100 g/l 이상 첨가되면 조대 성장을 억제하여 저조도의 동박을 얻을 수 있으나, 미세 회로 형성시의 또 다른 주요 특성 중의 하나인 고온 연신율 (HTE; High Temperature Elongation, 180℃에서 측정) 특성이 현저하게 떨어지는 단점을 가지게 된다.
상기 젤라틴의 분자량은 10000 이상인 것이 바람직하다. 분자량이 10000이상이면, 젤라틴과 타 첨가제와의 교호 작용이 원활하게 이루어져 저조도 동박의 제조가 가능하다.
상기 HEC의 첨가량은 바람직하게는 0.05 ~ 50 g/l 이며, 보다 바람직하게는 0.5 ~ 5 g/l 이며, 더욱 더 바람직하게는 1~ 3 g/l 이다. HEC는 SPS 및 젤라틴과 교호 작용을 하여 안정된 저조도의 동박을 제조하는 역할을 한다. HEC가 0.05 g/l 이하로 첨가되면 교호 작용 능력이 떨어져 균일하지 않은 전해 동박이 제조 된다. 그리고, 50 g/l 이상 첨가되면 전해 동박에 동분을 석출시키는 역할을 하여 인쇄회로기판 제조시 동이 잔류하는 등 불량의 원인을 제공한다.
상기 SPS의 첨가량은 바람직하게는 0.05 ~ 20 g/l 이며, 보다 바람직하게는 0.1 ~ 10 g/l 이며, 더욱 더 바람직하게는 0.5 ~ 3 g/l 이다. SPS는 여러 가지 도금 시 광택제(brightener)로 사용되는 물질이며, HEC와 젤라틴과의 교호 작용을 통해 도금 조직의 조도를 낮추는 주 역할을 담당한다. SPS가 0.05 g/l 이하로 첨가되면 교호 작용 능력이 떨어져 조도가 높은 균일하지 않은 전해 동박이 제조된다. 그리고, 20 g/l 이상 첨가하는 것은 특별한 역할 없이 비용만 증가시키게 되어 바람직하지 않다.
상기 티오요소의 첨가량은 바람직하게는 0.01 ~ 20 g/l 이며, 보다 바람직하게는 0.1 ~ 5 g/l 이며, 더욱 더 바람직하게는 0.6 ~ 1.0 g/l 이다. 티오요소는 도금시 도금층내에 석출상을 형성하여 도금층의 기계적 강도를 향상시키기 위해 사용되는 물질이다. 티오요소가 0.01 g/l 이하로 첨가되면 석출상의 형성이 떨어져 기계적 강도가 향상되는 효과를 나타내는 전해 동박의 제조가 어렵다. 그리고, 20 g/l 이상 첨가하면 과도한 석출상에 의한 동박의 상온 및 고온 연신률의 급격한 감소로 동박이 쉽게 부서지는 현상이 발생하는 등 기계적 특성을 악화 시키게 되어 바람직하지 않다.
아래 표 1은 이와 같은 제박 장치에서 제작된 원박의 실시예 1 내지 4를 나타내며, 상기 전해액(10)의 기본 조성은 H2SO4가 130 g/l, Cu2 + 가 100 g/l, Cl- 가 20㎎/l 이다. 전해액의 온도는 상온 48℃이며, 전류밀도는 42ASD이다. 이처럼 제박 공정에서는 모든 조건을 동일하게 하였으며, 다만 공정 선속은 10 내지 15mpm 에서 다양하게 채택되었다. 아울러, 비교예 1 내지 7도 표1에 포함되어 있다.
구분

제박공정 공정
선속

전해액 첨가제 온도 전류밀도
H2SO4 Cl Cu SPC HEC 젤라틴
단위 g/ℓ g/ℓ mg/ℓ mg/ℓ mg/ℓ mg/ℓ ASD mpm
실시예1 130 20 100 6 2 3.5 48 42 10
실시예2 130 20 100 6 2 3.5 48 42 12
실시예3 130 20 100 6 2 3.5 48 42 12
실시예4 130 20 100 6 2 3.5 48 42 12
비교예1 130 20 100 6 2 3.5 48 42 11
비교예2 130 20 100 6 2 3.5 48 42 15
비교예2 130 20 100 6 2 3.5 48 42 12
비교예4 130 20 100 6 2 3.5 48 42 12
비교예5 130 20 100 6 2 3.5 48 42 10
비교예6 130 20 100 6 2 3.5 48 42 12
비교예7 130 20 100 6 2 3.5 48 42 15
다음으로, 원박에 노듈 처리 공정을 수행하고, 이어서 표면 처리 공정을 수행한다. 이를 위하여 도 3은 노듈층을 형성하기 위한 제1 전해 도금조(210)와 제 2 전해 도금조(220)를 포함하며, 배리어층을 형성하기 위한 제3 전해 도금조(230) 내지 제5 전해 도금조(250)를 포함하는 전해 동박 제조 장치를 개시하고 있다.
상기 제1 전해 도금조(210)와 제2 전해 도금조(220)에 의해 수행되는 본 발명의 노듈 처리 공정은 원박의 표면에 노듈층(nodule)을 형성시킨다. 원박에 노듈층을 형성시키는 것은 추후 동박 적층체 제조시 수지층과의 기계적 접착력을 높이기 위한 것이다.
여기서 원박에 노듈층을 형성시키는 방법은 조화처리, 에칭처리(화학 에칭 또는 전해 에칭), 산화처리(Brown oxide, Black oxide)하는 방법 등을 들 수 있다. 그 중에서도 노듈층 형성이 유리한 조화처리를 사용하는 것이 바람직하다.
구체적으로 노듈 처리 공정은 제1 전해 도금조(210)에 구리(Cu)를 포함하는 전해액에 원박을 투입한 후 일정 전류 밀도 이상에서 도금을 실시하여 원박의 표면에 금속핵을 생성시키고 이를 제2 전해 도금조(220)를 이용하여 성장(Capsulation)시키는 것이다. 이때, 생성된 금속핵을 성장시키는 과정은 금속핵을 생성시키는 온도보다 더 높은 온도에서 이루어지며, 전해액은 금속핵을 생성시키는 전해액의 농도보다 진한 것을 사용한다.
이중 상기 노듈 형성에서는, 상기 제1 전해 도금조(210)의 상기 전해액의 기본 조성은 H2SO4가 60 ~150 g/l, Cu2 +가 5~ 20 g/l다. 바람직하게 상기 전해액의 기본 조성은 H2SO4가 90 ~120 g/l다. 전해액의 온도는 상온 25~40℃이며, 전류밀도는 약 5~20 ASD의 전류밀도를 사용하는 것이 노듈의 형성에 바람직하다.
그리고 상기 노듈 성장에서는, 상기 제2 전해 도금조(220)의 상기 전해액의 기본 조성은 H2SO4가 60 ~ 150 g/l, Cu2 + 가 10 ~ 90 g/l다. 바람직하게 상기 전해액의 기본 조성은 H2SO4가 90 ~120 g/l, Cu2 + 가 30 ~ 55 g/l다. 전해액의 온도는 상온 35~ 55℃이며, 약 10~30 ASD의 전류밀도를 사용하는 것이 노듈의 성장에 바람직하다.
이와 같은 과정에서 제1 전해 도금조(210)를 사용하여 제1 구리 노듈층을 형성할 때에 전류밀도를 5~20ASD를 사용하고, 이후의 제2 전해 도금조(220)를 사용하여 구리 노듈층을 형성할 때에 전류 밀도를 10~30ASD를 사용한다. 이 경우 원박의 표면에 평행한 방향의 노듈 입자의 장축을 가로(xmax)라 하고 원박의 표면에 수직한 방향의 노듈 입자의 장축을 세로(ymax)라 할 때 노듈 입자의 가로(xmax)와 세로(ymax)의 보정 장평(일반적으로 가로 세로 비율을 "장평"이라고 할 수 있는데 이를 약간 변형한 (세로-가로)/세로의 비율을 본 발명의 명세서에서는 "보정 장평"이라고 부르기로 한다)[(ymax-xmax)/ymax]가 음의 값을 가지는 다수의 노듈 입자가 총노듈 입자수 대비 70% 이상에서 100%이하의 범위를 가지는 제2 구리 노듈층이 형성되어 전반적으로 넓은 표면적의 제2 구리 노듈층을 얻을 수 있다. 바람직하게, 제2 구리 노듈층에 있어서 보정 장평이 음의 값을 가지는 다수의 노듈 입자가 총노듈 입자수 대비 80%이상에서 100%이하의 범위를 갖는 것이 좋다.
이와 관련하여 표 2는 실시예 1 내지 4는 H2SO4가 150g/l이고, Cu가 14g/l이며, 온도가 26도이고, 전류 밀도가 20ASD이하인 상태에서 제1 구리 노듈층을 형성하는 공정 조건을 보여주며, 비교예 1내지 7은 동일 조건에서 전류 밀도가 21ASD이상인 상태에서 제1 구리 노듈층을 형성하는 공정 조건을 보여준다.
실시예 1 내지 4와 비교예 1 내지 7은 제2 구리 노듈층을 형성하는 공정 조건은 동일하다.
구분 노듈 형성 공정
제1 구리 노듈층 제2 구리 노듈층
전해액 온도
전류밀도 전해액 온도
전류밀도
H2SO4 Cu 전류밀도 H2SO4 Cu
단위 g/ℓ g/ℓ ASD g/ℓ g/ℓ ASD
실시예1 150 14 26 17 90 85 55 16
실시예2 150 14 26 17 90 85 55 16
실시예3 150 14 26 13 90 85 55 16
실시예4 150 14 26 8 90 85 55 16
비교예1 150 14 26 22 90 85 55 16
비교예2 150 14 26 23 90 85 55 16
비교예3 150 14 26 23 90 85 55 16
비교예4 150 14 26 25 90 85 55 16
비교예5 내지 7 150 14 26 33 90 85 55 16
다음으로, 표면 처리 공정은 니켈 도금, 아연 도금 및 크롬 도금으로 이루어져 있다.
이를 위해 제3 전해 도금조(230)에는 내열성을 비롯하여 내산성 및 내부식성이 뛰어난 니켈(Ni) 합금성분을 포함하는 도금액이 담긴다. 도금액 내에서 니켈(Ni)은 이온상태로 존재했다가 전해에 의한 석출시 금속 또는 합금형태로 구리 노듈 위에 도금된다.
니켈 성분에 의해 제공되는 상기 물리적, 화학적 특성을 보다 강화하기 위해 인쇄회로용 동박 도금장치에는 아연(Zn) 또는 아연(Zn) 합금 성분을 포함하는 도금액이 담기는 제4 전해 도금조(240)와, 크롬(Cr) 또는 크롬(Cr) 합금 성분을 포함하는 도금액이 담기는 제5 전해 도금조(250)가 더 구비된다.
제 3 전해 도금조(230)에 수용되는 도금액 중의 니켈 함량은 1~20g/l으로 설계될 수 있다. 여기서, 도금액의 pH는 12, 온도는 상온 ~ 80℃를 유지하는 것이 바람직하다. 전류 밀도는 0.1~10ASD를 유지하는 것이 바람직하다. 피로린산 칼륨은 10~90g/l를 유지하는 것이 바람직하다. 이러한 상태에서 니켈 도금을 실시하면 종래 기술에보다 노듈층의 표면적이 넓고 균일하기 때문에 똑 같은 높이를 가지고 있어도 더 많은 양이 도금된다. 그 결과 내열성이 향상된다.
제 4 전해 도금조(240)에 수용되는 도금액 중의 아연 함량은 1~20g/l으로 설계될 수 있다. 여기서, 도금액의 pH는 12, 온도는 상온~80℃를 유지하는 것이 바람직하다. 전류밀도는0.1~10ASD 를 유지하는 것이 바람직하다. 피로린산 칼륨은 10~90g/l를 유지하는 것이 바람직하다. 이러한 상태에서 아연 도금을 실시하면 종래 기술에서보다 노듈층의 표면적이 넓고 균일하기 때문에 똑같은 높이를 가지고 있어도 더 많은 양이 도금된다. 그 결과 내열성이 향상된다.
제5 전해 도금조(250)에 수용되는 도금액 중의 크롬 함량은 1~20g/l으로 설계될 수 있다. 여기서, 도금액의 pH는 2~20, 온도는 상온~80℃를 유지하는 것이 바람직하며, 전류 밀도는 0.1~10ASD를 유지하는 것이 바람직하다. 이러한 조건에서 크롬 도금을 실시하면 종래 기술에서보다 노듈층의 표면적이 넓고 균일하기 때문에 똑 같은 높이를 가지고 있어도 더 많은 양이 도금된다. 그 결과 내열성이 향상된다.
제박 공정에 의해 제조된 본체 원박(100)은 제1 전해 도금조(210), 제2 전해 도금조(220)를 거쳐 구리 노듈층이 형성되며, 니켈 도금조(230), 아연 도금조(240) 및 크롬 도금조(250)를 차례대로 연속적으로 통과함으로써 전기도금에 의해 배리어층이 형성된다.
여기서, 본체 원박(100)은 복수의 가이드 롤(105)에 의해 각 도금조 내부로 유도되고 최종적으로 와인딩롤(106)에 권취된다. 각 도금조 내부에 배치되는 가이드 롤(105)은 전기도금을 위해 해당 도금액에 인가되는 극성에 대응하는 극성의 전극이 연결되어 통전이 이루어진다.
상기와 같이 표면 처리된 전해 동박에는 동박과 절연제간의 밀착력을 확보하기 위하여 실란커플링제를 더 도포할 수 있다. 상기 실란 커플링제는 당업계에서 통상 사용하는 성분을 사용할 수 있음은 물론이며, 예를 들어 작용기가 에폭시(epoxy), 머캅탄(mercaptan), 비닐(vinyl), 아미노(amino)계 등인 실란 커플링제를 단독 또는 혼합하여 사용할 수 있다. 이때, 상기 실란 커플링제는 절연제와의 화학적 결합을 함으로써 동박과 절연제간의 접착력을 향상시킬 수 있는 것이다.
이때, 표면 처리 공정과 실란커플링제 처리 공정 조건의 일예로, 실시예1 내지 4와 비교예 1 내지 7 모두, 니켈 배리어층은 전해액의 Ni이 3.5g/ℓ이고, 피로린산은 45g/ℓ이며, 온도는 30도이고, 전류 밀도는 1ASD이며, 아연 배리어층은 전해액의 Zn이 2.4g/l이고, 피로린산은 45g/l이며, 온도는 30도이고, 전류 밀도는 1ASD이며, 크롬 배리어층은 전해액의 Cr이 2g/l이고, PH가 12.6g/l이며, 온도는 26도이고, 전류 밀도는 1ASD이며, 실란커플링제는 Zn이 1.7g/ℓ이다
도 4a 는 본 발명의 바람직한 일 실시 예에 따른 전해 동박 도금장치에 의해 제작된 전해 동박의 구성이 도시되어 있고, 도 4b는 도 4a의 노듈층의 평면도이며, 도 4c와 도 4d는 도 4b의 A-A'선에 따른 확대단면도이다.
도 4a에 도시된 바와 같이 인쇄회로용 동박은 본체 원박(300)과, 본체 원박(300)의 M면 위에 형성되는 제1 구리 노듈층(310)과 제2 구리 노듈층(320)으로 이루어진 노듈층(310, 320)과, 노듈층(310,320) 위에 형성된 형성된 니켈(Ni), 아연(Zn), 크롬(Cr) 등의 성분을 포함하는 배리어층(330~350)을 포함한다.
인쇄회로용 동박에 요구되는 접착력 등의 물리적 특성을 감안할 때 본체 원박(300)의 표면조도(Rz)는 0.2㎛~1㎛인 것이 바람직하며, 더 바람직하게는 0.3㎛~0.8㎛이다. 또한, 본체 원박(300)의 두께는 5~105㎛인 것이 바람직하다.
그리고, 제1 구리 노듈층(310)과 제2 구리 노듈층(320)이 이루는 표면 조도(Rz)는 0.2~4㎛인 것이 바람직하다. 더 바람직하게는 0.3㎛~3㎛이다.
이때, 제1 구리 노듈층(310)과 제2 구리 노듈층(320)은 제1 전해 도금조(210)를 사용하여 구리 노듈층을 형성할 때에 전류밀도를 5~20ASD를 사용하면, 도 4b 내지 도 4d에 도시된 바와 같이 제1 구리 노듈층이 형성되고 이후의 제2 전해 도금조(220)를 사용하여 제2 구리 노듈층을 형성할 때에 전류 밀도를 10~30ASD를 사용하면, 노듈 입자의 보정 장평[(ymax-xmax)/ymax]이 음의 값을 가지는 다수의 노듈 입자가 총노듈 입자수 대비 70% 이상에서 100%이하의 범위를 제2 구리 노듈층이 형성되어 전반적으로 넓은 표면적의 구리 노듈층을 얻을 수 있다.
여기에서, 제2 구리 노듈층의 원박의 표면에 평행한 방향을 가로(x)라 할 때 도 4c에 도시된 바와 같이 노듈 입자마다 길이가 다른 다수의 가로(x11~x12, x21~x24, x31~x32, x41~x43)를 갖는다. 따라서 각 노듈 입자마다 이러한 여러 개의 가로 길이중에서 가장 긴 길이를 갖는 장축의 가로를 xmax로 선택하여 이를 기준으로 삼는다. 일예로, 도 4c에서 왼쪽에서 첫번째 노듈입자의 장축의 가로는 x121이며 이를 xmax로 하고, 두번째 노듈 입자의 장축의 가로는 x23이며 이를 xmax로 하며, 세번째 노듈 입자의 장축의 가로는 x31이며 이를 xmax로 하며, 네번째 노듈 입자의 장축의 가로는 x43이며 이를 xmax로 한다.
이와 유사하게, 제2 구리 노듈층의 원박의 표면에 수직한 방향을 세로(y)라 할 때 도 4d에 도시된 바와 같이 노듈 입자마다 길이가 다른 다수의 세로 (y11~y13, y21~y24, y31~y32, y41~y44)를 갖는다. 따라서 각 노듈 입자마다 이러한 여러 개의 세로 길이중에서 가장 긴 길이를 갖는 장축의 세로를 ymax로 선택하여 이를 기준으로 삼는다. 일예로, 도 4d에서 왼쪽에서 첫번째 노듈입자의 장축의 세로는 y12이며 이를 ymax로 하고, 두번째 노듈 입자의 장축의 세로는 y23이며 이를 ymax로 하며, 세번째 노듈 입자의 장축의 세로는 y32이며 이를 ymax로 하며, 네번째 노듈 입자의 장축의 세로는 y43이며 이를 ymax로 한다.
한편, 배리어층(330~350)은 제1 및 제2 구리 노듈층(310,320) 위에 니켈 성분으로 도금되는 니켈 배리어층(330)과, 니켈 배리어층(330)에 형성된 아연 배리어층(340)과, 아연 배리어층에 형성된 크롬 배리어층(350)을 포함한다.
상기 제1 및 제2 구리 노듈층(310, 320)에 형성된 니켈 배리어층(330)은 니켈(Ni) 성분이 폴리이미드(PI) 등의 수지 필름에 대한 접착강도와 내열성, 내염산성, 내부식성 등을 높여주는 작용을 한다.
배리어층(330~350)에 있어서, 니켈 베리어층(330)은 니켈(Ni)의 도금량이 10~20mg/m2인 것이 효과적이다.
아연(Zn)과 크롬(Cr) 성분은 배리어층(330~350)의 내열, 내약품성, 내산화성 등을 보다 강화시켜주는 작용을 한다.
여기서, 아연 배리어층(340)의 아연(Zn)의 도금량은 10~20mg/m2 인 것이 효과적이며, 크롬 배리어층(350)의 크롬(Cr)의 도금량은 1~4mg/m2인 것이 효과적이다.
배리어층(330~350) 위에는 동박에 접착되는 수지 필름과의 접착력을 향상시키기 위해 실란 커플링 에이전트(silane coupling agent)가 추가로 피막된다. 여기서, 실란(silane)으로는 에폭시계 또는 아민계가 채택되는 것이 바람직하다.
상기와 같은 구성을 갖는 인쇄회로용 동박은 인장강도가 25kgf/mm2~35kgf/mm2범위에 있으며, 연신율이 2.0%~3.0%인 것이 바람직하다.
상기 범위보다 인장 강도가 낮으면 롤투롤 공정에서 찢김이 발생되는 등의 웹성 불량 발생 가능성이 높으며 연성동박적층판의 경우에 박리강도가 저하된다.
또한 연신율이 제시한 조건보다 낮을 경우에 동박의 취성이 없어져 웹 핸들링이 어렵다.
또한, 배리어층(330~350)의 조도는 표면 조도(Rz)는 0.2~3㎛인 것이 바람직하다. 표면조도가 3㎛를 넘어가면 폴리이미드에 함침될 때에 함침되지 않는 부분이 나타난다.
도 5는 본 발명의 일 실시예에 따른 전해 동박의 내열성 측정 방법을 설명하기 위한 도면이다.
도 5에 도시된 바와 같이 디핑기 납조(모델명:퀵코리아 100-15S)에 M면을 위로 하여 전해 동박을 뛰운후에, M면의 색상이 산화에 의해 검은색으로 변하는 시점을 측정한다. 이때, 이용 가능한 색차계로는 Minolta사의 CM-5가 있다.
상기 색차계는 표준 색시료를 기준으로 하고 그것과의 비교치를 측정하여 색차를 수량으로 나타내는 측정기기로 분광측색계라고도 한다.
L*a*b* 색 표시계는 도 6에 도시된 바와 같이 인간 감성에 접근하기 위하여 연구된 결과로 인간이 색채를 감지하는 노랑-파랑, 초록-빨강의 반대색설에 국제조명위원회에서 정의한 색 공간으로 색 공간은 조색을 할 때 색채의 오차 범위와 방향을 쉽게 짐작하게 해서 세계적으로 가정 널리 통용된다.
상기 L*는 반사율로 인간의 시감과 같은 명도를 나타내며 1~100까지의 단계로 소수점 이하 단위로 표현한다.
그리고 a*는 색도 다이어그램으로 +a*는 빨강을 -a*는 초록 방향을 나타낸다.
b*는 색도 다이어그램으로 +b*는 노랑을 -b*는 파랑 방향을 나타낸다.
이때, 표 3과 4에 나타낸 바와 같이 실시예 1 내지 4의 경우에는 50초 이상에서 270초까지 되었을 때 변화되어 비교예 1 내지 7이 32초 이하에서 변화되는 것과 비교할 때에 좋은 특성을 나타냈다. 이처럼 색차계의 (a+b)/L이 0.475~0.5일때 내열성이 향상되었다.
여기에서, 제2 구리 노듈층의 노듈 입자의 크기 측정 방법은 동박의 Roll의 양폭으로부터 10mm의 간격을 두고, 각각 하나의 샘플 및 가운데 위치의 샘플을 채취(즉, 모두 3개)하였으며, 측정을 위한 샘플의 크기는 5X5mm 크기로 하였다.
그리고, 제2 구리 노듈층의 노듈 입자의 크기의 세부 측정 방법은 집속이온빔 장치(Focused Ion Beam: FIB)를 이용하여 분석 위치를 단면 커팅 후 전자 주사 현미경(Scanning Electron microscope: SEM)으로 20,000배에서 노듈 입자의 크기를 확인하였다.
상술한 바와 같이, 본 발명과 같이 노듈층의 노듈 입자의 보정 장평이 음의 값을 가지는 경우에는 넓은 표면적의 구리 노듈층이 형성되어 이후의 배리어층(330~350)이 고르게 분포되어 동일한 높이에서도 더 많은 도금량을 얻을 수 있어 내열성이 향상되었음을 알 수 있다.
구분
노듈층
(층수)
중량
(g/㎡)
원박 표면처리후
전착량(mg/㎡)
조도(Rz) 조도(Ra, 최소값) 조도(Rz, 평균값) 조도(Rmax,최대값) Zn Ni Cr
실시예1 2 288.3 0.7 0.31 1.8 2.4 12 10 1
실시예2 2 291.25 0.7 0.33 1.9 2.4 10 15 3
실시예3 2 290.27 0.7 0.32 2.2 2.6 15 17 2
실시예4 2 289.12 0.7 0.36 2.3 2.8 19 13 3
비교예1 2 291.23 0.7 0.36 2.3 2.7 13 25 5
비교예2 2 292.04 0.7 0.33 2.1 2.5 6 14 6
비교예3 2 291.47 0.7 0.34 2.1 2.6 3 11 10
비교예4 2 288.87 0.7 0.43 2.3 2.7 15 24 1
비교예5 2 290.91 0.7 0.51 2.9 3.5 9 12 1
비교예6 2 292.2 0.7 0.48 2.7 3.4 22 24 4
비교예7 2 291.1 0.7 0.45 2.4 2.9 15 29 3
구분
M면 변색시간(288도)
M면
L a b (a+b)/L
제2 구리노듈층의 (ymax-xmax)/ymax가 음의 값인 노듈 입자수의 총노듈 입자수 대비 비율
실시예1 58 61.97 16.15 13.13 0.47 78%
실시예2 51 60.03 16.75 13.54 0.50 73%
실시예3 110 63.23 15.77 12.99 0.45 87%
실시예4 270 64.18 15.72 13.02 0.45 92%
비교예1 22 54.02 18.01 13.7 0.59 42%
비교예2 21 54.86 16.9 13.05 0.55 45%
비교예3 26 57.06 17.21 13.62 0.54 48%
비교예4 16 55.94 17.01 13.08 0.54 32%
비교예5 28 56.12 19.44 14.85 0.61 52%
비교예6 32 56.32 19.44 15.04 0.61 58%
비교예7 19 59.45 17.83 14.13 0.54 37%
한편, 본 발명의 다른 측면에 따르면, 전해 동박의 표면처리층에 폴리이미드(Polyimide) 수지가 부착된 구조를 가진 동박적층판이 제공된다. 폴리이미드 수지는 IC칩 본딩 등의 안정성을 위해 전해동박과 열팽창률이 유사하고 내열성이 뛰어난 특성이 있다.
본 발명의 또 다른 측면에 따르면 상기 동박적층판을 구비하고, 에칭 공정에 의해 상기 동박적층판에 소정의 회로 패턴이 형성되는 인쇄회로기판이 제공된다.
이상의 설명은 본 발명의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 또한, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이며, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 따라서, 본 발명의 보호 범위는 청구범위에 의하여 해석되어야 하며, 그와 균등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
10 : 전해액 20 : 음극 드럼
30 : 애노드 50 : 가이드롤
100 : 원박 310~350 : 전해 도금조

Claims (15)

  1. 원박;
    상기 원박에 형성되고 다수의 노듈 입자를 구비한 구리 노듈층; 및
    상기 원박 및 상기 구리 노듈층 사이에 배치되며, 다수의 노듈 입자를 구비한 다른 구리 노듈층;
    을 포함하되,
    상기 구리 노듈층의 상기 다수의 노듈 입자 중 보정 장평이 음의 값을 갖는 노듈 입자는 총 노듈 입자수의 70%이상 100%이하 범위이고; 및
    상기 구리 노듈층 위에 무기-금속 혼합물로 이루어진 배리어층을 포함하고,
    상기 보정 장평은 상기 원박의 표면에 평행한 방향의 상기 노듈 입자의 장축을 가로라 하고 상기 원박의 표면에 수직한 방향의 상기 노듈 입자의 장축을 세로라 할 때 (세로-가로)/세로로 계산되는 것을 특징으로 하는 전해 동박.
  2. 삭제
  3. 청구항 1항에 있어서,
    상기 구리 노듈층은
    상기 다수의 노듈 입자 중 보정 장평이 음의 값을 갖는 노듈 입자가 총 노듈 입자수의 80%이상에서 100%이하 범위인 전해 동박.
  4. 청구항 1항에 있어서,
    상기 전해 동박의 표면 색차계의 (a+b)/L이 0.45~0.5 범위에 있으며, 상기 L은 색차계의 반사율이고, a는 색도 다이어그램으로 +a*는 빨강을 -a*는 초록 방향을 나타내며, b는 색도 다이어그램으로 +b*는 노랑을 -b*는 파랑 방향을 나타내는 전해 동박.
  5. 청구항 1항에 있어서,
    상기 배리어층은 니켈 배리어층과, 니켈 배리어층에 형성된 아연 배리어층과, 아연 배리어층에 형성된 크롬 배리어층을 포함하며,
    니켈 베리어층의 니켈의 도금량이 10~20mg/m2의 범위에 있으며, 아연 배리어층(340)의 아연(Zn)의 도금량은 10~20mg/m2 의 범위에 있고, 크롬 배리어층의 크롬의 도금량은 1~4mg/m2의 범위에 있는 전해 동박.
  6. 제1항 및 제3항 내지 제5항 중 어느 한 항의 전해 동박; 및
    상기 전해 동박에 형성된 폴리이미드 필름; 을 포함하는,
    동박적층판.
  7. 제6항의 동박적층판을 구비하는 인쇄회로기판.
  8. (A) 제박 처리를 수행하여 원박을 제조하는 제박 단계;
    (B) 원박의 매트면(M면)에 구리를 도금하여 다수의 노듈 입자 중 보정 장평이 음의 값을 갖는 노듈 입자가 총 노듈 입자수의 70%이상 100%이하 범위인 구리 노듈층을 형성하는 노듈 처리 단계; 및
    (C) 상기 구리 노듈층 위에 무기-금속 혼합물로 이루어진 배리어층을 형성하는 표면 처리 단계; 및
    상기 (B) 단계 이전에, (D) 상기 원박에 다수의 구리 노듈 입자를 구비한 노듈 구조로 형성된 다른 구리 노듈층을 형성하는 단계를 더 포함하고,
    상기 보정 장평은 상기 원박의 표면에 평행한 방향의 상기 노듈 입자의 장축을 가로라 하고 상기 원박의 표면에 수직한 방향의 상기 노듈 입자의 장축을 세로라 할 때 (세로-가로)/세로로 계산되는 것을 특징으로 하는 전해 동박 제조 방법.
  9. 청구항 8항에 있어서,
    상기 (A) 단계는
    상기 제박 단계에서 원박을 제조하기 위한 제박 장치에 사용되는 전해액의 기본 조성은 H2SO4가 50 ~ 200 g/l이고, Cu2 + 30 ~ 150 g/l이며, Cl- 2~200㎎/l이고, 온도는 상온 ~ 80℃이며, 전류밀도는 10 ~ 80 ASD인 전해 동박 제조 방법.
  10. 청구항 9항에 있어서,
    상기 (A) 단계의 상기 전해액은 황산구리를 주성분으로 하고, 젤라틴, HEC, SPS 및 티오요소 중 적어도 하나 이상을 첨가제로 포함하는 전해 동박 제조 방법.
  11. 삭제
  12. 청구항 8항에 있어서,
    상기 (B) 단계는 전류 밀도를 10~30ASD를 사용하고, 상기 (D) 단계는 전류밀도를 5~20ASD를 사용하는 전해 동박 제조 방법.
  13. 청구항 8항에 있어서,
    상기 (B) 단계의 구리 노듈층은 다수의 노듈 입자 중 보정 장평이 음의 값을 갖는 노듈 입자가 총 노듈 입자수의 80%이상에서 100%이하 범위인 전해 동박 제조 방법.
  14. 청구항 8항에 있어서,
    상기 (B) 단계는 전해 도금조의 전해액의 기본 조성은 H2SO4가 60 ~ 150 g/l이며, Cu 가 10 ~ 90 g/l이며, 전해액의 온도는 상온 35~ 55℃이며, 10~30 ASD의 전류밀도를 사용하며,
    상기 (D) 단계는 다른 전해 도금조의 전해액의 기본 조성은 H2SO4 가 60 ~150 g/l이고, Cu가 5~ 20 g/l, 전해액의 온도는 상온 25~40℃이며, 전류밀도는 5~20 ASD의 전류밀도를 사용하는 것을 특징으로 하는 전해 동박 제조 방법.
  15. 청구항 8항에 있어서,
    상기 (B) 단계는 전해 도금조의 전해액의 기본 조성은 H2SO4가 90 ~ 120 g/l이며, Cu 가 30 ~ 55 g/l이며, 전해액의 온도는 상온 35~ 55℃이며, 10~30 ASD의 전류밀도를 사용하고,
    상기 (D) 단계는 다른 전해 도금조의 전해액의 기본 조성은 H2SO4 가 90 ~120 g/l이고, Cu가 5~ 20 g/l, 전해액의 온도는 상온 25~40℃이며, 전류밀도는 5~20 ASD의 전류밀도를 사용하는 것을 특징으로 하는 전해 동박 제조 방법.
KR1020160008684A 2016-01-25 2016-01-25 전해 동박 및 그 제조 방법과, 동박적층판 및 인쇄회로기판 KR102481411B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160008684A KR102481411B1 (ko) 2016-01-25 2016-01-25 전해 동박 및 그 제조 방법과, 동박적층판 및 인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160008684A KR102481411B1 (ko) 2016-01-25 2016-01-25 전해 동박 및 그 제조 방법과, 동박적층판 및 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20170088602A KR20170088602A (ko) 2017-08-02
KR102481411B1 true KR102481411B1 (ko) 2022-12-23

Family

ID=59651935

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160008684A KR102481411B1 (ko) 2016-01-25 2016-01-25 전해 동박 및 그 제조 방법과, 동박적층판 및 인쇄회로기판

Country Status (1)

Country Link
KR (1) KR102481411B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100654737B1 (ko) 2004-07-16 2006-12-08 일진소재산업주식회사 미세회로기판용 표면처리동박의 제조방법 및 그 동박
KR100974368B1 (ko) * 2008-03-26 2010-08-05 엘에스엠트론 주식회사 색상차와 박리강도 특성이 개선된 인쇄회로용 동박
KR101168613B1 (ko) * 2009-12-21 2012-07-30 엘에스엠트론 주식회사 표면처리층의 구조가 개선된 전해동박 및 그 제조방법과, 동장적층판 및 인쇄회로기판
KR20140034698A (ko) 2012-09-12 2014-03-20 주식회사 두산 동박의 표면처리 방법 및 그 방법으로 표면처리된 동박

Also Published As

Publication number Publication date
KR20170088602A (ko) 2017-08-02

Similar Documents

Publication Publication Date Title
KR101632792B1 (ko) 표면 처리 동박 및 그것을 사용한 적층판, 프린트 배선판, 전자 기기, 그리고 프린트 배선판의 제조 방법
KR100941219B1 (ko) 전해 동박, 그 전해 동박을 이용하여 얻어진 표면 처리 전해 동박, 그 표면 처리 전해 동박을 이용한 동장 적층판 및 프린트 배선판
KR101752528B1 (ko) 표면 처리 동박 및 그것을 사용한 적층판, 동판, 프린트 배선판, 전자 기기, 그리고 프린트 배선판의 제조 방법
EP2100987B1 (en) Surface treated copper foil, surface treated copper foil with very thin primer resin layer, method for manufacturing the surface treated copper foil, and method for manufacturing the surface treated copper foil with very thin primer resin layer
JP6537280B2 (ja) 表面処理銅箔及びそれを用いた積層板、プリント配線板、電子機器、並びに、プリント配線板の製造方法
KR101887791B1 (ko) 표면 처리 동박, 구리 피복 적층판, 프린트 배선판, 전자 기기 및 프린트 배선판의 제조 방법
US7108923B1 (en) Copper foil for printed circuit board with taking environmental conservation into consideration
EP2719799A1 (en) Liquid crystal polymer-copper clad laminate and copper foil used for liquid crystal polymer-copper clad laminate
US20140057123A1 (en) Copper foil for printed circuit
KR101618445B1 (ko) 배선판용 동박 및 배선판
TWI530234B (zh) Printed wiring board with copper foil and the use of its laminated body, printed wiring board and electronic components
KR20190049818A (ko) 구리박 및 이것을 갖는 동장 적층판
CN104943270A (zh) 附载体的铜箔、印刷布线板、层压体、电子机器及印刷布线板的制造方法
JP6343204B2 (ja) 表面処理銅箔及びそれを用いたキャリア付銅箔、積層板、プリント配線板、電子機器、並びに、プリント配線板の製造方法
KR101660663B1 (ko) 표면 처리 동박 및 그것을 사용한 적층판, 구리 피복 적층판, 프린트 배선판 그리고 전자 기기
WO2014038717A1 (ja) 表面処理銅箔及びそれを用いた積層板
JP6537278B2 (ja) 表面処理銅箔及びそれを用いた積層板、プリント配線板、電子機器、並びに、プリント配線板の製造方法
EP2620530A1 (en) Method for manufacturing copper foil for printed circuit board and copper foil for printed circuit board
US7794578B2 (en) Method for preparing a circuit board material having a conductive base and a resistance layer
JP2015061937A (ja) 表面処理銅箔及びそれを用いた積層板、プリント配線板、電子機器、並びに、プリント配線板の製造方法
KR20090084517A (ko) 내열성과 내약품성이 개선된 인쇄회로용 동박 및 그제조방법
KR102481411B1 (ko) 전해 동박 및 그 제조 방법과, 동박적층판 및 인쇄회로기판
JP2020183565A (ja) 電解銅箔、該電解銅箔を用いた表面処理銅箔、並びに該表面処理銅箔を用いた銅張積層板及びプリント配線板
KR102479331B1 (ko) 표면 처리 동박, 동 클래드 적층판 및, 프린트 배선판
JP5819571B1 (ja) 表面処理銅箔、銅張積層板、プリント配線板、電子機器及びプリント配線板の製造方法

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant