KR20050022441A - 표면 처리 동박 - Google Patents

표면 처리 동박 Download PDF

Info

Publication number
KR20050022441A
KR20050022441A KR1020030060642A KR20030060642A KR20050022441A KR 20050022441 A KR20050022441 A KR 20050022441A KR 1020030060642 A KR1020030060642 A KR 1020030060642A KR 20030060642 A KR20030060642 A KR 20030060642A KR 20050022441 A KR20050022441 A KR 20050022441A
Authority
KR
South Korea
Prior art keywords
plating layer
copper foil
copper
plating
iron
Prior art date
Application number
KR1020030060642A
Other languages
English (en)
Inventor
김정익
김상겸
조차제
김판석
기준서
이종호
Original Assignee
엘지전선 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전선 주식회사 filed Critical 엘지전선 주식회사
Priority to KR1020030060642A priority Critical patent/KR20050022441A/ko
Priority to JP2004250029A priority patent/JP3913240B2/ja
Publication of KR20050022441A publication Critical patent/KR20050022441A/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/562—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of iron or nickel or cobalt

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electroplating And Plating Baths Therefor (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

본 발명에서는 동 또는 동 합금 기재(10); 및 상기 기재(10)의 일측 표면(20) 또는 양측 표면(20, 21)에 형성되는, 구리-코발트-철-니켈(Cu-Co-Fe-Ni)로 이루어진 도금층(30);을 포함하는 것을 특징으로 하는 표면 처리 동박을 개시한다. 그리고 상기 도금층(30)은, 두께가 1㎛ 이하인 도금층(30)으로서, 그 함량이 구리 1~4 mg/m2, 코발트 1,000~2,000 mg/m2, 철 300~600 mg/m2 및 니켈 7~15 mg/m2인 것이 바람직하고, 상기 도금층(30)은, 약 0.1~2㎛의 평균 단면폭과 약 0.1~1㎛의 평균 높이를 갖는 노듈을 갖는 것이 바람직하다. 본 발명의 고성능 PCB 및 FPC는 물론 PDP등의 디스플레이 제품의 EMI 차폐용 쉴드재등에 다양하게 사용되는 저조도 표면 처리 동박에 따라, 거침도금처리 및 배리어층 형성에 의한 효과를 동시에 달성하는 한층의 도금층 형성이 가능할 뿐만 아니라, 광택이 나지 않으며 흑색입자가 묻어나지 않고, 에칭성, 내산화성, 내열성 및 내약품성이 우수하며, 높은 박리 강도를 나타내는, 진한 흑색 도금층을 갖는 저조도 동박을 얻을 수 있는 효과를 달성하게 된다.

Description

표면 처리 동박{surface treated copper foil}
본 발명은 표면 처리 동박에 관한 것으로, 상세하게는 주로 인쇄회로기판(PCB: Printed Circuit Board)이나 연성회로기판(FPC: FIexible Printed Circuit Board) 또는 특히 PDP등의 디스플레이 제품의 EMI(ElectroMagnetic Interference) 차폐용 쉴드재 등에 다양하게 사용되는 동박에 있어서, 미세 패턴 형성시의 에칭성, 내산화성, 내열성 및 내약품성이 향상되고, 양호한 박리강도를 가지며, 특히 쉴드재에의 이용이 적합하도록 흑색입자가 묻어나지 않는, 무광택의 진한 흑색 도금층을 갖는 표면 처리 동박에 관한 것이다.
근래 자발광으로 보기 쉽고, 시야각이 넓고, 대화면화가 가능하고 구동 스피드가 빠른 것을 특징으로 한 플라즈마 디스플레이 패널(PDP: Plasma Display Panel)이 멀티미디어 디스플레이 기기등에 급속도로 확대 적용되고 있다.
이러한 PDP는 기체방전을 이용한 표시 디바이스이며, 관내에 봉입되어 있는 기체를 방전에 의해 여기해서, 자외영역에서 근적외영역에 이르기까지 넓은 파장의 선 스펙트럼을 발생시킨다.
즉, PDP의 관내에는 형광체가 배치되고 있으며, 이 형광체는 자외영역의 선 스펙트럼으로 여기되어 가시영역의 광을 발생시키고, 근적외영역의 선 스펙트럼의 일부는 PDP의 표면 유리로부터 관외에 방출된다.
그런데 이 근적외영역의 파장은 리모트 컨트롤 장치나 광통신등에 사용되는 파장(800nm∼1000nm)과 가깝고, 결국 상기 기기들이 PDP의 근방에서 동작하는 경우, 오동작을 일으킬 우려가 있으며, 또한, PDP의 구동에 의해 마이크로파나 초저주파 등 인체에 유해한 전자파가 발생하게 되는 바, 따라서, 이러한 전자파로 인한 기기의 오작동 및 인체에 대한 유해성등을 막기 위해서는 전자파 쉴드재가 필요하다.
그런데 PDP와 같은 디스플레이 제품에 대한 쉴드재는 전자파 차폐 효과뿐만 아니라, 이미지 재현부 영상이 전자파 쉴드재를 통과하여 보일 수 있도록 적절한 투광성을 또한 가져야 한다.
이를 위해 유리나 투명 수지 판상에 도전성 금속을 이용하여 개구부를 가지는 미세 패턴을 형성하여 전자파 차폐의 효과와 더불어 광투과성을 확보하는 방법이 있고, 이러한 도전성 금속층중 많이 사용되고 있는 것 중 하나가 동박이다.
그러나, 도전성 금속층의 패턴이 금속 광택을 갖는 경우, 금속층의 PDP 표시화면으로부터의 출사광이 쉴드판에서 반사되고 표시 화면에 돌아오거나, PDP 표시 화면의 평활에 의해 외부로부터 광이 표시 화면에 입사할 때 입사광이 반사하게 된다.
이 때문에 쉴드판의 빛의 투과율이 내려가고 표시 화면의 시인성이 악화된다는 문제점을 갖는 바, 이를 해결하기 위해, 동박의 표면을 흑화하는 방법 예를 들어 동박의 표면에 흑색을 갖는 절연성 산화피막, 전도성 산화피막, 화성피막, 전기도금층을 형성하는 기술이 이용되고 있다.
그러나 상기 절연성 산화피막의 경우 비전도성이라는 단점이 있으며, 전도성 산화피막의 경우는 완전 흑화가 어렵다는 단점이 있고, 화성피막의 경우는 전도성이 불균일하며 고온가공이 필요한 단점이 알려져 있다. 그리고 흑색 전기도금층 형성의 경우에는 전도성 및 가공성이 용이하다는 장점은 있으나 광택이 나기 쉬운 단점이 있다.
따라서 동박의 표면에 흑색 입자가 묻어나지 않는 무광택의 흑색 전기도금층을 형성하여 디스플레이 제품의 쉴드재에 대한 시인성을 높이는 것이 예의 요구되며, 동시에 쉴드재의 개구율을 높이기 위해 수십 ㎛ 전후의 미세 패턴이 형성되어야 하므로 동박 표면 조도가 작아야 하고, 에칭성, 내산화성, 내열성 및 내약품성이 우수해야 하며, 박리강도도 저하되지 않아야 하는 특성 역시 더불어 요구된다.
한편, 일반적으로 전해동박은 황산동 용액에서 연속적인 전해전착법으로 동생박(raw foil)을 만들고, 이를 판과의 접착력 향상을 위해 동생박면에 동(copper) 노듈(nodule)을 형성하는 거침도금처리를 하고 거침 처리된 표면에 배리어(barrier) 층을 형성시킨 후 전해 크로메이트 (chromate) 방청 처리하여 전해동박을 얻고 있으며 이러한 거침도금처리 및 배리어층 형성시 포함되는 원소의 종류, 양 및 도금조건에 의해 동박의 특성과 색을 조절할 수 있다.
도 1은 종래의 흑화 처리된 동박을 나타내는 단면 개략도이다.
도 1에 도시된 바와 같이, 종래의 흑화 처리된 동박의 단면을 살펴보면, 기재(1)상에 거침도금처리를 통해 노듈(2)이 형성되고, 상기 노듈(2)상에 배리어층(3)이 형성되며, 상기 배리어층(3)상에 크로메이트층(4)이 형성됨을 알 수 있다.
상기 노듈(2) 형성을 위해 실시되는 거침도금처리란 조면화 처리(roughening process)로서, 이는 동박의 표면에 전해도금을 통해 노듈(nodule)을 형성하는 것이고, 이러한 노듈은 동박의 표면에 요철을 형성하여 표면 조도를 증가시켜준다.
상기 배리어층(3)은 조면화 처리가 완료된 동박의 표면에 이종금속을 입히는 방법에 따라 형성하는 것으로서, 종래 배리어층 형성에 사용하여 왔던 이종금속들로서는 아연, 크롬, 황동, 니켈, 코발트, 몰리브덴, 텅스텐, 주석 등이 있으며, 합금계로서 이들 중 2개 이상의 금속들을 동시에 사용하기도 하였다. 이러한 이종 금속 및 합금을 동박 위에 입히는 방법으로 주로 전해도금법이 사용되어 왔다.
이와 같은 표면 흑화를 달성하기 위한 구체적인 전해동박의 표면처리 방법으로서 예를 들어 다음과 같은 기술들이 제시되어 있다.
일본특허 특개소 제52-145769호는 Cu-Ni 거침도금처리를 통해 흑색을 구현하였는데, 이는 내열박리강도, 내산화성 및 내염산성이 우수한 반면 알칼리 에칭액에서의 에칭이 곤란하며, 15O㎛ 피치 회로폭 이하의 파인패턴 형성시 미에칭부가 발생한다는 문제점을 갖는다.
일본특허 특공소 제63-2158호는 Cu-Co 거침도금처리를 통해 에칭성, 알칼리 에칭성 및 내염산성에 있어 양호한 결과를 가지나, 내산화성이 층분치 않고, 완전 흑색을 구현하는 것이 곤란하다는 문제점을 갖는다.
또한 일본특허 특개평 제4-096395호, 일본특허 특개평 제4-096394호, 일본특허 특개평 제4-096393호 등에는, 거침도금처리 후 Co-Ni처리를 통해 내열박리강도 및 에칭성이 우수한 혹화처리 기술이 제시되어 있으나, 이는 거침도금처리와 배리어층처리의 두가지 공정을 요하므로, 생산성이 떨어진다는 단점을 가진다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로,
본 발명의 목적은, 고성능 PCB 및 FPC는 물론 PDP등의 디스플레이 제품의 EMI 차폐용 쉴드재등에 다양하게 사용될 수 있는 저조도 표면 처리 동박에 있어서, 에칭성, 내산화성, 내열성 및 내약품성이 우수하고, 높은 박리강도를 가지고, 흑색입자가 묻어나지 않으며, 또한 거침도금처리 및 배리어층 형성의 과정을 수행함이 없이도 한층의 도금층에 의해 극미소 노듈을 구현함에 따라 생산성을 높이면서도 소정 표면 조도를 달성하게 되는, 무광택의 흑색을 나타내는 표면 처리 동박을 제공하는 것이다.
상기와 같은 본 발명의 목적은, 동 또는 동 합금 기재(10); 및 상기 기재(10)의 일측 표면(20) 또는 양측 표면(20, 21)에 형성되는, 구리-코발트-철-니켈(Cu-Co-Fe-Ni)로 이루어진 도금층(30);을 포함하는 것을 특징으로 하는 표면 처리 동박에 의해 달성된다.
그리고 상기 도금층(30)은, 두께가 1㎛ 이하인 도금층(30)으로서, 그 함량이 구리 1~4 mg/m2, 코발트 1,000~2,000 mg/m2, 철 300~600 mg/m2 및 니켈 7~15 mg/m2인 것이 바람직하고, 구리 2~3 mg/m2, 코발트 1,100~1,500 mg/m2, 철 400~550 mg/m2 및 니켈 10~13 mg/m2인 것이 더욱 바람직하며, 상기 도금층(30)은, 약 0.1~2㎛의 평균 단면폭과 약 0.1~1㎛의 평균 높이를 갖는 노듈을 갖는 것이 바람직하다.
이하 본 발명에 따른 표면 처리 동박에 대하여 상세하게 설명한다.
본 발명에 따른 표면 처리 동박은, 고성능 PCB, FPC 및 PDP등 디스플레이 제품의 EMI 차폐용 쉴드재 등에 다양하게 사용될 수 있는 저조도 동박으로서, 기재상에, 극미소 노듈을 구현하는 철을 특히 포함하는, 한층의 도금층이 형성됨에 따라 적절한 표면 조도를 가지면서도 생산공정이 단순화된다는 기술적 사상을 바탕으로 하고, 한편, 상기 구리-코발트-철-니켈이 동시에 특히 소정 분포 비율로서 도금층에 적용됨에 따라, 저조도 동박에 있어서 에칭성, 내산화성, 내열성 및 내약품성이 우수하고, 높은 박리강도를 가지며, 광택이 없고, 흑색입자가 묻어나지 않게 된다는 기술적 사상을 바탕으로 한다.
즉, 본 발명에 따른 표면 처리 동박은, 동 또는 동 합금 기재의 일측 표면 또는 양측 표면에 구리-코발트-철-니켈(Cu-Co-Fe-Ni)로 이루어진 도금층이 형성된다.
도 2는 본 발명의 일실시예에 따른 기재의 일측 표면에 형성된 도금층을 나타내는 개략도이고, 도 3은 본 발명의 일실시예에 따른 기재의 양측 표면에 형성된 도금층을 나타내는 개략도이다.
도 2 및 도 3에 나타난 바와 같이, 기재(10)의 표면(20, 21)상에 한층의 도금층(30)이 형성되어 있으며, 그 도금층(30)상에는 극미소 노듈 처리가 달성된다.
상기 도금층(30)은 구리, 코발트, 철 및 니켈로 이루어지는 것으로, 도금층(30)의 전체 두께는 약 1㎛ 이하가 되며, 이는 고밀도 배선에 사용되는 경우에도 적합하다.
이때, 상기 도금층(30)내에, 구리, 코발트, 니켈 및 철을 소정 함량 포함시키도록 하는데, 구리가 1~4 mg/m2이고, 상기 코발트가 1,000~2,000 mg/m2이고, 상기 철이 300~600 mg/m2이며, 상기 니켈은 7~15 mg/m2인 함량이 되도록 하는 것이 바람직하다. 이와 같은 함량 범위에서, 흑색입자가 묻어나지 않는 진한 흑색 도금층의 형성이 바람직하고, 무광택이며, 에칭성, 내약품성, 내열성, 내산화성이 우수하고, 높은 박리강도를 갖게 되며, 표면 조도등이 바람직하다.
또한, 상기 도금층(30) 내의 함량은, 구리가 2~3 mg/m2이고, 상기 코발트가 1,100~1,500 mg/m2이고, 상기 철이 400~550 mg/m2이며, 상기 니켈은 10~13 mg/m2 인 것이 더욱 바람직한데, 이와 같은 함량 범위에서, 특히 무광택의 효과가 더 증가하거나, 흑색도가 높아지는 등 바람직하게 된다.
이와 같이 구성되는 상기 도금층(30)에 의해 표면 거칠기 Rz는 2.0㎛ 이하로 된다.
도 4는 본 발명의 일실예에 따른 표면 처리된 동박을 나타내는 단면 개략도이다.
도 4에 도시된 바와 같이, 기재(10) 상에, 한층의 도금층(30)이 형성되며, 상기 한층의 도금층(30)에서 극미소 노듈 처리 효과가 나타나는데, 이는 상기 도금층(30)내에 포함되는 철에 의한 것이며, 이에 의해 도금되는 입자가 고르게 분산될 뿐만 아니라, 저조도화가 달성되고, 도금층의 금속광택이 억제된다.
상기 도금층(30)내에 형성되는 노듈은 대략 0.1~2 ㎛의 평균 단면폭과 약 0.1~1 ㎛의 평균 높이를 갖는 것이 바람직하다.
이후 필요에 따라서는, 도 4에 도시된 바와 같이, 방청액에 의한 방청처리에 따라 크로메이트층(40)이 형성될 수도 있다.
이하 본 발명에 따른 표면 처리 동박을 제조하는 방법에 대하여 상술한다.
본 발명에 따른 표면 처리 동박을 제조하기 위해서는, 동 또는 동 합금의 기재와, 한층의 도금층 형성을 위해, 구리, 코발트, 철, 니켈을 포함하는 전해액을 제공하고, 이를 소정 온도, 처리시간, 음극전류밀도, 전류조건을 통해 기재상에 전해도금한다.
즉, 상기 도금층(30)의 성분들의 소정 함량을 구현하기 위해, 전해액은, 구리 0.1~2.0 g/L, 코발트 0.1~10.0 g/L, 철 0.1~6.0 g/L, 니켈 0.02~2.0 g/L를 포함하며, 이때 전해 처리를 위한 조건은 액온도 2O~50℃, pH는 0.5~6, 처리시간 2~30초, 음극전류밀도 0.5~2O A/dm2가 되도록 한다. 이때 더욱 바람직하게는, 전해액은, 구리 0.2~1.0 g/L, 코발트 3.0~9.0 g/L, 철 1.5~4.0 g/L, 니켈 0.1~1.5 g/L를 포함하며, 이때 전해 처리를 위한 조건은 액온도 3O~40℃, pH는 1~3, 처리시간 5~20초, 음극전류밀도 2~15 A/dm2가 되도록 한다.
또한 상기 도금층을 형성시키기 위한 전류로 일반적인 직류 전류를 사용하는 것이 가능하며, 펄스 전류공급이 가능한 펄스 정류기를 사용하면 균일하며 미세한 입자로 이루어진 전착층 형성에 도움을 주어 흑색 입자가 묻어나지 않는 무광택의 혹색 도금층을 형성하는데 더욱 효과가 있다.
상기한 도금층의 형성 후에는, 제조 후 사용자가 사용하기까지의 시간에 따라, 필요시 전해 크로메이트 방청처리를 실시하는 것이 바람직하다.
상기와 같이, 구리-코발트-철-니켈을 포함하는 도금층을 형성시키면, 거침도금처리 및 배리어층 형성 각각의 과정 수행이 없이도 상기 도금층이 거침도금층과 배리어층의 역할을 동시에 할 수 있게 되어 생산공정이 저감된다.
그리고 이와 같은 구리-코발트-철-니켈을 포함하는, 특히 소정 함량으로 포함하는, 도금층을 형성함으로써 에칭성이 좋은 동시에 내산화성, 내열성 및 내약품성이 우수하며, 높은 박리 강도를 나타내는 동박을 얻을 수 있다.
또한 본 발명에 따른 도금층은 무광택의 진한 흑색을 나타내며 흑색 도금 입자가 묻어나지 않고, 2.O ㎛ 이하의 저조도화 구현이 가능하여, PDP등의 디스플레이 제품의 EMI 차폐용 쉴드재등에 사용되는 동박에 있어서, 시인성 문제를 해결할 수 있으며, 고성능 PCB 및 FPC 제조시 파인 패턴 형성에 용이하도록 저조도 동박을 구현할 수 있게 된다.
상기한 흑색 입자가 묻어나지 않는 무광택 흑색 도금층의 형성 처리는 전해동박에 가능할 뿐만 아니라, 압연유 제거를 위한 탈지 공정을 거친 압연동박에도 사용이 가능하다.
이하, 본 발명의 바람직한 실시예를 설명함으로써 본 발명을 더욱 상세하게 설명한다. 그러나 본 발명은 하기 실시예에 한정되는 것은 아니라 첨부된 특허청구범위내에서 다양한 형태의 실시예들이 구현될 수 있으며, 단지 하기 실시예는 본 발명의 개시가 완전하도록 함과 동시에 당업계에서 통상의 지식을 가진 자에게 발명의 실시를 용이하게 하고자 하는 것이다.
[실시예1]
본 실시예1에서는 하기한 전해액 조성과 전해 처리조건으로 구리-코발트-철-니켈을 포함하는 도금 표면처리를 하였다.
전해액 조성은 구리(금속 구리) 0.4g/L, 코발트(금속 코발트) 4.Og/L, 철(금속 철) 2.Og/L, 니켈(금속 니켈) 0.2g/L로 하였다.
전해 처리조건은 액온도 35℃, 처리시간 20초, 음극전류밀도 1OA/dm2, pH 1.75 이하로 하여, 상기와 같은 방법으로 도금 처리하였다.
이와 같은 도금 처리에 따라 형성된 한층의 도금층내 성분 함량을, 5회 측정한 결과, 평균치가, 구리 2.4mg/m2, 코발트 1159.7mg/m2, 철 418.5mg/m2, 니켈 10.5mg/m2 이었다.
도 5는 본 실시예1에 따른 동박 표면을 나타내는 SEM 사진이다.
[실시예2]
본 실시예2에서는 하기한 전해액 조성과 전해 처리조건으로 구리-코발트-철-니켈을 포함하는 도금 표면처리를 하였다.
전해액 조성은 구리(금속 구리) 0.8g/L, 코발트(금속 코발트) 7.0g/L, 철(금속 철) 3.0g/L, 니켈(금속 니켈) 1.0g/L로 하였다.
전해 처리조건은 액온도 35℃, 처리시간 10초, 음극전류밀도 15A/dm2, pH 1.75 이하로 하여, 상기와 같은 방법으로 도금 처리하였다.
이와 같은 도금 처리에 따라 형성된 한층의 도금층내 성분 함량을, 5회 측정한 결과, 평균치가, 구리 2.8mg/m2, 코발트 1417.6mg/m2, 철 511.5mg/m2, 니켈 12.9mg/m2 이었다.
도 6은 본 실시예2에 따른 동박 표면을 나타내는 SEM 사진이다.
본 발명의 고성능 PCB 및 FPC는 물론 PDP등의 디스플레이 제품의 EMI 차폐용 쉴드재등에 다양하게 사용되는 저조도 표면 처리 동박에 따라, 거침도금처리 및 배리어층 형성에 의한 효과를 동시에 달성하는 하나의 도금층 형성이 가능할 뿐만 아니라, 광택이 나지 않으며 흑색입자가 묻어나지 않고, 에칭성, 내산화성, 내열성 및 내약품성이 우수하며, 높은 박리 강도를 나타내는, 진한 흑색 도금층을 갖는 저조도 동박을 얻을 수 있는 효과를 달성하게 된다.
비록 본 발명이 상기 언급된 바람직한 실시예와 관련하여 설명되어졌지만, 발명의 요지와 범위로부터 벗어남이 없이 다양한 수정이나 변형을 하는 것이 가능하다. 따라서 첨부된 특허청구의 범위는 본 발명의 요지에서 속하는 이러한 수정이나 변형을 포함할 것이다.
도 1은 종래의 표면 처리된 동박을 나타내는 단면 개략도,
도 2는 본 발명의 일실시예에 따른 기재의 일측 표면에 형성된 도금층을 나타내는 개략도,
도 3은 본 발명의 일실시예에 따른 기재의 양측 표면에 형성된 도금층을 나타내는 개략도,
도 4는 본 발명의 일실예에 따른 표면 처리된 동박을 나타내는 단면 개략도,
도 5는 본 발명의 실시예1에 따른 표면 SEM 사진,
도 6은 본 발명의 실시예2에 따른 표면 SEM 사진이다.
*도면의 주요부호에 대한 간단한 설명*
10: 기재 20: 기재의 일측면
21: 기재의 타측면 30: 도금층
40: 크로메이트층

Claims (4)

  1. 동 또는 동 합금 기재(10); 및
    상기 기재(10)의 일측 표면(20) 또는 양측 표면(20, 21)에 형성되는, 구리-코발트-철-니켈(Cu-Co-Fe-Ni)로 이루어진 도금층(30);을 포함하는 것을 특징으로 하는 표면 처리 동박.
  2. 제 1 항에 있어서, 상기 도금층(30)은,
    두께가 1㎛ 이하인 도금층(30)으로서, 그 함량이 구리 1~4 mg/m2, 코발트 1,000~2,000 mg/m2, 철 300~600 mg/m2 및 니켈 7~15 mg/m2인 것을 특징으로 하는 표면 처리 동박.
  3. 제 2 항에 있어서, 상기 도금층(30)은,
    그 함량이 구리 2~3 mg/m2, 코발트 1,100~1,500 mg/m2, 철 400~550 mg/m2 및 니켈 10~13 mg/m2인 것을 특징으로 하는 표면 처리 동박.
  4. 제 1 항 내지 제 3 항중 어느 한 항에 있어서, 상기 도금층(30)은,
    약 0.1~2㎛의 평균 단면폭과 약 0.1~1㎛의 평균 높이를 갖는 노듈을 갖는 것을 특징으로 하는 표면 처리 동박.
KR1020030060642A 2003-08-30 2003-08-30 표면 처리 동박 KR20050022441A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020030060642A KR20050022441A (ko) 2003-08-30 2003-08-30 표면 처리 동박
JP2004250029A JP3913240B2 (ja) 2003-08-30 2004-08-30 表面処理銅箔

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030060642A KR20050022441A (ko) 2003-08-30 2003-08-30 표면 처리 동박

Publications (1)

Publication Number Publication Date
KR20050022441A true KR20050022441A (ko) 2005-03-08

Family

ID=34420506

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030060642A KR20050022441A (ko) 2003-08-30 2003-08-30 표면 처리 동박

Country Status (2)

Country Link
JP (1) JP3913240B2 (ko)
KR (1) KR20050022441A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100965328B1 (ko) * 2008-01-25 2010-06-22 엘에스엠트론 주식회사 내열 특성이 개선된 인쇄회로용 동박
KR101008750B1 (ko) * 2010-08-10 2011-01-14 엘에스엠트론 주식회사 리튬 이차전지의 집전체용 동박

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100965328B1 (ko) * 2008-01-25 2010-06-22 엘에스엠트론 주식회사 내열 특성이 개선된 인쇄회로용 동박
KR101008750B1 (ko) * 2010-08-10 2011-01-14 엘에스엠트론 주식회사 리튬 이차전지의 집전체용 동박

Also Published As

Publication number Publication date
JP2005076123A (ja) 2005-03-24
JP3913240B2 (ja) 2007-05-09

Similar Documents

Publication Publication Date Title
KR100852863B1 (ko) 흑화 처리 면 또는 층을 가지는 동박
JP4681936B2 (ja) プラズマディスプレイ電磁波シールドフィルター用銅箔
WO2006001594A1 (en) Method for manufacturing black surface- treated copper foil for emi shield and copper foil the same and the composite material using it
WO2005083157A1 (ja) 灰色化処理面を備える表面処理銅箔、その表面処理銅箔の製造方法及びその表面処理銅箔を用いたプラズマディスプレイの前面パネル用の電磁波遮蔽導電性メッシュ
KR101007580B1 (ko) 칩온 필름용, 플라즈마 디스플레이용, 또는 고주파 프린트배선판용 동박
JP5868890B2 (ja) 複合式両面黒色銅箔及びその製造方法
KR100560672B1 (ko) 표면 처리 동박 및 그 제조 방법
JP2004119961A (ja) チップオンフィルム用、プラズマディスプレイ用、または高周波プリント配線板用銅箔
JP4326019B2 (ja) 電磁波遮蔽用黒化表面処理銅箔の製造方法
KR20050022441A (ko) 표면 처리 동박
WO2005010241A1 (ja) 黒色化処理面を備える表面処理銅箔、その表面処理銅箔の製造方法及びその表面処理銅箔を用いたプラズマディスプレイの前面パネル用の電磁波遮蔽導電性メッシュ
JP4219874B2 (ja) 導電性物質で銅箔メッシュの前面及び側面を処理する方法
JP4047841B2 (ja) 電磁波遮蔽用シールド材
KR100710541B1 (ko) 고분자 필름 상에 흑색 전기도금층 패턴이 형성된 전자파차폐재의 제조방법
KR100710540B1 (ko) 고분자 필름 상에 흑색 전기도금층 패턴이 형성된 전자파차폐재
WO2006004298A1 (en) Method for manufacturing black surface-treated copper foil for emi shield
TW200526404A (en) Copper foil for electromagnetic wave shield filter and electromagnetic wave shield filter
JP2004253587A (ja) 透明電磁波シールド用複合材及びその製造方法
JP2004253588A (ja) 複合材及びその製造方法
JP2005163170A (ja) 茶褐色化処理面を備える表面処理銅箔、その表面処理銅箔の製造方法及びその表面処理銅箔を用いたプラズマディスプレイの前面パネル用の電磁波遮蔽導電性メッシュ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
SUBM Submission of document of abandonment before or after decision of registration