KR100974369B1 - 색상차와 내열 특성이 개선된 인쇄회로용 동박 - Google Patents

색상차와 내열 특성이 개선된 인쇄회로용 동박 Download PDF

Info

Publication number
KR100974369B1
KR100974369B1 KR1020080019003A KR20080019003A KR100974369B1 KR 100974369 B1 KR100974369 B1 KR 100974369B1 KR 1020080019003 A KR1020080019003 A KR 1020080019003A KR 20080019003 A KR20080019003 A KR 20080019003A KR 100974369 B1 KR100974369 B1 KR 100974369B1
Authority
KR
South Korea
Prior art keywords
copper foil
nodule
printed circuit
cluster
nodule cluster
Prior art date
Application number
KR1020080019003A
Other languages
English (en)
Other versions
KR20090093466A (ko
Inventor
최승준
김상겸
김정익
김승민
채영욱
Original Assignee
엘에스엠트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스엠트론 주식회사 filed Critical 엘에스엠트론 주식회사
Priority to KR1020080019003A priority Critical patent/KR100974369B1/ko
Publication of KR20090093466A publication Critical patent/KR20090093466A/ko
Application granted granted Critical
Publication of KR100974369B1 publication Critical patent/KR100974369B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48After-treatment of electroplated surfaces
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/04Wires; Strips; Foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

본 발명은 표면 조도를 가지고, 표면 위에 노듈 클러스터(nodule cluster)가 형성된 인쇄회로용 동박에 있어서, 동박의 전체 표면적에서 상기 노듈 클러스터가 차지하는 면적비가 50~90% 이고, 상기 노듈 클러스터의 전체 개수 대비 단반경/장반경의 값이 0.8 이상인 노듈 클러스터의 비율이 90% 이상이고, 상기 노듈 클러스터를 구성하는 노듈들의 전체 표면적에 대한 상기 노듈 클러스터의 표면적비가 20~80% 인 것을 특징으로 하는 인쇄회로용 동박을 개시한다.
FPC, 동박, 노듈 클러스터, 색상차, 표면 조도, 표면적비

Description

색상차와 내열 특성이 개선된 인쇄회로용 동박{Copper foil for printed circuit improved in color deviation and thermal endurance property}
본 발명은 인쇄회로용 동박에 관한 것으로서, 더욱 상세하게는 연성인쇄회로(FPC: Flexible Printed Circuit) 등의 인쇄회로에 사용되는 동박의 표면을 도금처리하여 색상차 문제와 내열 특성 등을 개선한 인쇄회로용 동박에 관한 것이다.
전자부품용 인쇄회로에 사용되는 기초소재인 동박은 전기 도금법으로 전해동박을 제조하는 제박공정과 원박에 박리강도(peel strength) 등을 부여하기 위한 후처리 공정을 통하여 제조된다.
통상의 제박공정에 의해 제조된 동박은 전기도금 시 음극판에서 박리된, 상대적으로 조도가 낮아 광택이 나는 면(S면: Shiny Side)과, S면의 타면에 위치하는 상대적으로 조도가 높으며 광택이 나지 않는 면(M면: Matte Side)으로 구분된다.
제박공정에 의해 제조된 전해동박은 후처리 공정에서 구리 노듈(Cu-nodule)과 배리어(barrier)를 형성하는 표면처리를 거침으로써 인쇄회로용에 적합한 물리적, 화학적 특성이 부여된다.
즉, 후처리 공정에서 동박은 도 1에 도시된 바와 같이 제1 구리 도금조(10), 제2 구리 도금조(11), 니켈 도금조(12), 크롬 도금조(13) 등을 순차적으로 통과함으로써 전기도금에 의해 표면처리된다. 도 1에서 본체 동박(1)은 복수의 가이드 롤(14)에 의해 각 도금조 내부로 유도되고 최종적으로 와인딩 롤(15)에 권취된다. 각 도금조 내부에 배치되는 가이드 롤(14)은 전기도금을 위해 도금액에 인가되는 극성에 대응하는 극성의 전극이 연결된다. 제1 구리 도금조(10)에는 동박의 M면에 구리 노듈의 핵을 생성시키기 위한 도금액이 담기며, 제2 구리 도금조(11)에는 구리 노듈의 핵을 성장시키기 위한 도금액이 담긴다.
후처리 공정에 의해 인쇄회로용 동박은 도 2에 도시된 바와 같이 본체 동박(1)의 M면 위에 구리노듈층(2)이 형성되고, 구리노듈층(2) 위에는 니켈(Ni), 크롬(Cr) 등의 도금층인 배리어층(3)이 형성되어 내열, 내염산성, 내산화성 등이 부여된다. 도면에는 미도시되었으나 배리어층(3) 위에는 동박에 접착되는 수지 필름과의 접착력을 향상시키기 위해 실란 커플링 에이전트(silane coupling agent)가 추가로 피막된다.
그런데, 종래의 후처리 공정에 의해 제조된 동박은 노듈 형성조건과 표면처리 금속원소의 불균일한 전착으로 인하여 수지 필름과 접촉하게 되는 M면에 불균일한 색상차가 유발되고, 이로 인해 동박과 수지 간의 불균일한 화학결합을 초래하여 내열 특성이 열화되기 쉬운 단점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창안된 것으로서, 동박의 M 면에 형성되는 구리 노듈층과 배리어층을 개선하여 색수차를 줄이거나 제거하고 내열 특성 등을 강화한 인쇄회로용 동박을 제공하는 데 목적이 있다.
상기와 같은 목적을 달성하기 위해 본 발명은 후처리 공정에 의해 동박의 표면에 형성되는 구리 노듈 클러스터(nodule cluster)의 면적비, 적정 구조를 갖는 노듈 클러스터의 점유비율, 표면처리 도금량 등의 도금 조건이 최적화된 인쇄회로용 동박을 개시한다.
즉, 본 발명에 따른 인쇄회로용 동박은 표면 조도를 가지고, 표면 위에 노듈 클러스터가 형성된 인쇄회로용 동박에 있어서, 동박의 전체 표면적에서 상기 노듈 클러스터가 차지하는 면적비가 50~90%인 것을 특징으로 한다.
본 발명의 다른 측면에 따르면, 표면 조도를 가지고, 표면 위에 노듈 클러스터(nodule cluster)가 형성된 인쇄회로용 동박에 있어서, 상기 노듈 클러스터의 전체 개수 대비 단반경/장반경의 값이 0.8 이상인 노듈 클러스터의 비율이 90% 이상인 것을 특징으로 하는 인쇄회로용 동박이 제공된다.
본 발명의 또 다른 측면에 따르면, 표면 조도를 가지고, 표면 위에 노듈 클러스터(nodule cluster)가 형성된 인쇄회로용 동박에 있어서, 상기 노듈 클러스터를 구성하는 노듈들의 전체 표면적에 대한 상기 노듈 클러스터의 표면적비가 20~80%인 것을 특징으로 하는 인쇄회로용 동박이 제공된다.
본 발명의 또 다른 측면에 따르면, 표면 조도를 가지고, 표면 위에 노듈 클러스터(nodule cluster)가 형성된 인쇄회로용 동박에 있어서, 상기 노듈 클러스터 위에는 아연(Zn), 아연(Zn) 합금 또는 아연(Zn) 산화물을 포함하는 표면처리층이 형성되고, 상기 아연(Zn)의 도금량이 2~20mg/m2 인 것을 특징으로 하는 인쇄회로용 동박이 제공된다.
본 발명의 또 다른 측면에 따르면, 표면 조도를 가지고, 표면 위에 노듈 클러스터(nodule cluster)가 형성된 인쇄회로용 동박에 있어서, 상기 노듈 클러스터 위에는 크롬(Cr), 크롬(Cr) 합금 또는 크롬(Cr) 산화물을 포함하는 표면처리층이 형성되고, 상기 크롬(Cr)의 도금량이 1~9mg/m2 인 것을 특징으로 하는 인쇄회로용 동박이 제공된다.
본 발명의 또 다른 측면에 따르면, 표면 조도를 가지고, 표면 위에 노듈 클러스터(nodule cluster)가 형성된 인쇄회로용 동박에 있어서, 동박의 명도가 65~82인 것을 특징으로 하는 인쇄회로용 동박이 제공된다.
삭제
본 발명에 따르면 동박의 노듈 클러스터와 배리어 구조를 형성하기 위한 정밀한 도금조건을 제시함으로써 동박의 표면에서 발생하는 색상차를 줄이거나 제거할 수 있으며, 내열 특성을 강화함으로써 장시간의 고온 열처리 공정에서도 동박과 수지 필름 간의 부착력을 안정적으로 유지할 수 있는 장점이 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
도 3은 본 발명의 바람직한 실시예에 따른 인쇄회로용 동박의 주요 구성을 도시한 단면도이다. 도면에 나타난 바와 같이, 인쇄회로용 동박은 본체 동박(100)과, 본체 동박(100)의 M면 위에 형성된 구리노듈층(101)과, 구리노듈층(101) 위에 형성되고 아연(Zn), 크롬(Cr) 등의 성분으로 이루어진 배리어층(102)을 포함한다.
구리노듈층(101)에 있어서, 노듈들이 모여 구성된 노듈 클러스터(nodule cluster)들의 전체 면적은 동박 전체 표면적 대비 50~90%를 차지한다. 노듈 클러스 터들의 면적비가 50% 미만이면 색상차는 없으나 수지와의 화학적 결합을 이루는 노듈 클러스터가 현저히 줄어들어 내열 특성 중 베이킹(Baking) 특성이 열화되어 박리강도가 저하되고, 노듈 클러스터의 면적비가 90%를 초과하는 경우에는 과도한 노듈 클러스터로 인해 표면전착성분의 불균일이 발생하여 색상차가 생기고 내열 특성 중 납땜 내열성(SB)도 저하된다.
구리노듈층(101)은 노듈 클러스터의 전체 개수 중에 단반경/장반경의 값이 0.8 이상인 노듈 클러스터가 90% 이상을 차지해야 한다. 노듈 클러스터의 단반경/장반경 비율이 0.8 미만인 경우에는 노듈 형태의 불균일로 인해 색상차를 유발하게 되며, 이로 인해 납땜 내열성 뿐만 아니라 베이킹 특성이 열화되어 박리강도가 저하된다.
또한, 노듈 클러스터를 구성하는 각각의 노듈들의 전체 표면적에 대한 노듈 클러스터의 표면적비는 20~80%인 것이 바람직하다. 노듈 클러스터의 표면적비가 20% 미만인 경우에는 색상차는 적으나, 반점 형태의 짙은 색상부가 존재하며, 베이킹 특성이 열화되고, 80%를 초과하는 경우에는 색상차가 발생하기 쉬우며 납땜 내열성이 크게 열화된다.
배리어층(102)은 아연(Zn), 아연(Zn) 합금 또는 아연(Zn) 산화물에 의해 노듈 클러스터 위에 형성되는 제1 표면처리층과, 크롬(Cr) 또는 크롬(Cr) 산화물에 의해 제1 표면처리층 위에 형성되는 제2 표면처리층을 포함한다.
배리어층(102)에 있어서, 아연(Zn)의 도금량은 2~20mg/m2 인 것이 바람직하 며, 크롬(Cr)의 도금량은 1~9mg/m2 인 것이 바람직하다. 아연(Zn)의 도금량이 2mg/m2 미만인 경우에는 열변색이 발생하고 불균일한 도금으로 인하여 색상차가 발생하게 되며, 산화층으로 인해 베이킹 후 박리강도와 납땜 내열성이 모두 저하되고, 20mg/m2 을 초과하는 경우에는 베이킹 특성이 저하된다.
또한, 크롬(Cr)의 도금량이 1mg/m2 미만인 경우에는 녹 발생으로 인하여 색상차가 발생하고, 9mg/m2 을 초과하는 경우에도 전착 불균일로 색상차가 심하게 발생하여 납땜 내열성을 열화시킨다.
인쇄회로용 동박의 명도는 65~82로 설계된다. 동박의 명도가 65 미만일 경우에는 색상이 전체적으로 검게 보여 색상차가 쉽게 발생하며 82를 초과하는 경우에는 색상차도 있으면서 납땜 내열성이 열화된다.
도 4는 본 발명의 실시예 1 내지 17에 따른 인쇄회로용 동박에 대하여 색상차와 내열 특성을 측정한 결과를 보여주는 테이블이다. 도면에서 A는 동박 전체 표면적에서 노듈 클러스터가 차지하는 면적비, B는 노듈 클러스터 전체 개수 대비 단반경/장반경의 값이 0.8 이상인 노듈 클러스터의 비율, C는 노듈들의 전체 표면적 대비 노듈 클러스터의 표면적비, D는 제1 표면처리층의 도금량, E는 제2 표면처리층의 도금량, F는 동박의 명도를 나타낸다.
도 4를 참조하면, 상술한 구리노듈층(101)과 배리어층(102)의 조건을 만족함에 따라 동박에는 색상차와 열변색이 발생하지 않으며, 우수한 내열 특성이 제공됨 을 확인할 수 있다.
한편, 도 5는 종래기술에 따른 인쇄회로용 동박에 대하여 색상차와 내열 특성을 측정한 결과를 보여주는 테이블이다.
도 5를 참조하면, 노듈 클러스터의 면적비 A가 48%인 비교예 1의 경우 색상차는 없으나 베이킹 특성이 열화되어 박리강도가 저하되고, A가 92%인 비교예 2의 경우에는 색상차가 발생하고 납땜 내열성과 베이킹 특성이 저하됨을 확인할 수 있다.
노듈 클러스터 전체 개수 대비 단반경/장반경의 값이 0.8 이상인 노듈 클러스터의 비율인 B가 90% 미만인 비교예 3 및 비교예 4의 경우에는 색상차가 발생하고납땜 내열성 뿐만 아니라 베이킹 특성이 저하됨을 확인할 수 있다.
노듈들의 전체 표면적에 대한 노듈 클러스터의 표면적비인 C가 17%인 비교예 5의 경우에는 색상차와 열변색이 발생하며 베이킹 특성이 열화됨을 확인할 수 있다. C가 91%인 비교예 6의 경우, 비록 상술한 범위에서 벗어나지만 다른 조건들을 모두 잘 만족하는 관계로 실험에서는 색상차가 발생하지 않았으며 베이킹 특성은 저하됨을 확인할 수 있다.
제1 표면처리층의 아연(Zn) 성분 도금량 D가 1mg/m2인 비교예 7에서는 색상차와 열변색이 발생하였으며, D가 22mg/m2인 비교예 8에서는 베이킹 특성이 저하되었다.
또한, 제1 표면처리층의 크롬(Cr) 성분 도금량 D가 0.5mg/m2 인 비교예 9에 서는 납땜 내열성과 베이킹 특성이 저하되었으며, 10mg/m2 인 비교예 10에서는 색상차와 열변색이 발생하였다.
동박의 명도가 각각 60, 87인 비교예 11과 비교예 12에서는 색상차가 발생하였으며, 특히 비교예 12의 경우에는 납땜 내열성도 저하되었다.
본 발명에 따른 인쇄회로용 동박은 A 내지 F 중 어느 하나의 조건만을 만족해도 색수차나 내열 특성이 종래에 비해 개선될 수 있으나, 비교예 1 내지 비교예 12에 나타난 바와 같이 A 내지 F 중 어느 하나가 해당 수치범위를 과도하게 벗어날 경우에는 개선된 색수차나 내열 특성에 영향을 미쳐 최종적으로 해당 특성의 열화를 초래하므로 A 내지 F의 조건을 모두 만족하는 것이 가장 바람직하다.
이상에서 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시예를 예시하는 것이며, 상술한 발명의 상세한 설명과 함께 본 발명의 기술사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석되어서는 아니된다.
도 1은 종래기술에 따른 후처리 공정에 사용되는 인쇄회로용 동박 도금장치의 구성도이다.
도 2는 도 1의 인쇄회로용 동박 도금장치에 의해 표면처리된 인쇄회로용 동박의 주요 구성을 도시한 단면도이다.
도 3은 본 발명의 바람직한 실시예에 따른 인쇄회로용 동박의 주요 구성을 도시한 단면도이다.
도 4는 본 발명의 실시예들에 따른 인쇄회로용 동박에 대하여 색상차와 내열 특성을 측정한 결과를 나타낸 테이블이다.
도 5는 종래기술에 따른 인쇄회로용 동박에 대하여 색상차와 내열 특성을 측정한 결과를 나타낸 테이블이다.
<도면의 주요 참조 부호에 대한 설명>
100: 본체 동박 101: 구리노듈층
102: 배리어층

Claims (10)

  1. 표면 조도를 가지고, 표면 위에 노듈 클러스터(nodule cluster)가 형성된 인쇄회로용 동박에 있어서,
    동박의 전체 표면적에서 상기 노듈 클러스터가 차지하는 면적비가 50~90% 인 것을 특징으로 하는 인쇄회로용 동박.
  2. 제1항에 있어서,
    상기 노듈 클러스터의 전체 개수 대비 단반경/장반경의 값이 0.8 이상인 노듈 클러스터의 비율이 90% 이상인 것을 특징으로 하는 인쇄회로용 동박.
  3. 제1항에 있어서,
    상기 노듈 클러스터를 구성하는 노듈들의 전체 표면적에 대한 상기 노듈 클러스터의 표면적비가 20~80% 인 것을 특징으로 하는 인쇄회로용 동박.
  4. 제1항에 있어서,
    상기 노듈 클러스터 위에는 아연(Zn), 아연(Zn) 합금 또는 아연(Zn) 산화물을 포함하는 표면처리층이 형성되고,
    상기 아연(Zn)의 도금량이 2~20mg/m2 인 것을 특징으로 하는 인쇄회로용 동박.
  5. 제1항에 있어서,
    상기 노듈 클러스터 위에는 크롬(Cr), 크롬(Cr) 합금 또는 크롬(Cr) 산화물을 포함하는 표면처리층이 형성되고,
    상기 크롬(Cr)의 도금량이 1~9mg/m2 인 것을 특징으로 하는 인쇄회로용 동박.
  6. 제1항에 있어서,
    동박의 명도가 65~82 인 것을 특징으로 하는 인쇄회로용 동박.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
KR1020080019003A 2008-02-29 2008-02-29 색상차와 내열 특성이 개선된 인쇄회로용 동박 KR100974369B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080019003A KR100974369B1 (ko) 2008-02-29 2008-02-29 색상차와 내열 특성이 개선된 인쇄회로용 동박

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080019003A KR100974369B1 (ko) 2008-02-29 2008-02-29 색상차와 내열 특성이 개선된 인쇄회로용 동박

Publications (2)

Publication Number Publication Date
KR20090093466A KR20090093466A (ko) 2009-09-02
KR100974369B1 true KR100974369B1 (ko) 2010-08-05

Family

ID=41301947

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080019003A KR100974369B1 (ko) 2008-02-29 2008-02-29 색상차와 내열 특성이 개선된 인쇄회로용 동박

Country Status (1)

Country Link
KR (1) KR100974369B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102323903B1 (ko) * 2015-10-27 2021-11-08 에스케이넥실리스 주식회사 연성인쇄회로기판의 치수안정성을 향상시킬 수 있는 동박, 그 제조방법, 및 그것을 포함하는 연성동박적층필름

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100291856B1 (ko) 1996-01-16 2001-06-01 미야무라 신페이 프린트배선판용 전해구리박 및 그 제조방법
JP2006103189A (ja) * 2004-10-06 2006-04-20 Furukawa Circuit Foil Kk 表面処理銅箔並びに回路基板
KR20070117465A (ko) * 2006-06-07 2007-12-12 후루카와서키트호일가부시끼가이샤 표면 처리 전해 동박 및 그 제조 방법, 및 회로 기판

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100291856B1 (ko) 1996-01-16 2001-06-01 미야무라 신페이 프린트배선판용 전해구리박 및 그 제조방법
JP2006103189A (ja) * 2004-10-06 2006-04-20 Furukawa Circuit Foil Kk 表面処理銅箔並びに回路基板
KR20070117465A (ko) * 2006-06-07 2007-12-12 후루카와서키트호일가부시끼가이샤 표면 처리 전해 동박 및 그 제조 방법, 및 회로 기판

Also Published As

Publication number Publication date
KR20090093466A (ko) 2009-09-02

Similar Documents

Publication Publication Date Title
US9060431B2 (en) Liquid crystal polymer copper-clad laminate and copper foil used for said laminate
US7790269B2 (en) Ultra-thin copper foil with carrier and printed wiring board using ultra-thin copper foil with carrier
JP5399489B2 (ja) 銅箔及びその製造方法
US20130098665A1 (en) Flexible printed circuit board and production method of same
JP4477665B2 (ja) 電解銅箔および配線板
KR100983682B1 (ko) 인쇄회로용 동박의 표면처리 방법과 그에 따라 제조된 동박및 그 도금장치
JP2013155415A (ja) 高周波伝送用表面処理銅箔、高周波伝送用積層板及び高周波伝送用プリント配線板
KR101736537B1 (ko) 고주파 회로용 동박, 고주파 회로용 구리 피복 적층판, 고주파 회로용 프린트 배선판, 고주파 회로용 캐리어가 부착된 동박, 전자 기기, 및 프린트 배선판의 제조 방법
KR100974373B1 (ko) 인쇄회로용 동박의 표면처리 방법과 그 동박 및 도금장치
WO2013065727A1 (ja) 印刷回路用銅箔
JP2016188436A (ja) 印刷回路用銅箔
JP2001181886A (ja) 電解銅箔
KR20090084517A (ko) 내열성과 내약품성이 개선된 인쇄회로용 동박 및 그제조방법
KR100965328B1 (ko) 내열 특성이 개선된 인쇄회로용 동박
KR100974368B1 (ko) 색상차와 박리강도 특성이 개선된 인쇄회로용 동박
KR100974369B1 (ko) 색상차와 내열 특성이 개선된 인쇄회로용 동박
JP5913355B2 (ja) 印刷回路用銅箔、銅張積層板、プリント配線板及び電子機器
KR102323903B1 (ko) 연성인쇄회로기판의 치수안정성을 향상시킬 수 있는 동박, 그 제조방법, 및 그것을 포함하는 연성동박적층필름
KR102432584B1 (ko) 비전도성 고분자막과의 박리강도를 향상시킬 수 있는 동박, 그 제조방법, 및 그것을 포함하는 연성동박적층필름
KR101315364B1 (ko) 내열성이 개선된 표면 처리 동박 및 그 제조방법
JP2023005364A (ja) 銅張積層板および銅張積層板の製造方法
JP2022159627A (ja) 銅張積層板および銅張積層板の製造方法
JP2023112244A (ja) 銅張積層板および銅張積層板の製造方法
JP2008091596A (ja) 表面平滑性を有する銅被覆ポリイミド基板とその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130410

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140610

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150611

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160613

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170613

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180607

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190604

Year of fee payment: 10