KR100940115B1 - 반도체 소자의 게이트 형성 방법 - Google Patents
반도체 소자의 게이트 형성 방법 Download PDFInfo
- Publication number
- KR100940115B1 KR100940115B1 KR1020030013154A KR20030013154A KR100940115B1 KR 100940115 B1 KR100940115 B1 KR 100940115B1 KR 1020030013154 A KR1020030013154 A KR 1020030013154A KR 20030013154 A KR20030013154 A KR 20030013154A KR 100940115 B1 KR100940115 B1 KR 100940115B1
- Authority
- KR
- South Korea
- Prior art keywords
- hard mask
- gate
- film
- insulating film
- pattern
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 239000004065 semiconductor Substances 0.000 title claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 22
- 229920005591 polysilicon Polymers 0.000 claims abstract description 22
- 239000000463 material Substances 0.000 claims abstract description 19
- 150000004767 nitrides Chemical class 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 abstract description 8
- 238000000151 deposition Methods 0.000 abstract description 5
- 229910000147 aluminium phosphate Inorganic materials 0.000 abstract description 4
- 238000000059 patterning Methods 0.000 abstract description 4
- 230000000087 stabilizing effect Effects 0.000 abstract description 3
- 239000007789 gas Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910019142 PO4 Inorganic materials 0.000 description 1
- 239000011149 active material Substances 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- NBIIXXVUZAFLBC-UHFFFAOYSA-K phosphate Chemical compound [O-]P([O-])([O-])=O NBIIXXVUZAFLBC-UHFFFAOYSA-K 0.000 description 1
- 239000010452 phosphate Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 하드 마스크용 절연막 제거 공정시 게이트 폴리실리콘 및 액티브 영역에 발생하는 손상을 방지함으로써 소자의 동작의 안정화를 도모할 수 있도록 하기 위한 반도체 소자의 게이트 형성 방법에 관한 것으로, 하부 구조가 형성된 반도체 기판 상에 게이트 산화막 및 게이트 폴리실리콘을 형성하는 단계와, 상기 게이트 폴리실리콘막 상부에 하드 마스크용 절연막 및 반사 방지막을 증착하는 단계와, 상기 하드마스크용 절연막 및 반사 방지막을 패터닝 하는 단계와, 상기 패터닝된 반사 방지막을 제거한 후 매립용 물질을 증착하는 단계와, 상기 매립용 물질의 일부를 제거하여 상기 하드 마스크용 절연막 상부를 노출시킨 후 상기 하드 마스크용 절연막을 제거하는 단계와, 상기 매립용 물질을 제거하는 단계를 포함한다.
하드마스크, 인산 용액, 질화막, 매립용 물질
Description
도1a 내지 도1f는 본 발명에 의한 반도체 소자의 게이트 형성 방법의 제 1 실시예를 나타낸 공정 단면도들이다.
도2a 내지 도2e는 본 발명에 의한 반도체 소자의 게이트 형성 방법의 제 2 실시예를 나타낸 공정 단면도들이다.
- 도면의 주요부분에 대한 부호의 설명 -
100 : 실리콘 기판 102 : 게이트 산화막
104 : 게이트 폴리실리콘 106 : 하드마스크용 질화막
108 : 반사방지막 110 : 포토레지스트 패턴
112 : SOG 산화막 212 : 포토레지스트
본 발명은 반도체 소자의 게이트 형성 방법에 관한 것으로, 보다 상세하게는 하드 마스크용 절연막 제거 공정시의 게이트 폴리실리콘 및 액티브 영역에 대한 손상을 방지함으로써 소자의 동작의 안정화를 도모할 수 있도록 하는 반도체 소자의 게이트 형성 방법에 관한 것이다.
반도체 제조의 고집적화와 미세화가 진행됨에 따라 회로의 선폭을 미세화하여 소자를 제조하는 것이 중요한 관건이 되고 있다.
특히, 로직 소자의 제조시 게이트 형성 공정은 회로 선폭을 결정짓는 요소로서 패턴 형성 공정에서 반도체 미세화에 가장 중요한 부분이다. 이러한 미세 패턴 형성을 위해 포토마스크 공정에서는 해상도를 향상시키기 위해 BARC(Bottom Anti Reflective Coating)는 물론이고 포토레지스트의 두께를 계속 낮추어야 하는 실정이다.
따라서, 포토레지스트 두께가 낮아짐에 따라 게이트 폴리실리콘을 형성하기 위한 식각 공정에서 게이트 CD 및 프로파일을 유지하기 위해 폴리실리콘 상부에 존재해야하는 포토레지스트 양이 부족하게된다. 또한, 실제 사진 공정에 의해 구현되는 CD 보다 작은 CD를 구현하기 위해 게이트 식각 전에 산소 플라즈마를 이용하여 CD를 줄여 게이트 식각을 진행하게 되는데, 이때 역시 포토레지스트의 두께가 감소하여 식각에 어려움을 겪게된다.
이러한 이유로 게이트 식각 공정에서는 포토레지스트를 마스크로 이용하는 방법보다는 게이트 상부에 절연막을 증착한 후 BARC 및 포토레지스트를 도포하여 절연막을 패터닝 하고 나서, 패터닝된 절연막을 마스크로 이용하여 게이트 식각 공정을 진행하게 된다.
그러나, 절연막을 마스크로 식각 공정을 진행한 후에는 게이트 폴리실리콘 상부에 존재하는 절연막을 인산 용액(H3PO4)을 이용하여 제거하게 되는데, 이때 NMOS 지역에서는 이온 주입 공정시에 게이트 폴리실리콘의 측벽에 심각한 손상을 주게된다.
또한, 하드 마스크용 절연막을 LDD 스페이서 형성 공정 및 실리사이드 형성을 위한 식각 공정에서 제거하고자할 경우 게이트 상부에 존재하는 절연막 만큼 제거해야 하므로, 액티브 영역의 손상이 증대되어 누설 전류가 증가될 뿐만 아니라 채널 길이가 감소하여 문턱 전압 변화를 유발하게되는 문제점이 있었다.
상기와 같은 문제점을 해결하기 위한 본 발명은 하드 마스크을 이용한 게이트 패터닝 공정 후 매립용 물질을 증착하고, 상기 매립용 물질 일부를 제거하여 하드마스크를 노출시킨 다음, 하드 마스크를 제거함으로써 게이트 폴리실리콘의 측벽 손상 및 액티브 영역의 손상을 방지하여 소자의 안정화를 이룰 수 있는 반도체 소자의 게이트 형성 방법을 제공하기 위한 것이다.
상기와 같은 목적을 실현하기 위한 본 발명은 반도체 기판 상에 게이트 산화막, 게이트 폴리실리콘막 및 하드 마스크용 절연막을 형성하는 단계; 상기 하드 마스크용 절연막 상에 게이트 형성 영역을 정의하는 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각마스크로 상기 하드 마스크용 절연막 내지 게이트 산화막을 차례로 식각하여 게이트 산화막 패턴, 게이트 폴리실리콘막 패턴 및 하드 마스크용 절연막 패턴을 형성하는 단계; 상기 반도체 기판 상에 매립용 물질로 상기 게이트 산화막 패턴 내지 하드마스크용 절연막 패턴을 매립하는 단계; 상기 매립용 물질을 일부 제거하여 상기 하드 마스크용 절연막 패턴의 상부를 노출시키는 단계; 상기 노출된 하드 마스크용 절연막 패턴을 제거하는 단계; 및 상기 매립용 물질을 제거하여 상기 게이트 산화막 패턴 및 게이트 폴리실리콘막 패턴으로 이루어진 게이트 패턴을 형성하는 단계를 포함한다.
이와 같은 본 발명에 의한 반도체 소자의 게이트 형성 방법에 따르면, 게이트 전극 패터닝 후 매립용 물질을 증착한 후 하드 마스크를 제거한 다음 매립용 물질을 제거함으로써, 인산 용액을 이용한 하드 마스크 제거 공정시 액티브 영역에 일어나는 손상을 방지할 뿐만 아니라, 후속 이온 주입 공정시의 폴리실리콘 측벽에 대한 손상을 방지할 수 있다.
상기와 같은 본 발명에 의한 반도체 소자의 게이트 형성 방법에 의하면, 상기 하드마스크용 절연막은 산화막 또는 질화막으로 형성하는 것이 바람직하다.
본 발명에 의한 실시예에서 하드 마스크용 절연막을 질화막으로 형성하는 경우 매립용 물질은 SOG 방식을 이용한 산화막으로 증착하고, CMP 평탄화를 진행함으로써 하드 마스크용 질화막 상부를 노출시키는 것이 바람직하다.
상기 하드 마스크용 절연막을 산화막으로 형성하는 경우 매립용 물질은 포토 레지스트를 이용하며, O2 또는 O2/N2 가스를 이용하여 포토레지스트를 부분적으로 제거하여 상기 하드마스크용 절연막의 상부를 노출시키는 것이 바람직하다.
본 발명의 실시예에 있어서, 상기 하드 마스크로 산화막을 이용할 경우 하드마스크는 C2F6와 Ar 혼합 가스 또는 C4F8와 Ar을 혼합한 가스를 이용하여 제거하는 것이 바람직하고, 하드 마스크로 질화막을 이용하는 경우, 하드 마스크는 인산 용액을 이용하여 제거하는 것이 바람직하다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.
도1a 내지 도1f는 본 발명에 의한 반도체 소자의 게이트 형성 방법의 제 1 실시예를 나타낸 공정 단면도들이다.
먼저, 도1a에 도시된 바와 같이 실리콘 기판(100)에 STI(Shallow Trench Isolation)를 형성하여 액티브 영역을 정의한 후 이온 주입 공정을 진행하여 p 또는 n 타입의 웰(미도시함)을 형성한다. 그리고, 게이트 산화막(102)을 일정 두께로 성장시키고 게이트 폴리실리콘(104)을 증착한 후, 하드마스크용 질화막(106)을 1000Å의 두께로 증착한다.
이어서, 상기 하드 마스크용 질화막(106) 상부에 반사방지막(BARC : 108)을 증착한 다음, 상기 반사방지막(108) 상부에 소정의 공정을 진행함으로써 포토레지 스트(110) 패턴을 형성한다.
상기 포토레지스트 패턴(110)을 이용하여 도1b에 도시된 바와 같이 반사방지막(108) 및 하드 마스크용 질화막(106)을 패터닝한 다음 반사방지막(108)과 포토레지스트 패턴(110)을 제거한다. 그리고, 상기 하드 마스크용 질화막(106)을 이용하여 게이트 폴리실리콘(104) 및 게이트 산화막(102)을 패터닝한다.
그런 다음 도1c에 도시된 바와 같이 SOG(Spin On Glass) 방식으로 산화막(112)을 5000Å의 두께로 증착하여 상기 결과물을 매립한다. 이때, SOG 방식의 특성상 평탄화가 이루어지면서 산화막(112)이 증착된다. 또한, 상기 결과물을 매립하기 위한 방법을 SOG 산화막을 증착하는 대신, 스핀 방식의 BARC 물질을 이용하여 매립할 수 있다.
상기의 SOG 산화막에 대해 도1d에 도시된 바와 같이 상기 질화막(106)을 연마 정지막으로 이용하여 CMP 평탄화를 진행한 후 도1e에 도시된 바와 같이 인산 용액을 이용하여 질화막(106)을 제거한다.
상기 게이트 폴리실리콘 상부의 질화막(106)을 모두 제거한 후 도1f에 도시된 바와 같이 HF 또는 BOE 용액을 이용한 습식 식각을 통해 액티브 상부의 산화막(112)을 제거함으로써 하드 마스크용 절연막을 이용하지 않은 것과 동일한 게이트 패턴을 형성할 수 있게된다.
도2a 내지 도2e는 본 발명에 의한 반도체 소자의 게이트 형성 방법의 제 2 실시예를 나타낸 공정 단면도들이다.
우선, 도2a에 도시된 바와 같이 실리콘 기판(200)에 STI(Shallow Trench Isolation)를 형성하여 액티브 영역을 정의한 후 이온 주입 공정을 진행하여 p 또는 n 타입의 웰(미도시함)을 형성한다. 그리고, 게이트 산화막(202)을 일정 두께로 성장시키고 게이트 폴리실리콘(204)을 증착한 후, 하드마스크용 산화막(206)을 500~1000Å의 두께로 증착한다.
이어서, 상기 하드 마스크용 산화막(206) 상부에 반사방지막(BARC : 208)을 증착한 다음, 상기 반사방지막(208) 상부에 소정의 공정을 진행함으로써 포토레지스트 패턴(210)을 형성한다.
상기 포토레지스트 패턴(210)을 이용하여 도2b에 도시된 바와 같이 반사방지막(208) 및 하드 마스크용 산화막(206)을 패터닝한 다음 반사방지막(208)과 포토레지스트 패턴(210)을 제거한다. 그리고, 상기 하드 마스크용 산화막(206)을 이용하여 게이트 폴리실리콘(204) 및 게이트 산화막(202)을 패터닝한다.
그런 다음 도2c에 도시된 바와 같이 매립용 포토레지스트(212)를 3000~4000Å 두께로 도포하여 상기 결과물을 매립한다.
이어서, 도2d에 도시된 바와 같이 공정의 안정성을 높일 수 있도록 저압 장비를 이용하여 O2 또는 O2/N2 가스를 이용하여 상기 포토레지스트(212)를 부분적으로 제거하여 상기 폴리실리콘 게이트 상부의 하드마스크용 산화막(206)이 드러나도록 한다.
그리고 나서, 도2e에 도시된 바와 같이 포토레지스트 및 실리콘과의 식각 건택비가 높은 가스를 이용한 건식 식각 공정을 진행함으로써 하드 마스크용 산화막(206)을 제거하고, 매립용 포토레지스트를 제거함으로써 하드 마스크를 이용하지 않은 것과 동일한 형태의 게이트를 형성한다. 이때, 상기 건식 식각 가스는 C2F6와 Ar 혼합 가스 또는 C4F8와 Ar을 혼합한 가스를 이용하는 것이 바람직하다.
이와 같이 본원 발명은 하드 마스크를 이용한 게이트 패터닝시에 게이트 상부에 남아 있는 절연막을 후속 식각 공정인 LDD 식각 공정 및 실리사이드 공정시 동시에 제거하는 대신 매립용 물질을 증착한 후, 하드마스크를 제거하고 나서 매립용 물질을 제거함으로써 액티브에 손상을 주지 않게 되어 누설 전류의 증가 및 실리사이드 공정 후의 채널 길이 감소 등을 방지할 수 있다.
상기한 바와 같이 본 발명은 하드 마스크 제거 공정에 의한 액티브 손상을 방지함으로써 누설 전류의 증가를 방지하고, 실리사이드 공정 이후의 채널 길이의 감소를 방지하여 문턱 전압 변화를 감소시켜 소자의 안정성을 향상시킬 수 있는 이점이 있다.
또한, 게이트 폴리실리콘 측벽에 손상을 주지 않음으로써 소자의 신뢰성을 향상시킬 수 있는 이점이 있다.
Claims (7)
- 반도체 기판 상에 게이트 산화막, 게이트 폴리실리콘막 및 하드 마스크용 절연막을 형성하는 단계;상기 하드 마스크용 절연막 상에 게이트 형성 영역을 정의하는 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 식각마스크로 상기 하드 마스크용 절연막 내지 게이트 산화막을 차례로 식각하여 게이트 산화막 패턴, 게이트 폴리실리콘막 패턴 및 하드 마스크용 절연막 패턴을 형성하는 단계;상기 반도체 기판 상에 매립용 물질로 상기 게이트 산화막 패턴 내지 하드마스크용 절연막 패턴을 매립하는 단계;상기 매립용 물질을 일부 제거하여 상기 하드 마스크용 절연막 패턴의 상부를 노출시키는 단계;상기 노출된 하드 마스크용 절연막 패턴을 제거하는 단계; 및상기 매립용 물질을 제거하여 상기 게이트 산화막 패턴 및 게이트 폴리실리콘막 패턴으로 이루어진 게이트 패턴을 형성하는 단계를 포함하는 반도체 소자의 게이트 형성 방법.
- 제 1항에 있어서,상기 하드마스크용 절연막은 산화막 또는 질화막으로 형성하는 것을 특징으로 하는 반도체 소자의 게이트 형성 방법.
- 제2항에 있어서,상기 하드 마스크용 절연막을 질화막으로 형성하고 매립용 물질은 SOG 방식을 이용한 산화막으로 증착하는 것을 특징으로 하는 반도체 소자의 게이트 형성 방법.
- 제 2항에 있어서,상기 하드 마스크용 절연막을 산화막으로 형성하고 매립용 물질은 포토레지스트를 이용하는 것을 특징으로 하는 반도체 소자의 게이트 형성 방법.
- 제 4항에 있어서,상기 하드 마스크용 산화막은 C2F6와 Ar 혼합 가스 또는 C4F8와 Ar을 혼합한 가스를 이용하여 제거하는 것을 특징으로 하는 반도체 소자의 게이트 형성 방법.
- 제 3항에 있어서,CMP 공정을 진행하여 하드 마스크용 절연막 상부를 노출시키는 것을 특징으 로 하는 반도체 소자의 게이트 형성 방법.
- 제 4항에 있어서,O2 또는 O2/N2 가스를 이용하여 하드마스크용 절연막의 상부를 노출시키는 것을 특징으로 하는 반도체 소자의 게이트 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030013154A KR100940115B1 (ko) | 2003-03-03 | 2003-03-03 | 반도체 소자의 게이트 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030013154A KR100940115B1 (ko) | 2003-03-03 | 2003-03-03 | 반도체 소자의 게이트 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20040078292A KR20040078292A (ko) | 2004-09-10 |
| KR100940115B1 true KR100940115B1 (ko) | 2010-02-02 |
Family
ID=37363614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030013154A KR100940115B1 (ko) | 2003-03-03 | 2003-03-03 | 반도체 소자의 게이트 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100940115B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030002382A (ko) * | 2001-06-29 | 2003-01-09 | 삼성전자 주식회사 | 반도체 장치의 게이트 전극 형성 방법 및 이를 이용한불휘발성 메모리 장치의 제조방법 |
-
2003
- 2003-03-03 KR KR1020030013154A patent/KR100940115B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030002382A (ko) * | 2001-06-29 | 2003-01-09 | 삼성전자 주식회사 | 반도체 장치의 게이트 전극 형성 방법 및 이를 이용한불휘발성 메모리 장치의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040078292A (ko) | 2004-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100480897B1 (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR100226736B1 (ko) | 격리영역 형성방법 | |
| KR100940115B1 (ko) | 반도체 소자의 게이트 형성 방법 | |
| US6924217B2 (en) | Method of forming trench in semiconductor device | |
| KR100503746B1 (ko) | 반도체 소자의 제조방법 | |
| KR20030000592A (ko) | Ｓｔｉ/ｄｔｉ 구조를 갖는 반도체 소자의 제조방법 | |
| KR100744682B1 (ko) | 반도체소자의 제조방법 | |
| KR100289663B1 (ko) | 반도체 소자의 소자 분리막 형성방법 | |
| US20020160578A1 (en) | Method for fabricating element isolating film of semiconductor device, and structure of the same | |
| KR100532839B1 (ko) | 반도체 제조공정의 샐로우 트렌치 형성방법 | |
| KR100675879B1 (ko) | 반도체장치의 ｓｔｉ형 소자분리막 형성방법 | |
| KR100958632B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR100274355B1 (ko) | 반도체소자의워드라인형성방법 | |
| KR20030000127A (ko) | 반도체소자의 제조방법 | |
| KR100492629B1 (ko) | 반도체 소자의 제조방법 | |
| KR100356478B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR100271661B1 (ko) | 반도체 소자 제조방법 | |
| KR100400321B1 (ko) | 반도체소자의 형성방법 | |
| KR100743629B1 (ko) | 반도체 소자의 제조방법 | |
| KR20050031299A (ko) | 플래시 메모리의 컨트롤 게이트 제조방법 | |
| KR100760949B1 (ko) | 반도체 소자의 형성 방법 | |
| KR20060113265A (ko) | 리세스게이트공정을 이용한 반도체장치의 제조 방법 | |
| KR20060071940A (ko) | 반도체 소자의 제조방법 | |
| KR20000051805A (ko) | 반도체 메모리 제조방법 | |
| KR20050010272A (ko) | 반도체소자의 샐리사이드 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121210 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20131217 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20141222 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20151217 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20161220 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20171218 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20181218 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20191217 Year of fee payment: 11 |