KR100936002B1 - 발광소자용 반도체 기판 및 그 제조 방법 - Google Patents

Abstract

발광소자용 반도체 기판이 개시된다. 본 발광소자용 반도체 기판은, 사파이어 기판 상에 형성된 제1 질화물 단결정층, 제1 질화물 단결정층 상에 형성되며 복수의 윈도우 영역을 포함하는 제1 절연층, 제1 절연층 상에 형성되며 하부면과 하부면의 면적보다 작은 면적의 상부면을 갖는 제2 질화물 단결정층, 제2 질화물 단결정층의 상부면에 형성된 제2 절연층, 및, 제2 질화물 단결정층의 측면 및 제2 절연층의 상부면 상에 형성된 제3 질화물 단결정층을 포함한다.

반도체 기판, 절연층, ELOG, 전위

Description

발광소자용 반도체 기판 및 그 제조 방법 {Semiconductor substrate for light emitting device and manufacturing method thereof}

본 발명은 발광소자용 반도체 기판 및 그 제조 방법에 관한 것이다.

반도체 발광소자를 제조함에 있어서, 반도체 기판의 결함밀도는 발광소자의 광효율을 저하시키는 원인 중 하나이다. 사파이어 기판 상에 GaN계 화합물 반도체를 성장시키는 경우, 격자 부정합으로 인해 일반적으로 쓰레딩 전위(threading dislocation)이라는 결함이 나타나는데, 이 결함은 성장이 진행됨에 따라 소멸하지 않고 표면까지 진행한다. 결함은 표면까지 진행하는 중에 InGaN 활성층 내부로도 전이되어 비발광 재결합 중심(non-radiative recombination center)으로 기능함으로써 발광효율을 저하시킬 수 있다.

이에 따라, 종래에는 발광소자를 제조하는 과정에서 사파이어 기판과 GaN계 화합물 반도체 간의 격자상수 불일치를 완화시켜 초기 성장되는 GaN계 질화물 반도체 내부의 결함 생성을 최소화하기 위해 AlN, AlGaN, InGaN, ZnO, SiC 등의 완충층을 사용하거나, 스트레스를 조절할 수 있는 다층 구조로 성장시키는 방법을 사용하고 있다. 또는 ELOG(Epitaxial Lateral Overgrowth), PENDEO, LEPS 등의 측면 성장 을 이용하여 선택적으로 결함의 영향을 받지 않는 영역을 형성하는 방법을 사용한다.

도 1은 종래 기술에 따른 발광소자용 반도체 기판의 수직 단면도이다. 도 1을 참조하면, 반도체 기판(10)은 사파이어 기판(11) 상에 제1 질화물 단결정층(12), 절연층(13) 및 ELOG 성장 방법으로 성장된 제2 질화물 단결정층(14)을 포함한다.

이 경우, 절연층(13)은 사파이어 기판(11)과 제1 질화물 단결정층(12) 간의 격자 부정합으로 인해 발생하는 쓰레딩 전위 결함을 차폐시키는 역할을 한다. 하지만, 절연층(13)이 형성되지 않은 영역에서는 쓰레딩 전위 결함이 수직 방향으로 발생하게 된다. 이에 따라, 제2 질화물 단결정층(14) 중 절연층(13)이 형성된 영역은 쓰레딩 전위 발생이 적어 발광소자를 형성하는 경우에 있어 발광효율이 향상되며, 절연층(13)이 형성되지 않은 영역은 쓰레딩 전위 발생이 여전히 존재하여 발광효율이 감소된다. 즉, 절연층(13)이 형성된 영역과 형성되지 않은 영역에서의 발광효율 차이가 나타나게 되어 발광소자 제조시, 발광 효율의 균일도가 저하된다는 문제점이 있었다.

본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은, 피라미드 구조의 질화물 단결정층을 형성하여 전위 발생 방향을 변화시킴으로써, 질화물 단결정층에서의 전위밀도를 감소시키기 위한 발광소자용 반도체 기판 및 그 제조 방법을 제공하기 위한 것이다.

또한, 본 발명의 목적은, 상기 피라미드 구조의 질화물 단결정층 상부면에 절연층을 형성하여 질화물 단결정층 하부에서 발생하는 전위를 차폐시킴으로써, 전위밀도를 감소시키기 위한 발광소자용 반도체 기판 및 그 제조 방법을 제공하기 위한 것이다.

이상과 같은 목적을 달성하기 위한 본 발명의 일 실시예에 따른 발광소자용 반도체 기판은, 사파이어 기판 상에 형성된 제1 질화물 단결정층, 상기 제1 질화물 단결정층 상에 형성되며 복수의 윈도우 영역을 포함하는 제1 절연층, 상기 제1 절연층 상에 형성되며 하부면과 상기 하부면의 면적보다 작은 면적의 상부면을 갖는 제2 질화물 단결정층, 상기 제2 질화물 단결정층의 상부면에 형성된 제2 절연층, 및, 상기 제2 질화물 단결정층의 측면 및 상기 제2 절연층의 상부면 상에 형성된 제3 질화물 단결정층을 포함한다.

이 경우, 상기 제2 절연층은 상기 복수의 윈도우 영역과 동일한 크기의 패턴을 포함할 수 있다. 또는, 상기 제2 절연층은 상기 복수의 윈도우 영역보다 작은 크기의 패턴을 포함할 수도 있다.

또한, 상기 제3 질화물 단결정층은 ELOG(Epitaxy Lateral Over-Growth) 방법으로 형성되는 것이 바람직하다.

한편, 본 발명의 일 실시예에 따른 발광소자용 반도체 기판의 제조 방법은, 사파이어 기판 상에 제1 질화물 단결정층을 형성하는 단계, 상기 제1 질화물 단결정층 상에 복수의 윈도우 영역을 포함하는 제1 절연층을 형성하는 단계, 상기 복수의 윈도우 영역을 통해 형성되며 하부면 및 상기 하부면의 면적보다 작은 면적의 상부면을 갖는 제2 질화물 단결정층을 형성하는 단계, 상기 제2 질화물 단결정층의 상부에 제2 절연층을 형성하는 단계, 및, 상기 제2 질화물 단결정층을 측면 성장하여, 상기 제2 질화물 단결정층의 측면 및 상기 제2 절연층의 상부면 상에 제3 질화물 단결정층을 형성하는 단계를 포함한다.

이 경우, 상기 제2 절연층은 상기 복수의 윈도우 영역과 동일한 크기의 패턴을 포함할 수 있다. 또는, 상기 제2 절연층은 상기 복수의 윈도우 영역보다 작은 크기의 패턴을 포함할 수도 있다.

또한, 상기 제3 질화물 단결정층을 형성하는 단계는, ELOG(Epitaxy Lateral Over-Growth) 방법을 이용하여 성장되는 것이 바람직하다.

본 발명에 따르면, 복수의 윈도우 영역을 포함하는 절연층 상에 피라미드 구조의 질화물 단결정층을 형성함으로써, 복수의 윈도우 영역을 통해 발생하는 전위 의 방향을 질화물 단결정층의 측면으로 이동시켜 질화물 단결정층의 결정성을 향상시킬 수 있게 된다. 또한, 피라미드 구조의 질화물 단결정층 상부면에 절연층을 형성함으로써, 질화물 단결정층 하부면에서 수직 방향으로 발생하는 전위를 차폐시켜 질화물 단결정층의 결정성을 향상시킬 수 있게 된다. 이와 같은 반도체 기판을 이용하여 발광소자를 제조하는 경우, 전위로 인한 결정 결함이 전 영역에서 감소되어 발광소자의 발광효율이 향상될 수 있게 된다.

이하에서는 첨부된 도면을 참조하여 본 발명을 보다 자세하게 설명한다.

도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 발광소자용 반도체 기판의 제조 방법을 설명하기 위한 공정도이다. 도 2a를 참조하면, 사파이어 기판(110) 상에 질화갈륨(GaN)계 물질의 제1 질화물 단결정층(120)을 증착시킨다. 이 경우, 제1 질화물 단결정층(120)은 유기화학 증착법을 이용하여 증착될 수 있다.

이 후, 도 2b에 도시된 바와 같이, 제1 질화물 단결정층(120) 상에 제1 절연층(130)을 형성한다. 이 경우, 제1 절연층(130)은 SiN과 같은 절연 물질을 증착시켜 형성될 수 있다. SiN과 같은 절연 물질은 다공성 층착 특성을 갖는 것으로, 제1 절연층(130)은 복수의 윈도우 영역을 포함한다. 복수의 윈도우 영역은 각각의 크기가 불규칙할 수 있다.

한편, 제1 절연층(130)에 포함된 복수의 윈도우 영역을 통해 제1 질화물 단 결정층(120)이 노출된다. 이에 따라, 제1 질화물 단결정층(120)은 복수의 윈도우 영역을 통해 재성장될 수 있게 된다.

다음, 도 2c에 도시된 바와 같이, 제1 절연층(130) 상에 제2 질화물 단결정층(140)을 형성한다. 구체적으로, 제2 질화물 단결정층(140)은 복수의 윈도우 영역을 통해 제1 질화물 단결정층(120)이 재성장됨에 따라 형성될 수 있게 된다. 이 경우, 제1 질화물 단결정층(140)은 상부면이 평행한 피라미드 구조로 형성될 수 있게 된다. 즉, 제2 질화물 단결정층(140)의 하부면이 제1 면적을 가지며, 제2 질화물 단결정층(140)의 상부면이 제1 면적보다 작은 제2 면적을 가지는 형태로 형성될 수 있다. 또한, 제2 질화물 단결정층(140)의 높이는 제2 질화물 단결정층(140)의 성장 시간을 조절하여 변경할 수 있다. 예를 들어, 유기화학 증착법을 이용하여 30초 동안 성장시킬 경우, 제2 질화물 단결정층(140)은 약 200㎚의 두께로 형성될 수 있다.

이 후, 도 2d에 도시된 바와 같이, 제2 질화물 단결정층(140) 및 제1 절연층(130) 상에 제2 절연층(150)을 형성한다. 구체적으로, SiN과 같은 절연 물질을 사파이어 기판(110) 전반에 걸쳐 증착시킴으로써 제2 절연층(150)을 형성할 수 있게 된다. 이 경우, 제2 질화물 단결정층(140) 상에 형성된 제2 절연층(150)은 각각에 대응되는 제1 절연층(130)의 윈도우 영역과 동일한 크기를 갖거나, 윈도우 영역보다 작은 크기를 갖는 형태로 형성될 수 있다.

그리고, 도 2e를 참조하면, 제2 질화물 단결정층(140)을 ELOG(Epitaxy Lateral Over-Growth) 방법을 이용하여 제3 질화물 단결정층(160)을 형성한다. 이에 따라. 제3 질화물 단결정층(160)은 제2 절연층(150) 상부면 및 제2 질화물 단결정층(140) 측면에 형성되며, 사파이어 기판(110)과 평행한 형태로 형성될 수 있다.

이와 같은 방법으로 제조된 발광소자용 반도체 기판(100)의 경우, 사파이어 기판(110)과 제1 질화물 단결정층(120)의 격자 상수 불일치로 인해 발생하는 전위(dislocaiton) 결함을 감소시킬 수 있게 되어 반도체 기판(100)의 결정성을 향상시킬 수 있게 된다. 이에 따라, 반도체 기판(100) 상에 n형 반도체층, 활성층 및 p형 반도체층을 형성하여 전반적으로 균일한 광을 방출하는 발광소자를 제조할 수 있게 된다.

도 3은 도 2e에 도시된 발광소자용 반도체 기판의 일부를 확대한 수직 단면도이다. 도 3을 참조하면, 발광소자용 반도체 기판(100)은 사파이어 기판(110), 제1 질화물 단결정층(120), 제1 절연층(130), 제2 질화물 단결정층(140), 제2 절연층(150) 및 제3 질화물 단결정층(160)을 포함한다.

제1 절연층(130)은 사파이어 기판(110)과 제1 질화물 단결정층(120) 사이의 격자 상수 불일치에 의해 쓰레딩 전위 결함이 발생한다. 이 경우, 제1 절연층(130)은 그 하부에서 발생하는 쓰레딩 전위 결함을 차폐시켜 제2 질화물 단결정층(140) 및 제3 질화물 단결정층(160)에 쓰레딩 전위 결함이 발생되는 것을 방지한다.

한편, 제1 절연층(130) 중 복수의 윈도우 영역을 통해 제2 질화물 단결정 층(140)으로 쓰레딩 전위 결함이 발생된다. 하지만, 쓰레딩 전위 결함은 피라미드 구조의 제2 질화물 단결정층(140) 측면으로 그 발생 방향이 변경되어 제3 질화물 단결정층(160)으로 성장되는 것을 방지할 수 있게 된다.

또한, 제2 질화물 단결정층(140) 하부에서 수직 방향으로 발생하는 쓰레딩 전위 결함은, 제2 질화물 단결정층(140) 상부에 형성된 제2 절연층(150)에 의해 차폐될 수 있게 된다. 이와 같이, 발광소자용 반도체 기판(100)의 전 영역에서 발생하는 쓰레딩 전위 결함을 차폐시킬 수 있게 된다. 따라서, 발광소자용 반도체 기판(100) 상에 n형 반도체층, 활성층 및 p형 반도체층을 차례로 형성하여 발광소자를 제조하는 경우에 있어서, 발광소자의 발광효율을 향상시킬 수 있게 된다.

이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 적정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다.

도 1은 종래 기술에 따른 발광소자용 반도체 기판의 수직 단면도,

도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 발광소자용 반도체 기판의 제조 방법을 설명하기 위한 공정도, 그리고,

도 3은 도 2e에 도시된 발광소자용 반도체 기판의 일부를 확대한 수직 단면도이다.

<도면의 주요 부분에 대한 설명>

100 : 발광소자용 반도체 기판 110 : 사파이어 기판

120 : 제1 질화물 단결정층 130 : 제1 절연층

140 : 제2 질화물 단결정층 150 : 제2 절연층

160 : 제3 질화물 단결정층

Claims (8)

1. 사파이어 기판 상에 형성된 제1 질화물 단결정층;

   상기 제1 질화물 단결정층 상에 형성되며, 복수의 윈도우 영역을 포함하는 제1 절연층;

   상기 제1 절연층 상에 형성되며, 하부면과 상기 하부면의 면적보다 작은 면적의 상부면을 갖는 제2 질화물 단결정층;

   상기 제2 질화물 단결정층의 상부면 및 상기 제1 절연층에 형성된 제2 절연층; 및,

   상기 제2 질화물 단결정층의 측면 및 상기 제2 절연층의 상부면 상에 형성된 제3 질화물 단결정층;을 포함하며,

   상기 제2 절연층은, 상기 복수의 윈도우 영역보다 작은 크기의 패턴을 포함하는 것을 특징으로 하는 발광소자용 반도체 기판.
2. 삭제
3. 삭제
4. 제1항에 있어서,

   상기 제3 질화물 단결정층은,

   ELOG(Epitaxy Lateral Over-Growth) 방법으로 형성된 것을 특징으로 하는 발광소자용 반도체 기판.
5. 사파이어 기판 상에 제1 질화물 단결정층을 형성하는 단계;

   상기 제1 질화물 단결정층 상에 복수의 윈도우 영역을 포함하는 제1 절연층을 형성하는 단계;

   상기 복수의 윈도우 영역을 통해 형성되며, 하부면 및 상기 하부면의 면적보다 작은 면적의 상부면을 갖는 제2 질화물 단결정층을 형성하는 단계;

   상기 제2 질화물 단결정층의 상부 및 상기 제1 절연층에 제2 절연층을 형성하는 단계; 및,

   상기 제2 질화물 단결정층을 측면 성장하여, 상기 제2 질화물 단결정층의 측면 및 상기 제2 절연층의 상부면 상에 제3 질화물 단결정층을 형성하는 단계;를 포함하며,

   상기 제2 절연층은, 상기 복수의 윈도우 영역보다 작은 크기의 패턴을 포함하는 것을 특징으로 하는 발광소자용 반도체 기판의 제조 방법.
6. 삭제
7. 삭제
8. 제5항에 있어서,

   상기 제3 질화물 단결정층을 형성하는 단계는,

   ELOG(Epitaxy Lateral Over-Growth) 방법을 이용하여 성장되는 것을 특징으로 하는 발광소자용 반도체 기판의 제조 방법.

Images