KR101052637B1 - 결함의 관통 억제 효과가 우수한 질화물 반도체 소자 및 그 제조 방법 - Google Patents

결함의 관통 억제 효과가 우수한 질화물 반도체 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101052637B1
KR101052637B1 KR1020110024034A KR20110024034A KR101052637B1 KR 101052637 B1 KR101052637 B1 KR 101052637B1 KR 1020110024034 A KR1020110024034 A KR 1020110024034A KR 20110024034 A KR20110024034 A KR 20110024034A KR 101052637 B1 KR101052637 B1 KR 101052637B1
Authority
KR
South Korea
Prior art keywords
nitride
semiconductor device
layer
substrate
nitride semiconductor
Prior art date
Application number
KR1020110024034A
Other languages
English (en)
Inventor
이성보
Original Assignee
일진머티리얼즈 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 일진머티리얼즈 주식회사 filed Critical 일진머티리얼즈 주식회사
Priority to KR1020110024034A priority Critical patent/KR101052637B1/ko
Application granted granted Critical
Publication of KR101052637B1 publication Critical patent/KR101052637B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

Threading dislocation과 같은 결함의 관통을 억제할 수 있는 질화물 반도체 소자 및 그 제조 방법에 대하여 개시한다.
본 발명에 따른 질화물 반도체 소자는 기판과, 상기 기판 상에 질화물로 형성되는 질화물층을 포함하며, 상기 질화물층은, 상기 질화물과 동질이상(同質異像)의 적층 결함(Stacking Fault)에 의해 형성되는 중간층을 포함하며, 상기 적층결함은, 상기 적층결함 하부의 질화물에 존재하는 결함이 전파되는 것을 방지하는 배리어로 작용하는 것을 특징으로 한다.

Description

결함의 관통 억제 효과가 우수한 질화물 반도체 소자 및 그 제조 방법 {NITRIDE DEVICE WITH EXCELLENT INTERRUPTION OF THREADING DISLOCATION AND METHOD OF MANUFACTURING THE NITRIDE DEVICE}
본 발명은 발광소자 등에 적용되는 질화물 반도체 소자 제조 기술에 관한 것으로, 보다 상세하게는 threading dislocation 등과 같은 결함의 관통 억제 효과가 우수하여 고품질의 질화물 발광소자 등에 적용할 수 있는 질화물 반도체 소자 및 그 제조 방법에 관한 것이다.
발광소자(Light Emitting Device)는 전자(electron)와 정공(hole)의 재결합(re-combination)시 발생하는 발광 현상을 이용한 소자이다.
대표적인 발광소자로서, GaN으로 대표되는 질화물계 발광소자가 있다. 질화물계 발광소자는 밴드 갭(band gap)이 커서 다양한 색광을 구현할 수 있고, 또한 열적 안성성이 우수하여 많은 분야에 응용되고 있다.
질화물계 발광소자는 n-전극 및 p-전극의 배치 형태에 따라서 수평형(lateral type) 구조와 수직형(Vertical type) 구조로 구분된다. 수평형 구조는 n-전극 및 p-전극이 주로 top-top 형태로 배치되고, 수직형 구조는 n-전극 및 p-전극이 주로 top-bottom 형태로 배치된다.
도 1은 종래의 질화물 발광소자를 개략적으로 나타낸 것으로, 보다 구체적으로는 수평형 질화물 발광소자를 나타낸 것이다.
도 1을 참조하면, 수평형 질화물 발광소자는 하부로부터, 성장 기판(101), u-GaN(110), n-GaN(120), 발광 활성층(130), p-GaN(140)을 포함하고, 식각 등에 의하여 형성되는 n-GaN(120) 노출면에 n-전극(125)이 형성되고, p-GaN(140)에 p-전극(145)이 형성된다.
이와 같이, 성장 기판 상에는 다양한 질화물층이 형성된다.
한편, 종래에는 질화물 발광소자의 성장 기판으로 주로 사파이어 기판을 이용하여, 그 위에 질화물을 에피 성장시켰다.
그러나, 사파이어와 질화물의 격자상수(lattice parameter) 차이 등 많은 요인으로 인하여, 질화물 에피 성장시 많은 결함이 발생한다. 이 중 threading dislocation이나 SMB(Stacking Mismatch Boundary)의 경우 발광 활성층까지 관통하여, 제조되는 발광소자의 품질 향상에 제한 요소로 작용하였다.
따라서, 하부 질화물층에서 threading dislocation과 같은 결함이 상부 질화물층으로 관통하는 것을 억제할 수 있는 기술이 요구된다.
본 발명의 목적은 threading dislocation과 같은 결함이 상부로 관통되는 것을 억제할 수 있는 질화물 반도체 소자를 제공하는 것이다.
본 발명의 다른 목적은 기판 상에 질화물 성장시 부가적인 층을 적용하지 않고도 threading dislocation과 같은 결함의 관통을 억제할 수 있는 질화물 반도체 소자 제조 방법을 제공하는 것이다.
상기 하나의 목적을 달성하기 위한 본 발명의 실시예에 따른 질화물 반도체 소자는 기판과, 상기 기판 상에 질화물로 형성되는 질화물층을 포함하며, 상기 질화물층은, 상기 질화물과 동질이상(同質異像)의 적층 결함(Stacking Fault)에 의해 형성되는 중간층을 포함하며, 상기 적층결함은, 상기 적층결함 하부의 질화물에 존재하는 결함이 전파되는 것을 방지하는 배리어로 작용하는 것을 특징으로 한다.
또한, 상기 하나의 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 질화물 반도체 소자는 기판과, 상기 기판 상에 질화물로 형성되는 질화물층을 포함하며, 상기 기판의 상부면에는 하나 이상의 돌부와 요부를 갖는 요철이 형성되어 있으며, 상기 질화물층은, 상기 질화물과 동질이상 적층 결함에 의해 상기 요철의 돌부 높이에 형성되는 중간층을 포함하며, 상기 적층결함은, 상기 적층결함 하부의 질화물에 존재하는 결함이 전파되는 것을 방지하는 배리어로 작용하는 것을 특징으로 한다.
한편, 상기 다른 목적을 달성하기 위한 본 발명의 실시예에 따른 질화물 반도체 소자 제조 방법은 기판을 증착 장비 내에 로딩하는 기판 로딩 단계; 상기 증착 장비 내에 질화물 전구체들을 공급하여 상기 기판 상에 버퍼층을 형성하는 버퍼층 형성 단계; 및 상기 버퍼층 형성 단계의 온도보다 높은 온도에서 상기 증착 장비 내에 질화물 전구체들을 공급하여, 상기 버퍼층 상에 질화물층을 형성하는 질화물층 형성 단계;를 포함하고, 상기 질화물층 형성 단계에서, 상기 질화물층을 이루는 질화물과 동질이상의 적층결함에 의한 중간층을 형성하는 것을 특징으로 한다.
또한, 상기 다른 목적을 달성하기 위한 본 발명의 다른 실시예에 따른 질화물 반도체 소자 제조 방법은 기판의 상부면에 하나 이상의 돌부와 요부를 갖는 요철을 형성하는 요철 형성 단계; 상기 기판을 증착 장비 내에 로딩하는 기판 로딩 단계; 상기 증착 장비 내에 질화물 전구체들을 공급하여 상기 기판 상에 버퍼층을 형성하는 버퍼층 형성 단계; 및 상기 버퍼층 형성 단계의 온도보다 높은 온도에서 상기 증착 장비 내에 질화물 전구체들을 공급하여, 상기 버퍼층 상에 질화물층을 형성하는 질화물층 형성 단계;를 포함하고, 상기 질화물층 형성 단계에서, 상기 질화물층을 이루는 질화물과 동질이상의 적층결함에 의한 중간층을 상기 요철의 돌부 높이에 형성하는 것을 특징으로 한다.
본 발명에 따른 질화물 반도체 소자 제조 방법에 의하면, 기판 상에 저온 버퍼층 형성 후, 고온 질화물 성장시에 고온 질화물 내에 동질이상의 적층결함(Stacking Fault)이 형성되고, 이 적층결함이 threading dislocation 등과 같은 결함의 배리어로 작용하였다. 이에 따라, 버퍼층 상에 질화물 성장시 함께 성장하는 threading dislocation과 같은 결함이 적층결함에서 관통을 멈추어 적층결함을 기준으로 적층결함 상부의 적층결함 밀도가 적층결함 하부의 결함 밀도에 비하여 대략 1/10 가까이 감소하였다. 따라서, 부가적인 층을 적용하지 않더라도 적층결함을 경계로 상부의 결함 밀도를 현저히 낮출 수 있었다.
이에 따라, 본 발명에 따른 질화물 반도체 소자를 발광소자에 적용할 경우, threading dislocation과 같은 질화물 성장시 발생하는 결함이 적층결함에서 그 성장이 억제되어 상부의 발광 활성층으로 관통하는 것을 방지할 수 있다. 이에 따라 발광소자의 전기적, 광학적 특성을 향상시킬 수 있다.
도 1은 일반적인 질화물계 발광소자를 개략적으로 나타낸 것이다.
도 2 내지 도 6은 본 발명의 실시예에 따른 질화물 반도체 소자를 개략적으로 나타낸 것이다.
도 7은 본 발명에서 wurtzite 구조의 질화물층에 형성되는 적층결함의 모식도를 나타낸 것이다.
도 8 내지 도 10은 실시예 1에 따라 제조된 질화물 반도체 소자의 TEM 사진을 나타낸 것이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 결함의 관통 억제 효과가 우수한 질화물 반도체 소자 및 그 제조 방법에 관하여 상세히 설명하면 다음과 같다.
도 2 내지 도 6은 본 발명의 실시예에 따른 질화물 반도체 소자를 개략적으로 나타낸 것이다.
도 2 내지 도 6을 참조하면, 본 발명에 따른 질화물 반도체 소자는 기판(210) 및 질화물로 형성되는 질화물층(220)을 포함한다.
기판(210)과 질화물층(220)을 포함하는 본 발명에 따른 질화물 반도체 소자는 발광 소자, 전자 소자, 레이저 다이오드 등에 적용될 수 있다.
기판(210)은 사파이어, 실리콘, GaAs, SiC, GaN, AlN 등이 이용될 수 있다. 기판(210)은 이들 재질 이외에도 질화물 발광소자 제조시 성장기판으로 이용되는 재질이라면 제한없이 이용될 수 있다.
질화물층(220)은 GaN으로 형성될 수 있다. 또한, 질화물층(220)은 GaN 이외에도 AlN, InN, AlxGa(1-x)N (0<x<1), InyGa(1-y)N (0<y<1), AlxInyGa(1-x-y)N (0<x+y<1)로 형성될 수 있으며, 이외에도 다양한 질화물로 형성될 수 있다.
도면에는 표시하지 않았지만, 본 발명에 따른 질화물 반도체 소자는 기판(210)과 질화물층(220) 사이에 질화물로 형성되는 버퍼층을 더 포함할 수 있다. 버퍼층은 질화물층(220)보다는 낮은 온도에서 형성되며, 대략 10~100nm 두께로 형성될 수 있다.
질화물층(220)과 기판(210)은 격자상수(lattice parameter)가 서로 상이하기 때문에, 질화물층(220)에 dislocation과 같은 결함 발생은 필연적이다.
이때, 본 발명에서 질화물층(220)에는 적층결함(Stacking Fault)에 의한 중간층(225)이 형성되어 있다. 본 발명에서 적층결함은 질화물과 동일한 물질이면서 상이한 결정구조를 갖는 동질이상(同質異像)에 해당한다. 적층결함은 intrinsic stacking fault 혹은 extrinsic stacking fault 형태가 될 수 있다. 또한, 본 발명에서, 적층결함은 쌍정(雙晶, twin)도 포함하는 의미로 사용된다.
질화물층(220)의 질화물이 Wurtzite 구조를 가질 경우, 중간층(225)의 적층결함은 Zinc Blende 구조를 가질 수 있다. 반대로, 질화물층(220)의 질화물이 Zinc Blende 구조를 가질 경우, 중간층(225)의 적층결함은 Wurtzite 구조를 가질 수 있다.
실험 예로, 질화물층(220)을 Wurtzite 구조의 GaN으로 형성하고 TEM(Transmission Electron Microscopy)으로 관찰한 결과, 적층결함은 그 두께가 0.25nm로 나타났다. 이는 Zinc blende 구조의 {111} 면간거리에 일치한다. 한편, 이 경우 적층결함의 두께는 오차범위를 고려할 때, 0.25 ± 0.05 nm가 될 수 있다.
본 발명에서, 질화물과 동질이상을 이루는 적층결함은 적층결함 하부의 질화물에 존재하는 threading dislocation과 같은 결함의 배리어로 작용하였다. 즉, 질화물 성장 초기에 함께 성장방향을 따라서 전파되는 결함은 적층결함에 의하여 관통이 억제되고, 그 결과 적층결함 상부의 질화물에는 결함 밀도가 현저히 감소하게 된다.
여기서, 적층결함에 의하여 관통이 억제되는 결함은 threading dislocation 뿐만 아니라, SMB(Stacking Mismatch Boundary), IDB(Inversion Domain Boundary) 등이 될 수도 있다. 또한, threading dislocation은 edge 타입, screw 타입, mixed 타입이 될 수 있다. 또한, 본 발명에서 결함의 관통(threading)은 하나의 층에서 다른 층으로 결함이 전파되는 것 뿐만 아니라 하나의 층 내에서 결함이 전파되는 것도 의미한다.
상기와 같이 결함의 배리어 역할을 하는 적층결함은 핵생성(nucleation)에 기인하는 것으로 보인다.
적층결함은 도 2 내지 도 6에 도시된 예와 같이 기판(210)에 요철이 형성되어 있을 때 더욱 쉽게 형성될 수 있다.
요철은 하나 이상의 돌부와 요부를 갖는다. 여기서, 돌부는 요철의 정점을 의미하고, 요부는 요철의 저점을 의미한다. 돌부는 요철의 형태에 따라서 여러가지 형태를 가질 수 있다. 예를 들면, 요철이 피라미드 형태로 형성되는 경우, 돌부는 피라미드의 정점이 될 수 있다. 또한, 요철이 반구의 형태로 형성되는 경우, 돌부는 반구의 정점이 될 수 있다. 돌부는 경우에 따라서는 요철의 꼭대기면이 될 수 있다.
또한, 기판(210) 상부면에 형성되는 요철은 도 2 내지 도 4에 도시된 예들과 같이 돌부가 각진 형태로 되어 있을 수 있다. 또한, 요철은 도 5 및 도 6에 도시된 예들과 같이 돌부가 라운드 형태로 되어 있을 수 있다.
한편, 기판(210) 상부면에 형성되는 요철은 요부를 기준으로 돌부의 평균 높이가 1.3 ~ 1.5㎛인 것이 바람직하다. 상기 조건에서 기판(210)과 질화물층(220)의 계면에서의 전반사 억제를 통한 광추출 효율이 가장 우수하다. 반면, 상기 조건을 벗어나는 경우, 상대적으로 전반사가 많이 발생하여 광추출 효율이 낮아진다.
기판(210)의 상부면에 요철이 형성되어 있을 때, 질화물층 형성 초기 요철의 돌부와 요부에 핵생성이 이루어진다. 이때, 적층결함은 요철의 돌부 높이에 형성되었는데, 이는 요철의 돌부에 핵생성이 이루어졌기 때문으로 보인다. 즉, 요철의 요부로부터 수직 방향으로 성장하는 질화물과 요철의 요부로부터 수평 방향으로 성장하는 질화물이 만나면서, 요철의 돌부 높이에 적층결함이 형성되는 것이라 볼 수 있다.
요철의 요부로부터 성장하는 질화물과 함께 threading dislocation과 같은 결함도 함께 전파되는데, 본 발명에서는 요철의 돌부 높이에 적층결함이 형성됨으로써 이러한 결함의 관통을 억제할 수 있다.
상기와 같이, 적층결함은 기판(210) 상부면에 형성된 요철의 돌부 높이에 형성되는데, 보다 구체적으로, 적층결함은 요철의 돌부에 접하여 형성되거나, 혹은 요철의 돌부 상에 약간 이격되어 형성될 수 있다.
또한, 중간층(225)은 요철의 돌부 각각의 높이에 따라, 하나 또는 복수의 층으로 형성되었다. 즉, 도 2에 도시된 예와 같이, 요철의 돌부 각각의 높이가 동일할 경우 중간층(225)은 하나의 적층결함으로 형성될 수 있다. 반면 도 3 및 도 4에 도시된 예와 같이, 요철의 돌부의 높이가 상이할 경우 중간층(225)은 2 이상의 적층결함으로 형성되었다.
각각의 적층결함은 zinc blende 구조의 {111} 면간거리에 해당하는 0.25nm 두께로 형성되었으며, 오차범위를 고려할 때 0.25 ± 0.05 nm 정도로 형성될 수 있다. 이러한 적층결함으로 형성된 중간층(225)은 TEM(Transmission Electron Microscopy)에서 관찰될 수 있었다.
도 7은 본 발명에서 wurtzite 구조의 질화물층에 형성되는 적층결함의 모식도를 나타낸 것으로, 보다 구체적으로는 쌍정이 형성된 것을 나타낸 것이다.
도 7을 참조하면, 중앙의 쌍정(twin)을 기준으로 상부 및 하부에 각각 동일한 Wurtzite 구조이지만 상부 Wurtzite의 10-10 방향과 하부 Wurtzite의 10-10 방향이 정반대를 향하고 있는 것을 볼 수 있다.
본 발명에서 상기 쌍정과 같은 적층결함은 질화물층에 존재하는 threading dislocation 등이 전파되는 것을 억제하는 배리어(barrier)로 작용한다. 그 결과, 적층결함으로 이루어진 중간층(도 2의 225)을 경계로 상부의 질화물층(도 2의 220b)의 threading dislocation 밀도가 하부의 질화물층(도 2의 220a)의 threading dislocation 밀도보다 현저히 낮아질 수 있다.
실험에 의하면, 적층결함 하부의 질화물층에는 threading dislocation 밀도가 대략 1x109/cm2 이었다. 반면, 적층결함 상부의 질화물층에는 threading dislocation 밀도가 대략 1x108/cm2으로, 거의 1/10 수준으로 감소하였다.
이러한 Wurtzite 구조를 갖는 질화물층(220)에 대하여, 적층결함은 도 8에 도시된 바와 같이, Zinc Blende 구조로 나타났으며, 그 두께는 zinc blende 구조의 {111} 면간거리에 해당하는 0.25nm이었으며, 오차범위를 고려할 때, 0.25 ± 0.05 nm가 될 수 있다. 물론, 질화물층이 zinc blende 구조이고, 적층결함이 Wurtzite 구조가 될 수 있다.
상기의 질화물 반도체 소자는 다음과 같은 과정으로 제조될 수 있다.
우선, 기판을 MOCVD(Metal Organic Chemical Vapor Deposition) 장비, MBE(Molecular Beam Epitaxy) 장비와 같은 증착 장비 내에 로딩한다. 이때, 기판은 상부면에 하나 이상의 돌부와 요부를 갖는 요철이 형성되어 있는 것을 이용할 수 있다. 또한, 기판은 사파이어, 실리콘, GaAs, SiC 등의 재질로서, 요부를 기준으로 돌부의 평균 높이가 1.3 ~ 1.5㎛인 요철이 형성된 것을 이용할 수 있다.
다음으로, 증착 장비 내에 질화물 전구체들을 공급하여 기판 상에 버퍼층을 형성한다. 버퍼층은 기판과 질화물의 이종 구조로 인하여 질화물 성장시 발생하는 스트레스를 완화시키며, 핵생성에 기여하는 역할을 한다. 버퍼층은 대략 10 ~ 100 nm 두께로 형성될 수 있다.
버퍼층은 400 ~ 900 ℃의 온도에서 형성될 수 있다. 버퍼층 형성 온도가 400℃ 미만일 경우, 혹은 900℃를 초과하는 경우 핵생성이 제대로 이루어지지 않는 문제점이 있다.
한편, 버퍼층은 수소나 질소를 포함하는 가스 분위기와 수십 mbar ~ 1 bar 정도의 저압 혹은 상압 압력 조건에서 형성될 수 있다.
기판에 요철이 형성되어 있는 경우, 버퍼층 형성에 따라 요부와 돌부 상에 핵생성이 이루어진다.
다음으로, 증착 장비 내부의 온도를 올리고, 장치 내에 질화물 전구체들을 공급하여, 버퍼층 상에 질화물층을 형성한다. 이때, 질화물층에는 질화물과 동질이상을 이루는 적층결함에 의한 중간층이 형성된다.
기판의 상부면에 요철이 형성되어 있는 경우, 중간층은 요철의 돌부 높이에 형성된다. 중간층은 요철의 돌부 각각의 높이에 따라, 하나 또는 복수의 적층결함으로 형성될 수 있다.
물론, 중간층은 전술한 바와 같이, 적층결함당 0.25 ± 0.05 nm 두께로 형성될 수 있다.
질화물층은 1000 ~ 1100 ℃의 온도에서 실시되는 것이 바람직하다. 질화물층 형성 온도가 1000℃ 미만인 경우, 질화물층의 결정성이 낮은 문제점이 있다. 반대로, 질화물층 형성 온도가 1100℃를 초과하는 경우, 빠른 질화물 성장으로 인하여 적층결함이 제대로 생성되지 못하는 문제점이 있다.
또한, 질화물층은 전술한 버퍼층과 마찬가지로, 수소나 질소를 포함하는 가스 분위기와 수십 mbar ~ 1 bar 정도의 저압 혹은 상압 압력 조건에서 형성될 수 있다. 보다 바람직하게는 수소 가스 분위기 및 수백 mbar 정도의 압력 조건을 제시할 수 있다.
버퍼층 및 질화물층은 GaN, AlN, InN, AlxGa(1-x)N (0<x<1), InyGa(1-y)N (0<y<1), AlxInyGa(1-x-y)N (0<x+y<1) 등의 질화물로 형성될 수 있다. 이들 질화물을 형성하기 위한 질화물 전구체들로는 다음과 같은 것들을 제시할 수 있다. Ga, Al, In 등의 전구체는 트리메틸갈륨(TMGa), 트리에틸갈륨 (TEGa), 트리메틸인듐(TMIn), 트리메틸알루미늄(TMAl) 등을 이용할 수 있다. 또한, 질소(N) 전구체로는 NH3를 이용할 수 있다.
상기 질화물 성장 후에는 목적에 따라 다양한 층을 형성할 수 있다.
예를 들어, 상기 질화물 형성 후, 대략 1050℃ 정도의 고온에서 도 1의 n-GaN층(120)을 형성하는 것과 같이, 통상의 발광소자 제조 공정을 통하여 발광소자를 제조할 수 있다.
이 경우, 제조되는 발광소자는 기판, 버퍼층, 질화물층 및 질화물 발광 구조체를 포함할 수 있다. 질화물 발광 구조체는 도 1에 도시된 실리콘(Si) 등이 도핑된 n-GaN층(120), MQW(Multiple Quantum Well)(130), 마그네슘(Mg) 등이 도핑된 p-GaN층(120)과 같이, 제1타입 질화물층, 발광활성층 및 제1타입과 전기적 특성이 반대인 제2타입 질화물층을 포함할 수 있다.
상술한 바와 같이, 본 발명에서는 질화물층에 동질이상을 이루는 적층결함이 형성되어 있다. 또한, 이러한 적층결함은 threading dislocation과 같은 결함이 상부의 질화물 발광 구조체로 관통하는 것을 억제하는 배리어로서 작용한다.
이에 따라, 발광 구조체에 포함되는 발광 활성층에는 dislocation 밀도가 극히 낮으며, 이에 따라 전기적, 광학적 특성을 향상시킬 수 있다.
또한, 본 발명에서는 발광소자 제조시 발광 활성층에서의 dislocation 밀도 감소를 위한 부가적인 층을 사용하지 않았다. 그럼에도, 하부 질화물층 형성시에 질화물 자체의 결정구조만을 변화시킨 결과, 발광 활성층에서의 dislocation 밀도가 하부 질화물층의 1/10 수준으로 감소가 가능하였다.
실시예
이하, 본 발명의 바람직한 실시예를 통해 본 발명의 구성 및 작용을 더욱 상세히 설명하기로 한다. 다만, 이는 본 발명의 바람직한 예시로 제시된 것이며 어떠한 의미로도 이에 의해 본 발명이 제한되는 것으로 해석될 수는 없다.
여기에 기재되지 않은 내용은 이 기술 분야에서 숙련된 자이면 충분히 기술적으로 유추할 수 있는 것이므로 그 설명을 생략하기로 한다.
1. 질화물 반도체 소자의 제조
실시예 1
사파이어 기판(Iljin Dsiplay, Korea)을 standard photolithography and subsequent ICP(inductively coupled plasma) dry etching하여 상부로 돌출된 반구 형태의 요철이 형성된 PSS(Patterned Sapphire Substrate)를 제조하였다. 요철의 돌부의 높이는 요부를 기준으로 1.3 ~ 1.5 ㎛이었다. 또한, 반구들 간의 간격은 0.4 ~ 0.6 ㎛였다.
우선 제조된 기판을 솔벤트로 클리닝한 후, 1100℃ 수소 분위기에서 열처리를 실시하였다.
상기 기판을 MOCVD 장치(Aixtron AG, Aachen, Germany) 내부에 로딩한 후, 500℃ 및 수소분위기에서 TMGa, NH3를 전구체로 사용하여 대략 35nm 두께의 저온 GaN(핵생성)을 성장시키고, 이후, 1050℃ 조건에서 고온 GaN을 형성하여 총 2㎛ 두께로 GaN을 성장시켰다.
2. 전위 감소 여부
도 8 내지 도 10은 실시예 1에 따라 제조된 질화물 반도체 소자의 TEM 사진을 나타낸 것이다.
실시예에서 평가되는 모든 TEM 시편들은 포커스된 갈륨이온 빔(FIB) 워크스테이션 (FEI Nova 200 Nanolab dual-beam FiB)에 마련되었다.
TEM 관찰은 고해상 field-emission TEM(Tecnai G2 F30 S-Twin, FEI, The Netherlands) 가속전압 300 keV (0.2 nm point-to-point resolution)을 이용하였다.
도 8을 참조하면, 사진 전체 중에서 중앙 부분에 좌측 또는 우측의 층과는 다른 상이한 층이 형성되어 있는 것을 볼 수 있다. 도 8에서 좌측 또는 우측의 층은 Wurtzite 구조를 갖는 GaN 층이고, Zinc blende 구조를 갖는 GaN 층이다.
그 이유는 실시예1에 따른 조건을 충족하여 GaN을 성장시킬 경우, 초기에는 Wurtzite 구조로 형성되고, 중간에 Zinc blende 구조의 적증결함이 zinc blende 구조의 {111} 면간거리에 해당하는 0.25nm 두께로 형성되고, 그 위에 다시 Wurtzite 구조로 형성되었기 때문에, Zinc blende 구조의 적층결함이 확연히 표시되는 것이다.
도 9 및 도 10은 실시예1에 따른 조건을 충족하여 GaN을 성장시킬 경우, threading dislocation이 Zinc blende 구조의 적층결함에서 관통되지 못하는 것을 나타낸다.
도 9 및 도 10에서는 좌상(左上) 부분이 PSS에 해당한다. 명확히 나타난 것은 아니나 적층결함은 기판 상에 형성된 요철의 돌부에 형성되었다.
또한, 도 9 및 도 10을 참조하면, 각각의 사진에서 우측 하단 부분의 dislocation 밀도가 현저히 차이가 나는 것을 볼 수 있다. Dislocation 밀도 차이의 경계가 되는 부분은 PSS의 돌부 높이였다. 즉, PSS에서 돌부까지의 영역에서 dislocation 밀도는 매우 높으나, 돌부 위의 영역에서 dislocation 밀도는 매우 낮은 것을 볼 수 있다.
이는, Wurtzite 구조의 질화물층 내부에 Zinc Blende 구조를 갖는 적층결함이 형성됨으로써 threading dislocation의 관통이 억제된 것이라 볼 수 있다.
또한, 적층결함 하부의 고온 GaN층에 존재하는 threading dislocation의 밀도와 적층결함 상부의 고온 GaN층에 존재하는 threading dislocation의 밀도를 비교한 결과, 적층결함 하부의 고온 GaN층에 존재하는 threading dislocation의 밀도는 대략 1x109/cm2 이었다. 이에 반하여, 적층결함 상부의 고온 GaN층에 존재하는 threading dislocation 밀도는 대략 1x108/cm2 으로, 거의 1/10 수준으로 감소하였다.
이상에서는 본 발명의 실시예를 중심으로 설명하였지만, 당업자의 수준에서 다양한 변경이나 변형을 가할 수 있다. 이러한 변경과 변형이 본 발명의 범위를 벗어나지 않는 한 본 발명에 속한다고 할 수 있다. 따라서 본 발명의 권리범위는 이하에 기재되는 청구범위에 의해 판단되어야 할 것이다.
101, 210 : 기판 110 : 비도핑 질화물층
120 : n-타입 질화물층 125 : n-전극
130 : 발광 활성층 140 : p-타입 질화물층
145 : p-전극 220 : 질화물층
225 : 중간층

Claims (21)

  1. 기판과, 상기 기판 상에 질화물로 형성되는 질화물층을 포함하는 질화물 반도체 소자에 있어서,
    상기 질화물층은, 상기 질화물과 동질이상(同質異像)의 적층 결함(Stacking Fault)에 의해 형성되는 중간층을 포함하며,
    상기 적층결함은, 상기 적층결함 하부의 질화물에 존재하는 결함이 전파되는 것을 방지하는 배리어로 작용하는 것을 특징으로 하는 질화물 반도체 소자.
  2. 기판과, 상기 기판 상에 질화물로 형성되는 질화물층을 포함하는 질화물 반도체 소자에 있어서,
    상기 기판의 상부면에는 하나 이상의 돌부와 요부를 갖는 요철이 형성되어 있으며,
    상기 질화물층은, 상기 질화물과 동질이상 적층 결함에 의해 상기 요철의 돌부 높이에 형성되는 중간층을 포함하며,
    상기 적층결함은, 상기 적층결함 하부의 질화물에 존재하는 결함이 전파되는 것을 방지하는 배리어로 작용하는 것을 특징으로 하는 질화물 반도체 소자.
  3. 제2항에 있어서,
    상기 요철은
    요부를 기준으로 돌부의 평균 높이가 1.3 ~ 1.5㎛인 것을 특징으로 하는 질화물 반도체 소자.
  4. 제2항에 있어서,
    상기 중간층은
    상기 요철의 돌부 각각의 높이에 따라, 하나 또는 복수의 적층결함에 의하여 형성되는 것을 특징으로 하는 질화물 반도체 소자.
  5. 제4항에 있어서,
    상기 중간층은
    적층결함당 0.25 ± 0.05 nm 두께로 형성되는 것을 특징으로 하는 질화물 반도체 소자.
  6. 제1항 내지 제5항 중 어느 하나의 항에 있어서,
    상기 기판과 질화물층 사이에, 질화물로 형성되는 버퍼층을 더 포함하는 것을 특징으로 하는 질화물 반도체 소자.
  7. 제1항 내지 제5항 중 어느 하나의 항에 있어서,
    상기 질화물은 Wurtzite 구조를 가지며,
    상기 적층결함은 Zinc Blende 구조를 갖는 것을 특징으로 하는 질화물 반도체 소자.
  8. 제1항 내지 제5항 중 어느 하나의 항에 있어서,
    상기 질화물은 Zinc Blende 구조를 가지며,
    상기 적층결함은 Wurtzite 구조를 갖는 것을 특징으로 하는 질화물 반도체 소자.
  9. 제1항 내지 제5항 중 어느 하나의 항에 있어서,
    상기 적층결함에 의해 전파가 억제되는 결함은
    Threading dislocation, SMB(Stacking Mismatch Boundary) 및 IDB(Inversion Domain Boundary) 중 하나 이상인 것을 특징으로 하는 질화물 반도체 소자.
  10. 제1항 내지 제5항 중 어느 하나의 항에 있어서,
    상기 적층결함은
    TEM(Transmission Electron Microscopy)에서 관찰되는 것을 특징으로 하는 질화물 반도체 소자.
  11. 제1항 내지 제5항 중 어느 하나의 항에 있어서,
    상기 질화물층은
    GaN, AlN, InN, AlxGa(1-x)N (0<x<1), InyGa(1-y)N (0<y<1) 및 AlxInyGa(1-x-y)N (0<x+y<1) 중에서 선택되는 질화물로 형성되는 것을 특징으로 하는 질화물 반도체 소자.
  12. 제1항 내지 제5항 중 어느 하나의 항에 있어서,
    상기 기판은
    사파이어, 실리콘, GaAs, SiC, GaN 및 AlN 중에서 선택되는 재질로 형성된 것을 특징으로 하는 질화물 반도체 소자.
  13. 기판을 증착 장비 내에 로딩하는 기판 로딩 단계;
    상기 증착 장비 내에 질화물 전구체들을 공급하여 상기 기판 상에 버퍼층을 형성하는 버퍼층 형성 단계; 및
    상기 버퍼층 형성 단계의 온도보다 높은 온도에서 상기 증착 장비 내에 질화물 전구체들을 공급하여, 상기 버퍼층 상에 질화물층을 형성하는 질화물층 형성 단계;를 포함하고,
    상기 질화물층 형성 단계에서, 상기 질화물층을 이루는 질화물과 동질이상의 적층결함에 의한 중간층을 형성하는 것을 특징으로 하는 질화물 반도체 소자 제조 방법.
  14. 기판의 상부면에 하나 이상의 돌부와 요부를 갖는 요철을 형성하는 요철 형성 단계;
    상기 기판을 증착 장비 내에 로딩하는 기판 로딩 단계;
    상기 증착 장비 내에 질화물 전구체들을 공급하여 상기 기판 상에 버퍼층을 형성하는 버퍼층 형성 단계; 및
    상기 버퍼층 형성 단계의 온도보다 높은 온도에서 상기 증착 장비 내에 질화물 전구체들을 공급하여, 상기 버퍼층 상에 질화물층을 형성하는 질화물층 형성 단계;를 포함하고,
    상기 질화물층 형성 단계에서, 상기 질화물층을 이루는 질화물과 동질이상의 적층결함에 의한 중간층을 상기 요철의 돌부 높이에 형성하는 것을 특징으로 하는 질화물 반도체 소자 제조 방법.
  15. 제14항에 있어서,
    상기 요철은
    요부를 기준으로 돌부의 평균 높이가 1.3 ~ 1.5㎛인 것을 특징으로 하는 질화물 반도체 소자 제조 방법.
  16. 제14항에 있어서,
    상기 버퍼층 형성 단계에서,
    상기 요철의 돌부와 요부에 핵생성(nucleation)이 이루어지는 것을 특징으로 하는 질화물 반도체 소자 제조 방법.
  17. 제13항 내지 제16항 중 어느 하나의 항에 있어서,
    상기 버퍼층 형성 단계에서,
    상기 버퍼층은 10~100nm 두께로 형성되는 것을 특징으로 하는 질화물 반도체 소자 제조 방법.
  18. 제13항 내지 제16항 중 어느 하나의 항에 있어서,
    상기 질화물층 형성 단계에서,
    상기 질화물은 Wurtzite 구조로 형성되고,
    상기 적층결함은 Zinc Blende 구조로 형성되는 것을 특징으로 하는 질화물 반도체 소자 제조 방법.
  19. 제13항 내지 제16항 중 어느 하나의 항에 있어서,
    상기 질화물층 형성 단계에서,
    상기 질화물은 Zinc Blende 구조로 형성되고,
    상기 적층결함은 Wurtzite 구조로 형성되는 것을 특징으로 하는 질화물 반도체 소자 제조 방법.
  20. 제13항 내지 제16항 중 어느 하나의 항에 있어서,
    상기 버퍼층 형성 단계는 400 ~ 900 ℃에서 실시되고,
    상기 질화물층 형성 단계는 1000 ~ 1100 ℃에서 실시되는 것을 특징으로 하는 질화물 반도체 소자 제조 방법.
  21. 제13항 내지 제16항 중 어느 하나의 항에 있어서,
    상기 버퍼층 형성 단계 및 상기 질화물층 형성 단계에서,
    상기 질화물 전구체들은
    트리메틸갈륨(TMGa), 트리에틸갈륨 (TEGa), 트리메틸인듐(TMIn) 및 트리메틸알루미늄(TMAl) 중에서 선택되는 1종 이상과 및 NH3를 포함하는 것을 특징으로 하는 질화물 반도체 소자 제조 방법.
KR1020110024034A 2011-03-17 2011-03-17 결함의 관통 억제 효과가 우수한 질화물 반도체 소자 및 그 제조 방법 KR101052637B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110024034A KR101052637B1 (ko) 2011-03-17 2011-03-17 결함의 관통 억제 효과가 우수한 질화물 반도체 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110024034A KR101052637B1 (ko) 2011-03-17 2011-03-17 결함의 관통 억제 효과가 우수한 질화물 반도체 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR101052637B1 true KR101052637B1 (ko) 2011-07-28

Family

ID=44924205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110024034A KR101052637B1 (ko) 2011-03-17 2011-03-17 결함의 관통 억제 효과가 우수한 질화물 반도체 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR101052637B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190038319A (ko) * 2017-09-29 2019-04-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 기판 및 그 제조 방법
US11749526B2 (en) 2017-09-29 2023-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor substrate and method of manufacturing thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090128506A (ko) * 2007-03-20 2009-12-15 벨록스 세미컨덕터 코포레이션 반도체 디바이스
US7638842B2 (en) 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
KR20100032513A (ko) * 2008-09-18 2010-03-26 고려대학교 산학협력단 이온주입을 통한 질화물 반도체 형성 방법 및 이를 이용하여 제조한 발광다이오드
US20100272141A1 (en) * 2009-04-23 2010-10-28 Hitachi Cable, Ltd. Nitride semiconductor freestanding substrate and manufacturing method of the same, and laser diode

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7638842B2 (en) 2005-09-07 2009-12-29 Amberwave Systems Corporation Lattice-mismatched semiconductor structures on insulators
KR20090128506A (ko) * 2007-03-20 2009-12-15 벨록스 세미컨덕터 코포레이션 반도체 디바이스
KR20100032513A (ko) * 2008-09-18 2010-03-26 고려대학교 산학협력단 이온주입을 통한 질화물 반도체 형성 방법 및 이를 이용하여 제조한 발광다이오드
US20100272141A1 (en) * 2009-04-23 2010-10-28 Hitachi Cable, Ltd. Nitride semiconductor freestanding substrate and manufacturing method of the same, and laser diode

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190038319A (ko) * 2017-09-29 2019-04-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 기판 및 그 제조 방법
KR102149312B1 (ko) * 2017-09-29 2020-08-31 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 반도체 기판 및 그 제조 방법
US11749526B2 (en) 2017-09-29 2023-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor substrate and method of manufacturing thereof

Similar Documents

Publication Publication Date Title
US7943494B2 (en) Method for blocking dislocation propagation of semiconductor
US10522716B2 (en) Semiconductor light emitting device
US20170069793A1 (en) Ultraviolet light-emitting device and production method therefor
US6927149B2 (en) Nitride semiconductor device and fabrication method thereof, and method for forming nitride semiconductor substrate
TWI416612B (zh) 半導體元件及其製造方法
US9246055B2 (en) Crystal growth method and semiconductor light emitting device
KR20140010587A (ko) 도핑된 버퍼층을 포함하는 반도체 발광 소자 및 그 제조 방법
WO2017076116A1 (zh) 一种led外延结构及制作方法
KR100809229B1 (ko) 질화물 반도체 발광 소자 및 제조방법
JP5060055B2 (ja) 窒化化合物半導体基板及び半導体デバイス
KR20130097390A (ko) 질화갈륨계 발광 다이오드
KR101053116B1 (ko) 패턴화된 격자 완충층을 이용한 질화물계 발광소자 제조 방법
KR102284535B1 (ko) 발광 소자 및 그 제조 방법
KR101052637B1 (ko) 결함의 관통 억제 효과가 우수한 질화물 반도체 소자 및 그 제조 방법
CN101728244A (zh) 阻断半导体差排缺陷的方法
KR100773555B1 (ko) 저결함 반도체 기판 및 그 제조방법
TWI545798B (zh) Nitride semiconductor light emitting device and manufacturing method thereof
KR102299362B1 (ko) 경사진 c-plane 상의 4성분계 양자우물을 포함하는 그린광 발광소자
KR101669638B1 (ko) n형 질화물 반도체층의 성장 방법, 발광 다이오드 및 그 제조 방법
KR101078062B1 (ko) 비극성 반도체 소자 및 그것을 제조하는 방법
JP4897285B2 (ja) 半導体装置用基材およびその製造方法
JP2008227103A (ja) ＧａＮ系半導体発光素子
KR100972974B1 (ko) Ⅲ족 질화물 기판의 표면개선방법, 이로부터 제조된 ⅲ족질화물 기판 및 이러한 ⅲ족 질화물 기판을 이용한 질화물반도체 발광 소자
KR101850537B1 (ko) 반도체 소자
KR101379341B1 (ko) 마스크 패턴을 삽입한 고품질 반도체 소자용 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150701

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee