KR100930154B1 - 타이밍 발생 회로, 표시 장치 및 휴대 단말기 - Google Patents

타이밍 발생 회로, 표시 장치 및 휴대 단말기 Download PDF

Info

Publication number
KR100930154B1
KR100930154B1 KR1020047001243A KR20047001243A KR100930154B1 KR 100930154 B1 KR100930154 B1 KR 100930154B1 KR 1020047001243 A KR1020047001243 A KR 1020047001243A KR 20047001243 A KR20047001243 A KR 20047001243A KR 100930154 B1 KR100930154 B1 KR 100930154B1
Authority
KR
South Korea
Prior art keywords
clock
generating
timing
shift
circuit
Prior art date
Application number
KR1020047001243A
Other languages
English (en)
Other versions
KR20050018794A (ko
Inventor
요시또시 기다
요시하루 나까지마
도시까즈 마에까와
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20050018794A publication Critical patent/KR20050018794A/ko
Application granted granted Critical
Publication of KR100930154B1 publication Critical patent/KR100930154B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/06—Clock generators producing several clock signals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

저소비 전력화 및 저레이아웃 면적화를 실현할 수 있는 타이밍 발생 회로, 이를 주변 구동 회로의 하나로서 이용한 표시 장치 및 이를 표시 출력부로서 탑재한 휴대 단말기이다. 절연 기판 상에 형성되고, 마스터 클록 MCK에 기초하여 주파수가 상이한 출력 펄스 SRFF1out∼SRFFnout를 발생하는 타이밍 발생 회로에서, 우선 클록 생성부(11)에서 마스터 클록 MCK보다도 느린 주파수의 동작 클록을 생성시킨다. 이어서, 이 동작 클록에 기초하여 카운터부(12)가 동작함으로써, 시프트 레지스터(121-1)∼(121-m)로부터 시프트 펄스 S/R1out∼S/Rmout가 순서대로 출력된다. 그리고, 출력 펄스 생성부(13)에서 시프트 펄스 S/R1out∼S/Rmout의 조합에 기초하여 출력 펄스 SF1out∼SFnout를 생성한다.
출력 펄스 생성부, 동작 클록, 시프트 레지스터, 주변 구동 회로

Description

타이밍 발생 회로, 표시 장치 및 휴대 단말기{TIMING GENERATION CIRCUIT, DISPLAY DEVICE, AND MOBILE TERMINAL}
본 발명은, 타이밍 발생 회로, 표시 장치 및 휴대 단말기에 관한 것으로, 특히 절연 기판 상에 소자 특성의 변동이 큰 트랜지스터로 형성되는 타이밍 발생 회로, 이 타이밍 발생 회로를 주변 구동 회로의 하나로서 이용한 표시 장치 및 이 표시 장치를 화면 표시부로서 탑재한 휴대 단말기에 관한 것이다.
타이밍 발생 회로로서, 종래의 도 6에 도시한 카운터 회로 구성이 알려져 있다. 즉, 종래 예에 따른 타이밍 발생 회로는, n 단의 시프트 레지스터(S/R: 101-1∼101-n)가 종속 접속되어 이루어지는 카운터 회로에 의해 구성되며, 시프트 레지스터(101-1∼101-n)의 각 CK 입력으로서 마스터 클록 MCK 및 그 역상의 클록 XMCK가 공급된다. 그리고, 초단의 시프트 레지스터(101-1)에 시작 펄스 ST가 입력되면, 마스터 클록 MCK, XMCK에 동기하여, 시프트 레지스터(101-1∼101-n)가 시프트 동작을 행함으로써, 시프트 레지스터(101-1∼101-n)의 각 출력단으로부터 시프트 펄스가 출력 펄스로서 도출된다.
상기 종래예의 타이밍 발생 회로를, 유리 기판 등의 절연 기판 상에 소자 특성의 변동이 크고, 임계값 Vth가 높은 트랜지스터, 예를 들면 박막 트랜지스터(Thin Film Transistor ; TFT)로 형성한 경우, 마스터 클록 MCK, XMCK의 주파수가 빠르면(높으면), 카운터의 동작이 엄격하게 되는(동작 마진이 없어짐) 것이 우려된다. 또한, 그 상태에서의 주파수로 카운터를 동작시키면, 타이밍 발생 회로에서 소비하는 전력이 커진다. 또한, 생성하는 출력 펄스의 주기분만큼 시프트 레지스터가 필요하게 되며, 또한 TFT에서는 실리콘과 비교하여 프로세스 룰이 엄격하지 않으므로 레이아웃 면적이 커진다.
타이밍 발생 회로의 다른 종래예로서, 도 7에 도시하는 회로 구성도 알려져 있다. 이 종래예에 따른 타이밍 발생 회로는, 예를 들면 3개의 T형 플립플롭(이하, TFF라고 함 : 102-1, 102-2, 102-3)으로 이루어지는 비동기의 카운터 회로 구성으로 되어 있고, 하위측 비트의 TFF의 출력을 상위측 비트의 TFF에 입력하게 되어 있다. 그러나, 이 종래예에 따른 타이밍 발생 회로에서는, TFF(102-1, 102-2, 102-3) 각각의 지연량의 변동에 의해 오동작을 야기시킬 위험성이 있다.
본 발명은, 상기 과제를 감안하여 이루어진 것으로, 그 목적은, 특성의 변동이 크고, 프로세스 룰이 엄격하지 않은 트랜지스터를 이용하여 형성한 경우에도, 저소비 전력화 및 저레이아웃 면적화를 실현할 수 있는 타이밍 발생 회로, 이를 주변 구동 회로 중 하나로서 이용한 표시 장치 및 이를 표시 출력부로서 탑재한 휴대 단말기를 제공하는데 있다.
<발명의 개시>
본 발명에 따른 타이밍 발생 회로는, 절연 기판 상에 형성되고, 외부로부터 입력되는 마스터 클록에 기초하여 해당 마스터 클록보다도 느린 주파수의 동작 클 록을 생성하는 클록 생성 수단과, 이 클록 생성 수단에 의해 생성된 동작 클록에 기초하여 주파수가 상이한 복수개의 타이밍 신호를 발생하는 신호 발생 수단을 포함한 구성으로 되어 있다.
이 타이밍 발생 회로는, 표시부의 구동에 필요한 주파수가 상이한 복수개의 타이밍 신호를 발생하는 타이밍 발생 회로를 표시부와 동일한 투명 절연 기판 상에 탑재하여 이루어지는 표시 장치에서, 해당 타이밍 발생 회로로서 이용된다. 또한, 이 타이밍 발생 회로를 이용한 표시 장치는, PDA(Personal Digital Assistants)나 휴대 전화기로 대표되는 휴대 단말기에 그 화면 표시부로서 탑재된다.
상기 구성의 타이밍 발생 회로, 이를 주변 구동 회로 중 하나로서 이용한 표시 장치 또는 이를 화면 표시부로서 탑재한 휴대 단말기에서, 우선 마스터 클록을 해당 마스터 클록보다도 느린 주파수의 동작 클록으로 클록 생성 수단에 의해 변환한다. 그리고, 신호 발생 수단으로는 이 주파수가 느린 동작 클록에 기초하여 복수개의 타이밍 신호를 생성함으로써, 동작 속도가 느려도 되므로 안정된 동작이 가능하게 되며, 게다가 소비 전력을 저감시킬 수 있다. 또한, 생성하는 타이밍 신호의 주기분만큼 시프트 레지스터를 설치할 필요가 없고, 적은 단 수로 구성할 수 있기 때문에, 소자 특성의 변동이 크고, 프로세스 룰이 엄격하지 않은 트랜지스터로 회로를 형성해도 레이아웃 면적이 작다.
도 1은 본 발명의 일 실시예에 따른 타이밍 발생 회로의 구성예를 도시하는 회로도.
도 2는 본 실시예에 따른 타이밍 발생 회로의 회로 동작의 설명에 기여하는 타이밍차트.
도 3은 본 발명에 따른 액정 표시 장치의 구성예를 도시하는 블록도.
도 4는 화소의 구성의 일례를 도시하는 회로도.
도 5는 본 발명에 따른 PDA의 구성의 개략을 도시하는 외관도.
도 6은 종래예에 따른 타이밍 발생 회로의 구성을 도시하는 회로도.
도 7은 다른 종래예에 따른 타이밍 발생 회로의 구성을 도시하는 회로도.
<발명을 실시하기 위한 최량의 형태>
이하, 본 발명의 실시예에 대하여 도면을 참조하여 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 타이밍 발생 회로의 구성예를 도시하는 블록도이다. 도 1에서 분명히 알 수 있듯이, 본 실시예에 따른 타이밍 발생 회로는, 클록 생성부(11), 카운터부(12) 및 출력 펄스 생성부(13)를 갖고, 유리 기판 등의 절연 기판 상에 소자 특성의 변동이 크고, 프로세스 룰이 엄격하지 않은 트랜지스터, 예를 들면 TFT로 형성되는 것을 전제로 하고 있다.
클록 생성부(11)는, 예를 들면 4개의 분주 회로(111∼114) 및 시작 펄스 생성 회로(115)로 구성되어 있다. 4개의 분주 회로(111∼114)는 상호 종속 접속되어 있고, 초단에 입력되는 마스터 클록 MCK를 분주함으로써, 해당 마스터 클록 MCK보다도 느린 주파수의 동작 클록을 생성한다. 시작 펄스 생성 회로(115)는, 예를 들면 수평 동기 신호 Hsync 및 마스터 클록 MCK에 기초하여, 1H(H는 수평 기간)마다 시작 펄스 ST를 발생한다.
카운터부(12)는 m개의 시프트 레지스터(S/R : 121-1∼121-m)가 종속 접속된 구성으로 되어 있고, 시프트 레지스터(121-1∼121-m)의 각 ck 입력으로서 클록 생성부(11)에 의해 생성된 동작 클록이 공급된다. 그리고, 시작 펄스 생성 회로(115)에 의해 생성된 시작 펄스 ST가 초단의 시프트 레지스터(121-1)에 입력되면, 시프트 레지스터(121-1∼121-m)가 동작 클록에 동기하여 시프트 동작을 행함으로써, 시프트 레지스터(121-1∼121-m)의 각 출력단으로부터 시프트 펄스를 순차적으로 출력한다.
출력 펄스 생성부(13)는 n개의 세트·리세트(SR)형 플립플롭(이하, SRFF라고 함 : 131-1∼131-n)에 의해 구성되어 있고, SRFF(131-1∼131-n)의 각 세트 입력 및 리세트 입력으로서, 카운터부(12)에서의 시프트 레지스터(121-1∼121-m)의 각 시프트 펄스가 임의의 조합으로 공급된다.
그 조합의 일례로서, SRFF(131-1)에는, 세트 입력으로서 시프트 레지스터(121-1)의 시프트 펄스가, 리세트 입력으로서 시프트 레지스터(121-m)의 시프트 펄스가 각각 공급된다. SRFF(131-2)에는 세트 입력으로서 시프트 레지스터(121-2)의 시프트 펄스가, 리세트 입력으로서 시프트 레지스터(121-3)의 시프트 펄스가 각각 공급된다. SRFF(131-3∼131-n-1)에 대해서는 설명을 생략한다. SRFF(131-n)에는 세트 입력으로서 시프트 레지스터(121-1)의 시프트 펄스가, 리세트 입력으로서 시프트 레지스터(121-2)의 시프트 펄스가 각각 공급된다.
또, 카운터부(12) 및 출력 펄스 생성부(신호 생성부: 13)는 클록 생성부(11)에 의해 생성된 동작 클록에 기초하여 주파수가 상이한 복수개의 타이밍 신호(출력 펄스)를 발생하는 신호 발생 수단을 구성하고 있다.
이어서, 상기 구성의 본 실시예에 따른 타이밍 발생 회로의 회로 동작에 대하여, 도 2의 타이밍차트를 이용하여 설명한다.
우선, 클록 생성부(11)에서, 분주 회로(111∼114)는 마스터 클록 MCK를 4회 분주하는 것에 의해 마스터 클록 MCK보다도 느린 주파수(낮은 주파수), 구체적으로 설명하면 해당 마스터 클록 MCK의 주파수의 1/8의 주파수의 동작 클록을 생성한다. 또한, 시작 펄스 생성 회로(115)는 수평 동기 신호 Hsync에 동기하여, 마스터 클록 MCK의 펄스 폭의 예를 들면 5배의 펄스 폭의 시작 펄스 ST를 1H마다 생성한다.
카운터부(12)는 초단의 시프트 레지스터(121-1)에 시작 펄스 ST가 입력됨으로써 카운트 동작을 개시하고, 클록 생성부(11)에 의해 생성된 동작 클록에 동기하여 해당 동작 클록과 동일한 펄스 폭의 시프트 펄스 S/R1out, S/R2out, …, S/Rmout를 순차적으로 출력한다.
출력 펄스 생성부(13)에서, SRFF(131-1)는 시프트 레지스터(121-1)의 시프트 펄스 S/R1out로 세트되며, 시프트 레지스터(121-m)의 시프트 펄스 S/Rmout로 리세트됨으로써, 시프트 펄스 S/R1out의 상승 타이밍으로부터 시프트 펄스 S/Rmout의 상승 타이밍까지의 기간이 고레벨로 되는 출력 펄스 SRFF1out를 생성한다. SRFF(131-2)는 시프트 레지스터(121-2)의 시프트 펄스 S/R2out로 세트되고, 시프트 레지스터(121-3)의 시프트 펄스 S/R3out로 리세트됨으로써, 시프트 펄스 S/R2out의 상승 타이밍으로부터 시프트 펄스 S/R3out의 상승 타이밍까지의 기간이 고레벨로 되는 출력 펄스 SRFF2out를 생성한다.
SRFF(131-3∼131-n-1)에 대해서는 설명을 생략한다. SRFF(131-n)는 시프트 레지스터(121-1)의 시프트 펄스 S/R1out로 세트되고, 시프트 레지스터(121-2)의 시프트 펄스 S/R2out로 리세트됨으로써, 시프트 펄스 S/R1out의 상승 타이밍으로부터 시프트 펄스 S/R2out의 상승 타이밍까지의 기간이 고레벨로 되는 출력 펄스 SRFFnout를 생성한다.
상술한 바와 같이, 절연 기판 상에 형성되고, 마스터 클록 MCK에 기초하여 주파수가 상이한 복수개의 출력 펄스 SRFF1out∼SRFFnout를 발생하는 타이밍 발생 회로에서, 우선 마스터 클록 MCK보다도 느린 주파수의 동작 클록을 생성하고, 이 생성된 주파수가 느린 동작 클록에 기초하여 출력 펄스 SRFF1out∼SRFFnout를 발생함으로써, 카운터부(12)의 동작 속도가 느려도 되기 때문에 카운터부(12)의 동작 마진을 크게 얻을 수 있으며, 안정된 동작이 가능하게 되며, 또한 소비 전력을 저감시킬 수 있다. 또한, 본 실시예에서는 1H마다 시작 펄스 ST를 생성하는 구성을 채용하고 있기 때문에, 1H기간마다 자유로운 발생 타이밍의 출력 펄스를 발생할 수 있다.
또한, 생성하는 출력 펄스의 주기분만큼 시프트 레지스터를 설치할 필요가 없으며, 적은 단 수로 카운터부(12)를 구성할 수 있기 때문에, 절연 기판 상에 소자 특성의 변동이 크고, 프로세스 룰이 엄격하지 않은 TFT로 회로를 형성해도, 레이아웃 면적이 작다. 본 예의 경우에는, 마스터 클록 MCK를 4분주하여 동작 클록을 생성하는 구성을 채용하고 있기 때문에, 분주하지 않고 구성한 경우와 비교하면, 본 타이밍 발생 회로에서의 소비 전력을 약 1/4로, 레이아웃 면적을 약 1/4로 저감시킬 수 있다.
또한, 본 실시예에서는 마스터 클록 MCK를 4분주하여 동작 클록을 생성하는 구성을 예로 들어 설명했지만, 4 분주에 한정되는 것은 아니며, 분주 수를 올려 주파수가 더 느린 동작 클록을 생성하는 구성을 채용함으로써, 저소비 전력화 및 저 레이아웃 면적화의 효과를 더 올릴 수 있다.
또한, 본 실시예에서는, 수평 동기 신호 Hsync에 동기하여 1H마다 시작 펄스(ST)를 발생한다고 했지만, 수직 동기 신호 Vsync에 동기하여 1V(V는 수직 기간)마다 시작 펄스 ST를 발생하는 구성을 채용하는 것도 가능하며, 이 경우에는 1V 기간마다 자유로운 발생 타이밍의 출력 펄스를 발생할 수 있다.
상기 실시예에 따른 타이밍 발생 회로는, 예를 들면 화소가 매트릭스 형상으로 배치되어 이루어지는 표시부와 동일한 투명 절연 기판 상에 주변의 구동 회로가 일체적으로 형성되어 이루어지는 구동 회로 일체형 표시 장치에 있어서, 기판 외부로부터 입력되는 마스터 클록 MCK에 기초하여 표시부의 구동에 필요한 각종 타이밍 신호를 발생하는 타이밍 제너레이터로서 이용하기에 적합한 것이다.
[적용 예]
도 3은 본 발명에 따른 표시 장치, 예를 들면 액정 표시 장치의 구성예를 도시하는 블록도이다. 도 3에서, 투명 절연 기판, 예를 들면 유리 기판(31) 상에는 화소가 매트릭스 형상으로 배치되어 이루어지는 표시부(화소부: 32)가 형성되어 있다. 유리 기판(31)은, 다른 한 장의 유리 기판과 소정의 간극을 갖고 대향 배치되며, 양 기판 사이에 액정 재료를 밀봉함으로써 표시 패널(LCD 패널)을 구성하고 있 다.
표시부(32)에서의 각 화소의 구성의 일례를 도 4에 도시한다. 매트릭스 형상으로 배치된 화소(50) 각각은 화소 트랜지스터인 TFT(Thin Film Transistor; 박막 트랜지스터: 51)와, 이 TFT(51)의 드레인 전극에 화소 전극이 접속된 액정 셀(52)과, TFT(51)의 드레인 전극에 한쪽 전극이 접속된 유지 용량(53)을 갖는 구성으로 되어 있다. 여기서, 액정 셀(52)은 화소 전극과 이것에 대향하여 형성되는 대향 전극과의 사이에서 발생하는 액정 용량을 의미한다.
이 화소 구조에서, TFT(51)는 게이트 전극이 게이트선(주사선: 54)에 접속되고, 소스 전극이 데이터선(신호선: 55)에 접속되어 있다. 액정 셀(52)은 대향 전극이 VCOM선(56)에 대하여 각 화소 공통으로 접속되어 있다. 그리고, 액정 셀(52)의 대향 전극에는 VCOM선(56)을 개재하여 공통 전압 VCOM(VCOM 전위)이 각 화소 공통으로 공급된다. 유지 용량(53)은 다른 쪽의 전극(대향 전극측의 단자)이 CS선(57)에 대하여 각 화소 공통으로 접속되어 있다.
여기서, 1H(H는 수평 기간) 반전 구동 또는 1F(F는 필드 기간) 반전 구동을 행하는 경우에는, 각 화소에 기입되는 표시 신호는 VCOM 전위를 기준으로 하여 극성 반전을 행하게 된다. 또한, VCOM 전위의 극성을 1H 주기 또는 1F 주기로 반전시키는 VCOM 반전 구동을 1H 반전 구동 또는 1F 반전 구동과 병용하는 경우에는, CS선(57)으로 공급되는 CS 전위의 극성도 VCOM 전위에 동기하여 반전한다. 단, 본 실시예에 따른 액정 표시 장치는 VCOM 반전 구동에 한정되는 것은 아니다.
다시 도 3에서, 표시부(32)와 동일한 유리 기판(31) 상에는, 예를 들면 표시 부(32) 좌측에 인터페이스(IF) 회로(33), 타이밍 제너레이터(TG: 34) 및 기준 전압 드라이버(35)가, 표시부(32)의 상측에 수평 드라이버(36)가, 표시부(32)의 우측에 수직 드라이버(37)가, 표시부(32)의 하측에 CS 드라이버(38) 및 VCOM 드라이버(39)가 각각 탑재되어 있다. 이들 주변의 구동 회로는, 표시부(32)의 화소 트랜지스터와 함께, 저온 폴리실리콘 혹은 CG(Continuous Grain; 연속 입계 결정) 실리콘을 이용하여 제작된다.
상기 구성의 액정 표시 장치에서, 유리 기판(31)에 대하여 저전압 진폭(예를 들면, 3.3V 진폭)의 마스터 클록 MCK, 수평 동기 펄스 Hsync, 수직 동기 펄스 Vsync 및 R(적) G(녹) B(청) 병렬 입력의 표시 데이터(Data)가 플렉시블 케이블(기판 : 40)을 통하여 기판 외부로부터 입력되고, 인터페이스 회로(33)에서 고전압 진폭(예를 들면, 6.5V)으로 레벨 시프트(레벨 변환)된다.
레벨 시프트된 마스터 클록 MCK, 수평 동기 펄스 Hsync 및 수직 동기 펄스 Vsync는 타이밍 제너레이터(34)로 공급된다. 타이밍 제너레이터(34)는 마스터 클록 MCK, 수평 동기 펄스 Hsync 및 수직 동기 펄스 Vsync에 기초하여, 기준 전압 드라이버(35), 수평 드라이버(36), 수직 드라이버(37), CS 드라이버(38) 및 VCOM 드라이버(39)의 구동에 필요한 각종 타이밍 펄스를 생성한다. 레벨 시프트된 표시 데이터 Data는 0V∼3.3V의 저전압 진폭으로 강압되어 수평 드라이버(36)로 공급된다.
수평 드라이버(36)는, 예를 들면 수평 시프트 레지스터(361), 데이터 샘플링 래치 회로(362) 및 DA(디지털-아날로그) 변환 회로(DAC : 363)를 갖는 구성으로 되 어 있다. 수평 시프트 레지스터(361)는 타이밍 제너레이터(34)로부터 공급되는 수평 시작 펄스 HST에 응답하여 시프트 동작을 개시하고, 마찬가지로 타이밍 제너레이터(34)로부터 공급되는 수평 클록 펄스 HCK에 동기하여 1수평 기간에 순차적으로 전송해 가는 샘플링 펄스를 생성한다.
데이터 샘플링 래치 회로(362)는 수평 시프트 레지스터(361)로 생성된 샘플링 펄스에 동기하여, 인터페이스 회로(33)로부터 공급되는 표시 데이터(Data)를 1수평 기간에 순차적으로 샘플링하여 래치한다. 이 래치된 1라인분의 디지털 데이터는 다시 수평 블랭킹 기간에 라인 메모리(도시하지 않음)로 이행된다. 그리고, 이 1 라인분의 디지털 데이터는 DA 변환 회로(363)에 의해 아날로그 표시 신호로 변환된다.
DA 변환 회로(363)는, 예를 들면 기준 전압 드라이버(35)로부터 공급되는 계조수분의 기준 전압 중에서, 디지털 데이터에 대응한 기준 전압을 선택하여 아날로그 표시 신호로서 출력하는 기준 전압 선택형 DA 변환 회로의 구성으로 되어 있다. DA 변환 회로(363)로부터 출력되는 1라인분의 아날로그 표시 신호(Sig)는, 표시부(32)의 수평 방향 화소 수 n에 대응하여 배선된 데이터선(55-1∼55-n)으로 출력된다.
수직 드라이버(37)는, 수직 시프트 레지스터 및 게이트 버퍼에 의해 구성된다. 이 수직 드라이버(37)에서, 수직 시프트 레지스터는 타이밍 제너레이터(34)로부터 공급되는 수직 시작 펄스 VST에 응답하여 시프트 동작을 개시하고, 마찬가지로 타이밍 제너레이터(34)로부터 공급되는 수직 클록 펄스 VCK에 동기하여 1 수직 기간에 순차적으로 전송해 가는 주사 펄스를 생성한다. 이 생성된 주사 펄스는 표시부(32)의 수직 방향 화소 수 m에 대응하여 배선된 게이트선(54-1∼54-m)에 게이트 버퍼를 통하여 순차적으로 출력된다.
이 수직 드라이버(37)에 의한 수직 주사에 의해, 주사 펄스가 게이트선(54-1∼54-m)에 순차적으로 출력되면, 표시부(32)의 각 화소가 행(라인) 단위로 순서대로 선택된다. 그리고, 이 선택된 1 라인분의 화소에 대하여, DA 변환 회로(363)로부터 출력되는 1 라인분의 아날로그 표시 신호 Sig가 데이터선(55-1∼55-n)을 경유하여 일제히 기입된다. 이 라인 단위의 기입 동작이 반복되는 것에 의해, 1 화면분의 화면 표시가 행해진다.
CS 드라이버(38)는 상술한 CS 전위를 생성하고, 도 4의 CS선(57)을 개재하여 유지 용량(53)의 다른 쪽의 전극에 대하여 각 화소 공통으로 공급한다. 여기서, 표시 신호의 진폭을 예를 들면 0∼3.3V로 하면, VCOM 반전 구동을 채용하는 경우에는, CS 전위는 저레벨을 0V(접지 레벨), 고레벨을 3.3V사이로 하여 교류 반전을 반복하게 된다.
VCOM 드라이버(39)는, 상술한 VCOM 전위를 생성한다. VCOM 드라이버(39)로부터 출력되는 VCOM 전위는, 플렉시블 케이블(40)을 통하여 한번 유리 기판(31)의 외부로 출력된다. 이 기판 외부로 출력된 VCOM 전위는 VCOM 조정 회로(41)를 경유한 후, 플렉시블 케이블(40)를 통하여 다시 유리 기판(31) 내로 입력되고, 도 4의 VCOM선(56)을 개재하여 액정 셀(52)의 대향 전극에 대하여 각 화소 공통으로 공급된다.
여기서, VCOM 전위로서는, CS 전위와 거의 동일한 진폭의 교류 전압이 이용된다. 단, 실제로는, 도 4에서 데이터선(54)으로부터 TFT(51)를 통하여 액정 셀(52)의 화소 전극에 신호를 기입할 때에, 기생 용량 등에 기인하여 TFT(51)에서 전압 강하가 발생하기 때문에, VCOM 전위로서는, 그 전압 강하분만큼 DC 시프트한 교류 전압을 이용할 필요가 있다. 이 VCOM 전위의 DC 시프트를 VCOM 조정 회로(41)가 담당한다.
VCOM 조정 회로(41)는 VCOM 전위를 입력으로 하는 컨덴서 C와, 이 컨덴서 C의 출력단과 외부 전원 VCC와의 사이에 접속된 가변 저항 VR과, 컨덴서 C의 출력단과 접지와의 사이에 접속된 저항 R로 구성되고, 액정 셀(52)의 대향 전극에 공급하는 VCOM 전위의 DC 레벨을 조정하는데, 즉 VCOM 전위에 대하여 DC 오프셋을 건다.
상기 구성의 액정 표시 장치에서는, 표시부(32)와 동일한 패널(유리 기판(31)) 위에 수평 드라이버(36) 및 수직 드라이버(37) 외에 인터페이스 회로(33), 타이밍 제너레이터(34), 기준 전압 드라이버(35), CS 드라이버(38) 및 VCOM 드라이버(39) 등의 주변의 구동 회로를 일체적으로 탑재하는 것에 의해, 전체 구동 회로 일체형의 표시 패널을 구성할 수 있으며, 외부에 별도의 기판이나 IC, 트랜지스터 회로를 설치할 필요가 없기 때문에, 시스템 전체의 소형화 및 저비용화가 가능하게 된다.
이 구동 회로 일체형 액정 표시 장치에서, 표시부(32)를 구동하기 위한 각종 타이밍 신호를 생성하는 타이밍 제너레이터(34)로서, 상술한 실시예에 따른 타이밍 발생 회로가 이용된다. 이 타이밍 발생 회로에 의해 구성되는 타이밍 제너레이터(34)에서는, 수평 드라이버(36)의 구동에 이용하는 수평 시작 펄스 HST나 수평 클록 펄스 HCK, 수직 드라이버(37)의 구동에 이용하는 수직 시작 펄스 VST나 수직 클록 펄스 VCK, CS 드라이버(38)나 VCOM 드라이버(39)에서 필요한 펄스 등의 각종 타이밍 펄스의 생성이 행해진다.
이와 같이, 타이밍 제너레이터(34)로서, 상술한 실시예에 따른 타이밍 발생 회로를 이용함으로써, 해당 타이밍 발생 회로는 소자 특성의 변동이 크고, 프로세스 룰이 엄격하지 않은 트랜지스터를 이용하여 각 회로를 유리 기판 상에 형성한 경우에도 동작 마진을 크게 취할 수 있기 때문에, TFT를 이용하여 주변의 구동 회로를 투명 절연 기판 상에 표시부(32)와 일체적으로 형성하여 이루어지는 동작 마진이 큰 액정 표시 장치를 제작할 수 있다. 또한, 해당 타이밍 발생 회로는 소비 전력을 저감시킬 수 있음과 함께, 프로세스 룰이 엄격하지 않은 TFT로 형성해도 레이아웃 면적이 작기 때문에, 액정 표시 장치의 저소비 전력화 및 소형화에 기여할 수 있게 된다.
또, 본 적용 예에서는, 표시 소자로서 액정 셀을 이용하여 이루어지는 액정 표시 장치에 적용한 경우를 예로 들어 설명했지만, 이 적용 예에 한정되는 것은 아니며, 표시 소자로서 EL(electroluminescence ; 일렉트로 루미네센스) 소자를 이용하여 이루어지는 EL 표시 장치 등, 표시부와 동일한 기판 상에 레벨 시프트 회로를 탑재하여 이루어지는 표시 장치 전반에 적용 가능하다.
상술한 적용 예에 따른 액정 표시 장치로 대표되는 표시 장치는, 휴대 전화기나 PDA(Personal Digital Assistants ; 휴대 정보 단말기)로 대표되는 소형·경 량의 휴대 단말기의 화면 표시부로서 이용하기에 적합한 것이다.
도 5는 본 발명에 따른 휴대 단말기, 예를 들면 PDA의 구성의 개략을 도시하는 외관도이다.
본 예에 따른 PDA는, 예를 들면 장치 본체(61)에 대하여 덮개(62)가 개폐 가능하게 설치된 접이식의 구성으로 되어 있다. 장치 본체(61)의 상면에는 키보드 등의 각종 키가 배치되어 이루어지는 조작부(63)가 배치되어 있다. 한편, 덮개(62)에는, 화면 표시부(64)가 배치되어 있다. 이 화면 표시부(64)로서, 상술한 실시예에 따른 타이밍 발생 회로를, 표시부와 동일 기판 상에 타이밍 제너레이터로서 탑재하여 이루어지는 액정 표시 장치가 이용된다.
상술한 실시예에 따른 타이밍 발생 회로를 액정 표시 장치의 타이밍 제너레이터로서 이용함으로써, 동작 마진이 크고, 저소비 전력이면서 또한 소형의 구동 회로 일체형 액정 표시 장치를 구성할 수 있기 때문에, 해당 액정 표시 장치를 화면 표시부(64)로서 탑재하는 것에 의해, PDA 전체의 구성을 간략화할 수 있으며, 소형화, 저비용화에 기여할 수 있음과 함께, 화면 표시부(64)의 저소비 전력화에 의해 배터리 전원에 의한 연속 사용 가능 시간의 장시간화를 도모할 수 있게 된다.
또, 여기서는 PDA에 적용한 경우를 예로 들어 설명하였지만, 이 적용예에 한정되는 것은 아니며, 본 발명에 따른 액정 표시 장치는 특히 휴대 전화기 등 소형·경량의 휴대 단말기 전반에 이용하기에 적합한 것이다.
이상 설명한 바와 같이, 본 발명에 따르면, 절연 기판 상에 형성되고, 입력되는 마스터 클록에 기초하여 주파수가 상이한 복수개의 타이밍 신호를 발생하는 타이밍 발생 회로에서, 우선 마스터 클록보다도 느린 주파수의 동작 클록을 생성하고, 이 생성된 주파수가 느린 동작 클록에 기초하여 복수개의 타이밍 신호를 발생하는 것에 의해, 동작 속도가 느려도 되기 때문에 안정된 동작이 가능하게 되고, 또한 소비 전력을 저감시킬 수 있다. 또한, 적은 단 수로 카운터부를 구성할 수 있기 때문에, 절연 기판 상에 소자 특성의 변동이 크고, 프로세스 룰이 엄격하지 않은 트랜지스터로 회로를 형성해도 레이아웃 면적이 작다.

Claims (8)

  1. 절연 기판 상에 형성되고, 입력되는 마스터 클록에 기초하여 해당 마스터 클록보다 느린 주파수의 동작 클록을 생성하는 클록 생성 수단과,
    상기 클록 생성 수단에 의해 생성된 동작 클록에 기초하여 주파수가 상이한 복수개의 타이밍 신호를 발생하는 신호 발생 수단
    을 포함하고,
    상기 신호 발생 수단은,
    복수개의 시프트 레지스터가 종속 접속되어 이루어지며, 상기 클록 생성 수단에 의해 생성된 동작 클록에 동기하여 카운트 동작을 행하는 카운터부와,
    상기 복수개의 시프트 레지스터 각각으로부터 출력되는 시프트 펄스의 조합에 의해 상기 복수개의 타이밍 신호를 생성하는 신호 생성부를 구비하는
    것을 특징으로 하는 타이밍 발생 회로.
  2. 삭제
  3. 제1항에 있어서,
    상기 카운터부는, 소정의 주기로 발생되는 시작 펄스에 응답하여 카운트 동작을 개시하는 것을 특징으로 하는 타이밍 발생 회로.
  4. 표시 장치로서,
    투명 절연 기판 상에 화소가 매트릭스 형상으로 배치되어 이루어지는 표시부와, 상기 투명 절연 기판 상에 상기 표시부와 함께 탑재되고, 기판 외부로부터 입력되는 마스터 클록에 동기하여 상기 표시부의 구동에 필요한 주파수가 상이한 복수개의 타이밍 신호를 발생하는 타이밍 발생 회로를 포함하며,
    상기 타이밍 발생 회로는,
    상기 마스터 클록에 기초하여 해당 마스터 클록보다도 느린 주파수의 동작 클록을 생성하는 클록 생성 수단과,
    상기 클록 생성 수단에 의해 생성된 동작 클록에 기초하여 상기 복수개의 타이밍 신호를 발생하는 신호 발생 수단
    을 구비하고,
    상기 신호 발생 수단은,
    복수개의 시프트 레지스터가 종속 접속되어 이루어지며, 상기 클록 생성 수단에 의해 생성된 동작 클록에 동기하여 카운트 동작을 행하는 카운터부와,
    상기 복수개의 시프트 레지스터 각각으로부터 출력되는 시프트 펄스의 조합에 의해 상기 복수개의 타이밍 신호를 생성하는 신호 생성부를 구비하는
    것을 특징으로 하는 표시 장치.
  5. 삭제
  6. 제4항에 있어서,
    상기 카운터부는, 소정의 주기로 발생되는 시작 펄스에 응답하여 카운트 동작을 개시하는 것을 특징으로 하는 표시 장치.
  7. 제4항에 있어서,
    상기 타이밍 발생 회로는, 상기 투명 절연 기판 상에 저온 폴리실리콘 혹은 연속 입계 결정 실리콘을 이용하여 형성되어 있는 것을 특징으로 하는 표시 장치.
  8. 표시 장치를 화면 표시부로서 탑재한 휴대 단말기로서,
    상기 표시 장치는,
    투명 절연 기판 상에 화소가 매트릭스 형상으로 배치되어 이루어지는 표시부와, 상기 투명 절연 기판 상에 상기 표시부와 함께 탑재되고, 기판 외부로부터 입력되는 마스터 클록에 동기하여 상기 표시부의 구동에 필요한 주파수가 상이한 복수개의 타이밍 신호를 발생하는 타이밍 발생 회로를 포함하고,
    상기 타이밍 발생 회로는,
    상기 마스터 클록에 기초하여 해당 마스터 클록보다도 느린 주파수의 동작 클록을 생성하는 클록 생성 수단과,
    상기 클록 생성 수단에 의해 생성된 동작 클록에 기초하여 상기 복수개의 타이밍 신호를 발생하는 신호 발생 수단
    을 구비하고,
    상기 신호 발생 수단은,
    복수개의 시프트 레지스터가 종속 접속되어 이루어지며, 상기 클록 생성 수단에 의해 생성된 동작 클록에 동기하여 카운트 동작을 행하는 카운터부와,
    상기 복수개의 시프트 레지스터 각각으로부터 출력되는 시프트 펄스의 조합에 의해 상기 복수개의 타이밍 신호를 생성하는 신호 생성부를 구비하는
    것을 특징으로 하는 휴대 단말기.
KR1020047001243A 2002-05-30 2003-05-26 타이밍 발생 회로, 표시 장치 및 휴대 단말기 KR100930154B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00157053 2002-05-30
JP2002157053A JP3918634B2 (ja) 2002-05-30 2002-05-30 タイミング発生回路、表示装置および携帯端末
PCT/JP2003/006522 WO2003102906A1 (fr) 2002-05-30 2003-05-26 Circuit de generation de synchronisation, afficheur et terminal mobile

Publications (2)

Publication Number Publication Date
KR20050018794A KR20050018794A (ko) 2005-02-28
KR100930154B1 true KR100930154B1 (ko) 2009-12-07

Family

ID=29706455

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047001243A KR100930154B1 (ko) 2002-05-30 2003-05-26 타이밍 발생 회로, 표시 장치 및 휴대 단말기

Country Status (6)

Country Link
US (2) US7250941B2 (ko)
JP (1) JP3918634B2 (ko)
KR (1) KR100930154B1 (ko)
CN (1) CN1556975A (ko)
TW (1) TWI234700B (ko)
WO (1) WO2003102906A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3918634B2 (ja) * 2002-05-30 2007-05-23 ソニー株式会社 タイミング発生回路、表示装置および携帯端末
KR100519773B1 (ko) 2003-09-05 2005-10-07 삼성에스디아이 주식회사 직접 메탄올 연료전지용 연료 공급장치
KR101080352B1 (ko) 2004-07-26 2011-11-04 삼성전자주식회사 표시 장치
TWI300212B (en) * 2004-09-06 2008-08-21 Himax Tech Inc Liquid crystal display of improving display color contrast effect and related method
JP4736415B2 (ja) * 2004-12-15 2011-07-27 ソニー株式会社 表示装置
TWI427458B (zh) * 2006-11-30 2014-02-21 Semiconductor Energy Lab 時脈產生電路以及具有時脈產生電路之半導體裝置
JP5092475B2 (ja) * 2007-03-19 2012-12-05 横河電機株式会社 遅延信号発生回路
JP4434253B2 (ja) * 2007-10-16 2010-03-17 ソニー株式会社 クロック信号生成回路、表示パネルモジュール、撮像デバイス及び電子機器
US10847108B2 (en) 2018-11-28 2020-11-24 Sakai Display Products Corporation Display apparatus and method of controlling display apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001265289A (ja) * 2000-03-16 2001-09-28 Sharp Corp 液晶表示装置
KR20010095303A (ko) * 2000-04-04 2001-11-03 마츠시타 덴끼 산교 가부시키가이샤 다상클록신호 발생회로 및 선택회로
JP2002116424A (ja) * 2000-10-04 2002-04-19 Matsushita Electric Ind Co Ltd 液晶表示装置及びそれを用いた液晶応用装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3311540B2 (ja) 1995-04-28 2002-08-05 富士ゼロックス株式会社 データ管理システム
JP3356580B2 (ja) 1995-05-12 2002-12-16 シャープ株式会社 画像表示装置
JP3272209B2 (ja) 1995-09-07 2002-04-08 アルプス電気株式会社 Ｌｃｄ駆動回路
JPH09127915A (ja) 1995-10-30 1997-05-16 Sanyo Electric Co Ltd 液晶表示装置
US6550013B1 (en) * 1999-09-02 2003-04-15 International Business Machines Corporation Memory clock generator and method therefor
JP2001092403A (ja) 1999-09-24 2001-04-06 Casio Comput Co Ltd 表示装置
US7136058B2 (en) * 2001-04-27 2006-11-14 Kabushiki Kaisha Toshiba Display apparatus, digital-to-analog conversion circuit and digital-to-analog conversion method
JP3918634B2 (ja) * 2002-05-30 2007-05-23 ソニー株式会社 タイミング発生回路、表示装置および携帯端末

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001265289A (ja) * 2000-03-16 2001-09-28 Sharp Corp 液晶表示装置
KR20010095303A (ko) * 2000-04-04 2001-11-03 마츠시타 덴끼 산교 가부시키가이샤 다상클록신호 발생회로 및 선택회로
JP2002116424A (ja) * 2000-10-04 2002-04-19 Matsushita Electric Ind Co Ltd 液晶表示装置及びそれを用いた液晶応用装置

Also Published As

Publication number Publication date
TW200407693A (en) 2004-05-16
US20070262975A1 (en) 2007-11-15
US7932901B2 (en) 2011-04-26
WO2003102906A1 (fr) 2003-12-11
US20040155850A1 (en) 2004-08-12
CN1556975A (zh) 2004-12-22
JP3918634B2 (ja) 2007-05-23
JP2003345457A (ja) 2003-12-05
TWI234700B (en) 2005-06-21
US7250941B2 (en) 2007-07-31
KR20050018794A (ko) 2005-02-28

Similar Documents

Publication Publication Date Title
US7911434B2 (en) Level converter circuit, display device and portable terminal device
TWI311303B (ko)
US7193602B2 (en) Driver circuit, electro-optical device, and driving method
JP4059180B2 (ja) 表示ドライバ、電気光学装置及び電気光学装置の駆動方法
US7932901B2 (en) Timing generating circuit, display apparatus, and portable terminal
US20040207448A1 (en) Level shift circuit, display, and mobile terminal
US7034276B2 (en) Driver circuit, electro-optical device, and drive method
JP2008158491A (ja) ソースドライバ、電気光学装置及び電子機器
KR100953786B1 (ko) 데이터 처리 회로, 표시 장치 및 휴대 단말기
US7368945B2 (en) Logic circuit, timing generation circuit, display device, and portable terminal
US20090002083A1 (en) Oscillation Circuit, Power Supply Circuit, Display Device, and Electronic Apparatus
US20090273593A1 (en) Display Device and Electronic Device
KR101312656B1 (ko) 표시장치 및 전자기기
JP2004226435A (ja) 表示装置および携帯端末

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121116

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131115

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151120

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171116

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181120

Year of fee payment: 10