KR100910419B1

KR100910419B1 - 표시 장치의 전원 감시 제어 장치

Info

Publication number: KR100910419B1
Application number: KR1020070122576A
Authority: KR
Inventors: 야스노리 구로다
Original assignee: 후지쯔 가부시끼가이샤
Priority date: 2006-12-28
Filing date: 2007-11-29
Publication date: 2009-08-04
Also published as: TWI382685B; CN101211551B; TW200828837A; US20080158216A1; JP4885706B2; JP2008165012A; CN101211551A; US8350837B2; KR20080063065A

Abstract

본 발명은, 표시 장치와 정보 처리 장치를 접속하고 있는 경우에서, 표시 장치측의 전원이 차단되었을 때의 회로 소자의 파괴 방지와 전력 절약화를 도모하는 것을 과제로 한다. 정보 처리 장치로부터 표시 신호를 수신하는 신호 수신부와, 교류 전원을 직류 전원으로 변환하는 전원 변환부와, 상기 직류 전원으로부터, 원하는 직류 전압을 생성하는 전압 제어부와, 전압 제어부에서 생성된 2 종류의 전압의 변화를 감시하고, 전압 제어부의 양단부의 2 종류의 전압의 전위차에 의해 흐르는 이상 전류를 검출하는 전류 검출부와, 상기 정보 처리 장치로부터 공급되는 일정 전압의 제어 신호를 수신하고, 상기 전류 검출부에 의해 검출된 이상 전류와 상기 제어 신호로부터, 직류 전원 전압의 공급 상태를 나타내는 HPG 신호를, 정보 처리 장치에 송신하는 HPG 제어부를 구비한다.

전원 변환부, 전압 제어부, 신호 송신부, 전원 플러그, 전류 검출부

Description

표시 장치의 전원 감시 제어 장치{POWER MONITORING AND CONTROL APPARATUS FOR DISPLAY DEVICE}

본 발명은, 표시 장치의 전원 감시 제어 장치에 관한 것으로, 특히 DVI 인터페이스에 의해 표시 장치와 정보 처리 장치가 접속되어 있는 경우에서, 표시 장치에 흐르는 이상 전원을 검출하여 전원 회로 소자를 보호하는 표시 장치의 전원 감시 제어 장치에 관한 것이다.

오늘날, LCD 등의 표시 위치(이하, 모니터라고도 칭함)와, 퍼스널 컴퓨터 등의 정보 처리 장치(이하, PC라고 칭함)를 접속하는 인터페이스로서, 아날로그 RGB 방식 외에, 디지털 방식의 DVI(Digital　Visual　Interface)가 채용되고 있다.

DVI에서는, 주로 3개의 규격화된 신호(TMDS 신호 및 클럭, DDC 신호 및 클럭, 핫 플러그 신호)가 전송된다. 이들 신호 중, 고속의 비디오 신호를 흘리는 TMDS 신호와 그 클럭은, PC측의 전원 전압(+3.3V)에 의해 작성되어, 모니터측의 전원 전압과 임피던스 정합이 취해지고 있다.

도 6에, 종래의 표시 장치의 전원 감시에 관한 부분의 회로 블록도를 도시한다.

여기서는, 모니터(10)와 PC(20) 사이의 DVI(30)에 관계되는 부분의 주요한 구성을 도시하고 있다. 모니터(10)는, 주로 상용 전원(AC 100V)(40)에 접속되는 전원 플러그(4)와, 전원 플러그(4)로부터 입력된 교류 전압 100V를 직류 전압으로 변환하는 AC/DC 변환부(1), 리시버(3)에 +3.3V를 공급하는 REG(2), TMDS의 신호 그룹을 수신하는 리시버(3)로 구성된다.

모니터(10)와 퍼스널 컴퓨터 PC(20) 사이의 인터페이스인 DVI(30)는, 주로 TMDS 신호를 전송하는 그룹과, DDC 신호를 전송하는 그룹과, 핫 플러그(HPG) 신호로 이루어진다.

TMDS(Transition　Minimized　Differential　Signaling)의 그룹은, 비디오 신호와 클럭 신호로 이루어지고, 퍼스널 컴퓨터 PC(20)의 신호 송신부(21)로부터, 리시버(3)에 전송된다.

DDC(Display　Data　Channel)의 그룹은, DDC 데이터 신호와, +5V의 직류 신호(DDC +5V)로 이루어지고, PC(20)의 DDC 송신부(22)로부터, 모니터(10)에 전송된다.

핫 플러그(HPG) 신호는, 모니터의 전원을 투입한 상태에서 인터페이스 케이블의 삽발을 가능하게 하는 신호이며, DDC +5V와 연동하여, 모니터(10)로부터 PC(20)의 핫 플러그 검출부(23)에 전송된다.

신호 송신부(21)로부터 송신되는 TMDS의 신호는, PC(20)측의 전원 전압(+3.3V)으로부터 생성되고, 모니터(10)측의 리시버(3)에 공급되는 +3.3V의 전원 전압과, 임피던스 정합이 취해지고 있다.

또한, 모니터(10)에는 DDC +5V의 신호로부터, 핫 플러그(HPG) 신호를 생성하기 위한 회로 블록이 구비된다. 이 회로 블록은, 트랜지스터(T1, T2)와, 저항 군(R1∼R5)으로 이루어진다.

PC(20)로부터 DDC +5V가 모니터(10)측에 공급되고, 모니터(10)측의 전원 전압 +3.3V가 공급되어 있는 경우, 저항 R3을 통하여 핫 플러그 HPG 신호는 +5V의 HIGH 상태로 된다. 핫 플러그 검출부(23)는, 이 HPG 신호가 HIGH인 것을 검출하면, 모니터가 전원 공급 상태라고 판단한다.

한편, 모니터(10)와 PC(20)가 모두 전원 공급 상태였던 경우에, 모니터(10)의 전원 플러그(4)가 뽑아졌다고 하면, 모니터의 REG(2) 및 리시버(3)에 공급되는 +5V와 +3.3V가 없어져, 0V로 된다. 이 경우, PC(20)측의 신호 송신부(21)에서는, 아직 +3.3V의 전압이 인가되어 있으므로, PC측의 신호 송신부(21)와, 모니터측의 리시버(3)와의 사이에 전위차가 생기게 된다.

따라서, PC(20)의 신호 송신부(21)로부터 DVI(30)를 통하여, 모니터(10)의 리시버(3)에 정격을 초과한 이상 전류가 흐른다. 이 이상 전류 때문에, 리시버(3)나 신호 송신부(21)를 구성하고 있는 회로 소자가 파괴되는 경우가 있었다.

[특허 문헌 1] 일본 특허 공개 제2003-209920호 공보

이 종래의 표시 장치의 전원 감시에서는, 정격을 초과한 이상 전류가 흐르는 것을 저감하기 위해, 핫 플러그 HPG 신호를 이용하여, 신호 송신부(21)의 임피던스 를 제어하는 것이 행해지고 있다. PC(20)의 인터페이스 제어부(24)는, 핫 플러그 HPG 신호에 응답하여, 신호 송신부(21)의 임피던스를 제어하는 부분이다.

모니터(10)측의 전원 전압 +3.3V가 공급되어 있는 경우에는, 핫 플러그 검출부(23)에 의해, HPG 신호가 HIGH 상태로 되는 것이 검출되므로, 인터페이스 제어부(24)는 신호 송신부(21)로부터 표시 신호를 송신할 수 있게 한다.

한편, 모니터(10)의 전원 플러그(4)가 뽑아져, 모니터측의 +3.3V가 공급되지 않게 된 경우, 트랜지스터 T2가 OFF로 되고, HPG 신호가 LOW로 된다.

핫 플러그 검출부(23)가 HPG 신호가 LOW로 된 것을 검출하면, 인터페이스 제어부(24)는 신호 송출부(21)에 접속된 DVI(30)를 하이 임피던스로 하도록 제어한다.

이와 같이 제어함으로써, PC(20)로부터 모니터(10)측에 이상 전류가 흐르지 않도록 하여, 리시버의 디바이스의 보호를 도모하고 있다.

그러나, 이와 같이 간단히 HPG 신호의 HIGH부터 LOW로의 상태 변화만에 기초하여, TMDS 신호를 하이 임피던스로 하는 경우, 역시, 신호 송신부(21)와 리시버(3) 사이에 발생하는 전위차를 완전하게 없앨 수는 없으며, 히스테리시스나 트랜지스터 T2의 베이스 전압의 임계값 때문에, 리시버(3)의 검출 전압의 설정이 어렵다고 하는 문제가 있었다.

또한, 이와 같은 설정의 어려움을 피하기 위해, 전원 버튼이 눌려져 전원 절단 조작이 이루어져도, 통상적으로 모니터(10)측의 전원 +3.3V의 공급은, 그대로 유지하도록 설계되어 있다. 즉, 유저가 모니터의 전원 절단 조작을 하여도, 모니 터측의 +3.3V의 전원 공급이 유지되므로, 미사용 시이어도 전력이 소비되어, 오늘날의 에너지 절약화의 동향에 반한다.

반대로, 오늘날의 에너지 절약화의 요구에 대응하기 위해서는, 전원 절단 조작 시는 모니터측의 +3.3V의 공급을 정지하는 것이 가장 효과적이다. 또한, 리시버 등의 디바이스 보호를 위해서는, +3.3V의 공급을 정지한 직후에 상기한 바와 같은 이상 전류가 모니터에 유입되는 것을 저감하는 것이 요구된다.

따라서, 본 발명은, 이상과 같은 사정을 고려하여 이루어진 것으로서, 표시 장치의 전원 공급 정지 시에서, 표시 장치와 정보 처리 장치의 인터페이스 부분의 디바이스의 보호와, 표시 장치의 소비 전력의 저감에 의한 에너지 절약화가 가능한 표시 장치의 전원 감시 제어 장치를 제공하는 것을 과제로 한다.

본 발명은, 정보 처리 장치로부터 표시 신호를 수신하는 신호 수신부와, 교류 전원을 직류 전원으로 변환하는 전원 변환부와, 상기 직류 전원으로부터, 원하는 직류 전압을 생성하는 전압 제어부와, 전압 제어부에서 생성된 2 종류의 전압의 변화를 감시하고, 전압 제어부의 양단의 2 종류의 전압의 전위차에 의해 흐르는 이상 전류를 검출하는 전류 검출부와, 상기 정보 처리 장치로부터 공급되는 일정 전압의 제어 신호를 수신하고, 상기 전류 검출부에 의해 검출된 이상 전류와 상기 제어 신호로부터, 상기 직류 전원 전압의 공급 상태를 나타내는 HPG 신호를, 정보 처리 장치에 송신하는 HPG 제어부를 구비한 표시 장치의 전원 감시 제어 장치를 제공하는 것이다.

이에 의해, 직류 전압이 차단된 경우에 정보 처리 장치로부터 유입하는 이상 전류에 의해 회로 소자가 파괴되는 것을 방지하고, 특히 신호 수신부의 회로 소자를 보호할 수 있다.

본 발명에 따르면, 전압 제어부에 흐르는 이상 전류를 검출하는 전류 검출부를 설치하고 있으므로, 표시 장치측의 직류 전원의 전압이 저하 또는 차단된 경우에, 정보 처리 장치로부터 유입하는 이상 전류에 의해 회로 소자가 파괴되는 것을 방지할 수 있다.

본 발명에서, 상기 HPG 제어부는, 상기 전류 검출부에 의해 이상 전류가 검출된 경우, 직류 전원 전압의 공급이 정지된 것을 나타내는 제1 HPG 신호를 송신하고, 이상 전류가 검출되어 있지 않은 경우, 직류 전원 전압의 공급이 이루어져 있는 것을 나타내는 제2 HPG 신호를 송신하는 것을 특징으로 한다.

본 발명에서, 이상 전류란, 통상의 표시 신호의 전송 상태에서는 흐르지 않는 전류로서, 본래의 표시 신호의 전송에는 기여하지 않는 전류를 의미한다. 후술하는 실시예에서는, 이상 전류는, 도 2에 도시한 전류 I1에 상당한다.

또한, 전압 제어부에서 생성된 2 종류의 전압이란, 후술하는 실시예에서는, +5V와, +3.3V를 의미한다.

또한, 상기 제1 HPG 신호로서는 0V의 직류 신호를 이용하고, 상기 제2 HPG 신호는 +5V의 직류 신호를 이용하여도 된다.

또한, 본 발명은, 상기 제1 HPG 신호가 상기 정보 처리 장치에 송신된 경우, 상기 정보 처리 장치로부터의 제어에 의해, 상기 신호 수신부에 이상 전류가 유입되는 것이 방지되는 것을 특징으로 한다.

또한, 본 발명은, 상기 전압 제어부에의 직류 전압의 공급을 제어하는 스위치와, 스위치의 개폐를 제어하는 스위치 제어부를 더 구비하고, 스위치 제어부에 의해 스위치의 개방 제어가 이루어진 경우에, 상기 HPG 제어부가, 직류 전원 전압의 공급이 정지된 것을 나타내는 HPG 신호를 정보 처리 장치에 송신하는 것을 특징으로 하는 표시 장치의 전원 감시 제어 장치를 제공하는 것이다.

여기서, 스위치로서는, FET스위치를 이용하여도 된다.

상기 전류 검출부에는, 포토 커플러를 이용하여도 된다.

또한, 상기 표시 신호, 제어 신호 및 HPG 신호는, 표시 장치와 정보 처리 장치를 접속하는 DVI 케이블을 통하여 전송되는 것을 특징으로 한다.

또한, 상기 제어 신호로서는, DDC +5V를 이용하는 것을 특징으로 한다.

이하, 도면을 사용하여 본 발명의 실시 형태를 설명한다. 또한, 이하의 실시예의 기재에 의해, 본 발명이 한정되는 것은 아니다.

<전원 감시 제어 장치의 구성>

도 1에, 본 발명의 전원 감시 제어 장치의 일 실시예의 구성 블록도를 도시한다.

도 1에서는, 주로 표시 장치(모니터)(10)와, 정보 처리 장치(PC)(20)와의 접속 부분으로서, 표시 장치의 전원의 감시와 제어에 관한 부분을 도시하고 있다.

본 발명에서, 전원 감시 제어 장치는, 표시 장치(모니터)(10)에 내장된다. 또한, 표시 장치(모니터)(10)와, 정보 처리 장치(PC)(20)는, DVI 규격에 기초하는 DVI 케이블에 의해 접속되고, 이 DVI 케이블을 통하여, 표시 신호(TMDS 신호), 제어 신호(DDC 신호, DDC +5V) 및 HPG 신호가 전송된다.

모니터(10)는, 전원 플러그(4)를 통하여 상용 전원(AC 100V)(40)에 접속된다.

입력되는 교류 전원 전압 AC 100V는, 전원 변환부(1)에서 직류 전원으로 변환되어, 예를 들면 DC +5V가 생성된다.

또한, 전압 제어부(REG)(2)에 의해, DC +3.3V가 생성된다.

신호 수신부(리시버)(3)는, DVI(30)를 통하여 PC(20)측으로부터 전송되는 TMDS 그룹의 신호를 수신하는 부분이다.

전류 검출부(5)는, DC +5V나 DC +3.3V의 공급이 정지되었을 때에, 리시버(3)측으로부터 전원 변환부(1) 쪽에 유입되는 이상 전류를 검출하는 부분으로서, 예를 들면 후술하는 포토 커플러가, 이 부분에 상당한다.

HPG 제어부(6)는, DVI(30)를 통하여, PC(20)로부터 전송되는 제어 신호인 DDC +5V의 신호를 수신하고, 이 신호와, 전류 검출부(5)로부터 공급되는 검출 신호로부터, 핫 플러그(HPG) 신호를 제어하는 부분이다. 예를 들면, 전류 검출부(5)에서 이상 전류가 검출되어 있지 않은 경우, HPG 신호는 HIGH 상태로 되어, PC(20)측에 전송된다.

HPG 신호가 HIGH 상태인 경우, 모니터(10)에는, 통상대로 직류 전압이 공급 되어 있는 것을 나타내고 있다. HIGH 상태의 HPG 신호는, 제2 HPG 신호에 상당하여, 예를 들면 +5V의 직류 신호이다.

또한, 전류 검출부(5)에서 이상 전류가 검출된 경우, HPG 신호는 LOW 상태로 되어, PC(20)측에 전송된다. HPG 신호가 LOW 상태로 된 경우, PC(20)측의 인터페이스 제어부(24)에 의해, 신호 송신부(21)의 DVI(30)의 출력 부분을, 하이 임피던스로 한다. HPG 신호가 LOW 상태인 경우, 모니터(10)측에서는, 직류 전원 전압의 공급이 정지되거나 혹은 통상의 공급 상태와는 다른 것을 나타낸다. LOW 상태의 HPG 신호는, 제1 HPG 신호에 상당하여, 예를 들면 0V의 직류 신호이다.

DVI(30)를 통하여 흐르는 신호(TMDS, DDC, HPG)와, PC(20)측의 구성은, 도 6에 도시한 종래의 구성 블록과 마찬가지이다.

이상의 도 1에 도시한 바와 같이, 본 발명에서는 모니터(10)측에 전류 검출부(5)를 설치하는 것과, DDC +5V 외에, 전류 검출부(5)로부터 출력되는 검출 신호에 의해, 핫 플러그 HPG 신호의 「HIGH」 및 「LOW」상태를 제어하는 것을 특징으로 한다.

이와 같은 구성을 가짐으로써, 모니터(10)측의 DC 전원(+5V와 +3.3V)이 저하된 경우에 흐르는 이상 전류를 신속하게 검출할 수 있다. 그리고, 모니터측의 DC 전원이 저하 또는 절단된 것을 PC(20)측에 전달함으로써, PC(20)측의 신호 송신부(21)를 하이 임피던스로 함으로써, 신호 송신부(21) 및 리시버(3)의 회로 디바이스를 보호할 수 있다.

<본 발명의 실시예 1>

도 2에, 본 발명의 실시예 1의 구성 블록도를 도시한다.

도 2에서, AC/DC(1)는, AC-DC 컨버터이며, AC 전원을 DC 전원으로 변환하는 전원 변환부(1)에 상당한다. REG(2)는, 전압 제어부(2)에 상당하고, 리시버(3)는 신호 수신부(3)에 상당한다.

또한, 포토 커플러(5)는, 전류 검출부(5)에 상당하고, 도 2의 점 L2부터 점 L1에 흐르는 이상 전류 I1을 검출한다. 포토 커플러(5)의 다이오드는, 점 L2부터 점 L1의 방향을 순방향으로서 접속되고, 점 L2부터 점 L1에 흐르는 전류만을 흘린다. 즉, 역방향(점 L1부터 점 L2)에의 전류는 검출하지 않는다.

포토 커플러(5)의 다이오드에 소정값 이상의 전류 I1이 흐른 경우, 포토 커플러(5)의 트랜지스터 부분에 전류가 흘러, HPG 제어부(6)에 상당하는 회로의 전압이 변화한다.

또한, 도 2에서는, HPG 제어부(6)에 상당하는 부분은, 3개의 저항(R1∼R3)과, 1개의 트랜지스터 T1에 의해 구성되어 있다.

HPG 제어부(6)의 점 L4는, 포토 커플러의 에미터 부분과, DVI(30)의 DDC +5 입력 단자에 접속되고, PC(20)가 연동 상태에 있을 때에는 통상 +5V로 일정하다.

또한, HPG 제어부(6)의 저항 R3의 한 쪽의 점 L5는, DVI(30)의 HPG 신호 출력 단자에 접속된다.

포토 커플러(5)가 소위 오프 상태인 경우, 트랜지스터 T1도 오프 상태이며, 저항 R3의 우측 부분의 점 L5에서는, HIGH 상태(+5V)로 되어 있다. 이 때, HPG 신호는, HIGH 상태(+5V)로서 출력된다.

또한, 전류 I1이 흘렀기 때문에 포토 커플러(5)가 온 상태로 된 경우, 트랜지스터 T1이 온 상태로 되고, 저항 R3에 전류가 흐르면, 점 L5는 LOW 상태(0V)로 된다. 즉, HPG 신호는 LOW 상태로서 출력된다.

도 2에서, 전원 플러그(4)가 뽑아져, 상용 전원의 공급이 없어졌다고 한다. 단, PC는 아직 기동 중으로, PC(20)측의 전원은 공급된 상태로 한다.

도 4에, 실시예 1에서 이와 같은 전원 공급의 변화가 있던 경우의 타이밍차트를 나타낸다.

도 4에서, L1∼L5는, 도 2에 도시한 포인트의 전압을 도시하고 있다.

모니터(10)에 상용 전원이 공급되어 있을 때에는, 점 L1부터 L5의 각 점의 전위는, 각각 +5V, +3.3V, +3.3V, +5V, +5V이다.

이 때, 점 L1과 점 L2에는, 각각 +5V와 +3.3V가 인가되어 있고, 포토 커플러(5)의 다이오드에는 역방향의 전위차가 생기므로, 포토 커플러(5)에는, 전류 I1은 흐르지 않는다. 따라서, 도 4의 타임차트의 좌단에 도시한 바와 같이 전류 I1은 제로이며, 점 L5의 전위는 +5V이며, HPG 신호는 HIGH 상태로 되어 있다.

도 4의 타이밍 E1에서, 전원 플러그(4)가 뽑아졌다고 하면, 점 L1의 전위는, 타이밍 E1부터 E3에 걸쳐서 저하되어, 얼마 안 되는 시간에 0V로 된다.

또한, 점 L1의 전압 변화(5V→0V)에 추종하여, 약간 시간 지연 후, 타이밍 E4부터 E5에 걸쳐서, 점 L2의 전위도, +3.3V부터 0V로 된다.

점 L1의 전위가 +5V부터 서서히 내려가, +3.3V보다도 낮아진 시점(타이밍 E2)부터, 포토 커플러(5)의 다이오드에 순방향의 전압이 인가되게 되므로, 도 2에 도시한 바와 같이 전류 I1이 흐르기 시작한다.

전류 I1은, 타이밍 E2부터 서서히 증가하여, 점 L2의 전압(+3.3V)이 저하되기 시작하는 타이밍 E4에서 피크로 되고, 그 이후는 서서히 감소하여, 타이밍 E5에서 제로로 된다.

이와 같은 전류 I1의 변화에 의해, 트랜지스터 T1이 온 상태로 되므로, 점 L5의 전위가 +5V(HIGH)부터, 0V(LOW)로 변화한다.

즉, 전위 I1이 흐름으로써, 점 L5부터 출력되는 HPG 신호는, HIGH부터 LOW로 변화한다.

HPG 신호가 LOW 상태로 된 것은, PC(20)의 핫 플러그 검출부(23)에 의해 검출된다.

핫 플러그 검출부(23)는, HPG 신호가 LOW 상태로 된 것을 인터페이스 제어부(24)에 전한다.

인터페이스 제어부(24)에서는, HPG 신호가 LOW 상태로 된 것을 수신하면, 모니터(10)측의 전원이 오프된 것으로 인식하고, 이상 전류가 DVI(30)를 통하여 이 이상점 L3에 유입되는 것을 방지하기 위해, 신호 송신부(21)를, 하이 임피던스로 한다.

신호 송신부(21)를 하이 임피던스로 하는 제어는, 예를 들면 인터페이스 케이블의 저항값을 무한대로 하는 것이다.

신호 송신부(21)의 출력 단자 부분을 하이 임피던스 상태로 함으로써, TMDS 신호는 출력되지 않고, 도 4의 타이밍 E5에서, 점 L3의 전위는 0V로 된다. 즉, PC 측으로부터의 제어에 의해, PC와의 인터페이스 부분의 전위가 0V로 되므로, 신호 수신부(리시버)(3)에 이상 전류가 유입되는 것이 방지된다.

이상과 같이, 포토 커플러에 의해 이상 전류를 검출하고 있으므로, 모니터측의 전원 공급이 정지된 경우에서, 정격 외의 이상 전류가, 리시버(3)와 신호 송신부(21)에 유입되는 것을 방지할 수 있어, 그 부분의 회로 소자를 보호할 수 있다.

<본 발명의 실시예 2>

도 3에, 본 발명의 실시예 2의 구성 블록도를 도시한다.

여기서는, 모니터(10)의 전원 버튼(9)에 의해, 유저가 수동으로, DC +5V의 전원을 절단하는 경우의 실시예에 대해 설명한다.

도 3에서, 도 2의 구성 외에, FET 스위치(SW)(7)와, 스위치 제어부(8)와, 전원 버튼(9)을 더 구비한다.

스위치 제어부(8)는, 전원 버튼(9)의 ON 및 OFF 조작에 대응하여, FET 스위치의 온 및 오프를 제어하는 부분이다.

예를 들면, 전원 버튼(9)을 ON 조작한 경우, FET 스위치(SW)(7)를 ON 동작 시켜, 도 3의 점 L1과 점 L7을 전기적으로 접속한다.

반대로, 전원 버튼(9)을 OFF 조작한 경우, FET 스위치(SW)(7)를 오프 동작시켜, 도 3의 점 L1과 점 L7 사이의 접속을 끊는다.

　FET 스위치(7)에 의해 점 L1과 점 L7과의 접속이 끊어진 경우, 점 L1에는 +5V 전원은 공급되지 않게 되고, 점 L1의 전위는 제로로 된다. 따라서, 전원 버튼(9)을 오프 조작함으로써, 점 L1에의 +5V 전원과, 점 L2에의 +3.3V 전원의 공급 이 정지되게 되어, 보다 소비 전력 절약화를 도모할 수 있다.

도 5에, 본 발명의 실시예 2의 전원 공급 변화의 타이밍차트를 도시한다.

도 5에서, L6, L7은, 도 3의 점 L6과 L7의 전위를 도시하고 있다.

도 5에서는, 타이밍 E0에서, 전원 스위치(9)가 오프 조작된 것으로 한다.

오프 조작 시, 점 L6의 전위는 0V부터 +5V로 변화한다. 스위치 제어부(8)는, 타이밍 E1에서, 전원 스위치(9)가 오프 조작된 것을 검출하면, FET 스위치(7)를 제어하고, 점 L7과 점 L1과의 접속을 끊는다. 즉, FET스위치(7)의 접점을 개방한다.

이에 의해, 점 L7부터 점 L1의 방향에의 +5V의 공급이 정지되므로, 타이밍 E1부터 E3에 걸쳐서, 점 L1의 전위가 서서히 내려가, 타이밍 E3에서 0V로 된다.

타이밍 E1과 E3의 도중의 타이밍 E2에서, 점 L1의 전위가, 점 L2의 전위(+3.3V)를 하회하면, 이상 전류 I1이 흐르기 시작한다.

이하, 포토 커플러(5)에 의해, 이 이상 전류 I1을 검출함으로써, 점 L5의 전위를 제로로서, HPG 신호를 LOW 상태로 하는 시퀀스는, 도 2 및 도 4에 도시한 실시예 1과 마찬가지이다.

즉, 모니터(10)측에서, 전원 플러그(4)는 뽑아지지 않지만, 유저가 전원 버튼(9)을 오프 조작한 경우도, 이상 전류 I1을 포토 커플러(5)로 검출한다. 그리고, 신호 송신부(21)의 DVI 출력 단자를 하이 임피던스로 한다. 이에 의해, 리시버(3) 및 신호 송신부(21)의 회로 소자의 보호를 할 수 있다.

또한, 유저의 의사로 스스로 전원 버튼의 오프 조작을 한 경우, REG2 및 리 시버(3)에의 DC 전원의 공급이 정지되므로, 소비 전력을 억제할 수 있다.

도 1은 본 발명의 전원 감시 제어 장치의 구성 블록도.

도 2는 본 발명의 실시예 1의 구성 블록도.

도 3은 본 발명의 실시예 2의 구성 블록도.

도 4는 본 발명의 전원 감시 제어의 실시예 1의 타이밍차트.

도 5는 본 발명의 전원 감시 제어의 실시예 2의 타이밍차트.

도 6은 종래의 전원 감시 제어의 부분 회로 블록도.

<도면의 주요 부분에 대한 부호의 설명>

1 : 전원 변환부

2 : 전압 제어부

3 : 신호 수신부

4 : 전원 플러그

5 : 전류 검출부(포토 커플러)

6 : HPG 제어부

10 : 표시 장치(모니터)

20 : 퍼스널 컴퓨터(PC)

21 : 신호 송신부

22 : DDC 송신부

23 : 핫 플러그 검출부

30 :　DVI

40 : 상용 전원

Claims

정보 처리 장치로부터 표시 신호를 수신하는 신호 수신부와,

교류 전원을 직류 전원으로 변환하는 전원 변환부와,

상기 직류 전원으로부터, 원하는 직류 전압을 생성하는 전압 제어부와,

상기 전원 변환부에서 변환되어 생성된 제1 전압과 상기 전압 제어부에서 생성된 제2 전압의 변화를 감시하고, 전압 제어부의 양단의 제1 전압과 제2 전압간의 전위차에 의해 흐르는 이상 전류를 검출하는 전류 검출부와,

상기 정보 처리 장치로부터 공급되는 일정 전압의 제어 신호를 수신하고, 상기 전류 검출부에 의해 검출된 이상 전류와 상기 제어 신호로부터, 상기 직류 전원 전압의 공급 상태를 나타내는 HPG 신호를, 정보 처리 장치에 송신하는 HPG 제어부

를 구비한 것을 특징으로 하는 표시 장치의 전원 감시 제어 장치.
제1항에 있어서,

상기 전압 제어부에의 직류 전압의 공급을 제어하는 스위치와, 스위치의 개폐를 제어하는 스위치 제어부를 더 구비하고, 스위치 제어부에 의해 스위치의 개방 제어가 이루어진 경우에, 상기 HPG 제어부가, 직류 전원 전압의 공급이 정지된 것을 나타내는 HPG 신호를 정보 처리 장치에 송신하는 것을 특징으로 하는 표시 장치의 전원 감시 제어 장치.
제1항에 있어서,

상기 HPG 제어부는, 상기 전류 검출부에 의해 이상 전류가 검출된 경우, 직류 전원 전압의 공급이 정지된 것을 나타내는 제1 HPG 신호를 송신하고, 이상 전류가 검출되어 있지 않은 경우, 직류 전원 전압의 공급이 이루어져 있는 것을 나타내는 제2 HPG 신호를 송신하는 것을 특징으로 하는 표시 장치의 전원 감시 제어 장치.
제3항에 있어서,

상기 제1 HPG 신호는 0V의 직류 신호이며, 상기 제2 HPG 신호는 +5V의 직류 신호인 것을 특징으로 하는 표시 장치의 전원 감시 제어 장치.
제3항에 있어서,

상기 제1 HPG 신호가 상기 정보 처리 장치에 송신된 경우, 상기 정보 처리 장치는 신호 수신부에 이상 전류가 유입되는 것을 방지하기 위해 상기 정보 처리 장치 내의 신호 송신부의 출력 단자를 하이 임피던스 상태로 하는 것을 특징으로 하는 표시 장치의 전원 감시 제어 장치.
제1항에 있어서,

상기 전류 검출부가, 포토 커플러인 것을 특징으로 하는 표시 장치의 전원 감시 제어 장치.
제1항에 있어서,

상기 표시 신호, 제어 신호 및 HPG 신호가, 표시 장치와 정보 처리 장치를 접속하는 DVI 케이블을 통하여 전송되고, 상기 제어 신호가, +5V의 직류 신호인 것을 특징으로 하는 표시 장치의 전원 감시 제어 장치.
제2항에 있어서,

상기 스위치가, FET 스위치인 것을 특징으로 하는 표시 장치의 전원 감시 제어 장치.