KR100890007B1 - 트리머 커패시터 및 그 제조방법 - Google Patents

트리머 커패시터 및 그 제조방법 Download PDF

Info

Publication number
KR100890007B1
KR100890007B1 KR1020070065103A KR20070065103A KR100890007B1 KR 100890007 B1 KR100890007 B1 KR 100890007B1 KR 1020070065103 A KR1020070065103 A KR 1020070065103A KR 20070065103 A KR20070065103 A KR 20070065103A KR 100890007 B1 KR100890007 B1 KR 100890007B1
Authority
KR
South Korea
Prior art keywords
ceramic substrate
fixed electrode
dielectric
trimmer capacitor
rotor
Prior art date
Application number
KR1020070065103A
Other languages
English (en)
Other versions
KR20090001040A (ko
Inventor
강형원
이형규
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020070065103A priority Critical patent/KR100890007B1/ko
Publication of KR20090001040A publication Critical patent/KR20090001040A/ko
Application granted granted Critical
Publication of KR100890007B1 publication Critical patent/KR100890007B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G5/00—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture
    • H01G5/04—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture using variation of effective area of electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0021—Constructional details
    • H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets

Abstract

본 발명은 트리머 커패시터 및 그 제조방법에 관한 것으로서, 강도가 우수한 세라믹 기판상에 고정 전극을 형성하고, 세라믹 기판 상부에 고정 전극을 감싸며 유전체 페이스트를 도포하여 유전체 층을 형성하며, 고정 전극 및 유전체 층을 소성하고, 세라믹 기판를 다이싱(Dicing) 하여 개별 유전체 칩을 형성한 후, 각 유전체 칩 상에 트리머 커패시터용 로터(Rotor)를 형성하는 것을 특징으로 한다.
본 발명에 의하면 세라믹 기판를 기반으로 트리머 커패시터가 형성되기 때문에 기존의 세라믹 그린 시트의 적층체를 기반으로 하는 트리머 커패시터보다 강한 강도를 가질 수 있어, 외부 충격에 우수한 신뢰성을 나타낼 수 있다.
트리머 커패시터, 유전체, 로터, 정전 용량, 세라믹 기판

Description

트리머 커패시터 및 그 제조방법{ Trimmer capacitor and Fabricating method thereof }
도 1은 종래의 커패시터용 유전체를 제조하는 과정을 개략적으로 나타낸 도면.
도 2는 본 발명의 트리머 커패시터의 제조방법을 나타낸 순서도.
도 3은 본 발명의 트리머 커패시터의 일 실시예를 나타낸 단면도.
도 4는 본 발명의 트리머 커패시터의 다른 실시예를 나타낸 단면도.
* 도면의 주요 구성 요소에 대한 설명 *
100 : 세라믹 기판 103 : 외부 전극
105 : 비아홀 110 : 고정 전극
120 : 유전체 층 130 : 트리머 커패시터용 로터
131 : 가동 전극 134 : 로터 부재
137 : 조정 샤프트
본 발명은 트리머 커패시터 및 그 제조방법에 관한 것이다.
최근 전자제품은 크기 및 모양은 경박단소화되고, 성능은 다기능화, 고속화 및 고출력화되는 방향으로 발전하고 있다.
이와 관련하여 수동 소자에 대한 관심이 증가하고 있는데, 이는 휴대용 이동통신 기기의 경우, 능동 소자에 대한 수동 소자의 개수의 비가 20을 넘는 등 전자제품에 사용되는 부품에서 수동 소자가 차지하는 비중이 점차 커지고 있기 때문이다.
수동 소자들 가운데 특히 커패시터는 전자제품 내의 수동 소자 중에서 40%이상을 차지하고 있으며, 디커플링(Decoupling) 커패시터, 바이패스(Bypass) 커패시터, 트리머(Trimmer) 커패시터 등은 전자제품 내에서 중요한 소자로서 사용되고 있다.
도 1은 종래의 커패시터용 유전체를 제조하는 과정을 개략적으로 나타낸 도면이다.
이에 도시된 바와 같이, 먼저 유전체 세라믹 분말(Dielectric Ceramic Powder), 바인더(Binder), 용제(Solvent) 등의 재료 물질을 준비한다(S 10).
다음으로, 상기 유전체 세라믹 분말에 PVB(Polyvinyl Butyral) 등의 바인더와 용제를 첨가한 후, 볼 밀링(Ball Milling) 공정을 거쳐 일정 점도를 갖는 슬러리(Slurry)를 제조한다(S 20).
이어서, 상기 슬러리를 닥터 블레이드(Doctor Blade) 방법에 의해 테이프 캐스팅(Tape Casting) 한 후(S 30), 일정한 크기로 절단하여 세라믹 그린 시트(Ceramic Green Sheet)를 형성한다(S 40).
연이어, 모듈 회로도에 따라 각 세라믹 그린 시트 상의 적절한 위치에 비아(Via)를 펀칭한 후, 스크린 프린팅(Screen Printing) 방법으로 비아의 공간을 충전시킨다(S 50).
다음으로, 각 세라믹 그린 시트 상에 고정 전극(내부 전극)을 스크린 프린팅 방법으로 형성한 후(S 60), 각 세라믹 그린 시트를 각 해당 층에 적층하여 유전체 바(Bar)를 형성한다(S 70).
그 후, 상기 유전체 바를 적당한 크기로 절단하여 개별 커패시터 유전체 칩을 만든다(S 80).
이어서, 상기 개별 커패시터 유전체 칩의 바인더를 태워서 제거(Binder Burn Out)한 후, 1000℃이하, 바람직하게는 약 850℃ 정도의 온도에서 동시 소성(Cofiring)하여 커패시터용 유전체 제품을 완성한다(S 90).
만약, 여기서 트리머 커패시터를 제작하고자 한다면, 상기 커패시터 유전체 칩 상부에 가동 전극이 형성되며 회전 조정을 통해 정전용량 값을 변화시키는 트리머 커패시터용 로터(Rotor)를 추가로 형성하면 된다.
그러나 종래의 커패시터용 유전체의 제조방법에 의하면, 세라믹 그린 시트의 적층에 의하여 커패시터 유전체 칩이 형성되므로, 커패시터 유전체 칩의 강도가 유전체 세라믹에 의해 결정되는데, 유전체 세라믹은 그 강도가 약하다는 문제점이 있다. 특히 커패시터 유전체 칩의 크기가 작을 경우, 강도가 약하여 파손될 위험이 크다.
그리고, 커패시터 유전체 칩의 제조 과정 중 유전체 바는 크기에 제한을 받 기 때문에 양산 수량에 한계가 있다.
즉, 유전체 바의 크기는 별도로 제작되어 공급되는 세라믹 그린 시트의 크기에 의해 결정되기 때문에 그 양산 수량이 제한을 받게 된다.
따라서, 본 발명의 목적은 세라믹 기판 상에 고정 전극을 형성하고, 유전체 페이스트를 도포하여 유전체 층을 형성하며, 세라믹 기판를 다이싱 하여 별개의 유전체 칩을 형성한 후, 각 유전체 칩 상에 트리머 커패시터용 로터를 형성함으로써, 트리머 커패시터의 강도를 향상시킬 수 있고, 대량 생산이 수월한 트리머 커패시터 및 그 제조방법을 제공하는 데 있다.
본 발명의 트리머 커패시터의 바람직한 실시예는, 세라믹 기판 상부에 고정 전극이 형성되어 있고, 상기 세라믹 기판 하부에 상기 고정 전극을 외부와 전기적으로 연결하기 위한 외부 전극이 형성되어 있고, 상기 고정 전극과 외부 전극을 전기적으로 연결하기 위한 비아 홀이 상기 세라믹 기판을 관통하며 형성되어 있고, 상기 세라믹 기판 상부에 유전체 페이스트로 이루어지는 유전체 층이 상기 고정 전극을 감싸며 형성되어 있고, 회전 조정을 통해 상기 고정 전극과의 사이의 정전 용량 값을 가변시키는 트리머 커패시터용 로터(Rotor)가 상기 유전체 층 상부에 설치되어 이루어지는 것을 특징으로 한다.
여기서, 상기 트리머 커패시터용 로터는, 로터 부재와, 상기 로터 부재 하부에 형성되며 상기 고정 전극과의 사이에 정전 용량을 발생시키는 가동 전극과, 상 기 로터 부재 상부에 상기 로터 부재와 결합하여 형성되며 상기 로터 부재를 회전시켜 상기 정전 용량을 가변시키는 조정 샤프트를 포함하여 이루어지는 것을 특징으로 한다.
본 발명의 트리머 커패시터의 제조방법의 바람직한 실시예는, 세라믹 기판상에 고정 전극을 형성하는 단계와, 상기 세라믹 기판 상부에 고정 전극을 감싸며 유전체 층을 형성하는 단계와, 상기 고정 전극 및 유전체 층을 소성하는 단계와, 상기 세라믹 기판을 다이싱(Dicing) 하여 개별 유전체 칩을 형성한 후, 각 유전체 칩 상에 상기 고정 전극과의 사이에 정전 용량을 발생시키는 가동 전극을 구비하며, 회전 조정을 통해 상기 정전 용량 값을 가변시키는 트리머 커패시터용 로터(Rotor)를 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
여기서, 상기 세라믹 기판은 알루미나(Al2O3), 알루미늄나이트라이드(AlN), 물라이트(3Al2O32SiO2), 스테아타이트(Steatite) 중에서 선택된 어느 하나의 세라믹 기판인 것을 특징으로 한다.
이하, 도 2 내지 도 4를 참조하여 본 발명의 트리머 커패시터 및 그 제조방법에 대하여 상세히 설명한다.
본 발명을 설명함에 있어서, 본 발명과 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 2는 본 발명의 트리머 커패시터의 제조방법을 나타낸 순서도이다.
이에 도시된 바와 같이, 먼저 세라믹 기판 하부에 외부 전극을 형성하고, 세라믹 기판 상부에 고정 전극을 형성한다(S 100).
상기 세라믹 기판 하부에 형성되는 외부 전극은 상기 고정 전극을 외부와 전기적으로 연결하기 위한 것으로, 이를 위해 상기 세라믹 기판에 세라믹 기판을 관통하는 비아홀을 형성하고, 비아홀에 도전성 물질을 충전하여 고정 전극과 외부 전극을 전기적으로 연결할 수 있다.
또한, 별도의 비아홀 형성 없이 상기 외부 전극을 세라믹 기판의 측면에서부터 하부에 이르기까지 형성하여 상기 고정 전극과 직접 접촉되도록 형성할 수 있다.
본 발명은 세라믹 그린 시트가 아닌 세라믹 기판상에 고정 전극을 형성하는데, 상기 세라믹 기판으로는 알루미나(Al2O3), 알루미늄나이트라이드(AlN), 물라이트(3Al2O32SiO2), 스테아타이트(Steatite) 등을 사용할 수 있으며, 이에 한정되지 않고 용도에 따라 다양한 세라믹 기판를 사용할 수 있다.
여기서, 상기 세라믹 기판은 이미 다양한 크기와 형태로 제조되어 공급되기 때문에, 트리머 커패시터의 제작하고자하는 수량과 크기에 따라 그에 알맞은 세라믹 기판을 선정하여 사용한다.
이 경우, 사용하는 세라믹 기판의 크기에 따라 양산 규모가 결정되며 기존 방식에 비해 대량 생산이 수월하다는 장점이 있다.
상기 고정 전극은 소성 후의 두께가 1.5㎛이하, 바람직하게는 1㎛이하가 되도록 한다. 상기 고정 전극은 도전성 페이스트를 이용한 스크린 인쇄법을 이용하여 형성할 수도 있고, 스퍼터링(Sputtering) 법을 이용하여 형성할 수도 있다.
여기서는 도전성 페이스트를 이용한 스크린 인쇄법에 의해 고정 전극을 형성하는 경우를 살펴보기로 한다. 본 실시 형태에서 사용되는 도전성 페이스트는 도전 재료와 유기 비히클을 포함하여 이루어진다.
상기 도전 재료는 Ag을 주성분으로 하며, 여기에 Pd, Pt의 등의 금속 원소를 포함하는 것이 바람직하다.
상기 도전 재료는 분말의 형태로 제공되며, 평균 입자 직경은 0.5㎛ 미만, 바람직하게는 0.1㎛이하인 것을 사용한다.
그리고 상기 도전 재료의 평균 입자 직경의 하한은 0.01㎛로 하는데, 이는 도전 재료의 평균 입자 직경이 너무 작으면 고정 전극에 크랙이 발생할 우려가 있으며, 응집성이 강하게 되어 분산성이 저하되는 결과를 초래하기 때문이다.
상기 도전 재료는 도전성 페이스트 중에서 30 ~ 60 중량%, 바람직하게는 40 ~ 50 중량%로 함유된다.
상기 유기 비히클은 바인더를 유기 용제에 용해시킨 것으로, 상기 바인더로는 에틸셀룰로오스, 폴리비닐부티랄, 아크릴 수지 등이 사용되며, 바람직하게는 폴리비닐부티랄 등의 부티랄계 수지가 사용된다.
그리고, 상기 유기 비히클에 사용되는 유기 용제로는 테르피네올, 부틸카르비톨, 아세톤, 톨루엔 등이 있다.
한편, 도전성 페이스트는 상술한 도전 재료 및 유기 비히클 외에, 세라믹 분체를 함유할 수 있는데, 상기 세라믹 분체는 소성 과정에서 도전 재료의 소결을 억제하는 작용을 한다.
세라믹 분체는 도전성 페이스트 중, 도전 재료 100 중량부에 대해 5 ~ 30 중량부로 함유되는 것이 바람직하다.
이때, 세라믹 분체의 양이 너무 적으면 도전 재료의 소결 억제 효과가 저하되고, 세라믹 분체의 양이 너무 많으면 고정 전극의 라인성(연속성)이 악화 되어 외관상 유전율도 저하되는 경향이 있다.
또한, 상기 도전성 페이스트에는 접착성의 개선을 위해 가소제가 함유될 수 있으며, 상기 가소제로는 프탈산 에스테르, 아디핀산, 인산에스테르, 글리콜류 등이 사용될 수 있다.
도전성 페이스트는 상기 각 성분(도전 재료, 유기 비히클, 세라믹 분체 및 가소제 등)을 볼 밀(Ball Mill) 등으로 혼련(混鍊) 함으로써 슬러리의 형태로 얻을 수 있다.
다음으로, 상기 세라믹 기판 상부에 고정 전극을 감싸며 유전체 페이스트를 도포하여 유전체 층을 형성한다(S 110).
상기 유전체 페이스트는 세라믹 분체(유전체 원료)와 유기 비히클을 혼련하여 얻어지는 유기 용제 계 페이스트 또는 수계 페이스트로 이루어진다.
세라믹 분체로는 복합 산화물이나 산화물이 되는 각종 화합물 예를 들면, 바륨티타네이트(BaTiO3), 스트론튬티타네이트(SrTiO3), 칼슘지르코네이트(CaZrO3) 등 복합 페로브스카이트(Perovskite) 물질, 탄산염, 질산염, 수산화물, 유기 금속 화합물 등으로부터 적절하게 선택 및 혼합하여 사용할 수 있으며, 세라믹 분체는 평균 입자 직경이 0.1 ~ 3㎛인 것이 바람직하다.
유기 비히클은 바인더를 유기 용제에 용해시킨 것으로, 상기 바인더로는 에틸셀룰로오스, 폴리비닐부티랄, 아크릴 수지 등의 각종 바인더가 사용되는데, 바람직하게는 폴리비닐부티랄 등의 부티랄계 수지가 사용된다.
그리고, 상기 유기 비히클에 사용되는 유기 용제로는 테르피네올, 부틸카르비톨, 아세톤, 톨루엔 등이 있다.
또한, 수계 페이스트에 있어서 비히클은, 물에 수용성 바인더를 용해시킨 것으로, 수용성 바인더로는 폴리비닐알코올, 메틸셀룰로오스, 히드록시에틸셀룰로오스, 수용성 아크릴 수지 등이 사용된다.
유전체 페이스트 중에는, 필요에 따라 각종 분산제, 가소제, 유리 프릿, 절연체 등으로부터 선택되는 첨가물이 함유될 수 있으나, 이들의 총 함유량은 10중 량% 이하로 하는 것이 바람직하다.
이어서, 탈 바인더 처리 및 소성 공정을 수행한다(S 120).
상기 탈 바인더 처리에 있어서, 탈 바인더 조건으로는, 승온 속도를 30 ~ 300℃/시간, 바람직하게는 60 ~ 120℃/시간으로 하고, 유지 온도를 200 ~ 400℃, 바람직하게는 250 ~ 350℃로 하며, 온도 유지 시간을 0.5 ~ 20시간, 바람직하게는 1 ~ 10시간으로 한다.
소성 공정은, 산소 분압이 10-10~ 10-2Pa, 바람직하게는 10-10~ 10-5Pa의 분위기에서 행한다. 이는 소성 시의 산소 분압이 너무 낮으면 고정 전극 층의 도전 재료가 이상 소결을 일으켜 도중에서 끊겨 버리는 경우가 있고, 반대로 산소 분압이 너무 높으면 고정 전극 층이 산화되는 경향이 있기 때문이다.
소성은 800 ~ 1300℃, 바람직하게는 950 ~ 1050℃의 온도에서 행한다. 소성 온도가 너무 낮으면 치밀화가 되지 않고, 반대로 소성 온도가 너무 높으면 고정 전극층의 끊김이 생길 수 있다.
이외의 소성 조건으로는 승온 속도를 60 ~ 600℃/시간, 바람직하게는 180 ~ 300℃/시간으로 하고, 온도 유지 시간을 0.5 ~ 8시간, 바람직하게는 1 ~ 3시간으로 하며, 냉각 속도를 60 ~ 600℃/시간, 바람직하게는 180 ~ 300℃/시간으로 한다.
또한, 소성 분위기는 사용된 고정 전극에 따라 달리하며, 분위기 가스로는 예를 들면, N2와 H2의 혼합 가스를 가습 상태에서 이용할 수 있다.
연이어, 개별 단위의 유전체 칩으로 만들기 위해 상기 세라믹 기판을 다이싱(Dicing)한 후, 각 유전체 칩 상에 트리머 커패시터용 로터(Rotor)를 형성한다(S 130).
이와 같이, 본 발명에 의하면 유전체 칩의 강도가 세라믹 기판의 강도에 의해 결정되어 지기 때문에, 기존의 커패시터 유전체 칩에 비해 보다 큰 강도를 가질 수 있어, 외부 충격에 우수한 신뢰성을 나타낼 수 있다.
또한, 세라믹 기판의 크기에 따라 양산 규모가 결정되는 반면, 세라믹 기판의 크기는 임의로 정하여 선택할 수 있으므로 기존 방식에 비해 대량 생산하는 것이 용이하다.
도 3은 본 발명의 트리머 커패시터의 일 실시예를 나타낸 단면도이다.
이에 도시된 바와 같이, 세라믹 기판(100) 상부에 고정 전극(110)이 형성되어 있고, 상기 세라믹 기판(100) 하부에 상기 고정 전극(110)을 외부와 전기적으로 연결하기 위한 외부 전극(103)이 형성되어 있고, 상기 고정 전극(110)과 외부 전극(103)을 전기적으로 연결하기 위한 비아 홀(105)이 상기 세라믹 기판(100)을 관통하며 형성되어 있고, 상기 세라믹 기판(100) 상부에 유전체 페이스트로 이루어지는 유전체 층(120)이 상기 고정 전극(110)을 감싸며 형성되어 있고, 상기 유전체 층(120) 상부에 트리머 커패시터용 로터(Rotor)(130)가 설치되어 이루어진다.
상기 트리머 커패시터용 로터(130)는 로터 부재(134)와, 상기 로터 부 재(134) 하부에 형성되며 상기 고정 전극(110)과의 사이에 정전 용량을 발생시키는 가동 전극(131)과, 상기 로터 부재(134) 상부에 상기 로터 부재(134)와 결합하여 형성되며 상기 로터 부재(134)를 회전시켜 상기 정전 용량을 가변시키는 조정 샤프트(137)로 이루어진다.
여기서, 상기 세라믹 기판(100)으로는 알루미나(Al2O3), 알루미늄나이트라이드(AlN), 물라이트(3Al2O32SiO2), 스테아타이트(Steatite) 중에서 선택된 어느 하나의 세라믹 기판을 사용할 수 있다.
상기 고정 전극(110)은 도전 재료와 유기 비히클을 포함하는 도전성 페이스트를 도포하여 형성되고, 상기 도전 재료는 Ag을 주성분으로 하며, 여기에 Pt, Pd로부터 선택된 한 개 이상의 금속 원소를 포함하는 것이 바람직하다.
상기 유전체 층(120)은 세라믹 분체와 유기 비히클을 포함하는 유전체 페이스트를 도포하여 형성하고, 상기 세라믹 분체로는 복합 산화물이나 산화물이 되는 각종 화합물 예를 들면, 탄산염, 질산염, 수산화물, 유기 금속 화합물 등으로부터 적절하게 선택 및 혼합하여 사용할 수 있다.
이와 같이 구성된 트리머 커패시터에 있어서, 상기 조성 샤프트(137)를 통해 로터 부재(134)를 회전시키면, 로터 부재(134)의 하부에 형성된 가동 전극(131)과 상기 세라믹 기판(100) 상에 형성된 고정 전극(110) 상호 간의 대향 면적이 변경되고, 그로인해 가동 전극(131)과 고정 전극(110) 사이에 발생하는 정전용량의 값을 가변 조정할 수 있게 된다.
본 발명의 트리머 커패시터는 세라믹 기판을 기반으로 하여 형성되기 때문에 기존의 세라믹 그린 시트를 이용한 트리머 커패시터에 비하여 강한 강도를 갖으며, 그로 인해 외부 충격에 우수한 신뢰성을 나타낸다.
도 4는 본 발명의 트리머 커패시터의 다른 실시예를 나타낸 단면도이다.
이에 도시된 바와 같이, 세라믹 기판(100) 상부에 고정 전극(110)이 형성되어 있고, 상기 세라믹 기판(100) 상부에 유전체 페이스트로 이루어지는 유전체 층(120)이 상기 고정 전극(110)을 감싸며 형성되어 있고, 상기 고정 전극(110)을 외부와 전기적으로 연결하기 위한 외부 전극(103)이 상기 세라믹 기판(100)의 측면에서부터 상기 세라믹 기판(100)의 하부에 이르기까지 형성되어 있고, 상기 유전체 층(120) 상부에 트리머 커패시터용 로터(Rotor)(130)가 설치되어 이루어진다.
본 실시예에서는 세라믹 기판(100)에 별도의 비아홀을 형성하지 않으며, 고정 전극(110)은 상기 세라믹 기판(100)의 측면에서부터 하부에 이르기까지 형성된 외부 전극(103)을 통해 외부와 전기적으로 연결된다.
이상에서 대표적인 실시예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다.
그러므로 본 발명의 권리범위는 설명된 실시예에 국한되어 정해져서는 안 되 며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
이상에서 살펴본 바와 같이, 본 발명에 의하면 세라믹 기판 상에 고정 전극을 형성한 후, 유전체 페이스트를 도포하여 유전체 층을 형성하기 때문에 유전체 칩의 강도가 세라믹 기판의 강도에 의해 결정되어 지며, 그로 인해 기존의 유전체 칩을 기반으로 형성되는 트리머 커패시터보다 큰 강도를 가질 수 있어, 외부 충격에 우수한 신뢰성을 나타낼 수 있다.
그리고, 세라믹 기판의 크기에 따라 양산 규모를 결정할 수 있으며, 세라믹 기판의 크기는 임의로 정하여 선택할 수 있으므로 기존 방식에 비해 대량 생산하는 것이 용이하다.
또한, 세라믹 그린 시트의 복잡한 적층 공정이 필요 없기 때문에 제조 공정을 단순화할 수 있고 제조 비용을 절감할 수 있다.

Claims (8)

  1. 세라믹 기판상에 고정 전극을 형성하는 단계;
    상기 세라믹 기판 상부에 고정 전극을 감싸며 유전체 층을 형성하는 단계;
    상기 고정 전극 및 유전체 층을 소성하는 단계; 및
    상기 세라믹 기판을 다이싱(Dicing) 하여 개별 유전체 칩을 형성한 후, 각 유전체 칩 상에 상기 고정 전극과의 사이에 정전 용량을 발생시키는 가동 전극을 구비하며, 회전 조정을 통해 상기 정전 용량 값을 가변시키는 트리머 커패시터용 로터(Rotor)를 형성하는 단계를 포함하여 이루어지며,
    상기 고정 전극은 도전 재료와 유기 비히클을 포함하는 도전성 페이스트를 상기 세라믹 기판 상에 도포하여 형성하고,
    상기 도전 재료는 Ag을 주성분으로 하며, 그외에 Pt, Pd로부터 선택된 한 개 이상의 금속 원소를 더 포함하는 것을 특징으로 하는 트리머 커패시터의 제조방법.
  2. 제1항에 있어서,
    상기 세라믹 기판은 알루미나(Al2O3), 알루미늄나이트라이드(AlN), 물라이트(3Al2O32SiO2), 스테아타이트(Steatite) 중에서 선택된 어느 하나의 세라믹 기판인 것을 특징으로 하는 트리머 커패시터의 제조방법.
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    상기 유전체 층은 세라믹 유전체 분체와 유기 비히클을 포함하는 유전체 페이스트를 상기 세라믹 기판 상부에 도포하여 형성하는 것을 특징으로 하는 트리머 커패시터의 제조방법.
  6. 세라믹 기판 상부에 고정 전극이 형성되어 있고,
    상기 세라믹 기판 하부에 상기 고정 전극을 외부와 전기적으로 연결하기 위한 외부 전극이 형성되어 있고,
    상기 고정 전극과 외부 전극을 전기적으로 연결하기 위한 비아 홀이 상기 세라믹 기판을 관통하며 형성되어 있고,
    상기 세라믹 기판 상부에 유전체 페이스트로 이루어지는 유전체 층이 상기 고정 전극을 감싸며 형성되어 있고,
    회전 조정을 통해 상기 고정 전극과의 사이의 정전 용량 값을 가변시키는 트리머 커패시터용 로터(Rotor)가 상기 유전체 층 상부에 설치되어 이루어지며,
    상기 트리머 커패시터용 로터는,
    로터 부재;
    상기 로터 부재 하부에 형성되며 상기 고정 전극과의 사이에 정전 용량을 발생시키는 가동 전극; 및
    상기 로터 부재 상부에 상기 로터 부재와 결합하여 형성되며 상기 로터 부재를 회전시켜 상기 정전 용량을 가변시키는 조정 샤프트를 포함하여 이루어지는 것을 특징으로 하는 트리머 커패시터.
  7. 삭제
  8. 제6항에 있어서,
    상기 세라믹 기판은 알루미나(Al2O3), 알루미늄나이트라이드(AlN), 물라이트(3Al2O32SiO2), 스테아타이트(Steatite) 중에서 선택된 어느 하나의 세라믹 기판인 것을 특징으로 하는 트리머 커패시터.
KR1020070065103A 2007-06-29 2007-06-29 트리머 커패시터 및 그 제조방법 KR100890007B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070065103A KR100890007B1 (ko) 2007-06-29 2007-06-29 트리머 커패시터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070065103A KR100890007B1 (ko) 2007-06-29 2007-06-29 트리머 커패시터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090001040A KR20090001040A (ko) 2009-01-08
KR100890007B1 true KR100890007B1 (ko) 2009-03-25

Family

ID=40484156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070065103A KR100890007B1 (ko) 2007-06-29 2007-06-29 트리머 커패시터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100890007B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101104537B1 (ko) * 2010-05-28 2012-01-11 한국과학기술원 가변 캐패시터 및 그의 구동 방법
KR102123746B1 (ko) * 2018-12-07 2020-06-16 한국세라믹기술원 칩형 슈퍼 커패시터 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254529A (ja) * 1994-03-15 1995-10-03 Chichibu Onoda Cement Corp トリマコンデンサ及びその製造方法
JP2000182893A (ja) * 1998-12-10 2000-06-30 Taiheiyo Cement Corp トリマーコンデンサ
JP2005012055A (ja) 2003-06-20 2005-01-13 Murata Mfg Co Ltd 可変コンデンサ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07254529A (ja) * 1994-03-15 1995-10-03 Chichibu Onoda Cement Corp トリマコンデンサ及びその製造方法
JP2000182893A (ja) * 1998-12-10 2000-06-30 Taiheiyo Cement Corp トリマーコンデンサ
JP2005012055A (ja) 2003-06-20 2005-01-13 Murata Mfg Co Ltd 可変コンデンサ

Also Published As

Publication number Publication date
KR20090001040A (ko) 2009-01-08

Similar Documents

Publication Publication Date Title
CN110246691B (zh) 层叠陶瓷电子部件
KR20180125875A (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP2010153485A (ja) 電子部品
KR20170121254A (ko) 로우-k 및 미드-k ltcc 유전체 조성물 및 소자
CN110310825B (zh) 层叠陶瓷电子部件
US9064638B2 (en) Dielectric ceramic, stack ceramic electronic component, and method of manufacturing these
JP4752340B2 (ja) 誘電体セラミック組成物、および積層セラミックコンデンサ
KR101931108B1 (ko) 미드-k ltcc 조성물 및 디바이스
KR20180008648A (ko) 고유전 상수-k ltcc 유전성 조성물 및 장치
CN110176356B (zh) 层叠陶瓷电容器及其制造方法
KR100890007B1 (ko) 트리머 커패시터 및 그 제조방법
US11295896B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
JP4353183B2 (ja) 誘電体セラミック組成物及び積層型電子部品
KR100492813B1 (ko) 적층형 압전 세라믹 소자의 제조방법
JP6860051B2 (ja) 積層セラミック電子部品
JP2006310645A (ja) 積層セラミック電子部品の製造方法
JP2019067827A (ja) 積層電子部品
JPH0878267A (ja) 内部電極ペーストおよびそれを用いた積層セラミックコンデンサ
JP2023149630A (ja) 誘電体磁器組成物、誘電体磁器組成物の製造方法及び多層積層セラミックキャパシタ
JP2022098294A (ja) 誘電体磁器組成物および電子部品
JP3599645B2 (ja) 誘電体磁器組成物とそれを用いた磁器コンデンサ及びその製造方法
JP2005179117A (ja) 誘電体磁器組成物およびこれを用いた積層セラミック部品
JP5887919B2 (ja) 電極焼結体および積層電子部品
JP2004345928A (ja) 酸化物磁器組成物、及びセラミック多層基板
JPH09134842A (ja) 積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131231

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150109

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151224

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171207

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee