KR100869524B1

KR100869524B1 - 방전등 점등 회로

Info

Publication number: KR100869524B1
Application number: KR1020070072155A
Authority: KR
Inventors: 신지 오타; 도모유키 이치카와
Original assignee: 가부시키가이샤 고이토 세이사꾸쇼
Priority date: 2006-07-20
Filing date: 2007-07-19
Publication date: 2008-11-19
Also published as: JP2008027710A; US7557513B2; US20080018263A1; KR20080008974A; DE102007034008A1; FR2905554A1; CN101111114A

Abstract

본 발명은 지락(地絡)의 영향없이 방전등의 상태를 모니터할 수 있는 점등 회로를 제공하는 것을 목적으로 한다.

점등 회로(11)는 공진용 커패시터(17)와, 공진용 인덕터(19)를 포함하고, 또한 제1 출력(21)과, 제2 출력(23)과, 저항(25)과, 모니터 회로(29)를 구비한다. 점등 회로(11)에서는, 직류 교류 변환 회로(13)는 직류 전압으로부터 교류 전압을 생성한다. 저항(25)의 일단(25a)은 제2 출력(23)에 접속되고, 타단(25b)은 2차측 권선(33)의 일단(33a)에 접속된다. 모니터용 출력(27)은 저항(25)의 타단(25b)에 접속되어 있고, 또한 방전등(30)에 흐르는 전류를 모니터하기 위한 신호를 제공하기 위해 설치되어 있다. 저항(25)의 일단(25a)은 접지선(GND)에 접속되어 있다. 모니터 회로(29)에는 모니터용 출력(27)으로부터의 신호를 받는다. 모니터 회로(29)는 방전등(30)에 흐르는 전류(IL)를 모니터하기 위한 신호를 생성한다.

Description

방전등 점등 회로{DISCHARGE LAMP LIGHTING CIRCUIT}

본 발명은 방전등 점등 회로에 관한 것이다.

특허 문헌 1에는 차량용 방전등의 점등 회로가 기재되어 있다. 점등 회로는 DC 승압 회로를 이용하여 배터리로부터의 전압을 승압하고 있다. DC 승압 회로의 승압 출력은 고주파 승압 회로에 접속되어 있다. 고주파 승압 회로는 자려식 인버터 회로이며, 그 동작 주파수는 제어 신호에 따라 변화하지 않는다. 자려식 인버터 회로는 한 쌍의 전계 효과 트랜지스터와 트랜스를 포함한다. DC 승압 회로의 승압 출력은 쵸크 코일을 통해 트랜스의 센터탭에 접속되어 있다. 한 쪽 전계 효과 트랜지스터는 트랜스의 1차측 권선의 일단에 접속된 드레인과 그라운드 라인에 접속된 소스를 갖는다. 다른 쪽 전계 효과 트랜지스터는 트랜스의 1차측 권선의 타단에 접속된 드레인과 그라운드 라인에 접속된 소스를 갖는다. 이들 전계 효과 트랜지스터의 게이트는 각각 트랜스의 귀환 권선의 일단 및 타단에 접속되어 있다. 트랜스의 2차측 권선의 일단은 트리거 트랜스를 통해 방전등의 일단에 접속되어 있고, 또한 트랜스의 2차측 권선의 타단은 저항을 통해 방전등의 타단에 접속되어 있다.

[특허 문헌 1] 일본 특허 출원 평4-141988호 공보

특허 문헌 1에 기재된 점등 회로와 다른 방식의 점등 회로도 몇 개가 있다. 이들의 점등 회로 중 하나는 직류-교류 변환 회로와 함께 직렬 공진 회로를 이용한다. 직류-교류 변환 회로는 제어 신호에 따른 주파수의 교류 전력을 생성하는 동시에, 트랜스는 직렬 공진 회로에 있어서 발생하는 전압을 승압한다. 트랜스의 2차측 권선의 일단 및 타단은 방전등의 양단에 각각 접속되어 있고, 또한 2차측 권선의 일단은 접지되어 있다. 제어 신호는 방전등에 인가되는 전압(이하, 램프 전압이라고 부른다)과 방전등에 흐르는 전류(이하, 램프 전류라고 부른다)를 따라 생성되고, 방전등에 인가되는 전력을 제어하고 있다.

이 점등 회로에서는 램프 전압 및 램프 전류는 트랜스의 2차측이 아니라, 2차측의 전압보다 작은 전압이 가해지는 1차측에 검출 회로를 설치하고 있었다. 그러나 방전등에 공급되는 전력을 고정밀도로 제어하기 위해서는, 램프 전압 및 램프 전류의 검출 정밀도를 보다 높게 하는 것이 요구된다. 이 때문에 방전등의 상태를 모니터하기 위한 모니터 회로를 트랜스의 1차측이 아니라 2차측에 설치하는 것이 바람직하다. 또한, 점등 회로에서는 방전등의 일단과 접지 사이에 지락(地絡)이 생긴 경우에도 정확한 모니터를 할 수 있는 것이 요구된다.

그래서, 본 발명은 이러한 사정을 감안하여 이루어진 것으로, 지락의 영향 없이 방전등의 상태를 정확히 모니터할 수 있는 점등 회로를 제공하는 것을 목적으로 한다.

본 발명의 일측면은 방전등을 점등하기 위한 점등 회로이다. 이 점등 회로는 (a) 상기 방전등에 인가하는 전력을 제어하는 제어 신호에 응답하여, 입력되는 직류 전압을 교류 전압으로 변환하는 직류 교류 변환 회로와, (b) 상기 직류 교류 변환 회로의 출력으로부터 상기 교류 전압을 받는 1차측 권선 및 2차측 권선을 포함하는 트랜스와, (c) 상기 트랜스의 1차측에 설치된 커패시터와, (d) 상기 트랜스의 1차측에 설치된 인덕터와, (e) 상기 2차측 권선으로부터의 전력을 상기 방전등에 공급하기 위한 제1 및 제2 출력과, (f) 상기 제2 출력에 접속되어 접지된 일단과 상기 2차측 권선의 일단에 접속된 타단을 포함하는 저항과, (g) 상기 방전등에 흐르는 전류를 상기 저항의 상기 타단으로부터의 신호를 이용하여 모니터하는 전류 모니터 회로를 포함하는 검출 회로를 포함하고, 상기 커패시터, 상기 인덕터 및 상기 1차측 권선은 직렬로 접속되어 있다.

이 점등 회로에 의하면, 제2 출력과 트랜스의 2차측 권선의 일단 사이에 저항을 접속하였기 때문에 트랜스의 1차측이 아니라 2차측에 있어서 방전등에 흐르는 전류를 모니터할 수 있다. 또한 저항의 상기 일단을 접지하기 때문에, 검출 회로는 트랜스의 2차측 권선에 흐르는 전류에 의해 저항 양단에 생기는 전위차를 나타내는 신호를 받는다. 따라서, 이 점등 회로의 출력과 방전등 사이의 배선에 있어서 지락이 생겼을 때에도, 방전등의 상태를 정확히 모니터할 수 있다. 고로 정확한 모니터값에 따라 이 점등 회로가 제어된다.

본 발명에 따른 점등 회로에서는, 상기 트랜스의 상기 2차측 권선은 중간탭 을 포함하고 있고, 상기 검출 회로는 상기 저항의 타단에 접속된 입력을 포함하는 제1 생성 회로와, 전압 모니터 회로를 포함하고 있으며, 상기 제1 생성 회로는 이 입력의 교류 전압의 진폭에 대응하는 제1 신호를 생성하고, 상기 전압 모니터 회로는 상기 중간탭부에 접속된 입력을 포함하는 동시에, 이 입력의 교류 전압의 진폭에 대응하는 제2 신호를 생성하는 제2 생성 회로와, 상기 제1 신호 및 제2 신호를 연산하여 램프 전압 상당 신호를 출력하는 제1 연산 회로를 포함할 수 있다.

이 점등 회로에 의하면, 고전압이 인가되는 방전등의 양단자 사이의 전압을 직접 모니터하지 않고, 트랜스의 중간탭으로부터의 출력값을 이용하기 때문에, 모니터 입력부의 내압 성능을 저감할 수 있는 한편, 방전등에 인가되는 전압을 나타내는 신호를 고정밀도로 할 수 있다. 또한, 저항의 상기 일단이 접지되어 있기 때문에, 트랜스의 중간탭으로부터의 출력값은 트랜스의 2차측 권선의 일단과 중간탭 사이에 나타나는 전압과 상기 저항의 양단 사이의 전압과의 합이다. 중간탭으로부터의 신호를 제1 및 제2 생성 회로 및 제1 연산 회로를 이용하여 처리하면, 상기 저항의 영향이 실질적으로 제외되고 있어 방전등에 인가되는 전압을 나타내는 신호를 얻을 수 있다.

본 발명에 따른 점등 회로에서는, 상기 트랜스의 상기 2차측 권선은 중간탭을 포함하고 있고, 상기 검출 회로는 상기 저항의 타단에 접속된 입력을 포함하는 제1 생성 회로와, 전압 모니터 회로를 포함하고 있으며, 상기 제1 생성 회로는 이 입력의 교류 전압의 진폭에 대응하는 제1 신호를 생성하고, 상기 전압 모니터 회로는 상기 저항의 타단에 접속된 제1 입력과 상기 2차측 권선의 중간탭에 접속된 제2 입력을 포함하는 동시에, 이 제1 및 제2 입력으로부터의 교류 신호의 차분에 대응하는 제3 신호를 생성하는 제3 생성 회로와, 상기 제1 신호와 상기 제3 신호를 연산하여 램프 전압 상당 신호를 출력하는 제2 연산 회로를 포함할 수 있다.

이 점등 회로에 의하면, 고전압이 인가되는 방전등의 양단자 사이의 전압을 직접 모니터하지 않고, 트랜스의 중간탭으로부터의 출력값을 이용하기 때문에, 모니터 입력부의 내압 성능을 저감할 수 있는 한편, 방전등에 인가되는 전압을 나타내는 신호를 고정밀도로 할 수 있다. 또한, 저항의 상기 일단이 접지되어 있기 때문에, 트랜스의 중간탭으로부터의 출력값은 트랜스의 2차측의 일단과 중간탭 사이에 나타나는 전압과 상기 저항의 양단 사이의 전압의 합이다. 트랜스의 중간탭으로부터의 신호를 제3 생성 회로를 이용하여 처리하면, 트랜스의 2차측의 일단과 중간탭 사이에 나타나는 전압을 나타내는 신호를 얻을 수 있다. 이 신호를 추가로 제2 연산 회로를 이용하여 처리하면, 상기 저항에 의한 전위차의 영향이 실질적으로 제외된 신호(방전등에 인가되는 전압을 나타내는 신호)를 얻을 수 있다.

본 발명에 따른 점등 회로에서는, 상기 트랜스의 2차측은 추가 권선을 포함하고 있고, 상기 검출 회로는 상기 저항의 타단에 접속된 입력을 포함하는 제1 생성 회로와, 전압 모니터 회로를 포함하고 있으며, 상기 제1 생성 회로는 이 입력의 교류 전압의 진폭에 대응하는 제1 신호를 생성하고, 상기 전압 모니터 회로는 상기 추가 권선에 접속된 입력을 포함하는 동시에, 상기 추가 권선의 양단의 전위차에 대응하는 교류 전압에 따른 제4 신호를 생성하는 제4 생성 회로와, 상기 제1 신호와 상기 제4 신호를 연산하여 램프 전압 상당 신호를 출력하는 제3 연산 회로를 포 함할 수 있다.

이 점등 회로에 의하면, 트랜스의 2차측에 추가 권선을 설치하여, 고전압이 인가되는 방전등의 양단자 사이의 전압을 직접 모니터하지 않기 때문에, 모니터 입력부의 내압 성능을 저감할 수 있는 한편, 방전등에 인가되는 전압을 나타내는 신호를 고정밀도로 할 수 있다.

본 발명에 따른 점등 회로에서는, 상기 제1 생성 회로는 이 제1 생성 회로의 상기 입력으로부터의 신호의 진폭에 대응하는 신호를 유지하여 출력하는 유지 회로를 포함할 수 있다.

본 발명에 따른 점등 회로에서는, 상기 제2 생성 회로는 이 제2 생성 회로의 상기 입력으로부터의 신호의 진폭에 대응하는 신호를 유지하여 출력하는 유지 회로를 포함할 수 있다. 또한, 상기 제3 생성 회로는 이 제3 생성 회로의 상기 제1 및 제2 입력으로부터의 교류 신호를 차분한 신호의 진폭에 대응하는 신호를 유지하여 출력하는 유지 회로를 포함할 수 있다. 또한, 상기 제4 생성 회로는 이 제4 생성 회로의 상기 입력으로부터의 신호의 진폭에 대응하는 신호를 유지하여 출력하는 유지 회로를 포함할 수 있다.

본 발명의 상기한 목적 및 다른 목적, 특징, 및 이점은 첨부 도면을 참조하여 진행되는 본 발명의 적합한 실시형태 이하의 상세한 기술로부터, 보다 용이하게 명백해진다.

이상 설명한 바와 같이, 지락의 영향없이 방전등의 상태를 정확히 모니터할 수 있는 점등 회로가 제공된다.

본 발명의 내용은 예시로서 도시된 첨부 도면을 참조하여 이하의 상세한 기술을 고려하는 것에 의해 용이하게 이해할 수 있다. 계속해서, 첨부 도면을 참조하면서, 본 발명의 점등 회로에 따른 실시형태를 설명한다. 가능한 경우에는, 동일한 부분에는 동일한 부호를 붙인다.

(제1 실시형태)

도 1은 차량용 방전등을 위한 점등 회로를 개략적으로 도시하는 회로도이다. 점등 회로는 차량용 전조등 등의 차량용 등기구를 위해 이용된다. 점등 회로(11)는 직류 교류 전환 회로(13)와, 트랜스(15)와, 커패시터(17)와, 인덕터(19)와, 제1 출력(21)과, 제2 출력(23)과, 저항(25)과, 모니터 회로(29)를 구비한다. 직류 교류 변환 회로(13)는 제어 신호(Sc) 및 직류 전압을 받고 있고, 직류 전압을 변환하여 제어 신호(Sc)에 따른 주파수의 교류 전압을 생성한다. 트랜스(15)는 직류 교류 변환 회로(13)로부터 교류 전압을 받는 1차측 권선(31)과, 이 점등 회로(11)에 접속되는 방전등(30)에 전력을 공급하기 위한 2차측 권선(33)을 포함한다. 커패시터(17) 및 인덕터(19)는 트랜스(15)의 1차측에 설치되어 있다. 또한, 커패시터(17), 인덕터(19) 및 1차측 권선(31)은 직렬로 접속되어 있고, 또한 이들은 직류 교류 변환 회로(13)의 출력(13a)에 접속되어 있다. 본 실시예에서는, 예컨대 커패시터(17) 및 인덕터(19)는 직류 교류 변환 회로(13)의 출력(13a)과 트랜스(15)의 1차측 권선(31)의 일단(31a) 사이에 접속된다. 커패시터(17)는 직류 교류 변환 회 로(13)의 출력(13a)에 접속된 일단(17a)과, 인덕터(19)의 일단(19a)에 접속된 타단(17b)을 갖는다. 인덕터(19)의 다른 단자(19b)는 1차측 권선(31)의 일단(31a)에 접속되어 있다. 제1 및 제2 출력(21, 23)은 트랜스(15)의 2차측 권선(33)으로부터의 교류 전력을 방전등(30)에 공급하기 위해 설치되어 있다. 저항(25)은 제2 출력(23)에 접속된 일단(25a)과 2차측 권선(33)의 일단(33a)에 접속된 타단(25b)을 갖는다. 제1 출력(21)은 2차측 권선(33)의 타단(33b)에 접속되어 있다. 모니터용 출력(27)은 저항(25)의 타단(25b)에 접속되어 있고, 또한 방전등(30)에 흐르는 전류를 모니터하기 위한 신호를 제공하기 위해 설치되어 있다. 저항(25)의 일단(25a)은 접지선(GND)에 접속되어 있다. 이 점등 회로(11)를 이용하여, 방전등(30)은 교류 점등된다. 모니터 회로(29)는 모니터용 출력(27)으로부터의 신호를 받는다. 모니터 회로(29)는 방전등에 흐르는 전류를 모니터하기 위한 전류 모니터 회로(28a)를 포함한다. 전류 모니터 회로(28a)는 저항(25)의 타단(25b)으로부터의 신호를 이용하여, 방전등(30)에 흐르는 교류 전류(IL^AC)의 크기를 나타내는 신호를 생성한다. 전류(IL^AC)는 V_IL ^AC/R1에 의해 도출된다[여기서, 전압(V_IL ^AC)은 저항(25)의 양단 사이의 전위차이며, 저항(25)은 저항값(R1)을 갖는다]. 모니터 회로(29)는 전압 모니터 회로(28b)를 포함한다.

이 점등 회로(11)에 의하면, 제2 출력(23)과 2차측 권선(33)의 일단(33a) 사이에 저항(25)을 접속하였기 때문에, 트랜스(15)의 1차측이 아니라 2차측에 있어서 방전등(30)에 흐르는 전류(IL^AC)를 모니터할 수 있다. 또한, 저항(25)의 일단(25a)을 접지하기 때문에, 2차측 권선(33)에 흐르는 전류에 의한 저항(25)의 양단에 생기는 전위차를 나타내는 신호를 모니터용 출력(27)으로부터 제공할 수 있다. 따라서, 이 점등 회로(11)의 출력(23)과 방전등(30) 사이의 배선에 있어서 지락이 생겼을 때에도 방전등(30)의 상태를 정확히 모니터할 수 있다. 그리고 정확한 모니터값에 따라 이 점등 회로(11)가 제어된다.

계속해서, 점등 회로를 더 상세히 설명한다. 직류 교류 변환 회로(13)는 점등 회로(11)의 제1 및 제2 파워 입력(35a, 35b)에 접속된 제1 및 제2 입력(13b, 13c)을 갖는다. 제1 및 제2 입력(13b, 13c)은 점등 회로(11)의 제1 및 제2 파워 입력(35a, 35b)에 접속된 외부 전원(37)으로부터 전력(P)을 받는다. 또한, 외부 전원(37)은 예컨대 배터리라고 하는 직류 전원이다. 또는 외부 전원(37)은 교류 전력을 정류하고, 이 후에 정류 파형을 평활화함으로써 얻어지는 직류 전력을 공급하는 것이라도 좋다. 직류 교류 변환 회로(13)는 또한 제어 신호(Sc)를 받고 있고, 이 제어 신호(Sc)에 따른 주파수의 교류 전력을 전력(P)으로부터 변환한다. 제어 신호(Sc)는 구동 회로(39)에 의해 발생된다. 이 구동 회로(39)는 방전등(30)에 흐르는 전류(IL^AC) 및 방전등(30)에 인가되는 교류 전압(VL^AC)에 대응하는 모니터 신호에 응답하여 동작한다. 제어 신호(Sc)의 주파수는 이들의 모니터 신호에 따라 변화한다. 이 주파수 값은 예컨대 100 kHz 내지 3 MHz 정도이다. 또한, 저항(25) 값은 예컨대 0.1 Ω 내지 1 Ω이다.

직류 교류 변환 회로(13)는 스위칭 소자(41, 43)를 포함한다. 스위칭 소자(41, 43)의 도통 및 비도통은 제어 신호(Sc)에 의해 제어된다. 스위칭 소자(41, 43)는 직렬로 접속되어 있고, 공유하는 노드(J)가 직류 교류 변환 회로(13)의 출력(13a)에 접속되어 있다. 스위칭 소자(41, 43)의 각각은 예컨대 트랜지스터이며, 스위칭 소자(41, 43)로서, 예컨대 전계 효과 트랜지스터, 바이폴라 트랜지스터를 이용할 수 있다. 스위칭 소자(4l)의 제어 단자(41a)에 가해지는 신호에 따라 제1 단자(41b)와 제2 단자(41c)의 도통/비도통이 제어된다. 또한 스위칭 소자(43)의 제어 단자(43a)에 가해지는 신호에 따라 제1 단자(43b)와 제2 단자(43c)의 도통/비도통이 제어된다. 직류 교류 변환 회로(13)로서, 본 실시예에서는 하프 브리지 회로를 이용하고 있지만, 풀 브리지 회로를 이용할 수도 있다.

커패시터(17)와, 인덕터(19) 및 1차측 권선(31)은 직류 교류 변환 회로(13)의 출력(13a)과 입력(13c) 사이에 직렬로 접속되어 있다. 점등 회로(11)의 동작중에, 커패시터(17)와, 인덕터(19) 및 1차측 권선(31) 중 적어도 어느 하나에 의해 구성되는 공진 회로가 동작한다. 예컨대 방전등(30)의 점등 전에는 2차측 권선(33)이 개방 상태이기 때문에, 커패시터(커패시턴스 C)(17), 인덕터(인덕턴스 L1)(19) 및 1차측 권선(31)(인덕턴스 L2)으로 이루어지는 직렬 공진이 생긴다. 실제로는, 이 직렬 공진에는 트랜스(15)의 누설 인덕턴스(인던턴스 L3)도 기여하고 있고, 이 경우 합성 인덕턴스는 L1+L2+L3으로 나타난다. 이 공진 주파수(f1)는 1/(2×π×sqrt(C×(L1+L2+L3)))로 규정된다. 방전등(30)의 점등 후에는 커패시터(커패시턴스 C)(17), 인덕터(인덕턴스 L1)(19) 및 누설 인덕턴스(인덕턴스 L3)로 이루어지는 직 렬 공진이 생긴다. 이 공진 주파수(f2)는 1/(2×π×sqrt(C×(L1+L3)))로 규정된다(sqrt는 제곱근을 나타내다. π는 원주율을 나타낸다).

또는, 점등 회로(11)는 커패시터(17)와 1차측 권선(31)에 의해 구성되는 공진 회로를 이용할 수 있다. 이 공진 회로는 추가 인덕터를 포함하지 않는다. 방전등(30)의 점등 전에는 2차측 권선(33)이 개방 상태이기 때문에, 커패시터(커패시턴스 C)(17), 1차측 권선(31)(인덕턴스 L2) 및 트랜스(15)의 누설 인덕턴스(인덕턴스 L3)로 이루어지는 직렬 공진이 생긴다. 이 공진 주파수(f1)는 1/(2×π×sqrt(C×(L2+L3)))로 규정된다. 방전등(30)의 점등 후에는, 커패시터(커패시턴스 C)(17) 및 누설 인덕턴스(인덕턴스 L3)로 이루어지는 직렬 공진이 생긴다. 이 공진 주파수(f2)는 1/(2×π×sqrt(C×L3))로 규정된다.

직류 교류 변환 회로(13)는 제어 신호(Sc)의 주파수(fc)에 따른 교류 전력을 공진 회로에 제공한다. 점등 회로(11)는 이들의 공진 회로의 공진 주파수와 교류 전력의 주파수와의 관계를 이용하여 방전등(30)의 점등을 제어한다. 이 제어를 위해 방전등(30)의 상태(방전등에 흐르는 전류값 및 방전등에 가해지는 전압값)의 정확한 모니터가 요구된다. 모니터를 위한 신호는 예컨대 모니터용 출력(27) 및 모니터용 출력(47)으로부터 제공된다. 이들의 모니터용 신호는 주파수(fc)의 신호이다. 모니터용 출력(47)은 예컨대 2차측 권선(33)의 중간탭(33c)에 접속되어 있다. 검출 회로(49)는 모니터 회로(29) 및 제1 생성 회로(50)를 포함한다. 검출 회로(49)는 모니터를 위한 신호에 응답하여, 방전등에 흐르는 전류값에 대응하는 신호, 및 방전등에 가해지는 전압값에 대응하는 신호를 생성한다. 제어 회로(52)는 검출 회 로(49)의 출력에 접속된 주파수 변조 회로(54)를 더 포함한다. 주파수 변조 회로(54)로부터의 신호는 구동 회로(39)에 제공된다.

점등 회로(11)는 기동 회로(45)를 포함한다. 기동 회로(45)는 방전등(30)의 점등을 위해 요구되는 고전압을 생성한다. 본 실시예에서는 기동 회로(45)는 1차측 권선(31)의 중간탭(31c) 및 접지선(GND)에 접속되어 있다.

도 2(a) 내지 도 2(d)는 지락이 생겼을 때의 등가 회로를 설명하는 도면이다. 방전등(Lamp)은 접속점(CON)을 통해 점등 회로에 접속되어 있다. 도 2(a) 및 도 2(b)에 도시된 점등 회로(51)에서는 트랜스(TRAN)의 2차측 권선의 일단이 접지되어 있다. 또한, 전류 모니터용 저항(R_M)이 트랜스(TRAN)의 2차측 권선의 일단과 접속점(CON)의 일단(출력)에 접속되어 있다. 점등 회로(51) 및 방전등(Lamp)에 있어서 지락이 발생하면, 지락에 기인하는 등가 저항(R_G)은 상기한 모니터용 저항(R_M)과 병렬로 접속되고, 방전등에 흐르는 전류를 정확히 검출할 수 없다.

한편, 도 2(c) 및 도 2(d)에 도시된 점등 회로(11)에서는 접속점(CON)에 접속된 저항(R_M)의 일단이 접지되어 있다. 이 때문에 지락 저항(R_G)이 모니터용 저항(R_M)과 병렬로 접속되지 않는다.

이상 설명한 바와 같이, 지락의 영향없이 방전등의 상태를 모니터할 수 있는 점등 회로를 제공할 수 있다. 또한, 점등 회로의 제어에 있어서, 저항(R_M)이 접속되어 있는 출력(23)의 지락을 고려할 필요가 없다. 점등 회로의 제어에 있어서 지락 의 영향을 배제할 수 있기 때문에, 점등 회로의 출력의 지락에 대응하는 페일세이프 회로가 요구되지 않게 되고, 제어 회로를 간소화할 수 있으며, 이 결과, 점등 회로의 비용을 저감할 수 있다. 방전등에 흐르는 전류를, 출력 상태에 상관없이 모니터할 수 있기 때문에, 높은 신뢰성의 점등 회로가 제공된다.

도 3은 방전등에 인가되는 전압(VL)을 모니터하기 위해 회로의 일례를 도시하는 도면이다. 점등 회로에서는 방전등을 기동할 때에 20 킬로볼트 정도의 고전압 펄스를 방전등에 가한다. 이 때문에 방전등에 인가되어 있는 전압 VL^AC을 모니터하기 위해 방전등의 양단의 전위차(VL^AC)를 직접 모니터 회로에 가하지 않고, 2차측 권선(33)의 중간탭(33c)에 모니터 회로를 접속한다. 중간탭(33c)은 2차측 권선(33)의 총수(Ns)에 대하여, 2차측 권선(33)의 일단(33a)으로부터 권선수(Ns1)의 위치에 설치되어 있다. 저항(25)의 일단(25a)이 접지되어 있기 때문에, 중간탭(33c)에 나타나는 전압(V_VL ^AC)은 트랜스(15)의 부분 권선(Ns1)에 생기는 전압(Vs1^AC)과, 모니터 저항(25)(저항값 R1)의 양단에 생기는 전위차(V_IL ^AC)와의 차이다. 이 값은 하기의 식

V_VL ^AC=Vs1^AC-V_IL ^AC (1)

로 나타낸다. 또한 방전등의 양단의 전위차(VL^AC)는 2차측 권선(33)의 양단(33a, 33b) 사이에 생기는 전압(Vs2^AC)과, 모니터 저항(25)의 양단에 생기는 전위 차(V_IL ^AC)와의 합이다. 전압(V_VL ^AC)의 위상은 전압(Vs2^AC)의 위상과 반대이기 때문에, 전압의 합은 하기의 식

VL^AC=Vs2^AC-V_IL ^AC (2)

로 나타낸다.

2차측 권선(33)의 양단(33a, 33b) 사이에 생기는 전압(Vs2), 트랜스(15)의 부분 권선(Ns1)에 생기는 전압(Vs1)은 권선비(Ns1/Ns)에 관계되어 있다. 이 관계는 하기의 식

Ns1/Ns=Vs1/Vs2 (3)

Vs2=Vs1×Ns/Ns1 (4)

로 나타낸다.

방전등에 흐르는 전류를 검출하기 위한 저항(25)의 전위차(V_IL ^AC)를 무시할 수 있으면, 식(2)로부터 방전등의 양단의 전압(VL^AC)은 Vs2^AC에 거의 동등하다. 그러나 방전등의 양단의 전압(VL)이 작은 경우에는, 전압(V_IL ^AC)을 무시할 수 없다. 이 때문에 트랜스(15)의 부분 권선(Ns1)에 생기는 전압(Vs1^AC)으로부터 전압(V_IL ^AC)의 기여를 제외하고, 전압(V_IL ^AC)의 기여를 포함하지 않는 방전등을 위한 모니터 전압을 구한다.

도 3에 도시되는 화살표(IL) 방향으로 전류가 흐르는 기간에, 화살표 방향에 플러스 전압(실효 전압)(V_L, V_IL, V_VL, Vs1, Vs2)이 발생한다. 도 3을 참조하면서, 다음 2개의 경우를 설명한다. 절대값 기호를 「ABS」라고 기록한다.

(1) 케이스 1 (ABS(Vs1^AC)≥ABS(V_IL ^AC), 중간탭 전압(V_VL)의 화살표 방향이 플러스 방향)

V_VL=Vs1+(-V_IL)

=Vs2×Ns1/Ns-V_IL

=(Ns1/Ns)×(VL-(-V_IL))-V_IL

=(Ns1/Ns)×VL+((Ns1-Ns)/Ns)×V_IL

따라서,

a×VL

=a×(Ns/Ns1)×V_VL+a×((Ns-Ns1)/Ns1)×V_IL이다.

즉, a×VL은 우측의 제1항과 제2항의 합으로 나타낸다. 여기서 심볼「a」는 램프 전압(VL)을 제어 회로(52)의 내부에서 사용되는 램프 전압에 상당하는 값(a×VL)으로 변환하기 위한 계수이며, 예컨대 a의 값은 0.05이다.

(2) 케이스 2 (ABS(Vs1^AC)≤ABS(V_IL ^AC), 중간탭 전압(V_VL)의 화살표 방향이 마 이너스 방향)

V_VL=-(Vs1+(-V_IL))

=-((Ns1/Ns)×VL+((Ns1-Ns)/Ns)×V_IL)

따라서

a×VL=

-a×(Ns/Ns1)×V_VL+a×((Ns-Ns1)/Ns1)×V_IL이다. 즉 a×VL은 우측의 제2항과 제1항의 차로 나타낸다.

점등 회로(11a)에서는, 검출 회로(49)는 저항(25)의 타단(25b)으로부터의 신호에 응답하여, 방전등에 흐르는 전류값에 대응하는 신호를 생성하는 동시에, 저항(25)의 타단(25b)으로부터의 신호에 따라 중간탭(33c)으로부터의 신호를 처리하는 것에 의해 저항(25)의 양단의 전위차의 영향을 작게 한 신호(방전등에 가해지는 전압값에 대응하는 신호)를 생성한다. 계속해서, 케이스(1)에 대해서 설명한다. 검출 회로(49)는 제1 생성 회로(50)와, 제2 생성 회로(55)와, 제1 연산 회로(57)를 구비한다. 제1 생성 회로(50)는 저항(25)의 타단(25b)으로부터의 교류 전압 신호를 입력(50a)에서 받고, 또한 이 교류 전압 신호의 진폭에 대응하는 제1 신호(V1)를 생성한다. 제1 신호(V1)는 예컨대 신호(V_IL ^AC)에 대응한다. 제1 신호(V1)는 전류 모니터 회로(28a)에 제공된다. 전압 모니터 회로(28b)의 제2 생성 회로(55)는 중간탭(33c)으로부터의 교류 전압 신호를 입력(55a)에서 받고, 또한 이 교류 전압 신호 의 진폭에 대응하는 제2 신호(V2)를 생성한다. 제2 신호(V2)는 예컨대 신호(V_VL ^AC)에 대응한다. 제1 및 제2 신호(V1, V2)는 제1 연산 회로(57)에 제공된다. 제1 연산 회로(57)는 입력(57a, 57b)에 각각 제1 및 제2 신호(V1, V2)를 받고, 또한 제1 신호(V1) 및 제2 신호(V2)와의 연산(케이스 1에서는 가산)을 행하여 램프 전압 상당 신호를 생성한다. 제1 연산 회로(57)는 a×VL에 대응하는 신호를 제공하는 출력(57c)을 갖는다.

이 점등 회로(11a)에 의하면, 저항(25)의 일단(25a)이 접지되어 있기 때문에, 트랜스(15)의 중간탭(33c)으로부터의 출력값에는 2차측 권선(33)의 일단(33a)과 중간탭(33C) 사이에 나타나는 전압(Vs1)과, 상기 저항(25)의 양단 사이의 전압(V_IL) 양쪽 모두가 포함된다. 이들의 전압을 검출 회로(49)를 이용하여 처리하면, 저항(25)에 의한 전압 강하의 영향이 실질적으로 제외된다.

점등 회로(11a)에서는 제1 생성 회로(50)는 입력(50a)으로부터의 신호를 받는 피크 검출 회로를 포함하는 것이 바람직하다. 제1 신호(V1)는 입력(50a)에서 받는 신호의 피크값을 나타낸다. 이 때문에 V1=V_IL×sqrt(2)가 된다. 또한 제2 생성 회로(55)는 입력(55a)으로부터의 신호를 받는 피크 검출 회로를 포함하는 것이 바람직하다. 제2 신호(V2)는 입력(55a)에서 받는 신호의 피크값을 나타낸다. 이 때문에 V2=V_VL×Sqrt(2)가 된다. 점등 회로(11a)에 의하면 각각의 피크값을 이용하여, 방전등에 흐르는 전류 및 방전등에 인가되는 전압에 대응하는 신호를 발생할 수 있 다. 또한, 이들의 피크 검출 회로의 각각은 입력(50a, 55a)에 가해지는 부전압을 클램프하기 위해 클램프 회로와, 이 클램프 회로의 출력의 피크값을 유지하는 피크 홀드 회로를 포함한다.

도 4는 제1 연산 회로의 일례를 도시하는 도면이다. 제1 연산 회로(57)는 제1 신호(V1)를 분압비(D1)로 분압한 제1 신호(S1)와 제2 신호(V2)를 분압비(D2)로 분압한 제2 신호(S2)를 생성하고, 이들 제1 및 제2 신호(V1, V2)의 합 또는 차의 연산을 행하여, 방전등에 인가되는 전압을 모니터하기 위한 신호를 생성한다. 보다 구체적으로는, 제1 처리 회로(59)는 전압(V_IL ^AC)의 피크값을 나타내는 제1 신호(V1)를 입력(59a)에서 받고 있고, V_IL×(Ns-Ns1)/Ns1에 비례하는 제1 신(S1)호를 생성하며, 또한 이 제1 신호(S1)를 제공하는 출력(59b)을 갖는다. 제2 처리 회로(61)는 전압(V_VL ^AC)의 피크값을 나타내는 제2 신호(V2)를 입력(61a)에서 받고 있고, V_VL×Ns/Ns1에 비례하는 제2 신호(S2)를 생성하며, 또한 이 제2 신호(S2)를 제공하는 출력(61b)을 갖는다. 가산 회로(63)는 제1 신호(S1) 및 제2 신호(S2)를 각각 제1 및 제2 입력(63a, 63b)에서 받아, 제1 신호(S1) 및 제2 신호(S2)의 가산(케이스 2에서는 감산)을 행하고, 또한 가산값(케이스 2에서는 감산값)을 나타내는 제3 신호(S3)를 출력(633)에 제공한다. 이 예에서는 분압비(D1)는 a×(Ns-Ns1)/Ns1/sqrt(2)에 관련되어 있고, 분압비(D2)는 a×Ns/Ns1/sqrt(2)에 관련되어 있다. D2-D1은 a/sqrt(2)에 관련되어 있다.

제1 처리 회로(59)는 입력(59a)과 접지(GND) 사이에 저항(R4)과 저항(R5)이 직렬로 접속되어 이루어지는 분압 회로(59c)를 포함한다. 저항(R4)과 저항(R5)의 접속점은 연산 증폭기(A1)의 비반전 입력에 접속되어 있고, 이 비반전 입력은 저항(R4, R5)에 의한 분압값을 받는다. 연산 증폭기(A1)의 반전 입력은 연산 증폭기(A1)의 출력에 접속되어 있다. 연산 증폭기(A1)의 출력은 제1 처리 회로(59)의 출력(59b)에 접속되어 있다.

제2 처리 회로(61)에서는, 입력(61a)과 접지(GND) 사이에 저항(R2)과 저항(R3)이 직렬로 접속되어 이루어지는 분압 회로(61c)를 포함한다. 저항(R2)과 저항(R3)의 접속점은 연산 증폭기(A2)의 비반전 입력에 접속되어 있고, 이 비반전 입력은 저항(R2, R3)에 의한 분압값을 받는다. 연산 증폭기(A2)의 반전 입력은 연산 증폭기(A2)의 출력에 접속되어 있다. 연산 증폭기(A2)의 출력은 제2 처리 회로(61)의 출력(61b)에 접속되어 있다.

가산 회로(63)는 연산 증폭기(A3)를 포함한다. 가산 회로의 일입력(63a)은 저항(R61)을 통해 연산 증폭기(A3)의 비반전 입력에 접속되어 있다. 가산 회로의 다른 입력(63b)은 저항(R62)을 통해 연산 증폭기(A3)의 비반전 입력에 접속되어 있다. 연산 증폭기(A3)의 반전 입력은 저항(R63)을 통해 연산 증폭기(A3)의 출력에 접속되는 동시에, 저항(R64)을 통해 접지되어 있다.

제1 처리 회로(59)에 있어서, 제1 신호(S1)가 a×V_IL×(Ns-Ns1)/Ns1이 되도록 저항(R4, R5) 값이 결정된다. 또한, 제2 처리 회로(61)에 있어서, 제2 신호(S2) 가 a×V_VL×Ns/Ns1이 되도록 저항(R2, R3) 값이 결정된다. 이 때 V1=V_IL×Sqrt(2), V2=V_VL×Sqrt(2)로부터

R3/(R2+R3)=a×Ns/Ns1/sqrt (2)

R5/(R4+R5)=a×(Ns-Ns1)/Ns1/sqrt(2)라고 하는 관계가 만족된다. R61=R62로 하면 연산 증폭기(A3)의 비반전 입력에 있어서 신호(S1 및 S2)의 평균값이 입력되고, 추가로 R63=R64로 함으로써, 이 평균값은 연산 증폭기(A3)를 이용하여 2배로 증폭되며, 가산 회로(63)의 출력에는 a×VL이 나타난다. 이에 따라, 케이스 1은 상세히 설명되었다.

케이스 1의 결과:

a×VL

=a×(Ns/Ns1)×V_VL+a×(Ns-Ns1)/Ns1×V_IL

케이스 2의 결과:

a×VL

=-a×(Ns/Ns1)×V_VL+a×(Ns-Ns1)/Ns1×V_IL

을 비교하면 케이스 2를 위한 회로는 가산 회로 대신에 감산 회로를 이용하면 좋은 것이 이해된다. VL 검출 범위, IL 검출 범위 등에 기초하여, VL과 IL의 함수인 Vs1(=Ns1/Ns×(VL+IL×R1))과 V_IL(=IL×R1)의 크기의 관계에 의해 케이스 1 및 케이스 2 중 어느 하나의 회로를 이용할지를 결정한다.

도 3을 참조하면 검출 회로(49)는 제1 생성 회로(50)로부터의 신호(V1)를 제1 연산 회로(57)에 제공하고 있지만, 제2 생성 회로(55)가 저항(25)의 타단(25b)으로부터의 교류 전압 신호를 받는 동시에, 신호(V2)에 추가하여, 이 교류 전압 신호의 진폭에 대응하는 신호[신호(V1)와 동등한 신호]를 생성할 수도 있다. 이 검출 회로에서는, 제1 연산 회로는 제2 생성 회로(55)로부터의 2개의 신호에 응답하여 동작한다.

도 5는 제1 연산 회로의 다른 예를 도시하는 도면이다. 제1 연산 회로(58)는 분압 회로를 포함하지 않는다. 제1 연산 회로(58)에서는 제3 처리 회로(65)는 신호(V1)에 응답하여 신호(S3)를 생성하고 있고, 또한 이를 위한 전압 팔로워(follower) 회로를 포함한다. 연산 증폭기(A1)의 비반전 입력은 입력(65a)을 통해 제1 신호(V1)를 받는다. 연산 증폭기(A1)의 반전 입력은 연산 증폭기(A1)의 출력에 접속되어 있다. 연산 증폭기(A1)의 출력은 제3 처리 회로(65)의 출력(65b)에 접속되어 있다. 제4 처리 회로(67)는 신호(V2)에 응답하여 신호(S4)를 생성하고 있고, 또한 이를 위한 전압 팔로워 회로를 포함한다. 연산 증폭기(A2)의 비반전 입력은 입력(67a)을 통해 제2 신호(V2)를 받는다. 연산 증폭기(A2)의 반전 입력은 연산 증폭기(A2)의 출력에 접속되어 있다. 연산 증폭기(A2)의 출력은 제4 처리 회로(67)의 출력(67b)에 접속되어 있다. 가산 회로(69)는 연산 증폭기(A3)를 포함한다. 가산 회로(69)의 일입력(69a)은 저항(RR1)을 통해 연산 증폭기(A3)의 비반전 입력에 접속되어 있다. 가산 회로(69)의 다른 입력(69b)은 저항(RR2)을 통해 연산 증폭기(A3)의 비반전 입력에 접속되어 있다. 연산 증폭기(A3)의 반전 입력은 저항(RR4) 을 통해 연산 증폭기(A3)의 출력에 접속되는 동시에, 저항(RR3)을 통해 접지되어 있다.

가산 회로(69)의 출력값(V_OUT)은

V_OUT=(V_VL×sqrt(2))×(RR2/RR3)×((RR3+RR4)/(RR1+RR2))+(V_IL×sqrt(2))×(RR1/RR3)×((RR3+RR4)/(RR1+RR2))가 된다.

한편, 상기한 케이스 1의 결과에 의하면,

a×VL

=a×(Ns/Ns1)×Vv_L+a×((Ns-Ns1)/Ns1)×V_IL이다. V_VL, V_IL의 항을 대비하면,

(RR2/RR3)×((RR3+RR4)/(RR1+RR2))=a×Ns/Ns1/sqrt(2)

(RR1/RR3)×((RR3+RR4)/(RR1+RR2))=a×(Ns-Ns1)/Ns1/sqrt(2)가 된다.

이들 식으로부터, 저항(RR1과 RR2)의 관계, 및 저항(RR3과 RR4)의 관계를 얻을 수 있다. 또한, 케이스 2에 대해서도 같은 계산에 의해 저항값을 설정할 수 있다. 이상의 설명으로부터 이해되는 바와 같이, 검출 회로를 구성하는 회로에는 여러 가지 변형예를 생각할 수 있다.

(제2 실시형태)

도 6은 검출 회로의 다른 예를 도시하는 도면이다. 점등 회로(11b)에서는 검출 회로(71)는 저항(25)의 타단(25b)으로부터의 신호(방전등에 흐르는 전류값에 대응하는 신호) 및 중간탭으로부터의 신호의 차분값에 대응하는 전압 신호를 생성하고, 또한 이 전압 신호와, 저항(25)의 타단(25b)으로부터의 신호에 응답하여 생성 된 신호를 처리하여, 저항(25)의 양단의 전위차로부터의 영향을 중간탭으로부터의 신호에 있어서 작게 한 신호(방전등에 가해지는 전압값에 대응하는 신호)를 생성한다. 점등 회로(11b)에서는 검출 회로(71)는 제1 생성 회로(50)와, 제3 생성 회로(73)와, 제2 연산 회로(75)를 포함한다. 제3 생성 회로(73)는 저항(25)의 타단(25b)에 접속된 제1 입력(73a)과 중간탭(33c)에 접속된 제2 입력(73b)을 갖는 동시에, 이 제1 및 제2 입력(73a, 73b)으로부터의 교류 신호의 차분에 대응하는 제3 신호(V3)를 생성한다. 제3 신호(V3)는 도 6에 표시된 전위차(Vs1^AC)에 대응하는 신호이다. 제2 연산 회로(75)는 제1 신호(V1)와 제3 신호(V3)를 연산하여 램프 전압 상당 신호를 생성한다. 이 때문에 제2 연산 회로(75)는 전위차(Vs1^AC)에 대응하는 신호와 방전등에 흐르는 전류값에 대응하는 신호를 이용하여 a×VL에 대응하는 신호를 생성한다. 이 신호는 출력(75c)에 제공된다.

도 6에 도시되는 바와 같이 전압(V_IL ^AC)의 방향이 전압(V_VL ^AC)의 방향과 반대이기 때문에, 예컨대 전압(V_VL ^AC)이 플러스의 최대 진폭일 때, 전압(V_IL ^AC)이 마이너스의 최대 진폭이 되고, 차분을 나타내는 신호(Vs1^AC)는 V_IL ^AC의 최대 진폭값(플러스값)과 V_VL ^AC의 최대 진폭값(플러스값)과의 합이 최대 진폭이 되는 교류 신호가 된다.

이 점등 회로(11b)에 의하면, 고전압이 인가되는 방전등의 양단자 사이의 전 압을 직접 모니터하지 않고 중간탭(33c)으로부터의 출력값을 이용하기 때문에, 모니터 입력부의 내압 성능을 저감할 수 있는 한편, 방전등에 인가되는 전압을 나타내는 신호를 고정밀도로 할 수 있다. 또한 저항(25)의 일단(25a)이 접지되어 있기 때문에, 중간탭(33c)으로부터의 출력값은 2차측 권선(33)의 일단(33a)과 중간탭(33c) 사이에 나타나는 전압(Vs1)과 상기 저항(25)의 양단 사이의 전압과의 합이다. 제1 및 제3 생성 회로로부터의 전압 신호를 제2 연산 회로(75)를 이용하여 처리하면, 저항(25)의 영향이 실질적으로 제외되고, 중간탭(33c)과 저항의 타단(25b) 사이의 전위차를 나타내는 신호를 얻을 수 있다.

도 7은 제3 생성 회로의 구성의 일부를 나타내는 일례를 도시하는 도면이다. 제3 생성 회로(73)는 감산 회로(76)를 포함한다. 감산 회로(76)는 입력(73a, 73b)으로부터의 신호의 차분값에 대응하는 전압 신호를 생성한다. 감산 회로(76)의 제1 입력(76a)은 연산 증폭기(A4)의 반전 입력에 저항(R72)을 통해 접속되어 있고, 연산 증폭기(A4)의 반전 입력은 연산 증폭기(A4)의 출력에 저항(R74)을 통해 접속되어 있다. 또한, 감산 회로(76)의 제2 입력(76b)은 연산 증폭기(A4)의 비반전 입력에 저항(R71)을 통해 접속되어 있고, 연산 증폭기(A4)의 비반전 입력은 저항(R73)을 통해 접지되어 있다.

제1 입력(76a)은 제3 생성 회로(73)의 입력(73a)(입력 신호는 V_IL ^AC)에 접속되고, 제2 입력(76b)은 제3 생성 회로(73)의 입력(73b)(입력 신호는 V_VL ^AC)에 접속된 다. 또한, 저항 R71=R72=R73=R74로 설정함으로써, 연산 증폭기(A4)의 출력 신호를 교류 전압(VF3^AC)으로 기재하면, 다음 관계

VF3^AC=V_VL ^AC-V_IL ^AC=Vs1^AC가 된다.

신호(Vs1^AC)를 피크 홀드 회로를 통과한 피크값이 신호(V3)(=Vs1×sqrt(2))가 된다. 이 회로에 의해 입력 전압의 값의 차분이 제공되고, 전압(Vs1^AC)에 대응하는 신호가 생성된다. 트랜스(15)의 권선비의 관계

Ns1/Ns=Vs1/Vs2를 이용하여,

a×Vs2=a×Vs1×Ns/Ns1을 얻는다.

점등 회로(11b)에 있어서도, 제3 생성 회로(73)는 점등 회로(11a)와 유사한 피크 검출 회로를 포함할 수 있다. 점등 회로(11b)에 의하면 교류 신호로서 구한 차분값의 피크값을 이용하여 방전등에 흐르는 전류 및 방전등에 인가되는 전압에 대응하는 신호를 발생할 수 있다. 또한, 피크 검출 회로는 클램프 회로와 피크 홀드 회로를 포함한다.

a×Vs2에 대응하는 신호는 Vs1^AC의 피크값(V3)을 얻은 후에, 도 4에 도시되는 바와 같이, 예컨대 V3에 대응하는 신호를 분압비(D3)로 분압하는 회로(예컨대 분압 저항 및 전압 팔로워 회로)를 이용하여 생성된다. 이 분압비(D3)는 a×Ns/Ns1/sqrt(2)에 관련되어 있다.

저항(25)의 양단 사이의 전위차가 작으면 실질적으로

a×VL=a×Vs2=a×Vs1×Ns/Ns1

=a×V3×Ns/Ns/Ns1/sqrt(2)가 된다.

저항(25)의 양단 사이의 전위차를 고려하면

a×VL=a×Vs2-a×V_IL

=a×Vs1×Ns/Ns1-a×V_IL

=a×V3×Ns/Ns1/sqrt(2)-a×V1/sqrt(2)를 얻는다.

이 때문에 감산 회로를 이용하여 Vs1^AC에 대응하는 신호와 V_ILAC에 대응하는 신호와의 차를 생성함으로써, 램프 전압 상당 신호인 a×VL을 얻을 수 있다.

검출 회로(71)는 제1 생성 회로(50)로부터의 신호(V1)를 제2 연산 회로(75)에 제공하고 있지만, 제3 생성 회로(73)가 저항(25)의 타단(25b)으로부터의 교류 전압 신호를 받는 동시에, 신호(V3)에 추가하여, 이 교류 전압 신호의 진폭에 대응하는 신호[신호(V1)와 동등한 신호]를 생성할 수도 있다. 이 검출 회로에서는 제2 연산 회로는 제3 생성 회로부터의 2개의 신호에 응답하여 동작한다.

(제3 실시형태)

도 8은 검출 회로의 다른 예를 도시하는 도면이다. 점등 회로(11c)에서는 트랜스(15)의 2차측은 추가 권선(34)(권선수 Ns3)을 포함한다. 트랜스(15)의 2차측에 추가 권선(34)을 설치하면, 중간탭을 이용하지 않는다. 검출 회로(81)는 제1 생성 회로(50)와, 제4 생성 회로(83)와, 제3 연산 회로(85)를 포함한다. 제4 생성 회로(83)는 모니터용 출력(48)을 통해 추가 권선(34)에 접속된 입력(83a)을 갖는 동 시에, 추가 권선(34)의 양단의 전위차에 대응하는 교류 전압에 따른 제4 신호(V4)를 생성한다. 제3 연산 회로(85)는 제1 신호(V1)와 제4 신호(V4)를 연산하여 램프 전압 상당 신호를 출력한다. 제4 신호(V4)는 Vs3^AC의 최대 진폭값에 대응하는 신호이다. 2차측 권선(33)과 추가 권선(34)의 권선비의 관계

Ns3/Ns=Vs3/Vs2를 이용하여

a×Vs2=a×Vs3×Ns/Ns3을 얻는다.

점등 회로(11c)에 있어서도 점등 회로(11a, 11b)와 마찬가지로, 제4 생성 회로(83)는 입력(83a)으로부터의 신호를 받는 피크 검출 회로를 포함하는 것이 바람직하다. 제4 신호(V4)는 입력(83a)에서 받는 신호의 피크값을 나타낸다.

저항(25)의 양단 사이의 전위차가 작으면, 실질적으로

a×VL=a×Vs2=a×Vs3×Ns/Ns3

=a×V4×Ns/Ns3/sqrt(2)가 된다.

저항(25)의 양단 사이의 전위차를 고려하면,

a×VL=a×Vs2-a×V_IL

=a×Vs3×Ns/Ns3-a×V_IL

=a×V4×Ns/Ns3/sqrt(2)-a×V1/sqrt(2)를 얻는다.

제3 연산 회로(85)는 Vs3^AC에 대응하는 신호를 받는 입력(85a)과 V_ILAC에 대응하는 신호를 받는 입력(85b)을 갖고 있고, 또한 Vs3^AC에 대응하는 신호(V4)와 V_IL ^AC 에 대응하는 신호(V1)에 대하여, 각각 (a×Ns/Ns3/sqrt(2))와 (a/sqrt(2))로 분압한 값과의 차신호를 생성한다. 저항(25)의 양단 사이의 전위차가 작으면 -a×V1/sqrt(2)를 연산하기 위한 감산 회로는 불필요해진다. 제3 연산 회로(85)는 a×VL에 대응하는 신호를 제공하는 출력(85c)을 갖는다.

검출 회로(81)는 제1 생성 회로(50)로부터의 신호(V1)를 제3 연산 회로(85)에 제공하고 있지만, 제4 생성 회로(83)가 저항(25)의 타단(25b)으로부터의 교류 전압 신호를 받는 동시에, 신호(V4)에 추가하여, 이 교류 전압 신호의 진폭에 대응하는 신호[신호(V1)와 동등한 신호]를 생성할 수도 있다. 이 검출 회로에서는, 제3 연산 회로는 제4 생성 회로로부터의 2개의 신호에 응답하여 동작한다.

(제4 실시형태)

도 9는 점등 회로(11a, 11b, 11c)에 이용되는 피크 홀드 회로를 도시하는 도면이다. 피크 홀드 회로(89)는 연산 증폭기(91)와, 제1 트랜지스터(93)와, 제2 트랜지스터(95)와, 홀드용 커패시터(97)와, 저항(99)을 포함한다. 연산 증폭기(91)는 입력 신호(Vin)를 받는 비반전 입력(91a), 반전 입력(91b) 및 출력(91c)을 갖는다. 제1 트랜지스터(93) 및 제2 트랜지스터(95)의 각각은 바이폴라 트랜지스터 또는 전계 효과 트랜지스터일 수 있다. 제1 트랜지스터(93)가 바이폴라 트랜지스터(전계 효과 트랜지스터)일 때, 제1 트랜지스터(93)는 전원선(Vcc)에 접속된 콜렉터(드레인)(93a), 연산 증폭기(91)의 출력(91c)에 접속된 베이스(게이트)(93b) 및 연산 증폭기(91)의 반전 입력(91b) 및 저항(99)의 일단(99a)에 접속된 이미터(소스)(93C)를 갖는다. 제2 트랜지스터(95)가 바이폴라 트랜지스터(전계 효과 트랜지스터)일 때, 제2 트랜지스터(95)는 전원선(Vcc)에 접속된 콜렉터(드레인)(95a), 연산 증폭기(91)의 출력(91c)에 접속된 베이스(게이트)(95b) 및 커패시터(97)의 일단(97a)에 접속된 이미터(소스)(95c)를 갖는다. 커패시터(97)의 타단(97b) 및 저항(99)의 타단(99b)은 접지되어 있다.

연산 증폭기(91)의 출력이 트랜지스터(93)의 베이스(93b)에 접속되는 동시에, 트랜지스터(93)의 이미터(93c)가 연산 증폭기(91)의 반전 입력(91b)에 접속되어 있기 때문에, 제1 트랜지스터(93)는 부귀환을 위해 설치되어 있다. 또한, 연산 증폭기(91)의 출력이 트랜지스터(95)의 베이스(95b)에 접속되는 동시에, 트랜지스터(95)의 이미터(95c)가 커패시터(97)의 일단(97a)에 접속되어 있기 때문에, 제2 트랜지스터(95)는 피크 전압의 홀드를 위해 설치되어 있다. 이 때문에 출력의 포화없이 연산 증폭기(91)가 동작하기 때문에, 피크 홀드 회로(89)의 주파수 대역은 연산 증폭기(91)의 주파수 대역과 같은 정도까지 넓다. 입력 주파수가 상기한 주파수 대역에 있을 때, 피크 홀드 회로(89)는 입력 신호의 변화에 따라 동작한다.

필요한 경우에는, 피크 홀드 회로(89)는 커패시터(97)와 병렬로 접속된 저항을 더 포함할 수 있다.

점등 회로(11a, 11b, 11c)에 있어서, 램프 전압은 교류의 극성 전환마다, 교류 신호의 진폭보다 큰 펄스상의 재점호 전압이 발생하는 경우에는, 이 재점호 전압을 마스크하여 진폭(교류 신호의 피크값)을 검출해야 한다.

점등 회로(11a, 11b, 11c)의 모니터용 출력(27, 47, 48)에는 직류 교류 변환 회로(13)의 스위칭 주파수에 응답한 신호가 나타난다. 모니터 회로는 이 스위칭 주 파수에 응답하여 동작하는 것이 요구된다. 그러나 통상, 피크 홀드 회로는 연산 증폭기의 출력에 접속된 홀드용 커패시터를 포함하고 있기 때문에, 이 커패시터의 용량값에 의해 동작 상한 주파수가 결정되어 버리는 경우가 많다. 그런데 피크 홀드 회로(89)를 이용하면 연산 증폭기(91)의 주파수 대역과 같은 정도까지 모니터 신호는 응답한다.

이상 설명한 바와 같이, 본 실시형태에 따른 점등 회로에 의하면, 지락이 생겨도 램프 전압 및 램프 전류를 정확히 모니터하여 전력 연산을 행할 수 있기 때문에, 방전등에 과대한 전력이 공급되어 버리는 사태를 방지하고, 안전하게 지락을 검출할 수 있다.

적합한 실시형태에 있어서 본 발명의 원리를 도시하여 설명하였지만, 본 발명은 그와 같은 원리로부터 일탈하지 않고 배치 및 상세에 있어서 변경될 수 있는 것은 당업자에 의해 인식된다. 본 발명은 본 실시형태에 개시된 특정한 구성에 한정되는 것이 아니다. 따라서 특허청구 범위 및 그 정신의 범위로부터 오는 모든 수정 및 변경에 대한 권리를 청구한다.

도 1은 차량용 방전등을 위한 점등 회로를 개략적으로 도시하는 회로도.

도 2의 도 2(a) 내지 도 2(d)는 점등 회로 및 방전등으로 이루어지는 회로에 있어서 지락이 생겼을 때의 등가 회로를 도시하는 도면.

도 3은 방전등에 인가되는 전압(VL)을 모니터하기 위해 회로의 일례를 도시하는 도면.

도 4는 제1 연산 회로의 일례를 도시하는 도면.

도 5는 제1 연산 회로의 다른 예를 도시하는 도면.

도 6은 방전등에 인가되는 전압(VL)을 모니터하기 위해 회로의 일례를 도시하는 도면.

도 7은 제3 생성 회로의 구성의 일부를 나타내는 일례를 도시한 도면.

도 8은 방전등에 인가되는 전압(VL)을 모니터하기 위해 회로의 일례를 도시하는 도면.

도 9는 점등 회로에 이용되는 피크 홀드 회로를 도시하는 도면.

<도면의 주요 부분에 대한 부호의 설명>

11, 11a, 11b, 11c: 점등 회로

13: 직류 교류 변환 회로

13a: 직류 교류 변환 회로의 출력

15: 트랜스 17: 커패시터

19: 인덕터 21: 제1 출력

23: 제2 출력 25: 저항

25a: 저항의 일단 25b: 저항의 타단

29: 모니터 회로 Sc: 제어 신호

30: 방전등 31: 1차측 권선

33: 2차측 권선 31a: 1차측 권선의 일단

31b: 1차측 권선의 타단 31c: 1차측 권선의 중간탭

33a: 2차측 권선의 일단 33b: 2차측 권선의 타단

33c: 2차측 권선의 중간탭 34: 추가 권선

35a, 35b: 파워 입력 37: 외부 전원

41, 43: 스위칭 소자 45: 기동 회로

47: 모니터용 출력 48: 모니터용 출력

49: 검출 회로 59c: 분압 회로

61c: 분압 회로 89: 피크 홀드 회로

91: 연산 증폭기 93: 제1 트랜지스터

95: 제2 트랜지스터 97: 커패시터

99: 저항

Claims

방전등을 점등하는 점등 회로로서,

상기 방전등에 인가하는 전력을 제어하는 제어 신호에 응답하여, 입력되는 직류 전압을 교류 전압으로 변환하는 직류 교류 변환 회로와,

상기 직류 교류 변환 회로의 출력으로부터 상기 교류 전압을 받는 1차측 권선 및 2차측 권선을 포함하는 트랜스와,

상기 트랜스의 1차측에 설치된 커패시터와,

상기 트랜스의 1차측에 설치된 인덕터와,

상기 2차측 권선으로부터의 전력을 상기 방전등에 공급하기 위한 제1 및 제2 출력과,

상기 제2 출력에 접속되어 접지된 일단과 상기 2차측 권선의 일단에 접속된 타단을 포함하는 저항과,

상기 방전등에 흐르는 전류를 상기 저항의 상기 타단으로부터의 신호를 이용하여 모니터하는 전류 모니터 회로를 포함하는 검출 회로를 포함하고,

상기 커패시터, 상기 인덕터 및 상기 1차측 권선은 직렬로 접속되어 있으며,

상기 트랜스의 상기 2차측 권선은 중간탭을 포함하고,

상기 검출 회로는 상기 저항의 타단에 접속된 입력을 포함하는 제1 생성 회로와 전압 모니터 회로를 포함하며,

상기 제1 생성 회로는 상기 입력의 교류 전압의 진폭에 대응하는 제1 신호를 생성하고,

상기 전압 모니터 회로는,

상기 중간탭에 접속된 입력을 포함하고, 상기 입력의 교류 전압의 진폭에 대응하는 제2 신호를 생성하는 제2 생성 회로와,

상기 제1 신호 및 제2 신호를 연산하여 램프 전압 상당 신호를 출력하는 제1 연산 회로를 포함하는 것

을 특징으로 하는 점등 회로.
방전등을 점등하는 점등 회로로서,

상기 방전등에 인가하는 전력을 제어하는 제어 신호에 응답하여, 입력되는 직류 전압을 교류 전압으로 변환하는 직류 교류 변환 회로와,

상기 직류 교류 변환 회로의 출력으로부터 상기 교류 전압을 받는 1차측 권선 및 2차측 권선을 포함하는 트랜스와,

상기 트랜스의 1차측에 설치된 커패시터와,

상기 트랜스의 1차측에 설치된 인덕터와,

상기 2차측 권선으로부터의 전력을 상기 방전등에 공급하기 위한 제1 및 제2 출력과,

상기 제2 출력에 접속되어 접지된 일단과 상기 2차측 권선의 일단에 접속된 타단을 포함하는 저항과,

상기 방전등에 흐르는 전류를 상기 저항의 상기 타단으로부터의 신호를 이용하여 모니터하는 전류 모니터 회로를 포함하는 검출 회로를 포함하고,

상기 커패시터, 상기 인덕터 및 상기 1차측 권선은 직렬로 접속되어 있으며,

상기 트랜스의 상기 2차측 권선은 중간탭을 포함하고,

상기 검출 회로는 상기 저항의 타단에 접속된 입력을 포함하는 제1 생성 회로와 전압 모니터 회로를 포함하며,

상기 제1 생성 회로는 상기 입력의 교류 전압의 진폭에 대응하는 제1 신호를 생성하고,

상기 전압 모니터 회로는,

상기 저항의 타단에 접속된 제1 입력과 상기 2차측 권선의 중간탭에 접속된 제2 입력을 포함하고, 상기 제1 및 제2 입력으로부터의 교류 신호의 차분에 대응하는 제3 신호를 생성하는 제3 생성 회로와,

상기 제1 신호와 상기 제3 신호를 연산하여 램프 전압 상당 신호를 출력하는 제2 연산 회로를 포함하는 것

을 특징으로 하는 점등 회로.
방전등을 점등하는 점등 회로로서,

상기 방전등에 인가하는 전력을 제어하는 제어 신호에 응답하여, 입력되는 직류 전압을 교류 전압으로 변환하는 직류 교류 변환 회로와,

상기 직류 교류 변환 회로의 출력으로부터 상기 교류 전압을 받는 1차측 권선 및 2차측 권선을 포함하는 트랜스와,

상기 트랜스의 1차측에 설치된 커패시터와,

상기 트랜스의 1차측에 설치된 인덕터와,

상기 2차측 권선으로부터의 전력을 상기 방전등에 공급하기 위한 제1 및 제2 출력과,

상기 제2 출력에 접속되어 접지된 일단과 상기 2차측 권선의 일단에 접속된 타단을 포함하는 저항과,

상기 방전등에 흐르는 전류를 상기 저항의 상기 타단으로부터의 신호를 이용하여 모니터하는 전류 모니터 회로를 포함하는 검출 회로를 포함하고,

상기 커패시터, 상기 인덕터 및 상기 1차측 권선은 직렬로 접속되어 있으며,

상기 트랜스의 2차측은 추가 권선을 포함하고,

상기 회로 검출 회로는 상기 저항의 타단에 접속된 입력을 포함하는 제1 생성 회로와 전압 모니터 회로를 포함하며,

상기 제1 생성 회로는 상기 입력의 교류 전압의 진폭에 대응하는 제1 신호를 생성하고,

상기 전압 모니터 회로는,

상기 추가 권선에 접속된 입력을 포함하고, 상기 추가 권선의 양단의 전위차에 대응하는 교류 전압의 진폭에 따른 제4 신호를 생성하는 제4 생성 회로와,

상기 제1 신호와 상기 제4 신호를 연산하여 트랜스 전압 상당 신호를 출력하는 제3 연산 회로를 포함하는 것

을 특징으로 하는 점등 회로.
제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제1 생성 회로는 상기 제1 생성 회로의 상기 입력으로부터의 신호의 진폭에 대응하는 신호를 유지하여 출력하는 유지 회로를 포함하는 것을 특징으로 하는 점등 회로.
삭제