JP2022028133A - 電力変換装置 - Google Patents

Abstract

【課題】簡易な構成で高効率電力変換が可能なトーテムポール型力率改善回路を備えた電力変換装置を提供する。【解決手段】電力変換装置１は、トーテムポール型力率改善回路１２と、制御回路と、を備える。トーテムポール型力率改善回路は、交流電源ＡＣの第１の端子ＡＣ１に接続されたコイルＬ１と、第１の電流検出器Ｒ１を介してコイルにソース端子が接続された第１の半波スイッチＳ１と、第２の電流検出器Ｒ２を介してコイルにドレイン端子が接続された第２の半波スイッチＳ２と、第１の半波スイッチのドレイン端子にカソードが接続され、交流電源の第２の端子ＡＣ２にアノードが接続された第１のダイオードＤ１と、第２の半波スイッチのソース端子にアノードが接続され、交流電源の第２の端子にカソードが接続された第２のダイオードＤ２と、第１のダイオードのカソードと、第２のダイオードのアノードとの間に接続された平滑キャパシタＣ１と、を備える。【選択図】図１

Description

本発明の実施形態は、電力変換装置に関する。

電力変換装置は、交流電源から得られる交流電圧を直流電圧に変換して負荷へ電力を供給する。交流電源の交流電圧を直流電圧に変換する場合、交流電源に流れる交流電流を交流電圧と同位相の正弦波状に変換することが最も力率が良く高調波ノイズ発生も少ない。例えば、電力変換装置は、入力電流を正弦波状にするトーテムポール型力率改善回路を備える。

上記のようなトーテムポール型力率改善回路を制御するために、入力される交流電圧によって流れる交流電流を検出する必要がある。例えば、電流を検出するカレントトランスを備える電力変換装置が実用化されている。しかしながら、このような構成では、交流電流の検出結果が正負の信号として出力される。この為、トーテムポール型力率改善回路を制御するための制御ＩＣに、電流検出の結果を直接用いることができない。この為、電流の検出結果を任意のＧＮＤを基準とした信号に変換する、即ち絶縁する必要があり、回路が複雑になるという課題がある。また、カレントトランスが高価である為、コストが増加するという課題がある。

特開２０１６－２１８８５２号公報

本発明が解決しようとする課題は、簡易な構成で高効率電力変換が可能なトーテムポール型力率改善回路を備えた電力変換装置を提供することである。

一実施形態に係る電力変換装置は、トーテムポール型力率改善回路と、制御回路と、を備える。トーテムポール型力率改善回路は、交流電源の第１の端子に接続されたコイルと、第１の電流検出器を介して前記コイルにソース端子が接続された第１の半波スイッチと、第２の電流検出器を介して前記コイルにドレイン端子が接続された第２の半波スイッチと、前記第１の半波スイッチのドレイン端子にカソードが接続され、前記交流電源の第２の端子にアノードが接続された第１のダイオードと、前記第２の半波スイッチのソース端子にアノードが接続され、前記交流電源の第２の端子にカソードが接続された第２のダイオードと、前記第１のダイオードのカソードと、前記第２のダイオードのアノードとの間に接続された平滑キャパシタと、を備える。制御回路は、前記第１の電流検出器の直流電圧の検出結果と、前記第２の電流検出器の直流電圧の検出結果との合算値に基づいて、前記第１の半波スイッチ及び前記第２の半波スイッチをオンオフするパルス幅制御を行う。

図１は、一実施形態に係る電力変換装置の構成の例について説明する為の図である。 図２は、一実施形態に係るトーテムポールＰＦＣの動作の例について説明する為の図である。 図３は、一実施形態に係る制御回路の構成の例について説明する為の図である。 図４は、一実施形態に係る基準電圧変換回路の構成の例について説明する為の図である。 図５は、一実施形態に係る制御回路の構成の例について説明する為の図である。 図６は、一実施形態に係る第１の絶縁ドライバ及び第２の絶縁ドライバの構成の例について説明する為の図である。 図７は、一実施形態に係るトーテムポールＰＦＣの制御について説明する為の図である。 図８は、一実施形態に係る極性検知回路の他の構成例について説明する為の図である。 図９は、一実施形態に係る制御回路の他の構成例について説明する為の図である。

以下、実施の形態について図面を参照して説明する。
図１は、一実施形態に係る電力変換装置１の構成例を示す図である。電力変換装置１は、トーテムポール型力率改善回路と、絶縁コンバータとを備える。トーテムポール型力率改善回路を備える電力変換装置１は、入力電源としての交流電源ＡＣに接続される。トーテムポール型力率改善回路は、交流電源ＡＣ（例えば１００Ｖ）の交流電圧を高圧（例えば４００Ｖ）の直流電圧に変換する。絶縁コンバータは、トーテムポール型力率改善回路からの直流電圧に対し高周波でスイッチングし、直流低圧（例えば２４Ｖ程度）に変換する、いわゆるＤＣ－ＤＣコンバータである。電力変換装置１は、絶縁コンバータにより変換した直流電力を負荷回路２に出力することにより、負荷回路２が動作する。

まず電力変換装置１の構成について説明する。電力変換装置１は、フィルタ回路１１、トーテムポール型力率改善回路（トーテムポールＰＦＣ）１２、ＬＬＣ共振回路１３、絶縁ＡＣＤＣ回路１４、交流電圧検出回路１５、及び制御回路１６を備える。

フィルタ回路１１は、電力変換装置１から交流電源ＡＣへ漏洩するノイズを除去する回路である。フィルタ回路１１は、例えばＥＭＣフィルタである。フィルタ回路１１は、入力端子から商用周波数５０Ｈｚ成分の交流電圧を入力し、出力端子から出力する。フィルタ回路１１により、出力端子に伝達する電力変換装置１で発生した高周波ノイズが遮断され、入力端子には伝達しない。なお、フィルタ回路１１は、第１の端子ＡＣ１及び第２の端子ＡＣ２を出力端子として備える。即ち、第１の端子ＡＣ１及び第２の端子ＡＣ２から交流電力が出力される。また、フィルタ回路１１の第１の端子ＡＣ１及び第２の端子ＡＣ２は、それぞれ絶縁ＡＣＤＣ回路１４に接続されている。

トーテムポールＰＦＣ１２は、フィルタ回路１１を介して交流電源ＡＣから得られる交流電圧を昇圧した直流電圧に変換し、ＬＬＣ共振回路１３に供給する。トーテムポールＰＦＣ１２は、交流電圧のピーク値よりも高い直流電圧に昇圧する。これにより、トーテムポールＰＦＣ１２は、交流電流が正弦波になるように制御することができる。例えば、トーテムポールＰＦＣ１２は、交流電圧を４００［Ｖ］の直流電圧に昇圧する。これにより、トーテムポールＰＦＣ１２は、交流電圧が９０～２５６［Ｖ］であっても、電流を制御することができる。即ち、トーテムポールＰＦＣ１２は、世界共通で使える電力変換器を構成することができる。

トーテムポールＰＦＣ１２は、第１のコイルＬ１、第１の半波スイッチＳ１、第２の半波スイッチＳ２、第１のダイオードＤ１、第２のダイオードＤ２、第１の平滑キャパシタＣ１、第１の抵抗Ｒ１、及び第２の抵抗Ｒ２を備える。

第１のコイルＬ１は、フィルタ回路１１を介して、交流電源ＡＣの第１の端子に接続される。例えば、第１のコイルＬ１は、フィルタ回路１１の第１の端子ＡＣ１に接続されている。

第１の半波スイッチＳ１及び第２の半波スイッチＳ２は、制御回路１６の制御によりオンオフされるスイッチ素子である。第１の半波スイッチＳ１及び第２の半波スイッチＳ２は、例えばＳｉＣ、ＧａＮ、酸化ガリウム、またはダイヤモンドなどのワイドバンドギャップ半導体により構成される。このような半導体で構成された素子は、シリコンにより構成されたＭＯＳＦＥＴに比べてスイッチングスピードが速く、また、ドレインソース間の浮遊容量が少ないため、スイッチングロスが少ない。

第１の半波スイッチＳ１は、制御回路１６から供給されるゲート信号Ｇ１によりオンオフされる。第２の半波スイッチＳ２は、制御回路１６から供給されるゲート信号Ｇ２によりオンオフされる。

第１の半波スイッチＳ１は、第１のコイルＬ１に第１の抵抗Ｒ１を介してソース端子が接続される。第２の半波スイッチＳ２は、第１のコイルＬ１に第２の抵抗Ｒ２を介してドレイン端子が接続される。即ち、第１の半波スイッチＳ１のソース端子と第２の半波スイッチＳ２のドレイン端子との間には、第１の抵抗Ｒ１と第２の抵抗Ｒ２とが直列に接続されている。即ち、第２の半波スイッチＳ２は、第１の半波スイッチＳ１のソース端子に、第１の抵抗Ｒ１及び第２の抵抗Ｒ２の直列接続を介して、ドレイン端子が接続される。

第１の抵抗Ｒ１及び第２の抵抗Ｒ２の抵抗値は、例えば０．０１Ω程度の極小値である。第１の抵抗Ｒ１と第２の抵抗Ｒ２との接続点を接続点Ｍと称する。接続点Ｍは、第１のコイルＬ１に接続されている。また、第２の抵抗Ｒ２と第２の半波スイッチＳ２のドレイン端子との接続点を基準点ＧＮＤと称する。また、基準点ＧＮＤの電位が、後述する制御における各種信号の基準電位（電位０［Ｖ］）であるとして説明する。

第１の抵抗Ｒ１と第１の半波スイッチＳ１のソース端子との接続点は、制御回路１６に接続されている。第１の抵抗Ｒ１と第１の半波スイッチＳ１のソース端子との接続点から制御回路１６には、信号ＩＳが供給される。信号ＩＳは、第１の抵抗Ｒ１と第２の抵抗Ｒ２との直列合成抵抗の両端に発生する信号である。即ち、信号ＩＳは、第２の抵抗Ｒ２と第２の半波スイッチＳ２のドレイン端子との接続点ＧＮＤを基準とした、第１の抵抗Ｒ１と第１の半波スイッチＳ１のソース端子との接続点の電位を示す信号である。言い換えると、信号ＩＳは、第１の抵抗Ｒ１に印加される直流電圧の検出結果と、第２の抵抗Ｒ２に印加される直流電圧の検出結果との合算値を示す。即ち、制御回路１６は、第２の半波スイッチＳ２のドレイン端子と第２の抵抗Ｒ２との接続点の電位をＧＮＤとし、第１の半波スイッチＳ１のソース端子と第１の抵抗Ｒ１との接続点のＧＮＤに対する電位を信号ＩＳとして取得する。

接続点ＭからＧＮＤに向けて電流が流れる場合、接続点Ｍの電位がＧＮＤに対して正の値になる。この場合、接続点Ｍと第１の半波スイッチＳ１のソース端子との電位差がゼロになる。即ち、信号ＩＳの電圧＝接続点Ｍの電圧となり、信号ＩＳは、ＧＮＤに対して正の値になる。

また、第１の半波スイッチＳ１のソース端子から接続点Ｍへ向けて電流が流れるとき、信号ＩＳは、接続点Ｍに対して正の電圧となる。この場合、接続点ＭとＧＮＤとの電位差がゼロになる。即ち、接続点Ｍの電圧＝ＧＮＤの電圧となり、信号ＩＳは、ＧＮＤに対して正の値になる

また、接続点Ｍから第１の抵抗Ｒ１を介して第１の半波スイッチＳ１のソース端子へ向けて電流が流れる場合、接続点Ｍの電位が第１の半波スイッチＳ１のソース端子に対して負の値になる。この場合、接続点ＭとＧＮＤとの電位差がゼロになる。信号ＩＳは、ＧＮＤに対して負の値になる。

また、ＧＮＤから接続点Ｍに向けて電流が流れる場合、接続点Ｍの電位がＧＮＤに対して負の値になる。この場合、接続点Ｍと第１の半波スイッチＳ１のソース端子との電位差がゼロになる。即ち、信号ＩＳの電圧＝接続点Ｍの電圧となり、信号ＩＳは、ＧＮＤに対して負の値になる。

このような構成によると、第１の抵抗Ｒ１及び第２の抵抗Ｒ２は、第１のコイルＬ１に流れる電流の値を示す信号ＩＳを制御回路１６に供給する電流検出回路１７を構成する。また、第１の抵抗Ｒ１は、第１の電流検出器（または第１の電圧検出器）として機能する。また、第２の抵抗Ｒ２は、第２の電流検出器（または第２の電圧検出器）として機能する。

第１のダイオードＤ１は、第１の半波スイッチＳ１のドレイン端子にカソードが接続され、フィルタ回路１１を介して交流電源ＡＣの第２の端子にアノードが接続される。第２のダイオードＤ２は、第２の半波スイッチのソース端子にアノードが接続され、第１のダイオードＤ１のアノードにカソードが接続される。また、第１のダイオードＤ１のアノードと第２のダイオードＤ２のカソードとの接続点は、フィルタ回路１１の第２の端子ＡＣ２に接続されている。

第１の平滑キャパシタＣ１は、第１のダイオードＤ１のカソードと、第２のダイオードＤ２のアノードとの間に接続される。第１の平滑キャパシタＣ１の正極端子及び第１の平滑キャパシタＣ１の負極端子は、トーテムポールＰＦＣ１２の高圧直流出力の出力端子を構成する。また、第１の平滑キャパシタＣ１の正極端子及び負極端子は、それぞれ制御回路１６に接続されている。これにより、第１の平滑キャパシタＣ１の正極端子の電位に応じた信号ＤＣ１が制御回路１６に供給される。また、第１の平滑キャパシタＣ１の負極端子の電位に応じた信号ＤＣ２が制御回路１６に供給される。

ＬＬＣ共振回路１３は、トーテムポールＰＦＣ１２から供給される高圧の直流電圧から負荷回路２に必要な直流電圧を供給するＤＣＤＣ変換回路である。ＬＬＣ共振回路１３は、スイッチング素子Ｓ３、スイッチング素子Ｓ４、スイッチング素子Ｓ５、スイッチング素子Ｓ６、第２のコイルＬ２、第１の巻線Ｌ３、第２の巻線Ｌ４、第３の巻線Ｌ５、第２の平滑キャパシタＣ２、及び第３の平滑キャパシタＣ３を備える。

スイッチング素子Ｓ３、スイッチング素子Ｓ４、スイッチング素子Ｓ５、及びスイッチング素子Ｓ６は、制御回路１６の制御によりオンオフされるスイッチ素子である。スイッチング素子Ｓ３、スイッチング素子Ｓ４、スイッチング素子Ｓ５、及びスイッチング素子Ｓ６は、例えばシリコン製ＭＯＳＦＥＴである。ＬＬＣ共振回路１３では、共振現象を利用しているため、回路動作上、高速素子を用いることなく、高周波動作を行うことができる。この為、トーテムポールＰＦＣ１２とは異なり、シリコン製ＭＯＳＦＥＴを用いることができる。

スイッチング素子Ｓ３は、制御回路１６から供給されるゲート信号Ｇ３によりオンオフされる。スイッチング素子Ｓ４は、制御回路１６から供給されるゲート信号Ｇ４によりオンオフされる。スイッチング素子Ｓ５は、制御回路１６から供給されるゲート信号Ｇ５によりオンオフされる。スイッチング素子Ｓ６は、制御回路１６から供給されるゲート信号Ｇ６によりオンオフされる。

スイッチング素子Ｓ３のドレイン端子は、トーテムポールＰＦＣ１２の一方の出力端子（第１の平滑キャパシタＣ１の正極端子）に接続されている。スイッチング素子Ｓ４のソース端子は、トーテムポールＰＦＣ１２の他方の出力端子（第１の平滑キャパシタＣ１の負極端子）に接続され、ドレイン端子は、スイッチング素子Ｓ３のソース端子に接続されている。また、スイッチング素子Ｓ３とスイッチング素子Ｓ４との接続点と、スイッチング素子Ｓ４のソース端子との間には、第２のコイルＬ２、第２の平滑キャパシタＣ２、及び第１の巻線Ｌ３の直列が接続されている。

第１の巻線Ｌ３、第２の巻線Ｌ４、及び第３の巻線Ｌ５は、絶縁トランスＴ１を構成する。第２の巻線Ｌ４及び第３の巻線Ｌ５は、第１の巻線Ｌ３と絶縁され、且つ第１の巻線Ｌ３に生じた磁界により励磁される。第２の巻線Ｌ４と第３の巻線Ｌ５とは、互いに接続されている。絶縁トランスＴ１は、第１の巻線Ｌ３と第２の巻線Ｌ４との巻き数（Ｔ：巻き数ターン）の比（巻き数比）と、第１の巻線Ｌ３と第３の巻線Ｌ５との巻き数比とが等しくなるように構成される。さらに、絶縁トランスＴ１は、ＬＬＣ共振回路１３が昇圧を行う回路か降圧を行う回路かによって、第１の巻線Ｌ３と第２の巻線Ｌ４との巻き数比（Ｌ３：Ｌ４）及び第１の巻線Ｌ３と第３の巻線Ｌ５との巻き数比（Ｌ３：Ｌ５）が決定される。例えば、ＬＬＣ共振回路１３が降圧を行う回路として構成される場合、巻き数比（Ｌ３：Ｌ４）及び巻き数比（Ｌ３：Ｌ５）が、２０Ｔ：５Ｔのように、１次側の第１の巻線Ｌ３に対して、２次側の第２の巻線Ｌ４及び第３の巻線Ｌ５の巻き数が少なくなるように巻き数比が決定される。

上記のような構成によると、スイッチング素子Ｓ３及びスイッチング素子Ｓ４がオンオフされることにより、第２のコイルＬ２に交番電流が流れる。また、絶縁トランスＴ１の第１の巻線Ｌ３に、第２のコイルＬ２と同等の交番電流が流れる。これにより、絶縁トランスＴ１に交番電流に応じて変化する磁界が発生する。第２の巻線Ｌ４及び第３の巻線Ｌ５には、絶縁トランスＴ１内に発生した磁界の変化（磁束の変化）によって、誘起電圧が発生する。誘起電圧によって、第２の巻線Ｌ４及び第３の巻線Ｌ５に交番電流が流れる。具体的には交番電流のうち正の半波部分が第２の巻線Ｌ４に流れ、交番電流のうち負の半波部分が第３の巻線Ｌ５に流れる。すなわち第２の巻線Ｌ４と第３の巻線Ｌ５には、それぞれ半波ずつ逆位相の電流が流れることになる。これらは同期整流用のスイッチング素子Ｓ５及びスイッチング素子Ｓ６によって整流され、正の電流として第３の平滑キャパシタＣ３にチャージされる。

スイッチング素子Ｓ５のソース端子は、第２の巻線Ｌ４と接続され、ドレイン端子は、第３の平滑キャパシタＣ３の正極端子に接続されている。スイッチング素子Ｓ６のソース端子は、第３の巻線Ｌ５と接続され、ドレイン端子は、第３の平滑キャパシタＣ３の正極端子に接続されている。第３の平滑キャパシタＣ３の負極端子は、第２の巻線Ｌ４と第３の巻線Ｌ５との接続点に接続されている。また、第３の平滑キャパシタＣ３には、負荷回路２が並列に接続されている。

上記の構成によると、スイッチング素子Ｓ５は、第２の巻線Ｌ４から第３の平滑キャパシタＣ３の正極端子に電流を流すボディダイオードとして機能する。また、スイッチング素子Ｓ６は、第３の巻線Ｌ５から第３の平滑キャパシタＣ３の正極端子に電流を流すボディダイオードとして機能する。

上記のような構成によると、スイッチング素子Ｓ５及びスイッチング素子Ｓ６がオフ状態であっても、スイッチング素子Ｓ５及びスイッチング素子Ｓ６のボディダイオードを電流が流れる。この為、第１の巻線Ｌ３に交番電流が流れるタイミングで、第２の巻線Ｌ４及び第３の巻線Ｌ５に電流が流れる。スイッチング素子Ｓ５及びスイッチング素子Ｓ６のボディダイオードを通った電流は、第３の平滑キャパシタＣ３に充電される。これにより、第３の平滑キャパシタＣ３に接続された負荷回路２に直流電力が供給される。

なお、この例では、スイッチング素子Ｓ５及びスイッチング素子Ｓ６のボディダイオードを電流が流れる為、１［Ｖ］程度の順方向電圧差がある。例えば、１０［Ａ］の電流が流れたとすると、損失＝順方向電圧×電流＝１０［Ｗ］になる。

これに対し、スイッチング素子Ｓ５及びスイッチング素子Ｓ６がそれぞれ導通している場合のオン抵抗が０．０１［Ω］だとすると、損失＝電流の２乗×抵抗＝１０×１０×０．０１＝１［Ｗ］になる。この為、制御回路１６は、スイッチング素子Ｓ５及びスイッチング素子Ｓ６のそれぞれのボディダイオードに電流が流れるタイミングに合わせて、ゲート信号Ｇ５及びＧ６によりスイッチング素子Ｓ５及びスイッチング素子Ｓ６をオンする構成であってもよい。これにより、導通損を減らし、効率の良い電力変換器を構成することができる。

絶縁ＡＣＤＣ回路１４は、交流電源ＡＣの交流電圧に基づいて、交流電源ＡＣと絶縁した直流電圧ＶＣＣを生成する。直流電圧ＶＣＣは、制御回路１６を動作させるための微小な（数ワットの）電源である。絶縁ＡＣＤＣ回路１４は、フィルタ回路１１の第１の端子ＡＣ１及び第２の端子ＡＣ２に接続されている。絶縁ＡＣＤＣ回路１４は、フィルタ回路１１の第１の端子ＡＣ１及び第２の端子ＡＣ２から供給される交流電圧の一部を受け取り、制御回路１６の動作に必要な電圧を直流電圧ＶＣＣの生成に用いる。

交流電圧検出回路１５は、交流電源ＡＣの交流電圧を検出し、検出結果を制御回路１６に供給する。交流電圧検出回路１５は、フィルタ回路１１の第１の端子ＡＣ１及び第２の端子ＡＣ２に接続されている。即ち、交流電圧検出回路１５は、フィルタ回路１１の第１の端子ＡＣ１の電位とフィルタ回路１１の第２の端子ＡＣ２の電位とに基づいて、交流電源ＡＣの電圧を示す信号ＡＣＶ（Alternating Current Voltage）を検出し、制御回路１６に供給する。交流電圧検出回路１５は、アナログ値として信号ＡＣＶを制御回路１６に供給する構成であってもよいし、ディジタル値の信号ＡＣＶを制御回路１６に供給する構成であってもよい。なお、以下フィルタ回路１１の第１の端子ＡＣ１の電位を単にＡＣ１と称し、フィルタ回路１１の第２の端子ＡＣ２の電位を単にＡＣ２と称する。

制御回路１６は、トーテムポールＰＦＣ１２及びＬＬＣ共振回路１３のスイッチング素子を制御する。制御回路１６は、例えば、マイコンまたはディジタルシグナルプロセッサなどの演算ＩＣにより構成される。制御回路１６は、絶縁ＡＣＤＣ回路１４から、動作用の直流電圧ＶＣＣを受け取る。また、制御回路１６は、交流電圧検出回路１５から信号ＡＣＶを受け取る。また、制御回路１６は、電流検出回路１７から信号ＩＳを受け取る。上記したように、信号ＩＳは、第２の抵抗Ｒ２と第２の半波スイッチＳ２のドレイン端子との接続点ＧＮＤを基準とした、第１の抵抗Ｒ１と第１の半波スイッチＳ１のソース端子との接続点の電位を示す信号である。また、制御回路１６は、トーテムポールＰＦＣ１２の出力端子から信号ＤＣ１及び信号ＤＣ２を受け取る。

制御回路１６は、信号ＡＣＶ、信号ＩＳ、信号ＤＣ１、及び信号ＤＣ２に基づいて、第１の半波スイッチＳ１及び第２の半波スイッチＳ２をオンオフする為のゲート信号Ｇ１及びゲート信号Ｇ２を生成し、トーテムポールＰＦＣ１２に入力する。これにより、制御回路１６は、第１のコイルＬ１に流れる電流が、入力された交流電圧の位相と同相の正弦波になるように、ゲート信号Ｇ１及びゲート信号Ｇ２のパルス幅を制御する。

また、制御回路１６は、ＬＬＣ共振回路１３の出力電圧に基づいて、スイッチング素子Ｓ３、スイッチング素子Ｓ４、スイッチング素子Ｓ５、及びスイッチング素子Ｓ６をオンオフする為のゲート信号Ｇ３乃至Ｇ６を生成し、ＬＬＣ共振回路１３に入力する。

次に、トーテムポールＰＦＣ１２の動作について説明する。
トーテムポールＰＦＣ１２は、上記したように、制御回路１６からのゲート信号Ｇ１及びゲート信号Ｇ２に基づいて動作する。例えば、トーテムポールＰＦＣ１２は、図２に示される４つの状態を切り替えながら動作する。

第１の状態は、ＡＣ１＞ＡＣ２（ＡＣ２に対してＡＣ１が正）であり、ゲート信号Ｇ１により第１の半波スイッチＳ１がオフ（ゲート信号Ｇ１がオフ）され、ゲート信号Ｇ２により第２の半波スイッチＳ２がオン（ゲート信号Ｇ２がオン）されている状態である。この場合、図２に示されるように、第１の端子ＡＣ１、第１のコイルＬ１、第２の抵抗Ｒ２、第２の半波スイッチＳ２、第２のダイオードＤ２、第１の抵抗Ｒ１、第２の端子ＡＣ２の順に電流が流れる。この場合、第１の抵抗Ｒ１の電圧が０であり、第２の抵抗Ｒ２の電圧が正となる。即ち、第２の抵抗Ｒ２の電位は、基準点ＧＮＤに対して正となる。また、第１の抵抗Ｒ１の電位は、第２の抵抗Ｒ２の電位とほぼ同じとみなすことができる為、基準点ＧＮＤに対して正となる。この場合、信号ＩＳは、正となる。

第２の状態は、ＡＣ１＞ＡＣ２（ＡＣ２に対してＡＣ１が正）であり、ゲート信号Ｇ１により第１の半波スイッチＳ１がオフ（ゲート信号Ｇ１がオフ）され、ゲート信号Ｇ２により第２の半波スイッチＳ２がオフ（ゲート信号Ｇ２がオフ）されている状態である。この場合、第１の半波スイッチＳ１がソース端子からドレイン端子に向かってボディダイオードとして機能する。この為、図２に示されるように、第１の端子ＡＣ１、第１のコイルＬ１、第１の抵抗Ｒ１、第１の半波スイッチＳ１、第１の平滑キャパシタＣ１、第２のダイオードＤ２、第２の端子ＡＣ２の順に電流が流れる。この場合、第２の抵抗Ｒ２の電圧が０であり、第１の抵抗Ｒ１の電圧が負となる。即ち、第１の抵抗Ｒ１の電位は、基準点ＧＮＤに対して負となる。この場合、信号ＩＳは、負となる。

トーテムポールＰＦＣ１２は、ＡＣ１＞ＡＣ２（ＡＣ２に対してＡＣ１が正）である間、第１の半波スイッチＳ１をオフした状態で維持し、信号Ｇ２に応じて、第２の半波スイッチＳ２を高周波で繰り返しオンオフする。これにより、トーテムポールＰＦＣ１２は、ＡＣ１＞ＡＣ２（ＡＣ２に対してＡＣ１が正）である間、第１の状態と第２の状態とを繰り返し切り替える。

第３の状態は、ＡＣ１＜ＡＣ２（ＡＣ２に対してＡＣ１が負）であり、ゲート信号Ｇ１により第１の半波スイッチＳ１がオン（ゲート信号Ｇ１がオン）され、ゲート信号Ｇ２により第２の半波スイッチＳ２がオフ（ゲート信号Ｇ２がオフ）されている状態である。この場合、図２に示されるように、第２の端子ＡＣ２、第１のダイオードＤ１、第１の半波スイッチＳ１、第１の抵抗Ｒ１、第１のコイルＬ１、第１の端子ＡＣ１の順に電流が流れる。この場合、第２の抵抗Ｒ２の電圧が０であり、第１の抵抗Ｒ１の電圧が正となる。即ち、第１の抵抗Ｒ１の電位は、基準点ＧＮＤに対して正となる。この場合、信号ＩＳは、正となる。

第４の状態は、ＡＣ１＜ＡＣ２（ＡＣ２に対してＡＣ１が負）であり、ゲート信号Ｇ１により第１の半波スイッチＳ１がオフ（ゲート信号Ｇ１がオフ）され、ゲート信号Ｇ２により第２の半波スイッチＳ２がオフ（ゲート信号Ｇ２がオフ）されている状態である。この場合、第２の半波スイッチＳ２がソース端子からドレイン端子に向かってボディダイオードとして機能する。この為、図２に示されるように、第２の端子ＡＣ２、第１のダイオードＤ１、第１の平滑キャパシタＣ１、第２の半波スイッチＳ２、第２の抵抗Ｒ２、第１のコイルＬ１、第１の端子ＡＣ１の順に電流が流れる。この場合、第１の抵抗Ｒ１の電圧が０であり、第２の抵抗Ｒ２の電圧が負となる。即ち、第２の抵抗Ｒ２の電位は、基準点ＧＮＤに対して負となる。この場合、信号ＩＳは、負となる。

トーテムポールＰＦＣ１２は、ＡＣ１＜ＡＣ２（ＡＣ２に対してＡＣ１が負）である間、第２の半波スイッチＳ２をオフした状態で維持し、信号Ｇ１に応じて、第１の半波スイッチＳ１を高周波で繰り返しオンオフする。これにより、トーテムポールＰＦＣ１２は、ＡＣ１＜ＡＣ２（ＡＣ２に対してＡＣ１が負）である間、第３の状態と第４の状態とを繰り返し切り替える。

制御回路１６は、ＡＣ１＞ＡＣ２（ＡＣ２に対してＡＣ１が正）である場合、第２の半波スイッチＳ２をオンオフする。これにより、制御回路１６は、ＡＣ２に対してＡＣ１が正である間、第１のコイルＬ１に流れる電流が、交流電源ＡＣの交流電圧ＡＣＶと同位相の正弦波電流になるように制御する。また、制御回路１６は、ＡＣ１＜ＡＣ２（ＡＣ２に対してＡＣ１が負）である場合、第１の半波スイッチＳ１をオンオフする。これにより、制御回路１６は、ＡＣ２に対してＡＣ１が負である間、第１のコイルＬ１に流れる電流が、交流電源ＡＣの交流電圧ＡＣＶと同位相の正弦波電流になるように制御する。これにより、電流高調波ノイズの発生を抑えることができる。

次に、制御回路１６の詳細な構成の例について説明する。
図３は、制御回路１６の構成の例について説明する為の説明図である。
制御回路１６は、基準電圧変換回路２１、ＰＦＣ制御回路２２、第１の絶縁ドライバ２３、及び第２の絶縁ドライバ２４を備える。

基準電圧変換回路２１は、トーテムポールＰＦＣ１２の出力電圧を、ＧＮＤ基準の電圧を示す信号ＶＦＢを出力する。トーテムポールＰＦＣ１２では、ＡＣ１＞ＡＣ２である間、ＡＣ２とＤＣ２とが同電位になる。また、トーテムポールＰＦＣ１２では、ＡＣ１＜ＡＣ２である間、ＡＣ１とＤＣ１とが同電位になる。このように、トーテムポールＰＦＣ１２の出力は、基準電圧が変動する。そこで、基準電圧変換回路２１は、トーテムポールＰＦＣ１２の出力端子から受け取った信号ＤＣ１及び信号ＤＣ２を、ＧＮＤ基準の電圧を示す信号ＶＦＢに変換する。

図４は、基準電圧変換回路２１の構成の例について説明する為の説明図である。基準電圧変換回路２１は、複数の抵抗と、オペアンプとを備える。基準電圧変換回路２１は、信号ＤＣ１及び信号ＤＣ２のそれぞれの電位をＧＮＤ基準でそれぞれ抵抗分圧し、分圧した信号ＤＣＤ１及び信号ＤＣＤ２をオペアンプの２端子に入力する。なお、この場合、分圧された電圧値が、直流電圧ＶＣＣを超えないように抵抗の抵抗値が決定される。即ち、信号ＤＣＤ１及び信号ＤＣＤ２は、ＧＮＤ以上ＶＣＣ以下の電位として現れる。オペアンプは、信号ＤＣＤ１と信号ＤＣＤ２との差分を、信号ＶＦＢとして出力する。

基準電圧変換回路２１は、他の方法により信号ＶＦＢを出力する構成であってもよい。例えば、基準電圧変換回路２１は、信号ＤＣ１及び信号ＤＣ２び電位差をパルス幅に変換し、このパルスをフォトカプラ等に入力する。これにより、ＧＮＤ基準のパルス導通電流が生じる。このパルス幅に応じた電圧をＧＮＤ基準で再生成する。これにより、電位の異なる箇所の電位差をＧＮＤ基準の信号に変換することができる。

図５は、ＰＦＣ制御回路２２の構成の例について説明する為の説明図である。ＰＦＣ制御回路２２は、信号ＶＦＢ、信号ＡＣＶ、及び信号ＩＳに基づいて、トーテムポールＰＦＣ１２の第１の半波スイッチＳ１及び第２の半波スイッチＳ２の制御に用いられる信号Ｇ１Ｇ及び信号Ｇ２Ｇを出力する。Ｇ１Ｇ及び信号Ｇ２Ｇは、基準点ＧＮＤの電位を基準とした１の半波スイッチＳ１及び第２の半波スイッチＳ２の制御用の信号である。

ＰＦＣ制御回路２２は、ローパスフィルタ３１、第１の比較器３２、極性検知回路３３、電圧検出回路３４、絶対値変換回路３５、乗算器３６、電流判定器３７、第２の比較器３８、ＰＷＭ変換器３９、及びセレクタ４０を備える。

ローパスフィルタ３１には、信号ＶＦＢが入力される。ローパスフィルタ３１は、入力された信号ＶＦＢの高周波数成分をカットし、第１の比較器３２に入力する。ローパスフィルタ３１は、例えば、交流電源の周波数５０Ｈｚに対してより低い周波数が設定される。例えば、ローパスフィルタ３１は、２０Ｈｚより低い周波数成分を透過するように設定される。即ち、ローパスフィルタ３１は、２０Ｈｚより高い周波数成分をカットするように構成される。この構成によると、ローパスフィルタ３１は、第１の平滑キャパシタＣ１に発生する１００Ｈｚ（５０Ｈｚの全波）成分をキャンセルし、第１の平滑キャパシタＣ１の電圧の平均値を出力することができる。

第１の比較器３２には、ローパスフィルタ３１の出力と、基準電圧とが入力される。第１の比較器３２は、ローパスフィルタ３１の出力と、基準電圧との比較結果を乗算器３６に出力する。即ち、第１の比較器３２は、信号ＶＦＢの低周波数成分と、基準電圧との比較結果である信号ＶＤＩＦを出力する。具体的には、第１の比較器３２は、信号ＶＦＢの低周波数成分から基準電圧を減算し、結果を信号ＶＤＩＦとして出力する。即ち、信号ＶＤＩＦは、信号ＶＦＢの基準電圧に対する変位分を示す。

基準電圧は、任意の値が設定される。基準電圧は、例えば、４００Ｖに設定される。基準電圧が４００Ｖに設定されることにより、世界のＡＣ電圧に対応することが可能になる。世界で最も高いＡＣ電圧が２６４Ｖである為、そのピーク値は、２６４Ｖの１．４１倍である３７２Ｖである。これより高い電圧を基準電圧として設定することにより、世界共通で使える電力変換になる。

極性検知回路３３は、信号ＡＣＶに基づいて、交流電源ＡＣから供給される交流電圧の極性を検知し、検知結果を信号ＡＣＰとして出力する。極性検知回路３３は、信号ＡＣＰを電流判定器３７及びセレクタ４０に出力する。極性検知回路３３は、信号ＡＣＶの値が正であるか負であるかに基づいて、「０」と「１」とのいずれかの論理値を信号ＡＣＰとして出力する。例えば、信号ＡＣＶが、フィルタ回路１１の第２の端子ＡＣ２に対する第１の端子ＡＣ１の電位を示す構成であるとする。この場合、極性検知回路３３は、信号ＡＣＶが正であるときに「１」の信号ＡＣＰを出力し、信号ＡＣＶが負であるときに「０」の信号ＡＣＰを出力する。即ち、極性検知回路３３は、第１の端子ＡＣ１の電位＞第２の端子ＡＣ２の電位であるときに「１」の信号ＡＣＰを出力し、第１の端子ＡＣ１の電位＜第２の端子ＡＣ２の電位であるときに「０」の信号ＡＣＰを出力する。

電圧検出回路３４は、信号ＡＣＶを任意の幅の電圧の信号に変換して、絶対値変換回路３５に出力する。電圧検出回路３４に入力される信号ＡＣＶは、交流電源ＡＣが実効値１００Ｖの交流電源である場合、－１４１～１４１Ｖの瞬時値である。電圧検出回路３４は、信号ＡＣＶが示す交流電源ＡＣの交流電圧の瞬時値を、予め設定された範囲内の値に変換する。即ち、電圧検出回路３４は、信号ＡＣＶが示す交流電源ＡＣの交流電圧の瞬時値を正規化する。具体的には、電圧検出回路３４は、信号ＡＣＶが示す交流電源ＡＣの交流電圧の瞬時値を、－１～１の範囲の瞬時値に変換する。電圧検出回路３４により変換された信号ＡＣＶに基づいて、正弦波状の波形における位相を判断することが可能になる。即ち、電圧検出回路３４により正規化された信号ＡＣＶは、正弦波における位相を示す正弦波位相情報と言い換えることができる。

絶対値変換回路３５は、電圧検出回路３４から出力された信号ＡＣＶを絶対値の信号である信号ＡＢＳに変換し、信号ＡＢＳを乗算器３６に出力する。絶対値変換回路３５は、電圧検出回路３４から出力された信号ＡＣＶを絶対値に変換することにより、０～１の値の信号（全波整流状の信号）に変換する。

乗算器３６は、第１の比較器３２から供給された信号ＶＤＩＦと、絶対値変換回路３５から供給された信号ＡＢＳとを乗算する。乗算器３６は、信号ＶＤＩＦと信号ＡＢＳとを乗算した結果を信号ＡＩＭとして、第２の比較器３８に出力する。信号ＡＩＭは、目標とする電流値を示す。

電流判定器３７には、信号ＡＣＰ、信号ＩＳ、信号Ｇ１Ｇ、及び信号Ｇ２Ｇが入力される。電流判定器３７は、信号Ｇ１Ｇまたは信号Ｇ２Ｇがパルスを出している時に信号ＩＳを検出する。具体的には、電流判定器３７は、信号Ｇ１Ｇがオンである間、または信号Ｇ２Ｇがオンである間、入力されている信号ＩＳから信号を抽出する抽出処理を行い、抽出信号ＩＳＥを取得する。抽出信号ＩＳＥは、信号Ｇ１Ｇのオン時、または信号Ｇ２Ｇのオン時の信号ＩＳの値である。言い換えると、抽出信号ＩＳＥは、信号ＩＳのＧＮＤ電圧を基準とした正側の値である。この為、抽出信号ＩＳＥは、離散的な波形になる。即ち、抽出信号ＩＳＥには、値が無いタイミングが存在する。

電流判定器３７は、抽出信号ＩＳＥに基づいて補間処理を行い、連続的な波形である補間信号ＩＳＩを取得する。即ち、電流判定器３７は、抽出信号ＩＳＥの値が無いタイミングを補間処理により補間し、補間信号ＩＳＩを算出する。言い換えると、電流判定器３７は、過去の抽出信号ＩＳＥの値に基づき線形補間、または何らかの数学的近似を行うことにより、抽出信号ＩＳＥの値が無いタイミングの値を算出する。この結果、補間信号ＩＳＩは、実際に第１のコイルＬ１に流れる電流を近似的に示す信号となる。電流判定器３７は、補間信号ＩＳＩを第２の比較器３８に出力する。

第２の比較器３８には、信号ＡＩＭと補間信号ＩＳＩとが入力される。第２の比較器３８は、信号ＡＩＭと補間信号ＩＳＩとの比較結果である信号ＩＤＩＦをＰＷＭ変換器３９に出力する。信号ＩＤＩＦは、目標とする電流値である信号ＡＩＭと、実際に流れている電流を近似した補間信号ＩＳＩとの差分を示す。

ＰＷＭ変換器３９は、信号ＩＤＩＦの値に基づいて、パルス幅変調信号である信号ＰＷＭを生成し、信号ＰＷＭをセレクタ４０に出力する。例えば、ＰＷＭ変換器３９は、目標とする電流値に対して実際に流れている電流が少ない場合、パルス幅を広げ、目標とする電流値に対して実際に流れている電流が多い場合、パルス幅を狭める変調を行う。

セレクタ４０には、信号ＡＣＰ及び信号ＰＷＭが入力される。セレクタ４０は、信号ＡＣＰに基づいて、信号ＰＷＭを第１の絶縁ドライバ２３及び電流判定器３７に信号Ｇ１Ｇとして出力するか、信号ＰＷＭを第２の絶縁ドライバ２４及び電流判定器３７に信号Ｇ２Ｇとして出力するかを切り替える。具体的には、セレクタ４０は、信号ＡＣＰが「１」である場合、信号ＰＷＭを第２の絶縁ドライバ２４及び電流判定器３７に信号Ｇ２Ｇとして出力する。また、セレクタ４０は、信号ＡＣＰが「０」である場合、信号ＰＷＭを第１の絶縁ドライバ２３及び電流判定器３７に信号Ｇ１Ｇとして出力する。なお、信号ＰＷＭ、即ち信号Ｇ１Ｇ及び信号Ｇ２Ｇは、ＧＮＤ基準の信号である。第１の絶縁ドライバ２３と第２の絶縁ドライバ２４とのうち、信号ＰＷＭが出力されない方に供給される信号は「０（停止信号）」になる。

第１の絶縁ドライバ２３及び第２の絶縁ドライバ２４は、１次側に入力された信号を絶縁させて２次側から出力する。

図６は、第１の絶縁ドライバ２３及び第２の絶縁ドライバ２４の構成の例について説明する為の説明図である。第１の絶縁ドライバ２３及び第２の絶縁ドライバ２４は、例えばパルストランス４１をそれぞれ備える。パルストランス４１は、１次側の巻線と、２次側の巻線と、磁性コアとを備える。

図６に示されるように、第１の絶縁ドライバ２３のパルストランス４１の１次側の巻線には、ＧＮＤ基準のＧ１ＧとＧＮＤとが接続され、パルストランス４１の２次側の巻線には、Ｇ１ＧＮＤ基準のＧ１が接続される。具体的には、パルストランス４１の１次側の巻線にはトーテムポールＰＦＣ１２のセレクタ４０とＧＮＤとが接続される。また、パルストランス４１の２次側の巻線には、第１の半波スイッチＳ１のゲート端子と、第１の半波スイッチＳ１のソース端子とが接続されている。

上記の構成によると、第１の絶縁ドライバ２３のパルストランス４１の１次側の巻線には、トーテムポールＰＦＣ１２から出力されたＧＮＤ基準のパルス状信号である信号Ｇ１Ｇが入力される。パルストランス４１の１次側の巻線にＧＮＤ基準の信号Ｇ１Ｇが入力されると、パルストランス４１の２次側の巻線に誘起電圧が生じる。この誘起電圧によって、パルストランス４１の２次側の巻線から第１の半波スイッチＳ１のソース端子の電位Ｇ１ＧＮＤを基準とし、且つ信号Ｇ１Ｇに応じたパルス状信号である信号Ｇ１が、第１の半波スイッチＳ１のゲート端子に入力される。これにより、第１の半波スイッチＳ１が信号Ｇ１に基づいてオンオフされる。

図６に示されるように、第２の絶縁ドライバ２４のパルストランス４１の１次側の巻線には、ＧＮＤ基準のＧ２ＧとＧＮＤとが接続され、パルストランス４１の２次側の巻線には、Ｇ２ＧＮＤ基準のＧ２が接続される。具体的には、パルストランス４１の１次側の巻線にはトーテムポールＰＦＣ１２のセレクタ４０とＧＮＤとが接続される。また、パルストランス４１の２次側の巻線には、第２の半波スイッチＳ２のゲート端子と、第２の半波スイッチＳ２のソース端子とが接続されている。

上記の構成によると、第２の絶縁ドライバ２４のパルストランス４１の１次側の巻線には、トーテムポールＰＦＣ１２から出力されたＧＮＤ基準のパルス状信号である信号Ｇ２Ｇが入力される。パルストランス４１の１次側の巻線にＧＮＤ基準の信号Ｇ２Ｇが入力されると、パルストランス４１の２次側の巻線に誘起電圧が生じる。この誘起電圧によって、パルストランス４１の２次側の巻線から第２の半波スイッチＳ２のソース端子の電位Ｇ２ＧＮＤを基準とし、且つ信号Ｇ２Ｇに応じたパルス状信号である信号Ｇ２が、第２の半波スイッチＳ２のゲート端子に入力される。

なお、第１の絶縁ドライバ２３及び第２の絶縁ドライバ２４は、パルストランス４１の１次側の巻線に直列に接続され、直流成分をカットするフィルタコンデンサをさらに備えていてもよい。

また、信号Ｇ１及び信号Ｇ２は、それぞれＧ１ＧＮＤ及びＧ２ＧＮＤを中心とした正負の信号となる。この為、信号Ｇ１及び信号Ｇ２の値が２倍になるように（１次側と同じ電圧となるように）、パルストランス４１のコイルの巻き数比が調整されてもよい。

また、第１の絶縁ドライバ２３及び第２の絶縁ドライバ２４は、パルストランス４１の２次側のコイルに直列に接続され、直流成分をカットするフィルタコンデンサをさらに備えていてもよい。

また、第１の絶縁ドライバ２３及び第２の絶縁ドライバ２４は、フォトカプラによって信号Ｇ１Ｇ及びＧ２ＧをＧ１ＧＮＤ及びＧ２ＧＮＤ基準の信号Ｇ１及び信号Ｇ２に変換する構成であってもよい。なお、フォトカプラから出力される信号が微弱な為、バッファ回路がさらに設けられてもよい。

また、第１の絶縁ドライバ２３及び第２の絶縁ドライバ２４は、ブートストラップ手法によって、フォトカプラから出力される信号を、昇圧用の直流電源により昇圧し、第２の半波スイッチＳ２のゲート端子に入力してもよい。例えば、信号Ｇ２がオンであるとき、Ｇ１ＧＮＤの電位は、Ｇ２ＧＮＤの電位と等しくなる。Ｇ２ＧＮＤ側に、昇圧用の直流電源が接続されている場合、第２の半波スイッチＳ２のボディダイオードを介してＧ１ＧＮＤにも昇圧用の直流電源の電位が供給される。その後信号Ｇ２がオフになると、Ｇ１ＧＮＤの電位は、Ｇ２ＧＮＤの電位と異なるものの、Ｇ１ＧＮＤ基準の電位が保存される。この電位を用いて、フォトカプラから出力される信号を増幅し、第１の半波スイッチＳ１のゲート端子に入力してもよい。

図７は、交流電源ＡＣの電圧とトーテムポールＰＦＣ１２を流れる電流との関係について説明する為の説明図である。図７では、交流電源ＡＣの電圧を示す信号ＡＣＶ、極性検知の結果を示す信号ＡＣＰ、第１の半波スイッチＳ１のゲート端子に入力される信号Ｇ１（Ｇ１Ｇ）、第２の半波スイッチＳ２のゲート端子に入力される信号Ｇ２（Ｇ２Ｇ）、第１の抵抗Ｒ１に印加される電圧、第２の抵抗Ｒ２に印加される電圧、信号ＩＳ、抽出信号ＩＳＥ、及び補間信号ＩＳＩの例を示す。図７の例では、タイミングｔ０乃至タイミングｔ１の間、極性が正（ＡＣ１＞ＡＣ２）であり、タイミングｔ１乃至タイミングｔ２の間、極性が負（ＡＣ１＜ＡＣ２）であり、タイミングｔ２以降再び極性が正（ＡＣ１＞ＡＣ２）となっている。

上記したように、極性検知回路３３は、ＡＣ１＞ＡＣ２である間、論理値「１」の信号ＡＣＰを出力し、ＡＣ１＜ＡＣ２である間、論理値「０」の信号ＡＣＰを出力する。

また、トーテムポールＰＦＣ１２の制御回路１６は、トーテムポールＰＦＣ１２の出力電圧を示す信号ＶＦＢと、交流電圧を示すＡＣＶとに基づいて、目標とする電流を示す信号ＡＩＭを逐次算出する。

制御回路１６は、ＡＣ１＞ＡＣ２である間、信号ＡＩＭと上記の補間信号ＩＳＩとの比較結果である信号ＩＤＩＦに基づいて、信号ＰＷＭを生成する。即ち、制御回路１６は、信号ＡＩＭと補間信号ＩＳＩとの差が小さくなるように信号ＰＷＭを生成し、信号ＰＷＭを信号Ｇ２として第２の半波スイッチＳ２のゲート端子に入力する。これにより、トーテムポールＰＦＣ１２は、ＡＣ１＞ＡＣ２である間、信号Ｇ２により第２の半波スイッチＳ２をオンオフする。これにより、トーテムポールＰＦＣ１２は、図２に示される第１の状態と第２の状態とが信号Ｇ２に応じて切り替わる。

トーテムポールＰＦＣ１２は、パルス幅制御を行うことにより、第１の状態及び第２の状態の長さを制御する。具体的には、トーテムポールＰＦＣ１２は、周波数固定で、１周期内の第１の状態の長さに相当する信号Ｇ２のＯＮデューティを制御する。これにより、同時に１周期内の長さから第１の状態の長さを減算した第２の状態の長さも決定される。このように、トーテムポールＰＦＣ１２は、第１の状態と第２の状態とを複数回切り替えつつ、補間信号ＩＳＩの目標波形である信号ＡＩＭと補間信号ＩＳＩとを近づけることができる。

また、制御回路１６は、ＡＣ１＜ＡＣ２である間、信号ＡＩＭと上記の補間信号ＩＳＩとの比較結果である信号ＩＤＩＦに基づいて、信号ＰＷＭを生成する。即ち、制御回路１６は、信号ＡＩＭと補間信号ＩＳＩとの差が小さくなるように信号ＰＷＭを生成し、信号ＰＷＭを信号Ｇ１として第１の半波スイッチＳ１のゲート端子に入力する。これにより、トーテムポールＰＦＣ１２は、ＡＣ１＜ＡＣ２である間、信号Ｇ１により第１の半波スイッチＳ１をオンオフする。これにより、トーテムポールＰＦＣ１２は、図２に示される第３の状態と第４の状態とが信号Ｇ１に応じて切り替わる。

また、トーテムポールＰＦＣ１２は、パルス幅制御を行うことにより、第３の状態及び第４の状態の長さを制御する。具体的には、トーテムポールＰＦＣ１２は、周波数固定で、１周期内の第３の状態の長さに相当する信号Ｇ１のＯＮデューティを制御する。これにより、同時に１周期内の長さから第３の状態の長さを減算した第４の状態の長さも決定される。

第１の状態では第１の抵抗Ｒ１の電圧が０となり、第２の抵抗Ｒ２の電圧が正の値になる。第２の状態では第２の抵抗Ｒ２の電圧が０となり、第１の抵抗Ｒ１の電圧が負の値にる。第３の状態では第２の抵抗Ｒ２の電圧が０となり、第１の抵抗Ｒ１の電圧が正の値になる。第４の状態では第１の抵抗Ｒ１の電圧が０となり、第２の抵抗Ｒ２の電圧が負の値にる。即ち、図７に示されるように、第１の電流検出器である第１の抵抗Ｒ１及び第２の電流検出器である第２の抵抗Ｒ２の電圧の検出結果の正成分は、半波状の脈流電圧（半波状脈流電圧）となる。また、第１の電流検出器である第１の抵抗Ｒ１の検出結果の正成分と、第２の電流検出器である第２の抵抗Ｒ２の電圧の検出結果の正成分とは、それぞれ１８０度位相が異なる。信号ＩＳは、第１の抵抗Ｒ１と第２の抵抗Ｒ２との直列合成抵抗の両端に発生する信号である為、図７に示されるように、第１の抵抗Ｒ１の電圧と第２の抵抗Ｒ２の電圧とが加算合成された波形（両波状脈流電圧）となる。即ち、信号ＩＳは、第１の電流検出器である第１の抵抗Ｒ１の検出結果と、第２の電流検出器である第２の抵抗Ｒ２の電圧の検出結果とが合算された信号であり、正成分が全波状の脈流電圧となる。

抽出信号ＩＳＥは、信号Ｇ１Ｇがオンである間、または信号Ｇ２Ｇがオンである間の信号ＩＳである。ＡＣ１＜ＡＣ２である間、信号Ｇ１Ｇがオフであり、信号Ｇ２Ｇのオンオフによって電力変換装置１が動作する。電流判定器３７は、ＡＣ１＜ＡＣ２である間、信号Ｇ２Ｇがオンである間の信号ＩＳを抽出信号ＩＳＥとして取得する。ＡＣ１＜ＡＣ２であり、信号Ｇ２Ｇがオンである間、信号ＩＳは正の値となる。これにより、電流判定器３７は、信号ＩＳの正の値を抽出信号ＩＳＥとして抽出することができる。

また、ＡＣ１＞ＡＣ２である間、信号Ｇ２Ｇがオフであり、信号Ｇ１Ｇのオンオフによって電力変換装置１が動作する。電流判定器３７は、ＡＣ１＞ＡＣ２である間、信号Ｇ１Ｇがオンである間の信号ＩＳを抽出信号ＩＳＥとして取得する。ＡＣ１＞ＡＣ２であり、信号Ｇ１Ｇがオンである間、信号ＩＳは正の値となる。これにより、電流判定器３７は、信号ＩＳの正の値を抽出信号ＩＳＥとして抽出することができる。

さらに、電流判定器３７は、抽出信号ＩＳＥに基づいて補間処理を行い、連続的な波形である補間信号ＩＳＩを取得（生成）する構成（回路）を備える。例えば、電流判定器３７は、抽出信号ＩＳＥにおいてブランクとなっている値を、線形補間、または何らかの数学的近似を行うことにより補間する。これにより、電流判定器３７は、実際の第１のコイルＬ１に流れる電流に応じた信号を補間信号ＩＳＩとして出力することができる。

上記したように、電力変換装置１は、トーテムポール型力率改善回路（トーテムポールＰＦＣ）１２と、電流検出回路１７と、制御回路１６とを備える。

トーテムポールＰＦＣ１２は、交流電源ＡＣの第１の端子ＡＣ１に接続された第１のコイルＬ１と、第１の電流検出器である第１の抵抗Ｒ１を介して第１のコイルＬ１にソース端子が接続された第１の半波スイッチＳ１を備える。トーテムポールＰＦＣ１２は、第２の電流検出器である第２の抵抗Ｒ２を介して第１のコイルＬ１にドレイン端子が接続された第２の半波スイッチＳ２を備える。第１の抵抗Ｒ１及び第２の抵抗Ｒ２は、電流検出回路１７を構成する。トーテムポールＰＦＣ１２は、第１の半波スイッチＳ１のドレイン端子にカソードが接続され、交流電源ＡＣの第２の端子ＡＣ２にアノードが接続された第１のダイオードＤ１と、第２の半波スイッチＳ２のソース端子にアノードが接続され、交流電源ＡＣの第２の端子ＡＣ２にカソードが接続された第２のダイオードＤ２とを備える。トーテムポールＰＦＣ１２は、第１のダイオードＤ１のカソードと、第２のダイオードＤ２のアノードとの間に接続された第１の平滑キャパシタＣ１を備える。

制御回路１６は、第１の抵抗Ｒ１に印加される直流電圧と、第２の抵抗Ｒ２に印加される直流電圧との合算値を示す信号ＩＳに基づいて、第１の半波スイッチＳ１及び第２の半波スイッチＳ２をオンオフするパルス幅制御を行う。

このような構成によると、信号ＩＳの正側の値に、第１のコイルＬ１を流れる電流の値が現れる。制御回路１６は、信号ＩＳに基づいて、第１の半波スイッチＳ１と第２の半波スイッチＳ２とをオンオフ制御することにより、第１のコイルＬ１に流れる電流を交流電源ＡＣの電圧の位相と同位相の正弦波状に制御することができる。この結果、電力変換装置１は、簡易な構成で高効率電力変換が可能になる。

また、制御回路１６は、第２の半波スイッチＳ２のドレイン端子と第２の抵抗Ｒ２との接続点の電圧であるＧＮＤ電圧を基準に、第１の抵抗Ｒ１の直流電圧の検出結果と、第２の抵抗Ｒ２の直流電圧の検出結果との合算値である信号ＩＳを取得する。

また、制御回路１６は、合算値から、ＧＮＤ電圧を基準とした正側の値を抽出信号として抽出し、抽出信号に基づいて、第１の半波スイッチＳ１及び第２の半波スイッチＳ２をオンオフするパルス幅制御を行う。

また、制御回路１６は、抽出信号の値が無い場合、過去の抽出信号の値に基づく補間処理により補間信号を算出し、補間信号に基づいて、第１の半波スイッチＳ１及び第２の半波スイッチＳ２をオンオフするパルス幅制御を行う。これにより、電力変換装置１は、簡易な構成で高い精度で高効率電力変換が可能になる。

なお、上記の実施形態では、ＡＣ１＞ＡＣ２である間、第２の半波スイッチＳ２をオンオフし、ＡＣ１＜ＡＣ２である間、第１の半波スイッチＳ２をオンオフすると説明したが、この構成に限定されない。制御回路１６は、ＡＣ１＞ＡＣ２であり且つ第２の半波スイッチＳ２をオフしている間、第１の半波スイッチＳ１をオンし、ＡＣ１＜ＡＣ２であり且つ第１の半波スイッチＳ１をオフしている間、第２の半波スイッチＳ２をオンする構成であってもよい。即ち、制御回路１６は、第１の半波スイッチＳ１及び第２の半波スイッチＳ２により同期整流を行う構成であってもよい。

ＡＣ１＞ＡＣ２であり且つ第２の半波スイッチＳ２をオフしている間、第１の半波スイッチＳ１は、ソース端子からドレイン端子に向かってボディダイオードとして機能する。また、ＡＣ１＜ＡＣ２であり且つ第１の半波スイッチＳ１をオフしている間、第２の半波スイッチＳ２は、ソース端子からドレイン端子に向かってボディダイオードとして機能する。

しかし、第１の半波スイッチＳ１のオン時の損失は、第１の半波スイッチＳ１のボディダイオードの損失よりも小さい。また、第２の半波スイッチＳ２のオン時の損失は、第２の半波スイッチＳ２のボディダイオードの損失よりも小さい。この為、上記のように、ＡＣ１＞ＡＣ２であり且つ第２の半波スイッチＳ２をオフしている間、第１の半波スイッチＳ１をオンし、ＡＣ１＜ＡＣ２であり且つ第１の半波スイッチＳ１をオフしている間、第２の半波スイッチＳ２をオンすることにより、トーテムポールＰＦＣ１２の回路の損失を減らすことができる。

なお、上記のように同期整流を行う場合、信号Ｇ１Ｇと信号Ｇ２Ｇとに交互にパルスが現れる。この為、制御回路１６の電流判定器３７は、信号Ｇ１Ｇと信号Ｇ２Ｇとに基づいて、信号ＩＳから抽出信号ＩＳＥの抽出を行うことができなくなる。そこで、電流判定器３７は、極性検知回路３３からの信号ＡＣＰに基づいて、抽出信号ＩＳＥの抽出に信号Ｇ１Ｇと信号Ｇ２Ｇとのどちらを用いるかを切り替える。

具体的には、電流判定器３７は、交流電源ＡＣの第１の端子ＡＣ１が正電位であり且つ第２の半波スイッチＳ２がオンである間、信号ＩＳから抽出信号ＩＳＥを抽出する。また、電流判定器３７は、交流電源ＡＣの第２の端子ＡＣ２が正電位であり且つ第１の半波スイッチＳ１がオンである間、信号ＩＳから抽出信号ＩＳＥを抽出する。これにより、制御回路１６は、信号ＩＳから抽出信号ＩＳＥの抽出を行うことができる。

また、同様に、第１のダイオードＤ１及び第２のダイオードＤ２をそれぞれＭＯＳＦＥＴに置き換えてもよい。具体的には、第１のダイオードＤ１は、ＡＣ１＞ＡＣ２である間オンされ、ＡＣ１＜ＡＣ２である間オフされるＦＥＴのボディダイオードとして構成されてもよい。また、具体的には、第２のダイオードＤ２は、ＡＣ１＞ＡＣ２である間オフされ、ＡＣ１＜ＡＣ２である間オンされるＦＥＴのボディダイオードとして構成されてもよい。このような構成によっても、トーテムポールＰＦＣ１２の回路の損失を減らすことができる。

なお、上記の実施形態における第１の半波スイッチＳ１及び第２の半波スイッチＳ２は、高速のスイッチングのために、ワイドバンドギャップ半導体で構成されている必要があった。しかし、第１のダイオードＤ１及び第２のダイオードＤ２に流れる電流が交流電源ＡＣの周波数である５０Ｈｚ成分である為、第１のダイオードＤ１及び第２のダイオードＤ２の代わりに同期整流ＦＥＴを用いる場合、比較的反応の遅いシリコン半導体で構成されたＦＥＴを用いることができる。

第１のダイオードＤ１及び第２のダイオードＤ２の代わりに同期整流ＦＥＴが用いられる場合、第１のダイオードＤ１及び第２のダイオードＤ２のカソード側がＦＥＴのドレイン端子、第１のダイオードＤ１及び第２のダイオードＤ２のアノード側がＦＥＴのソース端子になるように置き換えられる。

なお、上記の実施形態では、極性検知回路３３は、信号ＡＣＶに基づいて、交流電源ＡＣから供給される交流電圧の極性を検知し、検知結果を信号ＡＣＰとして出力する構成であると説明した。極性検知回路３３は、プロセッサとプログラムを記憶したメモリとの組み合わせによって実現されてもよいし、アナログ回路により実現されてもよい。

極性検知回路３３がアナログ回路として構成される場合、例えば図８に示されるような構成になる。図８の例では、極性検知回路３３は、制御回路１６の外部に設けられ、制御回路１６の電流判定器３７及びセレクタ４０に信号ＡＣＰを出力する。極性検知回路３３は、例えば第３のダイオードＤ３、第４のダイオードＤ４、第１のフォトカプラＰＣ１、第２のフォトカプラＰＣ２、及び論理回路５１を備える。

第３のダイオードＤ３は、カソードがフィルタ回路１１の第１の端子ＡＣ１に接続され、アノードが第１のフォトカプラＰＣ１のカソードに接続されている。第１のフォトカプラＰＣ１のアノードは、抵抗を介してフィルタ回路１１の第２の端子ＡＣ２に接続され、コレクタはＧＮＤに接続され、エミッタは論理回路５１に接続されている。

第４のダイオードＤ４は、アノードがフィルタ回路１１の第１の端子ＡＣ１に接続され、カソードが第２のフォトカプラＰＣ２のアノードに接続されている。第２のフォトカプラＰＣ２のカソードは、抵抗を介してフィルタ回路１１の第２の端子ＡＣ２に接続され、コレクタはＧＮＤに接続され、エミッタは論理回路５１に接続されている。

上記の構成によると、第１のフォトカプラＰＣ１は、ＡＣ１＜ＡＣ２である場合にアノードからカソードに電流が流れ、論理回路５１に信号Ｐ１を出力する。第２のフォトカプラＰＣ２は、ＡＣ１＞ＡＣ２である場合、アノードからカソードに電流が流れ、論理回路５１に信号Ｐ２を出力する。

論理回路５１は、第２のフォトカプラＰＣ２から信号Ｐ２が供給されている間、「１」を示す信号ＡＣＰを出力し、第１のフォトカプラＰＣ１から信号Ｐ１が供給されている間、「０」を示す信号ＡＣＰを出力する回路である。例えば、論理回路５１は、１つのＮＡＮＤと２つのＡＮＤとを備える。ＮＡＮＤには、信号Ｐ１と信号Ｐ２とが入力される。第１のＡＮＤには、ＮＡＮＤの出力と信号Ｐ２とが入力される。第２のＡＮＤには、ＮＡＮＤの出力と信号Ｐ１とが入力される。

この構成によると、第１のＡＮＤは、信号Ｐ２が入力され、信号Ｐ１が入力されない場合に「１」を出力する。第１のＡＮＤは、信号Ｐ２が入力されず、信号Ｐ１が入力される場合、「０」を出力する。即ち、第１のＡＮＤの出力は、信号ＡＣＰとして制御回路１６の電流判定器３７及びセレクタ４０に供給される。また、第２のＡＮＤは、信号Ｐ２が入力されず、信号Ｐ１が入力される場合に「１」を出力する。第１のＡＮＤは、信号Ｐ２が入力され、信号Ｐ１が入力されない場合、「０」を出力する。即ち、第１のＡＮＤの出力は、信号ＡＣＰの反転となる。

また、制御回路１６の他の回路についても、アナログ回路ではなく、論理回路、またはプロセッサとプログラムとの組み合わせによって実現されてもよい。

例えば、第１の比較器３２及び第２の比較器３８は、入力される２つの信号をそれぞれＡＤ変換などを用いてディジタル信号に変換し、ディジタル値で差分を算出する構成であってもよい。第１の比較器３２及び第２の比較器３８は、例えば以下のようなコードにより実現される。
Sout = f(Sin1, Sin2)
｛
Sout = Sin1 - Sin2;
｝
また、乗算器３６は、入力される２つの信号をそれぞれＡＤ変換などを用いてディジタル信号に変換し、ディジタル値で乗算を行う構成であってもよい。乗算器３６は、例えば以下のようなコードにより実現される。
MUL = f(Sin1, Sin2)
{
MUL = Sin1 * Sin2;
}
上記したように、プロセッサとプログラムとの組み合わせによって実現する場合は、入力される信号をＡＤ変換などを用いてディジタル信号に変換し、ディジタル値に基づいて演算を行う。さらに、後段の回路がアナログ回路である場合、ＤＡ変換などを用いてディジタル信号をアナログ信号に変換して出力してもよい。

また、上記の実施形態では、制御回路１６は、例えば、マイコンまたはディジタルシグナルプロセッサなどの演算ＩＣであるとして説明した。この為、制御回路１６に入力される信号ＩＳは、ＧＮＤとＶＣＣとの間の電圧に限られるという制約がある。即ち、制御回路１６は、信号ＩＳのマイナスの値を扱うことができない。

しかし、例えば、図９に示されるように、制御回路１６のＧＮＤが０［Ｖ］ではなく、－の値（例えば－５［Ｖ］）である場合、即ち、制御回路１６が、ＶＣＣ（＋５［Ｖ］）からＮＶＣＣ（－５［Ｖ］）の範囲で動作するＩＣとして構成されているとする。この場合、信号ＩＳがＮＶＣＣ＜ＩＳ＜ＶＣＣを満たしていれば、制御回路１６は、信号ＩＳの絶対値を算出し、算出した信号ＩＳの絶対値に基づいて、第１の半波スイッチＳ１及び第２の半波スイッチＳ２をオンオフするパルス幅制御を行うことができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…電力変換装置、２…負荷回路、１１…フィルタ回路、１２…トーテムポール型力率改善回路、１３…ＬＬＣ共振回路、１４…絶縁ＡＣＤＣ回路、１５…交流電圧検出回路、１６…制御回路、１７…電流検出回路、２１…基準電圧変換回路、２２…ＰＦＣ制御回路、２３…第１の絶縁ドライバ、２４…第２の絶縁ドライバ、３１…ローパスフィルタ、３２…第１の比較器、３３…極性検知回路、３４…電圧検出回路、３５…絶対値変換回路、３６…乗算器、３７…電流判定器、３８…第２の比較器、３９…ＰＷＭ変換器、４０…セレクタ、４１…パルストランス、５１…論理回路、Ｃ１…第１の平滑キャパシタ、Ｃ２…第２の平滑キャパシタ、Ｃ３…第３の平滑キャパシタ、Ｄ１…第１のダイオード、Ｄ２…第２のダイオード、Ｄ３…第３のダイオード、Ｄ４…第４のダイオード、Ｌ１…第１のコイル、Ｌ２…第２のコイル、Ｌ３…第３のコイル、Ｌ４…第４のコイル、Ｌ５…第５のコイル、Ｒ１…第１の抵抗、Ｒ２…第２の抵抗、Ｓ１…第１の半波スイッチ、Ｓ２…第２の半波スイッチ、Ｓ３…スイッチング素子、Ｓ４…スイッチング素子、Ｓ５…スイッチング素子、Ｓ６…スイッチング素子。

Claims (7)

1. 交流電源の第１の端子に接続されたコイルと、第１の電流検出器を介して前記コイルにソース端子が接続された第１の半波スイッチと、第２の電流検出器を介して前記コイルにドレイン端子が接続された第２の半波スイッチと、前記第１の半波スイッチのドレイン端子にカソードが接続され、前記交流電源の第２の端子にアノードが接続された第１のダイオードと、前記第２の半波スイッチのソース端子にアノードが接続され、前記交流電源の第２の端子にカソードが接続された第２のダイオードと、前記第１のダイオードのカソードと、前記第２のダイオードのアノードとの間に接続された平滑キャパシタと、を備えるトーテムポール型力率改善回路と、
   前記第１の電流検出器の直流電圧の検出結果と、前記第２の電流検出器の直流電圧の検出結果との合算値に基づいて、前記第１の半波スイッチ及び前記第２の半波スイッチをオンオフするパルス幅制御を行う制御回路と、
   を具備する電力変換装置。
2. 前記制御回路は、前記第２の半波スイッチのドレイン端子と前記第２の電流検出器との接続点の電圧であるＧＮＤ電圧を基準に、前記第１の電流検出器の直流電圧の検出結果及び前記第２の電流検出器の直流電圧の検出結果を取得する請求項１に記載の電力変換装置。
3. 前記制御回路は、前記合算値から、前記ＧＮＤ電圧を基準とした正側の値を抽出信号として抽出し、前記抽出信号に基づいて、前記第１の半波スイッチ及び前記第２の半波スイッチをオンオフするパルス幅制御を行う請求項２に記載の電力変換装置。
4. 前記制御回路は、前記抽出信号の値が無い場合、過去の前記抽出信号の値に基づく補間処理により補間信号を算出し、前記補間信号に基づいて、第１の半波スイッチＳ１及び第２の半波スイッチＳ２をオンオフするパルス幅制御を行う請求項３に記載の電力変換装置。
5. 前記交流電源から供給される交流電圧の極性を検出する極性検出回路を具備し、
   前記制御回路は、
   前記交流電源の第１の端子が正電位であり且つ前記第２の半波スイッチがオンである間、または、前記交流電源の第２の端子が正電位であり且つ前記第１の半波スイッチがオンである間、前記合算値から前記抽出信号を抽出し、
   前記交流電源の第１の端子が正電位であり且つ前記第２の半波スイッチをオフしている間、前記第１の半波スイッチをオンし、
   前記交流電源の第２の端子が正電位であり且つ前記第１の半波スイッチをオフしている間、前記第２の半波スイッチをオンする請求項３または４に記載の電力変換装置。
6. 前記制御回路は、前記ＧＮＤ電圧を基準とした前記合算値の正負に基づいて、前記合算値の絶対値を算出し、前記絶対値に基づいて、前記第１の半波スイッチ及び前記第２の半波スイッチをオンオフするパルス幅制御を行う請求項２に記載の電力変換装置。
7. 前記制御回路は、
   前記平滑キャパシタの両端電圧を、前記第２の半波スイッチのドレイン端子と前記第２の電流検出器との接続点の電圧である前記ＧＮＤ電圧を基準とした電圧に変換し、
   変換された電圧に基づいて、前記パルス幅制御を行う請求項２に記載の電力変換装置。

Images