KR100851099B1

KR100851099B1 - 신호 처리 회로 및 초음파 도플러 장치

Info

Publication number: KR100851099B1
Application number: KR1020020013706A
Authority: KR
Inventors: 아메미야신이치
Original assignee: 지이 메디컬 시스템즈 글로발 테크놀러지 캄파니 엘엘씨
Priority date: 2001-03-15
Filing date: 2002-03-14
Publication date: 2008-08-08
Also published as: US6705997B2; US20020133076A1; JP3828758B2; KR20020073400A; DE10211351A1; JP2002291742A; CN1377630A; CN1268291C

Abstract

더 적은 수의 스위치를 이용하여 연속 파동 신호 경로를 정렬하기 위하여, 다수의 연속 파동 입력 신호를 각각 증폭시키고, 각 연속 파동 입력 신호마다 서로 반대되는 위상을 가지는 증폭된 각각의 신호 쌍을 각각 출력하는 다수의 증폭 회로(602)와, 다수의 선택 회로(604)(각각의 선택 회로는 다수의 증폭 회로로부터의 증폭된 신호 쌍 중 하나의 신호를 선택함)와, 다수의 선택 회로로부터의 출력 신호를 입력 신호로서 이용하는 매트릭스 스위치(608)가 제공된다.

Description

신호 처리 회로 및 초음파 도플러 장치{SIGNAL PROCESSING CIRCUIT AND ULTRASOUND DOPPLER APPARATUS}

도 1은 본 발명의 일실시예에 따르는 장치의 블록도,

도 2는 수신기 섹션(receiver section)의 블록도,

도 3은 전압/전류 변환 회로(voltage/current transforming circuit)의 회로도,

도 4는 매트릭스 스위치(matrix switch)를 도시하는 개념적 도면,

도 5는 버퍼 회로(buffer circuit)의 회로도,

도 6은 아날로그 지연 라인(analog delay line)을 도시하는 개념적 도면,

도 7은 아날로그 지연 라인을 도시하는 개념적 도면,

도 8은 도플러 처리 섹션(Doppler processing section)의 블록도.

도면의 주요 부분에 대한 부호의 설명

2 : 초음파 프로브 4 : 송신기 섹션

6 : 수신기 섹션 8 : 도플러 처리 섹션

10 : 디스플레이 섹션 12 : 사운드 출력 섹션

14 : 제어 섹션 602 : 증폭 회로

604 : 선택 회로 606 : 전압/전류 변환 회로

본 발명은 신호 처리 회로(signal processing circuit) 및 초음파 도플러 장치(ultrasound Doppler apparatus)에 관한 것이며, 보다 구체적으로는 다수의 연속 파동(continuous wave : CW) 신호를 처리하는 신호 처리 회로와, CW 도플러 방법에 의한 진단을 수행하는 초음파 도플러 장치에 관한 것이다.

CW 도플러 방법에 의한 초음파 진단을 수행함에 있어서, 연속 파동 초음파 에코(echo)의 도플러 이동(Doppler shift)이 계산되고, 그 계산된 도플러 이동이 주파수 스펙트럼 이미지 또는 사운드(frequency spectral image or sound)로 디스플레이된다. 주파수 스펙트럼 이미지 또는 사운드는 혈류(blood flow) 속도 등을 표시하는 정보이다.

에코 수신 방향이 페이즈형 어레이 기법(phased array technique)에 의하여 전자적으로 설정되는 경우, 다수의 초음파 변환기(ultrasonic transducer)에 의하여 초음파 프로브(ultrasound probe)에서 수신된 에코에 대하여 페이즈형 가산(phased addition)이 수행된다.

수신된 에코 신호에 대한 페이즈형 가산은 아날로그 지연 라인(analog delay line)을 이용하여 수행된다. 아날로그 지연 라인은 신호 지연 라인의 세로 방향으로 서로 다른 위치에 마련된 다수의 입력 탭들(input taps)과 신호 지연 라인의 종단부(end)에 마련된 출력 탭(output tap)을 갖는다. 입력 탭 중 하나에 대한 신호 입력은 탭 위치에 따라 분배되어 있는 만큼 지연되어 출력 탭으로부터 출력된다. 신호 지연 라인에 의한 최대의 지연은 입력 신호 한 파장과 같다.

다수의 입력 신호를 입력 신호간 위상 차이에 따라서 각각의 적절한 입력 탭으로 입력함으로써, 출력 탭에서 모든 신호가 동위상 상태에 있을 수 있다. 출력 탭에서는, 그 동위상 신호 전체가 중첩되어 입력 신호 전체의 페이즈형 가산 신호를 제공한다.

수신 방향 스위칭을 가능하게 하기 위하여, 수신된 에코 신호 각각은 임의 선택된 입력 탭으로 입력될 수 있다. 이를 위하여, 매트릭스 스위치(matrix switch)가 이용된다. 매트릭스 스위치는 상호 절연(insulated)되고 격자로(in grid) 배치된 다수의 행 신호 라인(row signal line)과 다수의 열 신호 라인(column signal line), 그리고 그 행 신호 라인과 열 신호 라인의 교차부에 위치한 스위치로 구성된다.

행 신호 라인과 열 신호 라인이 폐쇄형 스위치(closed switch)에서 전기적으로 연결되어 있으므로, 선택적으로 스위치가 폐쇄되어 임의 선택된 행 신호 라인을 임의 선택된 열 신호 라인으로 연결할 수 있다.

이와 같은 매트릭스 스위치에서는, 다수의 수신 에코 신호를 행 신호 라인 또는 열 신호 라인 중 하나로 입력하고, 다른 라인(즉, 열 신호 라인이나 행 신호 라인)을 아날로그 지연 라인의 입력 탭으로 연결하고, 스위치 개방/폐쇄를 제어함으로써 임의 선택된 수신 에코 신호가 아날로그 지연 라인의 임의 선택된 입력 탭으로 입력될 수 있다. 즉, 매트릭스 스위치는 수신 에코 신호를 아날로그 지연 라인으로 입력하기 위한 신호 경로 정렬기(arranger of the signal paths)로 동작한다.

매트릭스 스위치에서 스위치의 수는 페이즈형 가산에 제공된 수신 에코 신호의 수와 아날로그 지연 라인의 입력 탭 수의 곱이다. 수신 에코 신호의 수는 에코 수신 채널의 수와 동일하다.

초음파 변환기의 축소로 에코 수신 채널의 수가 증가되고, 최근에는 예컨대, 약 48 채널에 이르고 있다. 아날로그 지연 라인의 입력 탭의 수는 약 8 또는 16이다. 따라서, 매트릭스 스위치는 384개 또는 768개의 스위치를 가지도록 요구되며, 필연적으로 일정한 비율로 증가되어 간다.

그러므로, 본 발명의 목적은 더 적은 스위치를 이용하여 연속 파동 신호 경로를 정렬할 수 있는 신호 처리 회로와 초음파 도플러 장치를 제공하는 것이다. 또한, 연속 파동 신호의 주파수 변화에 적응할 수 있는 신호 처리 회로 및 초음파 도플러 장치를 제공하는 것이 또 다른 목적이다.

(1) 전술된 문제점을 해결하기 위한 일특징에 따르면, 본 발명은, 다수의 증폭 회로(각각 다수의 연속 파동 입력 신호를 증폭시키고, 각각의 연속 파동 입력 신호마다 서로 반대 위상을 가지는 증폭된 신호 각 쌍을 각각 출력함)와, 다수의 선택 회로(각각 다수의 증폭 회로 각각으로부터의 증폭된 신호 쌍 중 하나의 신호를 선택함)와, 서로 교차하는 다수의 신호 입력 경로와 신호 출력 경로, 그리고 그 신호 입력 경로와 신호 출력 경로의 매 교차점에 마련된 스위치로 구성된 매트릭스 스위치(다수의 선택 회로로부터의 출력 신호를 다수의 신호 입력 경로로 각각 연결함)를 포함하는 신호 처리 회로를 제공한다.

(1)에서 설명되는 본 발명에서는, 다수의 연속 파동 입력 신호를 각각 증폭시키는 다수의 증폭 회로 각각이 각 입력 신호마다 서로 반대되는 위상을 가지는 한 쌍의 증폭된 신호를 출력하므로, 각 입력 신호마다 서로에 대하여 실제적으로 반 파장의 지연이 발생한 한 쌍의 증폭된 신호를 얻을 수 있다.

그러므로, 다수의 입력 신호에 대하여 페이즈형 가산을 수행하는 지연 회로는 최대 반 파장의 지연을 가질 수 있으며, 따라서 지연 회로의 입력 탭의 수는 반으로 줄어든다. 따라서, 매트릭스 스위치 내의 스위치 수가 반으로 줄어들 수 있다.

(1)에서 설명되는 본 발명에서는, 신호 처리 회로가 바람직하게 다수의 증폭 회로와 다수의 선택 회로 사이에 마련된 전압/전류 변환 회로(voltage/current transforming circuit)(다수의 증폭 회로로부터의 증폭된 신호 쌍 각각에 대한 출력 경로 각각마다 하나의 전압/전류 변환 회로가 마련됨)를 포함하는데, 이는 선택 회로에 대한 입력 신호가 전류 신호일 수 있으므로 바람직하다.

(1)에 설명된 본 발명에서는, 신호 처리 회로가 바람직하게 다수의 선택 회 로와 매트릭스 스위치 사이에 마련된 전압/전류 변환 회로(다수의 선택 회로 각각마다 하나의 전압/전류 변환 회로가 마련됨)를 포함하는데, 이는 매트릭스 스위치에 대한 입력 신호가 전류 신호일 수 있으므로 바람직하다.

전압/전류 변환 회로는 바람직하게 저항기(resistor)이며, 이는 그 구성이 단순화될 수 있어 바람직하다.

(1)에 설명된 본 발명에서는, 신호 처리 회로가 바람직하게 선택 회로와 매트릭스 스위치내의 스위치를 제어하는 제어 회로를 포함하는데, 이는 신호 입력 경로와 신호 출력 경로 사이의 연결 관계가 적절하게 재결합될 수 있으므로 바람직하다.

(!)에 설명된 본 발명에서는, 신호 처리 회로가 바람직하게 신호 지연 라인을 따라 서로 다른 위치에서 인출된(drawn out) 다수의 신호 입력 탭 및 신호 지연 라인의 적어도 한 쪽 종단부에서 인출된 신호 출력 탭을 포함하는 신호 지연 회로(매트릭스 스위치의 다수의 신호 출력 경로로부터의 신호를 각각 다수의 신호 입력 탭으로 연결함)를 포함하는데, 이는 다수의 입력 신호에 대하여 페이즈형 가산이 적절하게 수행될 수 있으므로 바람직하다.

신호 지연 회로는 바람직하게 적어도 두 개의 스위치 가능한(switchable) 지연 특성을 가지는데, 이는 회로가 입력 신호의 주파수 변화에 적응될 수 있으므로 바람직하다.

신호 지연 회로는 바람직하게 신호 지연 라인의 양 종단부로 각각 연결된 정합 저항기(matching resistor)와, 정합 저항기 각각에 병렬로 연결된 저항기와 스위치의 직렬 회로와, 신호 지연 라인 각 종단부와 접지(ground) 사이 그리고 다수의 신호 입력 탭의 인출 위치 각각과 접지 사이에 마련된 스위치와 캐패시터(capacitor)의 직렬 회로를 포함하는데, 이는 회로가 입력 신호의 주파수 변화에 적응하게 될 수 있으므로 바람직하다.

신호 처리 회로는 바람직하게 스위치를 제어하는 제어 회로를 포함하는데, 이는 회로가 입력 신호의 주파수 변화에 적응될 수 있으므로 바람직하다.

신호 처리 회로는 바람직하게 매트릭스 스위치와 신호 지연 회로 사이에 마련된 버퍼 증폭 회로(buffer amplifying circuit)(다수의 신호 출력 경로 각각마다 하나의 버퍼 증폭 회로가 마련됨)를 포함하는데, 이는 신호 출력 경로와 신호 지연 회로가 서로 상대방의 내부 임피던스(internal impedance)에 의하여 영향을 받지 않게 되므로 바람직하다.

버퍼 증폭 회로는 접지형 베이스 타입 트랜지스터 회로(grounded-base type transistor)인데, 이는 그 구성이 단순화될 수 있어 바람직하다.

(2) 전술된 문제점을 해결하기 위한 또 다른 특징에 따르면 본 발명은, 신호 지연 라인과, 신호 지연 라인의 양 종단부에 각각 연결된 정합 저항기와, 신호 지연 라인을 따라 서로 다른 위치에서 인출된 다수의 신호 입력 탭과, 신호 지연 라인 적어도 한 쪽 종단부로부터 인출된 신호 출력 탭과, 정합 저항기 각각에 병렬로 연결된 저항기와 스위치의 직렬 회로와, 신호 지연 라인의 각 종단부와 접지 사이 그리고 다수의 신호 입력 탭의 인출 위치 각각과 접지 사이에 마련된 스위치와 캐패시터의 직렬 회로를 포함하는 신호 처리 회로를 제공한다.

(2)에 설명된 본 발명에서는, 정합 저항기 각각에 병렬로 연결된 저항기와 스위치의 직렬 회로와, 신호 지연 라인의 각 종단부와 접지 사이 그리고 다수의 신호 입력 탭의 인출 위치 각각과 접지 사이에 마련된 스위치와 캐패시터의 직렬 회로가 제공되므로, 신호 지연 회로는 스위치를 개방/폐쇄함으로써 많은 종류의 주파수에 적응될 수 있다.

(2)에 설명된 본 발명에서는, 신호 처리 회로가 바람직하게 스위치를 제어하는 제어 회로를 포함하는데, 이는 신호 지연 회로가 많은 종류의 주파수에 적응될 수 있으므로 바람직하다.

(3) 전술된 문제점을 해결하기 위한 또 다른 특징에 따르면 본 발명은, 연속 파동 초음파를 송신하고 다수의 초음파 변환기에 의하여 연속 파동 초음파의 에코를 수신하는 초음파 송신/수신 수단과, 다수의 초음파 변환기에서 입력된 다수의 연속 파동 입력 신호를 각각 증폭하고 각각의 연속 파동 입력 신호마다 서로 반대되는 위상을 갖는 각각의 증폭된 신호 쌍을 각각 출력하는 다수의 증폭 수단과, 다수의 선택 수단(각각은 다수의 증폭 수단 각각으로부터의 증폭된 신호 쌍 중 하나의 신호를 선택함)과, 서로 교차하는 다수의 신호 입력 경로와 신호 출력 경로, 그리고 신호 입력 경로와 신호 출력 경로의 매 교차점마다 하나씩 마련된 스위치를 포함하는 신호 경로 정렬 수단(다수의 선택 수단으로부터의 출력 신호는 각각 다수의 신호 입력 경로로 입력됨)과, 신호 지연 라인을 따라 서로 다른 위치에서 인출된 다수의 신호 입력 탭과 신호 지연 라인의 적어도 한쪽 종단부로부터 인출된 신호 출력 탭을 포함하는 신호 지연 수단(신호 경로 정렬 수단의 다수의 신호 출력 경로로부터의 신호를 다수의 신호 입력 탭으로 각각 연결함)과, 신호 경로 정렬 수단내의 스위치와 선택 수단을 제어하는 제어 수단과, 신호 지연 수단의 신호 출력 탭으로부터의 신호를 기초로 하여 에코의 도플러 이동을 계산하는 도플러 처리 수단과, 계산된 도플러 이동을 디스플레이하는 디스플레이 수단을 포함하는 초음파 도플러 장치를 제공한다.

(3)에서 설명된 본 발명에서는, 다수의 연속 파동 입력 신호를 각각 증폭하는 다수의 증폭 수단 각각이 각 입력 신호마다 서로 반대되는 위상을 갖는 한 쌍의 증폭된 신호를 출력하므로, 각 입력 신호마다 서로에 대하여 실제적으로 반 파장 지연된 한 쌍의 증폭 신호를 얻을 수 있다.

그러므로, 다수의 입력 신호에 대하여 페이즈형 가산을 수행하는 지연 수단은 최대 반 파장의 지연을 가질 수 있으며, 따라서 지연 수단의 입력 탭의 수가 반으로 줄어들 수 있다. 따라서, 신호 경로 정렬 수단 내의 스위치의 수가 반으로 줄어들 수 있다.

(3)에 설명된 본 발명에서는, 초음파 도플러 장치가 바람직하게 다수의 증폭 수단과 다수의 선택 수단 사이에 마련된 전압/전류 변환 수단(다수의 증폭 수단으로부터의 증폭된 신호 쌍 각각에 대한 출력 경로 각각마다 하나의 전압/전류 변환 수단이 마련됨)을 포함하는데, 선택 수단에 대한 입력 신호가 전류 신호일 수 있으므로 이는 바람직하다.

(3)에 설명된 본 발명에서는, 초음파 도플러 장치가 바람직하게 다수의 선택 수단과 신호 경로 정렬 수단 사이에 마련된 전압/전류 변환 수단(다수의 선택 수단 각각에 대하여 하나의 전압/전류 변환 수단이 마련됨)을 포함하는데, 신호 경로 정렬 수단에 대한 입력 신호가 전류 신호일 수 있으므로 이는 바람직하다.

전압/전류 변환 수단은 바람직하게 저항기이며, 이는 그 구성이 단순화될 수 있으므로 이는 바람직하다.

(3)에 설명된 본 발명에서는, 초음파 도플러 장치가 바람직하게 신호 경로 정렬 수단과 신호 지연 수단 사이에 마련된 버퍼 증폭 수단(다수의 신호 출력 경로 각각마다 하나의 버퍼 증폭 수단이 마련됨)을 포함하는데, 이는 신호 출력 경로와 신호 지연 수단이 각각 서로의 내부 임피던스에 의하여 영향을 받지 않을 수 있으므로 바람직하다.

버퍼 증폭 수단은 바람직하게 접지형 베이스 타입 트랜지스터 회로이며, 이는 그 구성이 단순화될 수 있으므로 바람직하다.

(3)에 설명된 본 발명에서는, 신호 경로 정렬 수단이 바람직하게 매트릭스 스위치인데, 이는 범용 반도체 집적 회로(general-purpose integrated circuit)가 이용될 수 있으므로 바람직하다.

(3)에 설명된 본 발명에서는, 신호 지연 수단이 바람직하게 적어도 두 개의 스위치 가능한 지연 특성을 가지는데, 이는 그 장치가 입력 신호의 주파수 변화에 적응될 수 있으므로 바람직하다.

신호 지연 수단은 바람직하게 신호 지연 라인의 양 종단부에 각각 연결된 정합 저항기와, 정합 저항기에 병렬로 연결된 저항기와 스위치의 직렬 회로와, 신호 지연 라인의 각 종단부와 접지 사이 그리고 다수의 신호 입력 탭의 인출 위치 각각과 접지 사이에 마련된 스위치와 캐패시터의 직렬 회로와, 스위치를 제어하는 제어 수단을 포함하는데, 이는 그 장치가 입력 신호의 주파수 변화에 적응될 수 있으므로 바람직하다.

본 발명의 또 다른 특징 및 이점은 첨부 도면을 참조하여, 본 발명의 바람직한 실시예에 관한 다음의 상세한 설명으로 명백해질 것이다.

이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명할 것이다. 본 발명이 이들 실시예로 제한되는 것은 아님에 주의해야 한다. 도 1은 본 발명의 일실시예인 초음파 도플러 장치의 블록도를 도시하고 있다. 본 장치의 구성은 본 발명의 장치의 일실시예를 표현하고 있다.

도 1에 도시된 바에 따르면, 장치는 초음파 프로브(2)를 갖는다. 초음파 프로브(2)는 다수의 초음파 변환기 어레이(도시되지 않음)를 갖는다. 개별적 초음파 변환기는 PZT(납 지르콘(Zr) 티타늄(Ti)(lead zirconate titanate)) 세라믹 등의 압전 물질로 구성된다. 사용자는 초음파 프로브(2)를 이용하여 그 프로브(2)를 피검체(100)에 접촉시킨다.

초음파 프로브(2)는 송신기 섹션(transmitter section)(4) 및 수신기 섹션(receiver section)(6)으로 연결된다. 송신기 섹션(4)은 초음파 프로브(2)로 구동 신호(drive signal)를 제공하여 초음파를 송신한다. 구동 신호는 사전 결정된 주파수의 연속 파동 신호이다. 그러므로 연속 파동 초음파가 송신된다.

송신된 연속 파동 초음파의 에코가 초음파 프로브(2)에 의하여 수신된다. 초음파 프로브(2) 및 송신기 섹션(4)으로 이루어진 부분은 본 발명의 초음파 송신/수신 수단의 일실시예이다.

수신기 섹션(6)은 초음파 변환기에 의하여 초음파 프로브(2)에서 수신된 개별적 신호를 공급받는다. 즉, 다채널 에코 수신형 파동 신호(multi-channel echo received wave signal)가 개별적으로 입력된다. 에코 수신형 파동 신호는 연속 파동 신호이며, 이하에서는 때로 CW 신호라고 지칭될 것이다.

수신기 섹션(6)은 다채널 연속 파동 에코 수신형 파동 신호에 대하여 페이즈형 가산을 수신된 에코 신호를 일정한 방향으로 구성한다. 이하에서 설명된 제어 섹션(control section)(14)과 수신기 섹션(6)으로 이루어진 부분은 본 발명의 신호 처리 회로의 일실시예이다. 수신기 섹션(6)과 제어 섹션(14)으로 이루어진 부분의 구성은 본 발명의 회로의 일실시예를 표현하고 있다.

도 2는 수신기 섹션(6)의 블록도를 도시하고 있다. 도시된 바에 따르면, 수신기 섹션(6)은 다수의 증폭 회로(602)를 포함한다. 증폭 회로(602)의 수는 에코 수신형 파동 신호를 위한 채널의 수와 동일하며, 예컨대, 48개이다. 증폭 회로(602)는 본 발명의 증폭 회로의 일실시예이다. 또한 본 발명의 증폭 수단의 일실시예이다.

각각의 증폭 회로(602)는 서로 반대되는 위상을 가지는 두 개의 출력 신호를 동시에 생성한다. 그러므로, 예컨대, 두 개의 출력 신호 중 어느 하나가 입력 신호와 동일한 위상을 갖는다면, 다른 하나는 반대의 위상을 갖는다.

CW 신호에 관해서는, 반대되는 위상을 갖는 신호가 반 파장 지연된 신호로 간주될 수 있다. 그러므로, 각각의 증폭 회로(602)는 각 입력 신호마다 지연되지 않은 증폭 신호와 실제적으로 반파장 지연된 증폭 신호를 동시에 출력한다.

증폭 회로(602)로부터 두 개의 출력 신호가 선택 회로(604)로 입력된다. 선택 회로(604)는 본 발명의 선택 회로의 일실시예이다. 또한 본 발명의 선택 수단의 일실시예이다. 증폭 회로(602)에 대응하여 많은 선택 회로(604)가 제공되어, 대응하는 증폭 회로(602)로부터 출력 신호를 공급받는다.

각각의 선택 회로(604)는 이하에서 설명될 제어 섹션(14)의 제어 하에 두 입력 신호 중 하나를 선택한다. 선택 회로(604)가 반대되는 위상을 가지는 신호를 선택한다면, 이는 실제적으로 반파장 지연된 신호가 선택됨을 의미한다. 이하에서는 입력 신호의 파장을 λ로 표시하고 반파장을 λ/2로 표시한다.

각 선택 회로(604)로부터의 출력 신호는 전압/전류 변환 회로(606)로 입력된다. 전압/전류 변환 회로(606)는 본 발명의 전압/전류 변환 회로의 일실시예이다. 또한 이는 본 발명의 전압/전류 변환 수단의 일실시예이다.

선택 회로(604)에 관련하여 많은 전압/전류 변환 회로(606)가 제공되어, 대응하는 선택 회로(604)로부터 출력 신호를 공급받는다. 전압/전류 변환 회로(606)는 선택 회로(604)의 입력 측에, 각각의 증폭 회로(602)의 두 출력 하나 마다 하나씩 제공될 수 있다.

각각의 전압/전류 변환 회로(606)에 있어서, 도 3(a)에 예시적으로 도시된 트랜지스터 회로가 이용된다. 트랜지스터의 베이스로의 전압 입력은 이미터(emitter)에 직렬로 연결된 저항기의 값에 의하여 결정된 전류로 변환되고 집전기(collector)에서 출력된다. 전압/전류 변환 회로(606)는 또한 도 3(b)에 도시된 단순한 트랜지스터일 수도 있다. 입력 전압이 저항기 값에 의하여 결정된 전류로 변환된다.

다수의 전압/전류 변환 회로(606)로부터의 출력 신호가 매트릭스 스위치(608)로 입력된다. 예컨대, 반도체 집적 회로 내에 구성된 매트릭스 스위치가 매트릭스 스위치(608)로 이용된다. 매트릭스 스위치는 때때로 교차점 스위치(crosspoint switch)로 지칭된다. 매트릭스 스위치(608)는 본 발명의 매트릭스 스위치의 일실시예이다. 또한 본 발명의 신호 경로 정렬 수단의 일실시예이다.

도 4는 매트릭스 스위치(608)를 개념적으로 도시한 도면이다. 도시된 바에 따르면, 매트릭스 스위치(608)는 다수의 행 신호 라인(682)과 다수의 열 신호 라인(684)을 포함한다. 행 신호 라인(682)과 열 신호 라인(684)은 상호 교차하여 격자를 형성한다. 라인(682)과 라인(684)의 교차부는 전기적으로 절연된다. 행 신호 라인(682)과 열 신호 라인(684) 사이에서 교차부 각각에 스위치(686)가 제공된다. 스위치의 수 지정은 어느 한 위치에서 스위치의 수를 지정함으로써 표시된다.

스위치(686)를 폐쇄함으로써, 행 신호 라인(682)과 열 신호 라인(684)이 전기적으로 연결된다. 폐쇄될 스위치(686)를 선택함으로써, 임의 선택된 행 신호 라인(682)이 임의 선택된 열 신호 라인(684)으로 연결될 수 있다. 스위치(686)를 개 방/폐쇄하는 것은 이하에서 설명될 제어 섹션(14)에 의하여 제어된다.

예컨대, 행 신호 라인(682)이 입력 신호 라인으로 이용된다. 예컨대, 열 신호 라인(684)이 출력 신호 라인으로 이용된다. 입/출력 관계는 역전될 수도 있다. 입력 신호 라인, 즉 행 신호 라인(682)은 각각 전압/전류 변환 회로(606)로부터의 출력 신호를 공급받는다. 행 신호 라인(682)의 수는 전압/전류 변환 회로(606)의 수와 동일하며, 예컨대 48이다.

도 2에 도시된 바와 같이, 출력 신호 라인, 즉 열 신호 라인(684)은 다수의 버퍼 회로(610)를 통하여 아날로그 지연 라인(612)의 다수의 입력 탭으로 연결된다. 열 신호 라인(684)의 수와 버퍼 회로(610)의 수는 아날로그 지연 라인(612)의 입력 탭의 수와 동일하며, 예컨대, 4 또는 8이다.

버퍼 회로(610)는 본 발명의 버퍼 증폭 회로의 일실시예이다. 이는 또한 본 발명의 버퍼 증폭 수단의 일실시예이다. 아날로그 지연 라인(612)은 본 발명의 신호 지연 회로의 일실시예이다. 이는 또한 본 발명의 신호 지연 수단의 일실시예이다.

도 5는 버퍼 회로(610)의 회로도를 도시하고 있다. 도시된 바에 따르면, 버퍼 회로(610)는 접지형 베이스 타입 트랜지스터 회로이다. 전류를 이미터로 입력함으로써, 입력 전류와 동일한 전류가 집전기에서 출력될 수 있다.

그러한 버퍼 회로(610)는 매트릭스 스위치(608)와 아날로그 지연 라인(612)이 서로의 내부 임피던스에 의하여 영향을 받지 않도록 할 수 있다.

도 6은 아날로그 지연 라인(612)을 개념적으로 도시하고 있다. 도시된 바에 따르면, 아날로그 지연 라인(612)은 LC 회로를 이용하여 구성된다. LC 회로는 다수의 인덕터(inductor)(702)의 직렬 회로와, 그 직렬 회로의 종단부를 인덕터와 접지 사이 직렬 연결점과 연결하는 다수의 캐패시터(704)로 구성된다. LC 회로는 본 발명의 신호 지연 라인의 일실시예이다.

정합 저항기(706)가 LC 회로의 양 종단부에 연결된다. 각 정합 저항기(706)의 다른 쪽 종단부에는 풀업 전압(pull-up voltage) Vcc가 제공된다. 정합 저항기(706)는 본 발명의 정합 저항기의 일실시예이다.

탭(708)은 인덕터 직렬 회로의 종단부와 인덕터 간 직렬 연결점에서 인출된다. 탭(708)은 아날로그 지연 라인(612)의 입력 탭으로 동작한다. 어느 하나의 종단부의 탭이 출력 탭으로 동작한다. 출력 탭으로부터 반대쪽 끝에 있는 탭으로 입력된 신호가 최대로 지연된다. 그 탭이 아닌 다른 탭으로 입력된 다른 신호는 각각 출력 탭으로부터의 거리에 대응하여 지연된다. 입력 탭은 본 발명의 신호 입력 탭의 일실시예이다. 출력 탭은 본 발명의 신호 출력 탭의 일실시예이다.

아날로그 지연 라인(612)의 최대 지연은 λ/2이다. 즉, 아날로그 지연 라인(612)의 최대 지연은, 전술된 바와 같이, 선택 회로(604)에 의하여 λ/2만큼 지연된 입력 신호를 선택할 수 있으므로 통상적 아날로그 지연 라인에서의 최대 지연에 비하여 그 절반이 될 수 있으며, 따라서 아날로그 지연 라인은 최대 λ/2 만큼 지연시킬 것이 요구된다.

엄격히 말해서, 최대의 지연은 λ/2보다 다소 적다. 탭 대 탭 지연이 λ/8이고, 입력 탭의 수가 4라면, 최대 지연은 3λ/8이고, 탭 대 탭 지연이 λ/16이고 입력 탭의 수가 8이라면, 최대 지연은 7λ/16이다.

최대의 지연이 통상적인 경우에 비하여 절반이 되므로, 탭 대 탭 지연이 동일한 경우 아날로그 지연 라인(612)에서 탭의 수가 절반으로 줄어든다. 예컨대, 탭 대 탭 지연이 λ/8이면, 탭의 수는 종래 기술에서의 8의 절반인 4로 줄어들고, 이와 유사하게, 탭 대 탭 지연이 λ/16이면, 탭의 수는 종래 기술의 16의 절반인 8로 줄어든다.

아날로그 지연 라인(612)의 탭의 수가 절반으로 줄기 때문에, 매트릭스 스위치(608)의 출력 신호 라인의 수가 절반으로 줄어들고, 따라서, 입력 신호 라인을 출력 신호 라인으로 연결하는 스위치의 수가 또한 절반으로 줄어든다. 즉, 매트릭스 스위치(608)는 통상적인 것에 비하여 절반의 스위치로 만족스럽게 동작한다.

아날로그 지연 라인(612)은 도 7에 도시된 바와 같이, 캐패시터(712)와 스위치(714)의 직렬 회로가 각각의 캐패시터(704)에 병렬로 연결되고, 저항기(722)와 스위치(724)의 직렬 회로가 각각의 정합 저항기(706)에 병렬로 연결되어 있는 구성을 가질 수 있다. 스위치(714,724)의 개방/폐쇄는 이하에서 설명될 제어 섹션(14)에 의하여 제어된다.

아날로그 지연 라인(612)과 제어 섹션(14)으로 이루어진 부분은 본 발명의 신호 처리 회로의 일실시예이다. 아날로그 지연 라인(612)과 제어 섹션(14)으로 이루어진 부분의 구성은 본 발명에 따르는 회로의 일실시예를 표현하고 있다.

캐패시터(712)와 스위치(714)의 직렬 회로는 본 발명의 캐패시터와 스위치의 직렬 회로의 일실시예이다. 저항기(722)와 스위치(724)의 직렬 회로는 본 발명의 스위치와 저항기의 직렬 회로의 일실시예이다.

그러므로, 아날로그 지연 라인(612)은 서로 다른 주파수를 가지는 두 종류의 입력 신호를 수용하도록 적응될 수 있다. 구체적으로, 스위치(714,724) 모두가 개방되어 있고 아날로그 지연 라인(612)이 예컨대, 3.5MHz의 주파수를 가지는 입력 신호를 수용하도록 적응되어 있는 경우, 스위치(714,724) 모두를 폐쇄하여 캐패시터(712)를 캐패시터(704)에 병렬로 연결하고 정합 저항기(722)를 정합 저항기(706)에 병렬로 연결함으로써, 아날로그 지연 라인(612)은 예컨대, 2MHz의 주파수를 가지는 입력 신호를 수용하도록 적응될 수 있다. 수용되는 주파수의 수를 더 늘이기 위하여, 캐패시터와 스위치의 직렬 회로의 수 및 저항기와 스위치의 직렬 회로의 수가 전술된 바에 같이 증가될 수 있다.

캐패시터를 변화시키는 대신에, 인덕터를 변화시킴으로써 수용되는 주파수 사이의 스위칭이 이루어질 수 있음을 쉽게 알 수 있다. 또한, 서로 다른 수용 주파수를 가지는 다수의 아날로그 지연 라인(612)이 제공되어 입력 신호의 주파수에 따라서 이들 아날로그 지연 라인(612)을 스위칭할 수 있다.

이와 같은 구성의 수신기 섹션(6)이 도플러 처리 섹션(8)으로 연결된다. 수신기 섹션(6)에서 페이즈형 가산된 수신 에코 신호가 도플러 처리 섹션(8)으로 입력된다. 도플러 처리 섹션(8)은 그 수신 에코 신호에 기초하여 도플러 이미지 데이터를 생성한다. 도플러 처리 섹션(8)은 또한 음향 신호를 출력한다. 음향 신호는 때때로 도플러 사운드(Doppler sound)라고 지칭된다. 도플러 처리 섹션(8)은 본 발명의 도플러 처리 수단의 일실시예이다.

도 8은 도플러 처리 섹션(8)의 블록도를 도시하고 있다. 도시된 바에 따르면, 도플러 처리 섹션(8)은 수신 에코 신호를 검출하는 검출 회로(detecting circuit)(802)를 포함한다. 검출된 신호는 저역 통과 필터(low pass filter)(804)에 의하여 저역 통과 필터링된다. 검출 및 저역 통과 필터링에 의하여 도플러 신호가 추출된다.

도플러 신호는 주파수 분석 회로(frequency analyzing circuit)(806)로 입력되고, 또한 이하에서 설명될 사운드 출력 섹션(sound output section)(12)으로 입력된다. 주파수 분석 회로(806)는 도플러 신호에 대하여 주파수 분석을 수행한다. 주파수 분석의 결과가 이미지 생성 회로(808)로 입력된다. 이미지 생성 회로(808)는 도플러 신호의 주파수 스펙트럼 이미지를 생성한다.

도플러 처리 섹션(8)은 디스플레이 섹션(10)과 사운드 출력 섹션(12)으로 연결된다. 디스플레이 섹션(10)은 도플러 처리 섹션(8)으로부터 공급된 스펙트럼 이미지를 디스플레이한다. 사운드 출력 섹션(12)은 도플러 신호를 사운드로 출력한다. 디스플레이 섹션(10)과 음향 출력 섹션(18)은 본 발명의 디스플레이 수단의 일실시예이다.

송신기 섹션(4)과, 수신기 섹션(6)과, 도플러 처리 섹션(8)과 디스플레이 섹션(10)은 제어 섹션(14)에 연결되어 있다. 제어 섹션(14)은 이들 섹션으로 제어 신호를 공급하여 그 동작을 제어한다. 제어 섹션(14)은 본 발명의 제어 수단의 일실시예이다. 또한 이는 본 발명의 제어 회로의 일실시예이다.

송신기 섹션(4)에서, 송신 주파수가 제어된다. 수신기 섹션(6)에서, 페이즈 형 가산, 즉 선택 회로(604)와 매트릭스 스위치(608)가 제어된다. 또한, 아날로그 지연 라인(612)에서 스위치(714,724)가 주파수 변화에 따라 제어된다.

본 발명에 따르는 신호 처리 회로에 의하여 초음파 에코에 대한 페이즈형 가산이 수행되는 경우를 참조하여 본 발명이 설명되었으나, 본 발명의 신호 처리 회로가 다른 유형의 연속 파동 에코, 예컨대, 전자기파의 에코 및 초음파 에코 등에 대한 페이즈형 가산을 수행할 수 있음을 쉽게 알 수 있을 것이다.

본 발명은 전술된 바람직한 실시예를 참조하여 설명되었으나, 당업자라면 본 발명의 기술적 영역을 벗어나지 않는 범위에서 이들 실시예에 대하여 다양한 변화 및 변형을 가할 수 있을 것이다. 그러므로, 본 발명의 기술적 영역은 전술된 실시예뿐만 아니라 첨부된 청구 범위의 영역에 속하는 다른 모든 실시예도 포함한다.

본 발명에 관하여 광범위하게 다양한 많은 실시예들이 본 발명의 사상과 청구 범위를 벗어나지 않는 범위에서 구성될 수 있다. 본 발명은 첨부된 청구 범위에 의하여 정의되는 점을 제외하고는, 본 명세서에서 설명된 특정 실시예로 제한되지 않는다는 점을 알아야 한다.

앞서 상세히 설명된 바와 같이, 본 발명은 더 적은 스위치를 이용하여 연속 파동 신호 경로를 정렬 할 수 있는 신호 처리 회로와 초음파 장치를 제공할 수 있다. 또한, 본 발명은 연속 파동 신호의 주파수 변화에 적응할 수 있는 신호 처리 회로 및 초음파 도플러 장치도 제공할 수 있다.

Claims

신호 처리 회로(signal processing circuit)로서,

다수의 연속 파동 입력 신호(continuous wave input signal)를 증폭시키고, 각각의 연속 파동 입력 신호마다 서로 반대 위상(opposite phase)을 가지는 증폭된 개별 신호 쌍을 출력하는 다수의 증폭 회로(amplifying circuit)와,

상기 다수의 증폭 회로 각각으로부터 상기 증폭된 신호 쌍 중 한 신호를 각각 선택하는 다수의 선택 회로(selecting circuit)와,

서로 교차하는 다수의 신호 입력 경로(signal input path) 및 신호 출력 경로(signal output path)와, 상기 신호 입력 경로 및 신호 출력 경로의 교차점마다 제공되는 스위치로 구성되는 매트릭스 스위치(matrix switch)를 포함하되,

상기 매트릭스 스위치에서, 상기 다수의 선택 회로로부터의 출력 신호가 상기 다수의 신호 입력 경로로 각각 유도되는

신호 처리 회로.
제 1 항에 있어서,

상기 다수의 증폭 회로와 상기 다수의 선택 회로 사이에 제공되는 전압/전류 변환 회로(voltage/current transforming circuit)를 포함하되,

상기 다수의 증폭 회로로부터의 증폭된 신호 쌍 각각에 대한 출력 경로 각각마다 상기 전압/전류 변환 회로가 하나씩 제공되는

신호 처리 회로.
제 1 항에 있어서,

상기 다수의 선택 회로와 상기 매트릭스 스위치 사이에 제공되는 전압/전류 변환 회로를 포함하되,

상기 다수의 선택 회로 각각마다 상기 전압/전류 변환 회로가 하나씩 제공되는

신호 처리 회로.
제 2 항 또는 제 3 항에 있어서,

상기 전압/전류 변환 회로는 저항기(resistor)인

신호 처리 회로.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

상기 선택 회로와 상기 매트릭스 스위치 내의 상기 스위치를 제어하는 제어 회로(control circuit)를 포함하는

신호 처리 회로.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

신호 지연 라인(signal delay line)을 따라 서로 다른 위치에서 인출된(drawn out) 다수의 신호 입력 탭(signal input tap) 및 상기 신호 지연 라인의 적어도 한 쪽 종단부(end)에서 인출된 신호 출력 탭(signal output tap)을 포함하는 하나의 신호 지연 회로(signal delay circuit)를 포함하되,

상기 신호 지연 회로에서, 상기 매트릭스 스위치의 상기 다수의 신호 출력 경로로부터의 상기 신호가 각각 상기 다수의 신호 입력 탭으로 유도되는

신호 처리 회로.
제 6 항에 있어서,

상기 신호 지연 회로는 적어도 두 개의 스위치 가능한(switchable) 지연 특성(delay characteristic)을 가지는

신호 처리 회로.
제 7 항에 있어서,

상기 신호 지연 회로는,

상기 신호 지연 라인의 양 종단부로 각각 연결된 정합 저항기(matching resistor)와,

상기 정합 저항기 각각에 병렬로 연결된 저항기와 스위치의 직렬 회로와,

상기 신호 지연 라인 각 종단부와 접지(ground) 사이와, 상기 다수의 신호 입력 탭의 상기 인출 위치 각각과 접지 사이에 제공되는 스위치와 캐패시터(capacitor)의 직렬 회로를 포함하는

신호 처리 회로.
제 8 항에 있어서,

상기 스위치를 제어하는 제어 회로를 포함하는

신호 처리 회로.
제 6 항에 있어서,

상기 매트릭스 스위치와 상기 신호 지연 회로 사이에 제공되는 버퍼 증폭 회로(buffer amplifying circuit)를 포함하되,

상기 다수의 신호 출력 경로 각각마다 상기 버퍼 증폭 회로가 하나씩 제공되는

신호 처리 회로.
제 10 항에 있어서,

상기 버퍼 증폭 회로는 접지형 베이스 타입 트랜지스터 회로(grounded-base type transistor)인

신호 처리 회로.
신호 처리 회로로서,

신호 지연 라인과,

상기 신호 지연 라인의 양 종단부에 각각 연결된 정합 저항기와,

상기 신호 지연 라인을 따라 서로 다른 위치에서 인출된 다수의 신호 입력 탭과,

상기 신호 지연 라인의 적어도 한 쪽 종단부로부터 인출된 신호 출력 탭과,

상기 정합 저항기 각각에 병렬로 연결된 저항기와 스위치의 직렬 회로와,

상기 신호 지연 라인의 각 종단부와 접지 사이와, 상기 다수의 신호 입력 탭의 인출 위치 각각과 접지 사이에 제공되는 스위치와 캐패시터의 직렬 회로를 포함하는

신호 처리 회로.
제 12 항에 있어서,

상기 스위치를 제어하는 제어 회로를 포함하는

신호 처리 회로.
초음파 도플러 장치(ultrasound Doppler apparatus)로서,

연속 파동 초음파를 송신하고, 다수의 초음파 변환기(transducer)에 의하여 상기 연속 파동 초음파의 에코(echo)를 수신하는 초음파 송신/수신 수단(ultrasound transmitting/receiving mean)과,

상기 다수의 초음파 변환기로부터 유도되는 다수의 연속 파동 입력 신호를 각각 증폭하고, 각각의 연속 파동 입력 신호마다 서로 반대되는 위상을 갖는 증폭된 개별 신호 쌍을 각각 출력하는 다수의 증폭 수단과,

상기 다수의 증폭 회로 각각으로부터 상기 증폭된 신호 쌍 중 한 신호를 각각 선택하는 다수의 선택 수단과,

서로 교차하는 다수의 신호 입력 경로 및 신호 출력 경로와, 상기 신호 입력 경로 및 신호 출력 경로의 교차점마다 하나씩 제공되는 스위치를 포함하는 신호 경로 정렬 수단(signal path arranging mean)과,

신호 지연 라인을 따라 서로 다른 위치로부터 유도되는 다수의 신호 입력 탭과 상기 신호 지연 라인의 적어도 한쪽 종단부로부터 유도되는 신호 출력 탭을 포함하는 신호 지연 수단과,

상기 선택 수단과 상기 신호 경로 정렬 수단 내의 상기 스위치를 제어하는 제어 수단과,

상기 신호 지연 수단의 상기 신호 출력 탭으로부터의 신호를 기초로 하여 상기 에코의 도플러 이동(Doppler shift)을 계산하는 도플러 처리 수단과,

상기 계산된 도플러 이동을 디스플레이하는 디스플레이 수단을 포함하되,

상기 다수의 선택 수단으로부터의 상기 출력 신호는 상기 다수의 신호 입력 경로로 각각 유도되고,

상기 신호 정렬 수단의 상기 다수의 신호 출력 경로로부터의 신호는 상기 다수의 신호 입력 탭으로 각각 유도되는

초음파 도플러 장치.
제 14 항에 있어서,

상기 다수의 증폭 수단과 상기 다수의 선택 수단 사이에 제공되는 전압/전류 변환 수단을 포함하되,

상기 다수의 증폭 수단으로부터의 증폭된 상기 신호 쌍 각각에 대한 출력 경로 각각마다 상기 전압/전류 변환 수단이 하나씩 제공되는

초음파 도플러 장치.
제 14 항에 있어서,

상기 다수의 선택 수단과 상기 신호 경로 정렬 수단 사이에 마련된 전압/전류 변환 수단을 포함하되,

상기 다수의 선택 수단 각각에 대하여 상기 전압/전류 변환 수단이 하나씩 제공되는

초음파 도플러 장치.
제 15 항 또는 제 16 항에 있어서,

상기 전압/전류 변환 수단은 저항기인

초음파 도플러 장치.
제 14 항 내지 제 16 항 중 어느 한 항에 있어서,

상기 신호 경로 정렬 수단과 상기 신호 지연 수단 사이에 마련된 버퍼 증폭 수단을 포함하되,

상기 다수의 신호 출력 경로 각각마다 상기 버퍼 증폭 수단이 하나씩 제공되는

초음파 도플러 장치.
제 18 항에 있어서,

상기 버퍼 증폭 수단은 접지형 베이스 타입 트랜지스터 회로인

초음파 도플러 장치.
제 14 항 내지 제 16 항 중 어느 한 항에 있어서,

상기 신호 경로 정렬 수단은 매트릭스 스위치인

초음파 도플러 장치.
제 14 항 내지 제 16 항 중 어느 한 항에 있어서,

상기 신호 지연 수단은 적어도 두 개의 스위칭 가능한 지연 특성을 가지는

초음파 도플러 장치.
제 21 항에 있어서,

상기 신호 지연 수단은

상기 신호 지연 라인의 양 종단부에 각각 연결된 정합 저항기와,

상기 정합 저항기에 병렬로 연결된 저항기와 스위치의 직렬 회로와,

상기 신호 지연 라인의 각 종단부와 접지 사이와, 상기 다수의 신호 입력 탭의 상기 인출 위치 각각과 접지 사이에 제공되는 스위치와 캐패시터의 직렬 회로와,

상기 스위치를 제어하는 제어 수단을 포함하는

초음파 도플러 장치.