KR100846773B1 - 워블 에러 검출 및 정정 장치와 그를 이용한 위상 동기루프 회로 - Google Patents

워블 에러 검출 및 정정 장치와 그를 이용한 위상 동기루프 회로 Download PDF

Info

Publication number
KR100846773B1
KR100846773B1 KR1020020019721A KR20020019721A KR100846773B1 KR 100846773 B1 KR100846773 B1 KR 100846773B1 KR 1020020019721 A KR1020020019721 A KR 1020020019721A KR 20020019721 A KR20020019721 A KR 20020019721A KR 100846773 B1 KR100846773 B1 KR 100846773B1
Authority
KR
South Korea
Prior art keywords
signal
window
rwb
pwb
outputting
Prior art date
Application number
KR1020020019721A
Other languages
English (en)
Other versions
KR20030080873A (ko
Inventor
박현수
심재성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020020019721A priority Critical patent/KR100846773B1/ko
Priority to TW092101202A priority patent/TWI224312B/zh
Priority to CNB031063810A priority patent/CN1244910C/zh
Priority to EP03251223A priority patent/EP1353326B1/en
Priority to DE60308249T priority patent/DE60308249T2/de
Priority to JP2003060357A priority patent/JP3878917B2/ja
Priority to US10/410,593 priority patent/US7471604B2/en
Publication of KR20030080873A publication Critical patent/KR20030080873A/ko
Application granted granted Critical
Publication of KR100846773B1 publication Critical patent/KR100846773B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
    • G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
    • G11B27/19—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier
    • G11B27/24—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information detectable on the record carrier by sensing features on the record carrier other than the transducing track ; sensing signals or marks recorded by another method than the main recording
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/21—Disc-shaped record carriers characterised in that the disc is of read-only, rewritable, or recordable type
    • G11B2220/215—Recordable discs
    • G11B2220/216—Rewritable discs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/21—Disc-shaped record carriers characterised in that the disc is of read-only, rewritable, or recordable type
    • G11B2220/215—Recordable discs
    • G11B2220/218—Write-once discs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2537—Optical discs
    • G11B2220/2545—CDs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2537—Optical discs
    • G11B2220/2562—DVDs [digital versatile discs]; Digital video discs; MMCDs; HDCDs
    • G11B2220/2575—DVD-RAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B7/00—Recording or reproducing by optical means, e.g. recording using a thermal beam of optical radiation by modifying optical properties or the physical structure, reproducing using an optical beam at lower power by sensing optical properties; Record carriers therefor
    • G11B7/007—Arrangement of the information on the record carrier, e.g. form of tracks, actual track shape, e.g. wobbled, or cross-section, e.g. v-shaped; Sequential information structures, e.g. sectoring or header formats within a track
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Optical Recording Or Reproduction (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 워블 에러 검출 및 정정 장치와 그를 이용한 위상 동기 루프 회로에 관한 것으로서, 광기록매체상의 워블 신호의 이상을 검출 및 정정하는 장치는, 워블 신호를 독출해 이치화 시킨 신호(raw wobble; rwb)의 위상 동기된 신호(PLLed wobble; pwb)를 이용해 검출 윈도우를 생성하는 윈도우 생성부; 및 검출 윈도우 구간내에서 rwb의 에러가 검출되면 rwb의 에러를 정정해 출력하는 제어 로직을 포함함을 특징으로 한다.
본 발명에 의하면 윈도우를 통해 워블 이상을 검출하여 그로부터 이상을 정정시킨 워블 신호를 출력함에 따라 전체적인 광기록매체 기록/재생 시스템의 성능 향상을 기대할 수 있다.

Description

워블 에러 검출 및 정정 장치와 그를 이용한 위상 동기 루프 회로{Apparatus for detecting and correcting wobble error and Phase Locked Loop circuit thereby}
도 1은 광기록매체의 일종인 DVD-RAM의 부분 디스크 구조를 도시한 것이다.
도 2는 종래의 도 1과 같은 광기록매체상의 워블 신호를 이용한 시스템 클럭 발생 장치의 일실시예를 도시한 것이다.
도 3은 도 2의 위상 주파수 검출기의 동작을 설명하기 위한 신호의 타이밍도이다.
도 4는 상술한 위상 주파수 검출기의 오동작의 예를 설명하기 위한 신호들의 타이밍도이다.
도 5는 본 발명의 워블 오동작 방지 기능을 포함한 시스템 클록 생성 장치의 일실시예이다.
도 6a와 6b는 각각 도 5의 주파수 분주기와 윈도우 생성기의 상세 실시예를 도시한 것이다.
도 7은 pwb 신호와 그를 이용해 도 6에서와 같이 생성한 윈도우 신호의 예를 보인 것이다.
도 8은 도 5의 rwb의 에러를 검출하고 그 정정 제어를 수행하기 위한 제어 로직의 상세 실시예를 도시한 것이다.
도 9는 도 8의 디글리치 회로를 구현한 실시예이다.
도 10은 도 8의 지연부의 상세 실시예를 도시한 것이다.
도 11은 락(lock) 신호 발생부의 동작예를 보인 흐름도이다.
도 12는 도 8의 선택 신호 생성부의 동작예를 보인 흐름도이다.
도 13은 본 발명에 의해 워블 신호(rwb)가 정정되는 양상을 보이기 위한 신호들의 타이밍도이다.
본 발명은 광기록매체상의 워블 신호 검출 및 그 응용에 관한 것으로서, 보다 상세하게는 광기록매체상의 워블 검출시 검출창을 이용해 워블 에러를 검출하고, 검출된 에러를 정정하여 출력하는 워블 에러 검출 및 정정과 그를 이용한 위상 동기 루프 회로에 관한 것이다.
일반적으로 DVD, CD, DVD-ROM과 같은 광기록매체들로부터 데이터를 재생하는 경우, 광기록매체상의 워블 신호로부터 위상 동기 루프 회로를 통해 시스템 클록을 생성한다.
기록 가능한 광기록매체인 CD-R, CD-RW, DVD-RAM의 경우, 디스크 표면에 기록이 가능하도록 디스크 중심으로부터 동심원 모양의 트랙이 구성되어 있다. 이러한 디스크 표면의 원하는 위치에 데이터를 기록하기 위해서는 데이터를 기록할 부 분의 트랙을 추종해 원하는 부분에서 데이터 기록을 할 수 있는 기능이 필요하다. 이러한 기능을 구현하기 위해서는 디스크의 픽업이 위치한 곳의 위치 정보를 알아내는 일련의 작업들이 필요하다. 이러한 작업을 가능하도록 하기 위해 디스크 표면에 워블(wobble)이라는 단일 주파수 신호를 만들어 놓는다.
도 1은 광기록매체의 일종인 DVD-RAM의 부분 디스크 구조를 도시한 것이다.
도 1의 부분 구조에서는 워블 신호와 헤더 정보 신호가 트랙을 따라 기록되어져 있다. 워블 신호 사이 사이에 디스크의 위치 정보를 일정한 규칙으로 기록해 놓은 헤더(header)를 삽입하며, 이 헤더를 읽어서 현재 위치 또는 어드레스를 알 수 있다.
도 2는 종래의 도 1과 같은 광기록매체상의 워블 신호를 이용한 시스템 클럭 발생 장치의 일실시예를 도시한 것이다.
도 2의 장치는 전처리부(200), 위상 주파수 검출기(PFD;Phase Frequency Detector)(210), 루프 필터(220), 발진기(VCO; Voltage Controlled Oscillator)(230) 및 주파수 분주기(240)를 포함하고 있다.
전처리부(200)는 광 픽업을 통해 읽어 들인 광기록매체(20)로부터의 워블 신호를 이치화 시킨다(rwb; raw wobble).
위상 주파수 검출기(210)는 전처리부(200)로부터 출력된 이치화된 워블 신호와 위상 동기화 시킨 워블 신호를 비교해 그 위상 차를 출력한다.
루프 필터(220)는 위상 주파수 검출기(210)로부터의 출력 결과를 필터링하여 안정된 제어 전압 신호를 출력한다.
발진기(230)는 루프 필터(220)로부터 출력된 전압에 비례하는 주파수의 발진 신호를 만들어 출력하고, 이 출력 신호가 시스템 클럭 신호로서 기능한다.
주파수 분할기(240)는 발진기(230)에서 출력된 클럭을 소정 분주비로 분주시킨 신호를 출력한다(pwb; Phase Loop Locked wobble).
도 2는 광기록매체상의 워블 신호를 활용해 기록 및 재생 제어를 하는데 있어서 이치화된 워블 신호(rwb)에 동기를 맞춰 주기 위해 필요한 위상 동기 회로(이하 PLL)의 대표적 예이다.
도 3은 도 2의 위상 주파수 검출기(210)의 동작을 설명하기 위한 신호의 타이밍도이다.
(a)와 (b)는 각각 위상 주파수 검출기(210)로 입력되는 rwb 신호와 pwb 신호이다. (c)는 주파수 검출기(210)의 출력 신호로서, rwb와 pwb의 위상차를 전압으로서 출력한 것이다.
도 3의 타이밍도에서, 위상 주파수 검출기(210)는 rwb와 pwb의 상승 에지를 각각 판별하여 각각 H, L, Hi-Z(하이 임피던스 상태)의 세 가지 상태로서 신호를 출력할 수 있다. 정상적인 경우, 이러한 워블 신호의 위상 주파수 검출기의 동작은 아무 문제도 일으키지 않으나, 예를 들어 글리치(glitch)와 같은 노이즈가 입력되는 경우 위상 주파수 검출기(210)가 오동작할 수 있다.
도 4는 상술한 위상 주파수 검출기(210)의 오동작의 예를 설명하기 위한 신호들의 타이밍도이다.
도 4의 타이밍도에서 (a)와 (b)는 각각 입력신호인 rwb와 pwb이다. (a)의 rwb는, 광기록매체의 물리적 결함 등으로 인해 글리치 신호를 포함할 수 있다. (c)는 (a)와 (b) 신호에 대한 위상 주파수 검출기(210)의 실제 출력이고, (d)는 rwb의 글리치를 무시한 바람직한 출력 신호를 도시한 것이다.
도 4의 경우와 같이 위상 주파수 검출기(210)가 rwb의 글리치로 인해 (c)의 출력을 내는 것과 같은 오동작의 경우, 위상 주파수 검출기(210)의 구조적인 문제로 인해 그 오동작을 멈추게 할 수 없다는 문제가 발생할 수 있고 이로 인해, 정상적인 시스템 클럭 생성과 광기록매체 기록 및 재생 제어시 문제가 될 수 있다.
본 발명의 목적은 광기록매체상의 워블 검출시 검출창을 이용해 워블 에러를 검출하여 정정하는 워블 에러 검출 및 정정 장치를 제공하는데 있다.
본 발명의 다른 목적은 상술한 장치에 의해 정정된 워블을 이용해 보다 안정한 시스템 클럭을 발생하는 위상 동기 루프 회로를 제공하는데 있다.
상기 목적을 위한, 광기록매체상의 워블 신호의 이상을 검출 및 정정하는 장치는, 상기 워블 신호를 독출해 이치화 시킨 신호(raw wobble; rwb)의 위상 동기된 신호(PLLed wobble; pwb)를 이용해 검출 윈도우를 생성하는 윈도우 생성부; 및 상기 검출 윈도우 구간내에서 rwb의 에러가 검출되면 rwb의 에러를 정정해 출력하는 제어 로직을 포함함을 특징으로 한다.
상기 윈도우 생성부는, pwb의 상승 에지에 맞춰, 상승 에지 기준으로 소정 폭의 펄스 신호를 생성하는 것임이 바람직하다.
상기 윈도우 생성부는, 상기 pwb의 상승 에지를 기준으로 우측에 소정 폭의 펄스를 생성하는 윈도우 우측 신호 생성부; 상기 pwb의 상승 에지를 기준으로 좌측에 소정 폭의 펄스를 생성하는 윈도우 좌측 신호 생성부; 및 상기 우측의 펄스와 상기 좌측의 펄스를 합한 결과를 출력하는 윈도우 신호 합성부를 포함함이 바람직하다.
상기 윈도우 우측 신호 생성부는, 제1윈도우 임계치와, pwb를 시스템 클럭으로 카운트한 카운트 값을 비교해, 카운트 값이 제1윈도우 임계치 보다 작거나 같은 경우 "1"을, 나머지 경우 "0"을 출력하는 제1비교기; 및 제1비교기의 출력과 pwb를 논리합 시킨 결과를 출력하는 제1AND 로직을 포함함이 바람직하다.
상기 윈도우 좌측 신호 생성부는, 제2윈도우 임계치와, pwb를 시스템 클럭으로 카운트한 카운트 값을 비교해, 카운트 값이 제2윈도우 임계치 보다 크거나 같은 경우에만 "1"을, 나머지 경우에는 "0"을 출력하는 제2비교기; 및 제2비교기의 출력과 pwb를 논리합 시킨 결과를 출력하는 제2AND 로직을 포함함이 바람직하다.
제1윈도우 임계치, 제2윈도우 임계치 또는 pwb 주기의 카운트 값은 마이컴과 같은 제어 수단에 의해 설정 및 변경 가능함이 바람직하다.
상기 제어 로직은, 에러 검출 및 정정이 결정되는 동안 상기 rwb와 pwb를 소정 시간 지연시키는 지연부; 위상 동기 루프(PLL)가 정상적으로 동작하고 있는지의 여부를 판단하는 락(lock) 신호 발생부; 락 신호 발생부로부터 PLL 락 발생 여부를 입력 받고 그에 따라 윈도우 신호내에 rwb의 상승 에지가 검출되었는지의 여부를 검사해 rwb 이상 여부를 판단하고, 그에 따른 에러 정정 제어값을 발생하는 선택 신호 생성부; 및 선택 신호 생성부에서 출력한 제어값에 따라 두 입력신호인 rwb나 pwb 중 하나를 선택하는 워블 출력 신호 선택부를 포함함이 바람직하다.
상기 제어 로직은, 광기록매체로부터 읽어 이치화시킨 신호 rwb의 글리치(glitch)를 제거해 상기 지연부로 출력하는 디글리치(deglitch) 회로를 더 포함함이 바람직하다.
상기 락 신호 발생부는, 상기 윈도우 신호안에서 rwb의 상승 에지가 소정 회수 이상 발견되면 락이 걸렸다는 신호를 출력하고, rwb의 상승 에지가 소정 회수 이상 발견되지 않으면 락이 걸리지 않았다는 신호를 출력함이 바람직하다.
상기 선택 신호 생성부는, 상기 락 신호 발생부로부터 락이 걸리지 않았다는 신호를 받았으면, rwb 선택을 위한 제1제어값을 출력하고, 락이 걸렸다는 신호를 받았으면, 윈도우 신호 구간인지를 체크해, 그 구간 이외에서는 pwb 선택을 위한 제2제어값을 출력하고 윈도우 구간에서는 rwb 상승 에지가 검출될 때 제1제어값을, 상승 에지 미검출시 제2제어값을 출력함이 바람직하다.
상기 워블 출력 신호 선택부는, 선택 신호 생성부로부터 제1제어값을 입력 받을 때 rwb를 출력하고, 제2제어값을 입력 받을 때 pwb를 출력함이 바람직하다.
상기 다른 목적을 위한, 광기록매체의 워블을 이용해 시스템 클럭을 생성하는 위상 동기 루프(Phase Locked Loop; PLL) 장치는, 광기록매체로부터 읽어 들여 이치화시키 워블(raw wobble; rwb)을, PLL 락이 걸렸는지의 유무를 판단해 정정한 후 위상 동기 루프를 통과시키는 워블 신호 정정부를 포함함을 특징으로 한다.
상기 워블 신호 정정부는, 상기 rwb가 위상 동기 루프를 통해 위상 동기된 신호(PLLed wobble; pwb)를 이용해 검출 윈도우를 생성하는 윈도우 생성부; 및 상기 검출 윈도우 구간내에서 rwb의 에러가 검출되면 rwb의 에러를 정정해 출력하는 제어 로직을 포함함이 바람직하다.
상기 윈도우 생성부는, pwb의 상승 에지에 맞춰, 상승 에지 기준으로 소정 폭의 펄스 신호를 생성하는 것임이 바람직하다.
상기 윈도우 생성부는, 상기 pwb의 상승 에지를 기준으로 우측에 소정 폭의 펄스를 생성하는 윈도우 우측 신호 생성부; 상기 pwb의 상승 에지를 기준으로 좌측에 소정 폭의 펄스를 생성하는 윈도우 좌측 신호 생성부; 및 상기 우측의 펄스와 상기 좌측의 펄스를 합한 결과를 출력하는 윈도우 신호 합성부를 포함함이 바람직하다.
상기 윈도우 우측 신호 생성부는, 제1윈도우 임계치와, pwb를 시스템 클럭으로 카운트한 카운트 값을 비교해, 카운트 값이 제1윈도우 임계치 보다 작거나 같은 경우 "1"을, 나머지 경우 "0"을 출력하는 제1비교기; 및 제1비교기의 출력과 pwb를 논리합 시킨 결과를 출력하는 제1AND 로직을 포함함이 바람직하다.
상기 윈도우 좌측 신호 생성부는, 제2윈도우 임계치와, pwb를 시스템 클럭으로 카운트한 카운트 값을 비교해, 카운트 값이 제2윈도우 임계치 보다 크거나 같은 경우에만 "1"을, 나머지 경우에는 "0"을 출력하는 제2비교기; 및 제2비교기의 출력과 pwb를 논리합 시킨 결과를 출력하는 제2AND 로직을 포함함이 바람직하다.
제1윈도우 임계치, 제2윈도우 임계치 또는 pwb 주기의 카운트 값은 마이컴과 같은 제어 수단에 의해 설정 및 변경 가능함이 바람직하다.
상기 제어 로직은 에러 검출 및 정정이 결정되는 동안 상기 rwb와 pwb를 소정 시간 지연시키는 지연부; 위상 동기 루프(PLL)가 정상적으로 동작하고 있는지의 여부를 판단하는 락(lock) 신호 발생부; 락 신호 발생부로부터 PLL 락 발생 여부를 입력 받고 그에 따라 윈도우 신호내에 rwb의 상승 에지가 검출되었는지의 여부를 검사해 rwb 이상 여부를 판단하고, 그에 따른 에러 정정 제어값을 발생하는 선택 신호 생성부; 및 선택 신호 생성부에서 출력한 제어값에 따라 두 입력신호인 rwb나 pwb 중 하나를 선택하는 워블 출력 신호 선택부를 포함함이 바람직하다.
상기 제어 로직은, 광기록매체로부터 읽어 이치화시킨 신호 rwb의 글리치(glitch)를 제거해 상기 지연부로 출력하는 디글리치(deglitch) 회로를 더 포함함이 바람직하다.
상기 락 신호 발생부는, 상기 윈도우 신호안에서 rwb의 상승 에지가 소정 회수 이상 발견되면 락이 걸렸다는 신호를 출력하고, rwb의 상승 에지가 소정 회수 이상 발견되지 않으면 락이 걸리지 않았다는 신호를 출력함이 바람직하다.
상기 선택 신호 생성부는, 상기 락 신호 발생부로부터 락이 걸리지 않았다는 신호를 받았으면, rwb 선택을 위한 제1제어값을 출력하고, 락이 걸렸다는 신호를 받았으면, 윈도우 신호 구간인지를 체크해, 그 구간 이외에서는 pwb 선택을 위한 제2제어값을 출력하고 윈도우 구간에서는 rwb 상승 에지가 검출될 때 제1제어값을, 상승 에지 미검출시 제2제어값을 출력함이 바람직하다.
상기 워블 출력 신호 선택부는, 선택 신호 생성부로부터 제1제어값을 입력 받을 때 rwb를 출력하고, 제2제어값을 입력 받을 때 pwb를 출력이 바람직하다.
상기 다른 목적을 위한, 광기록매체의 워블을 이용해 시스템 클럭을 생성하는 위상 동기 루프(Phase Locked Loop; PLL) 장치는, 광기록매체의 워블 신호를 읽어 이치화시킨 신호(raw wobble;rwb)을 출력하는 전처리부; rwb 신호에 포함된 에러를 검출하고, 에러 검출시 에러가 포함되지 않은 rwb의 위상 동기된 신호(pwb)를 대신 출력하는 워블 에러 검출 및 정정부; 워블 에러 검출 및 정정부로부터 출력된 에러 정정된 rwb와 pwb의 위상을 비교하고 그 차이에 해당하는 전압을 출력하는 위상 비교기; 상기 위상 비교기로부터 출력된 전압을 소정 주파수의 시스템 클럭 신호로 변환하여 출력하는 전압-주파수 발진기; 및 rwb 신호를 추종하도록 시스템 클럭을 분주한 pwb를 발생하는 주파수 분주기를 포함함을 특징으로 한다.
상기 워블 신호 검출 및 정정부는, 상기 rwb가 위상 동기 루프를 통해 위상 동기된 신호(PLLed wobble; pwb)를 이용해 검출 윈도우를 생성하는 윈도우 생성부; 및 상기 검출 윈도우 구간내에서 rwb의 에러가 검출되면 rwb의 에러를 정정해 출력하는 제어 로직을 포함함이 바람직하다.
상기 윈도우 생성부는, pwb의 상승 에지에 맞춰, 상승 에지 기준으로 소정 폭의 펄스 신호를 생성하는 것임이 바람직하다.
상기 윈도우 생성부는, 상기 pwb의 상승 에지를 기준으로 우측에 소정 폭의 펄스를 생성하는 윈도우 우측 신호 생성부; 상기 pwb의 상승 에지를 기준으로 좌측에 소정 폭의 펄스를 생성하는 윈도우 좌측 신호 생성부; 및 상기 우측의 펄스와 상기 좌측의 펄스를 합한 결과를 출력하는 윈도우 신호 합성부를 포함함이 바람직하다.
상기 윈도우 우측 신호 생성부는, 제1윈도우 임계치와, pwb를 시스템 클럭으로 카운트한 카운트 값을 비교해, 카운트 값이 제1윈도우 임계치 보다 작거나 같은 경우 "1"을, 나머지 경우 "0"을 출력하는 제1비교기; 및 제1비교기의 출력과 pwb를 논리합 시킨 결과를 출력하는 제1AND 로직을 포함함이 바람직하다.
상기 윈도우 좌측 신호 생성부는, 제2윈도우 임계치와, pwb를 시스템 클럭으로 카운트한 카운트 값을 비교해, 카운트 값이 제2윈도우 임계치 보다 크거나 같은 경우에만 "1"을, 나머지 경우에는 "0"을 출력하는 제2비교기; 및 제2비교기의 출력과 pwb를 논리합 시킨 결과를 출력하는 제2AND 로직을 포함함이 바람직하다.
제1윈도우 임계치, 제2윈도우 임계치 또는 pwb 주기의 카운트 값은 마이컴과 같은 제어 수단에 의해 설정 및 변경이 가능하다.
상기 제어 로직은 에러 검출 및 정정이 결정되는 동안 상기 rwb와 pwb를 소정 시간 지연시키는 지연부; 위상 동기 루프(PLL)가 정상적으로 동작하고 있는지의 여부를 판단하는 락(lock) 신호 발생부; 락 신호 발생부로부터 PLL 락 발생 여부를 입력 받고 그에 따라 윈도우 신호내에 rwb의 상승 에지가 검출되었는지의 여부를 검사해 rwb 이상 여부를 판단하고, 그에 따른 에러 정정 제어값을 발생하는 선택 신호 생성부; 및 선택 신호 생성부에서 출력한 제어값에 따라 두 입력신호인 rwb나 pwb 중 하나를 선택하는 워블 출력 신호 선택부를 포함함이 바람직하다.
상기 제어 로직은, 광기록매체로부터 읽어 이치화시킨 신호 rwb의 글리치(glitch)를 제거해 상기 지연부로 출력하는 디글리치(deglitch) 회로를 더 포함함이 바람직하다.
상기 락 신호 발생부는, 상기 윈도우 신호안에서 rwb의 상승 에지가 소정 회수 이상 발견되면 락이 걸렸다는 신호를 출력하고, rwb의 상승 에지가 소정 회수 이상 발견되지 않으면 락이 걸리지 않았다는 신호를 출력함이 바람직하다.
상기 선택 신호 생성부는, 상기 락 신호 발생부로부터 락이 걸리지 않았다는 신호를 받았으면, rwb 선택을 위한 제1제어값을 출력하고, 락이 걸렸다는 신호를 받았으면, 윈도우 신호 구간인지를 체크해, 그 구간 이외에서는 pwb 선택을 위한 제2제어값을 출력하고 윈도우 구간에서는 rwb 상승 에지가 검출될 때 제1제어값을, 상승 에지 미검출시 제2제어값을 출력함이 바람직하다.
상기 워블 출력 신호 선택부는, 선택 신호 생성부로부터 제1제어값을 입력 받을 때 rwb를 출력하고, 제2제어값을 입력 받을 때 pwb를 출력함이 바람직하다.
이하에서 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 5는 본 발명의 워블 오동작 방지 기능을 포함한 시스템 클록 생성 장치의 일실시예이다.
도 5를 참조하면 시스템 클록 생성 장치는 전처리부(500), 워블 에러 검출 및 정정부(510), 위상 동기 회로부(520)를 포함한다.
전처리부(500)는 DVD와 같은 광기록매체(50)에 기록되어 있는 워블 신호를 읽어 이치화시킨다. 이치화된 워블 신호를 이하 rwb(raw wobble)로서 언급할 것이다. rwb에는 광기록매체상의 물리적 결함이나 독출시의 채널 간섭 등으로 인한 에러가 포함될 수 있다.
워블 에러 검출 및 정정부(510)는 rwb 신호에 포함된 에러를 검출하고, 에러 검출시 에러가 포함되지 않은 rwb의 위상 동기된 신호, 즉 PLL 걸린 신호(이하 pwb라 칭한다)를 출력한다. rwb 신호의 에러 검출은, 윈도우 생성기(511)를 통해 이뤄진다. 윈도우 생성기(511)는 rwb 신호로부터 만들어진 pwb 신호의 라이징 에지(rising edge)에 동기를 맞춰, 그 라이징 에지 좌우로 소정 폭을 가진 윈도우 신호를 생성한다. 윈도우 신호를 이용한 에러 검출 및 에러 정정 신호의 출력은 제어 로직(512)에 의해 수행된다. 제어 로직(512)은 윈도우 신호를 이용해 rwb에 이상이 있는지를 체크하고, 이상이 있을 때 해당 시점의 rwb 신호를 정정하여 출력한다. rwb 신호의 정정 방식은 여러가지가 있을 수 있으며, 본 발명에서는 그 예로서, 이상이 있는 구간의 rwb 신호를 대신해, pwb를 출력하는 보정을 행한다. 이 방식에 대해 이하에서 상세히 설명할 것이다.
위상 동기 회로부(520)는 일반적인 PLL 회로와 동일한 것이다. 위상 동기 회로부(520)는 위상 비교기(521)를 포함해 워블 에러 검출 및 정정부(510)로부터 출력된 에러 정정된 rwb와 pwb의 위상을 비교하고 그 차이에 해당하는 전압을 출력한다. 출력된 전압은 소정 루프 필터(522)로서 안정화된다. 안정화된 전압은 전압-주파수 발진기(VCO)(523)를 통과해 소정 주파수의 시스템 클럭 신호로 변환된다. 주파수 분주기(524)는 rwb 신호를 추종하도록 시스템 클럭을 분주하고, 그 분주된 신호가 pwb이다. 글리치와 같은 에러가 제거된 rwb를 이용해 시스템 클럭과 pwb가 생성되므로 그 안정성을 보장할 수 있게 된다. 위상 동기 회로부(520)에서 출력된 시스템 클럭과 pwb 신호는 워블 에러 검출 및 정정부(510)에서, 윈도우 신호를 생성하고 정정된 rwb를 생성하는데 이용된다.
도 6a와 6b는 각각 도 5의 주파수 분주기(524)와 윈도우 생성기(511)의 상세 실시예를 도시한 것이다.
도 6a의 주파수 분주기(524)는 카운터(600), 비교기(601), 선택기(602)를 포함한다.
카운터(600)는 시스템 클럭이 입력될 때마다 카운트를 수행하고, 리셋 신호에 의해 카운트 리셋된다.
비교기(601)는 카운터(600)로부터의 카운트 값과, 미리 설정된 바람직한 pwb 카운트 값을 비교해, 두 값이 동일한 경우 리셋 신호에 해당하는 제1신호를 출력하고, 동일하지 않은 경우 제2신호를 출력한다. DVD의 경우 일반적으로 바람직한 워블 주기내에는 186개의 시스템 클럭이 들어 갈 수 있다. 이 경우, 바람직한 pwb 카운트 값은 93개의 클럭에 해당하는 '92'가 설정될 것이다(0부터 카운트). 카운터(600)로부터의 출력이 92일 때 비교기(601)는 리셋 신호에 해당하는 제1신호를 출력하고, 이 신호는 카운터(600)로 들어가, 카운터 값을 '0'으로 리셋시킬 것이다.
선택기(602)는 자신의 출력 신호를 반전시킨 신호를 제1입력으로, 자신의 출력 신호를 제2입력으로 삼는다. 제1입력과 제2입력 중 하나를 선택하기 위한 선택 신호 sel은 비교기(601)로부터의 출력이 리셋 신호(제1신호)인 경우 이전의 출력 신호를 반전시킨 제1입력을 선택해 출력하고, 그 이외의 경우에는 현재의 출력을 유지하는 제2입력을 선택해 출력한다. 따라서, DVD의 경우, 93개의 클럭이 카운트 될 때마다 신호 레벨의 반전이 이뤄지게 되어, 결국 186 클럭이 카운트 되는 동안 두 개의 신호 레벨을 갖는 바람직한 pwb를 생성할 수 있게 된다.
도 6b의 윈도우 생성기(511)는 윈도우 우측 신호 생성부(610)와 윈도우 좌측 신호 생성부(620) 및 윈도우 신호 합성부(630)를 포함한다.
윈도우 우측 신호 생성부(610)는 제1비교기(611), 제1AND 로직(612)을 포함한다. 제1비교기(611)로는 도 6a의 카운터 출력과, 윈도우 폭을 고려해 미리 설정한 소정 제1윈도우 임계치가 입력된다. 카운터 출력이 제1윈도우 임계치 보다 작거나 같은 경우에만 제1비교기(611)의 출력이 "1"이 된다. 나머지 경우의 제1비교기(611)의 출력은 "0"이다. 가령, 제1윈도우 임계치가 4일 때, 카운터 출력 0, 1, 2, 3, 4인 경우 제1비교기(611)의 출력은 "1"이 된다. 나머지 카운터 출력값에 대해 제1비교기(611)의 출력은 "0"이 된다. 제1AND 로직(612)은 제1비교기(611)의 출력과 도 6a의 pwb를 논리합시킨 결과를 출력한다. 제1AND 로직(612)은, pwb의 상승 에지(rising edge) 주변의 윈도우 신호 생성은 허용하고, 하강 에지(falling edge) 주변에서의 윈도우 신호 생성은 막는다.
윈도우 좌측 신호 생성부(620)는 제2비교기(621), 제2AND 로직(622)를 포함한다. 제2비교기(621)로는 도 6a의 카운터 출력과, 윈도우 폭을 고려해 미리 설정한 소정 제2윈도우 임계치가 입력된다. 카운터 출력이 제2윈도우 임계치 보다 크거나 같은 경우에만 제2비교기(621)의 출력이 "1"이 된다. 나머지 경우의 제2비교기(621) 출력은 "0"이다. 예를 들어, 제2윈도우 임계치가 90일 때, 카운터 출력이 90, 91, 92인 경우 제2비교기(621)의 출력은 "1"이 되고 나머지 카운터 출력값에 대해서는 "0"이 된다. 제2AND 로직(622)은 제2비교기(621)의 출력과 도 6a의 pwb 를 반전시킨 값을 논리합 시킨 결과를 출력한다. 제2AND 로직(622)은, pwb의 상승 에지(rising edge) 주변의 윈도우 신호 생성은 허용하고, 하강 에지(falling edge) 주변에서의 윈도우 신호 생성은 막는다.
윈도우 신호 합성부(630)는 윈도우 우측 신호 생성부(610)의 결과와 윈도우 좌측 신호 생성부(620)의 결과를 합쳐 출력한다. 이를 위한 예로서 OR 로직이 보여지고 있다. 즉, 윈도우 우측 신호 생성부(610)와 윈도우 좌측 신호 생성부(620)의 출력 신호를 논리 합 시킴으로써 좌우 윈도우 신호가 합쳐진다.
제1윈도우 임계치와 제2윈도우 임계치는 물론 pwb의 주기에 대한 카운트 값 모두는 마이컴(미도시)과 같은 제어 수단에 의해 임의로 설정 및 변경이 가능하다. 본 발명에서는 워블 신호의 이상을 검출하기 위해 윈도우 신호를 이용한다는 목적에 따라, pwb의 상승 에지 주변에 소정 폭의 윈도우를 생성한다. 그러한 윈도우를 생성하기 위해, '0'부터 카운트되는 상승 에지로부터 소정 폭을 고려해 그 좌우 양측의 가능한 카운트 값을 적절히 설정할 수 있고, 그것이 제1, 제2윈도우 임계치가 된다.
도 7은 pwb 신호와 그를 이용해 도 6에서와 같이 생성한 윈도우 신호의 예를 보인 것이다.
도 8은 도 5의 rwb의 에러를 검출하고 그 정정 제어를 수행하기 위한 제어 로직(512)의 상세 실시예를 도시한 것이다.
제어 로직(512)은 지연부(810), 락(lock) 신호 발생부(820), 선택 신호 생성부(830) 및 워블 출력 신호 선택부(840)를 포함한다.
광기록매체로부터 읽어 이치화시킨 신호 rwb는 잡음 제거를 위해 디글리치(deglitch) 회로(800)를 통과할 수 있다. 제어 로직(512) 내에서 디글리치 회로(800)는 선택 사양으로서 rwb 신호에 포함된 아주 짧은 주기의 펄스 신호를 제거한다. 디글리치 회로(800)의 글리치 제거 상수는 마이컴(미도시)과 같은 수단에 의해 설정 및 가변 될 수 있다.
지연부(810)는 각각 rwb와 pwb를 소정 시간 지연시킨다. 이를 위해 각각 제1지연회로(811)와 제2지연회로(812)가 사용된다. rwb와 pwb를 지연하는 이유는, 이하에서 설명될 rwb 에러 검출이 에러를 포함한 rwb의 입력 이후에 이뤄지기 때문에, 에러 검출 유무 이전에 rwb가 이미 처리되어 정정없이 출력될 가능성이 있기 때문이다. 즉, 입력된 rwb와, 그에 맞춰 pwb를 rwb의 검출 유무 판단 이후까지 딜레이시킴으로써, 에러 검출 판단 후, 해당 입력 rwb를 사용해 에러를 정정할 수 있다.
락 신호 발생부(820)는 위상 동기 루프(PLL)이 정상적으로 동작하고 있는지의 여부를 판단하는 것이다. PLL이 정상 동작하고 있다면 윈도우 생성기(511)로부터 생성된 윈도우 신호 안에 rwb의 상승 에지가 발견되어야 한다. 락 신호 발생부(820)는 일정한 회수 동안 연속적으로 윈도우 신호안에서 rwb의 상승 에지가 발견될 때 락이 걸렸음을 나타내는 신호를 출력하고 그 이외의 경우에는 락이 걸리지 않았음을 나타내는 신호를 출력한다.
선택 신호 생성부(830)는 락 신호 발생부(820)로부터 PLL 락 발생 여부를 입력 받고 그에 따라 윈도우 신호내에 rwb의 상승 에지가 검출되었는지의 여부를 검 사해 rwb 이상 여부를 판단함으로써, 그에 따른 에러 정정 제어값을 발생시킨다. 즉, PLL 락이 걸린 상태가 아니면 rwb를 선택하기 위한 제1제어값을 발생하고, PLL 락이 걸린 상태이면 윈도우 신호 구간이외에서는 pwb 신호를 선택하기 위한 제2제어값을 출력한다. PLL 락 상태에서 윈도우 신호 구간인 경우 rwb의 상승 에지가 검출되면 rwb를 선택하기 위한 제1제어값을 출력하고, 상승 에지가 검출되지 않으면 pwb를 선택하기 위한 제2제어값을 출력한다. PLL 락이 걸리지 않은 경우는 rwb와 pwb가 서로 어느 정도 동기가 맞춰질 때까지 rwb 신호가 도 5의 위상 동기 회로부(520)를 통과하도록 해야 한다는 것을 의미하므로, 선택 신호 생성부(830)의 출력이 제1제어값이 되어야 한다. PLL 락이 걸린 경우는 rwb와 pwb의 동기가 서로 어느 정도 맞춰졌다는 것을 의미하므로, rwb에 이상이 발견된 경우 안정된 pwb 신호를 rwb를 대신해 출력할 수 있게 된다. 따라서, 윈도우 신호를 이용해 rwb의 이상을 검출하고 그에 따라 rwb와 pwb를 선택하도록 하는 제1 또는 제2제어값을 발생하게 된다.
워블 출력 신호 선택부(840)는 선택 신호 생성부(830)의 출력인 제1제어값 또는 제2제어값을 선택 신호로서 이용하여 두 입력 신호인 rwb와 pwb 중 한 신호를 선택해 출력한다. rwb가 출력되는 경우는 PLL 락이 걸리지 않아 안정된 pwb를 얻기 전이나, PLL 락이 걸린 후 rwb에 이상이 발견되지 않았을 때이다. pwb가 출력되는 경우는 PLL락이 걸린 후 rwb에 이상이 발견되었을 때이다.
도 9는 도 8의 디글리치 회로(800)를 구현한 실시예이다.
디글리치 회로는 소정 개수의 지연회로들(801)과 OR 회로(802)를 포함하여, 글리치가 포함된 rwb를 연이어 지연시킨 후 각 지연회로마다의 출력 신호를 합해 출력시킴으로써 글리치를 제거한다. 이 회로는 1 시스템 클럭 단위로 지연이 이뤄지므로 시스템 클럭에 비해 긴 주기의 글리치를 가진 경우에만 그 적용이 유효할 것이다. 글리치 제거를 결정하는 상수(지연 회수 g)는 마이컴과 같은 제어 수단에 의해 설정 및 변경될 수 있다.
도 10은 도 8의 지연부(810)의 상세 실시예를 도시한 것이다.
지연부(810)는 시스템 클럭이 입력될 때마다 한 시스템 클럭 만큼 지연되는 D 플립플롭과 같은 지연 회로들을 직렬 연결하여 입력 신호를 지연시키며, 지연 상수는 마이컴과 같은 제어부 등에서 설정 및 변경이 자유롭게 수행된다.
도 11은 락(lock) 신호 발생부(820)의 동작예를 보인 흐름도이다.
윈도우 신호로부터 윈도우 구간인지의 여부를 체크한다(1100단계).
윈도우 구간이면, rwb 상승 에지가 검출되는지를 체크한다(1110단계).
rwb 상승 에지가 윈도우 구간에서 검출되지 않은 경우, 그 회수가 연속적으로 a2 이상인지를 체크해(1120단계) 그 경우 락이 걸리지 않았음을 나타내는 신호를 출력한다 (예를 들어, lock=low)(1130단계).
rwb 상승 에지가 윈도우 구간에서 검출된 경우, 그 회수가 연속적으로 a1 이상인지를 체크해(1140단계) 그 경우 락이 걸렸음을 나타내는 신호를 출력한다(예를 들어, lock=high)(1150단계).
여기서 (PLL)lock 이 걸렸다는 것은, rwb 신호와 pwb의 위상이 동기된다는 것을 의미하므로, pwb의 상승 에지로부터 생성된 윈도우 신호를 이용해 rwb와의 동 기 여부를 확인하는 것이다.
도 12는 도 8의 선택 신호 생성부(830)의 동작예를 보인 흐름도이다.
PLL 락이 걸린 상태인지를 체크한다(1200단계).
PLL 락이 걸리지 않았으면 동기될 때까지 rwb를 선택하도록 제1제어값을 출력한다(1210단계).
PLL 락이 걸렸으면 워블 윈도우 구간인지를 체크한다(1220단계).
워블 윈도우 구간이 아니면 pwb를 선택하도록 제2제어값을 출력한다(1230단계).
워블 윈도우 구간이면, 그 구간에서 rwb의 상승 에지가 검출되었는지를 체크한다(1240단계).
rwb 상승 에지가 검출되지 않았으면 에러가 발생한 것으로 판단해 pwb를 선택하도록 제2제어값을 출력하고(1250단계), rwb 상승 에지가 검출되었으면 rwb에 이상이 없는 것으로 판단해 rwb를 그대로 선택하도록 제1제어값을 출력한다(1260단계).
도 13은 본 발명에 의해 워블 신호(rwb)가 정정되는 양상을 보이기 위한 신호들의 타이밍도이다.
(a)는 rwb를 PLL 걸어 안정화시킨 pwb의 신호도이다.
(b)는 pwb의 상승 에지에 맞춰 생성한 윈도우 신호이다.
(c)는 광기록매체로부터 읽어 들인 신호가 이치화된, 이상 신호를 포함하는 rwb의 신호도이다.
(d)는 본 발명에 의해 정정되어 출력되는 rwb의 신호도이다.
상술한 본 발명의 워블 이상 검출 및 정정 장치 및 방법에 의해, 워블 신호의 이상에 효과적으로 대처함으로써 시스템의 안정화 및 성능 향상을 도모할 수 있다.
본 발명에 의하면 윈도우를 통해 워블 이상을 검출하여 그로부터 이상을 정정시킨 워블 신호를 출력함에 따라 전체적인 광기록매체 기록/재생 시스템의 성능 향상을 기대할 수 있다.

Claims (35)

  1. 광기록매체상의 워블 신호의 이상을 검출 및 정정하는 장치에 있어서,
    상기 워블 신호를 독출해 이치화 시킨 신호(raw wobble; rwb)의 위상 동기된 신호(PLLed wobble; pwb)를 이용해 검출 윈도우를 생성하는 윈도우 생성부; 및
    상기 검출 윈도우 구간내에서 rwb의 에러가 검출되면 rwb의 에러를 정정해 출력하는 제어 로직을 포함함을 특징으로 하는 워블 에러 검출 및 정정 장치.
  2. 제1항에 있어서, 상기 윈도우 생성부는,
    pwb의 상승 에지에 맞춰, 상승 에지 기준으로 소정 폭의 펄스 신호를 생성하는 것임을 특징으로 하는 워블 에러 검출 및 정정 장치.
  3. 제2항에 있어서, 상기 윈도우 생성부는,
    상기 pwb의 상승 에지를 기준으로 우측에 소정 폭의 펄스를 생성하는 윈도우 우측 신호 생성부;
    상기 pwb의 상승 에지를 기준으로 좌측에 소정 폭의 펄스를 생성하는 윈도우 좌측 신호 생성부; 및
    상기 우측의 펄스와 상기 좌측의 펄스를 합한 결과를 출력하는 윈도우 신호 합성부를 포함함을 특징으로 하는 워블 에러 검출 및 정정 장치.
  4. 제3항에 있어서, 상기 윈도우 우측 신호 생성부는,
    제1윈도우 임계치와, pwb를 시스템 클럭으로 카운트한 카운트 값을 비교해, 카운트 값이 제1윈도우 임계치 보다 작거나 같은 경우 "1"을, 나머지 경우 "0"을 출력하는 제1비교기; 및
    제1비교기의 출력과 pwb를 논리합 시킨 결과를 출력하는 제1AND 로직을 포함함을 특징으로 하는 워블 에러 검출 및 정정 장치.
  5. 제3항에 있어서, 상기 윈도우 좌측 신호 생성부는,
    제2윈도우 임계치와, pwb를 시스템 클럭으로 카운트한 카운트 값을 비교해, 카운트 값이 제2윈도우 임계치 보다 크거나 같은 경우에만 "1"을, 나머지 경우에는 "0"을 출력하는 제2비교기; 및
    제2비교기의 출력과 pwb를 논리합 시킨 결과를 출력하는 제2AND 로직을 포함 함을 특징으로 하는 워블 에러 검출 및 정정 장치.
  6. 제4항 또는 제5항에 있어서,
    제1윈도우 임계치, 제2윈도우 임계치 또는 pwb 주기의 카운트 값은 마이컴과 같은 제어 수단에 의해 설정 및 변경이 가능함을 특징으로 하는 워블 에러 검출 및 제어 장치.
  7. 제1항에 있어서, 상기 제어 로직은
    에러 검출 및 정정이 결정되는 동안 상기 rwb와 pwb를 소정 시간 지연시키는 지연부;
    위상 동기 루프(PLL)가 정상적으로 동작하고 있는지의 여부를 판단하는 락(lock) 신호 발생부;
    락 신호 발생부로부터 PLL 락 발생 여부를 입력 받고 그에 따라 윈도우 신호내에 rwb의 상승 에지가 검출되었는지의 여부를 검사해 rwb 이상 여부를 판단하고, 그에 따른 에러 정정 제어값을 발생하는 선택 신호 생성부; 및
    선택 신호 생성부에서 출력한 제어값에 따라 두 입력신호인 rwb나 pwb 중 하나를 선택하는 워블 출력 신호 선택부를 포함함을 특징으로 하는 워블 에러 검출 및 정정 장치.
  8. 제7항에 있어서, 상기 제어 로직은,
    광기록매체로부터 읽어 이치화시킨 신호 rwb의 글리치(glitch)를 제거해 상기 지연부로 출력하는 디글리치(deglitch) 회로를 더 포함함을 특징으로 하는 워블 에러 검출 및 정정 장치.
  9. 제7항에 있어서, 상기 락 신호 발생부는,
    상기 윈도우 신호안에서 rwb의 상승 에지가 소정 회수 이상 발견되면 락이 걸렸다는 신호를 출력하고, rwb의 상승 에지가 소정 회수 이상 발견되지 않으면 락이 걸리지 않았다는 신호를 출력함을 특징으로 하는 워블 에러 검출 및 정정 장치.
  10. 제7항에 있어서, 상기 선택 신호 생성부는,
    상기 락 신호 발생부로부터 락이 걸리지 않았다는 신호를 받았으면, rwb 선택을 위한 제1제어값을 출력하고,
    락이 걸렸다는 신호를 받았으면, 윈도우 신호 구간인지를 체크해, 그 구간 이외에서는 pwb 선택을 위한 제2제어값을 출력하고 윈도우 구간에서는 rwb 상승 에지가 검출될 때 제1제어값을, 상승 에지 미검출시 제2제어값을 출력함을 특징으로 하는 워블 에러 검출 및 정정 장치.
  11. 제10항에 있어서, 상기 워블 출력 신호 선택부는,
    선택 신호 생성부로부터 제1제어값을 입력 받을 때 rwb를 출력하고, 제2제어값을 입력 받을 때 pwb를 출력함을 특징으로 하는 워블 에러 검출 및 정정 장치.
  12. 광기록매체의 워블을 이용해 시스템 클럭을 생성하는 위상 동기 루프(Phase Locked Loop; PLL) 장치에 있어서,
    광기록매체로부터 읽어 들여 이치화시키 워블(raw wobble; rwb)을, PLL 락이 걸렸는지의 유무를 판단해 정정한 후 위상 동기 루프를 통과시키는 워블 신호 정정부를 포함함을 특징으로 하는 위상 동기 루프 회로.
  13. 제12항에 있어서, 상기 워블 신호 정정부는,
    상기 rwb가 위상 동기 루프를 통해 위상 동기된 신호(PLLed wobble; pwb)를 이용해 검출 윈도우를 생성하는 윈도우 생성부; 및
    상기 검출 윈도우 구간내에서 rwb의 에러가 검출되면 rwb의 에러를 정정해 출력하는 제어 로직을 포함함을 특징으로 하는 위상 동기 루프 회로.
  14. 제13항에 있어서, 상기 윈도우 생성부는,
    pwb의 상승 에지에 맞춰, 상승 에지 기준으로 소정 폭의 펄스 신호를 생성하는 것임을 특징으로 하는 위상 동기 루프 회로.
  15. 제13항에 있어서, 상기 윈도우 생성부는,
    상기 pwb의 상승 에지를 기준으로 우측에 소정 폭의 펄스를 생성하는 윈도우 우측 신호 생성부;
    상기 pwb의 상승 에지를 기준으로 좌측에 소정 폭의 펄스를 생성하는 윈도우 좌측 신호 생성부; 및
    상기 우측의 펄스와 상기 좌측의 펄스를 합한 결과를 출력하는 윈도우 신호 합성부를 포함함을 특징으로 하는 위상 동기 루프 회로.
  16. 제15항에 있어서, 상기 윈도우 우측 신호 생성부는,
    제1윈도우 임계치와, pwb를 시스템 클럭으로 카운트한 카운트 값을 비교해, 카운트 값이 제1윈도우 임계치 보다 작거나 같은 경우 "1"을, 나머지 경우 "0"을 출력하는 제1비교기; 및
    제1비교기의 출력과 pwb를 논리합 시킨 결과를 출력하는 제1AND 로직을 포함함을 특징으로 하는 위상 동기 루프 회로.
  17. 제15항에 있어서, 상기 윈도우 좌측 신호 생성부는,
    제2윈도우 임계치와, pwb를 시스템 클럭으로 카운트한 카운트 값을 비교해, 카운트 값이 제2윈도우 임계치 보다 크거나 같은 경우에만 "1"을, 나머지 경우에는 "0"을 출력하는 제2비교기; 및
    제2비교기의 출력과 pwb를 논리합 시킨 결과를 출력하는 제2AND 로직을 포함함을 특징으로 하는 위상 동기 루프 회로.
  18. 제16항 또는 제17항에 있어서,
    제1윈도우 임계치, 제2윈도우 임계치 또는 pwb 주기의 카운트 값은 마이컴과 같은 제어 수단에 의해 설정 및 변경이 가능함을 특징으로 하는 위상 동기 루프 회로.
  19. 제13항에 있어서, 상기 제어 로직은
    에러 검출 및 정정이 결정되는 동안 상기 rwb와 pwb를 소정 시간 지연시키는 지연부;
    위상 동기 루프(PLL)가 정상적으로 동작하고 있는지의 여부를 판단하는 락(lock) 신호 발생부;
    락 신호 발생부로부터 PLL 락 발생 여부를 입력 받고 그에 따라 윈도우 신호내에 rwb의 상승 에지가 검출되었는지의 여부를 검사해 rwb 이상 여부를 판단하고, 그에 따른 에러 정정 제어값을 발생하는 선택 신호 생성부; 및
    선택 신호 생성부에서 출력한 제어값에 따라 두 입력신호인 rwb나 pwb 중 하나를 선택하는 워블 출력 신호 선택부를 포함함을 특징으로 하는 위상 동기 루프 회로.
  20. 제19항에 있어서, 상기 제어 로직은,
    광기록매체로부터 읽어 이치화시킨 신호 rwb의 글리치(glitch)를 제거해 상기 지연부로 출력하는 디글리치(deglitch) 회로를 더 포함함을 특징으로 하는 위상 동기 루프 회로.
  21. 제19항에 있어서, 상기 락 신호 발생부는,
    상기 윈도우 신호안에서 rwb의 상승 에지가 소정 회수 이상 발견되면 락이 걸렸다는 신호를 출력하고, rwb의 상승 에지가 소정 회수 이상 발견되지 않으면 락이 걸리지 않았다는 신호를 출력함을 특징으로 하는 위상 동기 루프 회로.
  22. 제19항에 있어서, 상기 선택 신호 생성부는,
    상기 락 신호 발생부로부터 락이 걸리지 않았다는 신호를 받았으면, rwb 선택을 위한 제1제어값을 출력하고,
    락이 걸렸다는 신호를 받았으면, 윈도우 신호 구간인지를 체크해, 그 구간 이외에서는 pwb 선택을 위한 제2제어값을 출력하고 윈도우 구간에서는 rwb 상승 에지가 검출될 때 제1제어값을, 상승 에지 미검출시 제2제어값을 출력함을 특징으로 하는 위상 동기 루프 회로.
  23. 제22항에 있어서, 상기 워블 출력 신호 선택부는,
    선택 신호 생성부로부터 제1제어값을 입력 받을 때 rwb를 출력하고, 제2제어값을 입력 받을 때 pwb를 출력함을 특징으로 하는 위상 동기 루프 회로.
  24. 광기록매체의 워블을 이용해 시스템 클럭을 생성하는 위상 동기 루프(Phase Locked Loop; PLL) 장치에 있어서,
    광기록매체의 워블 신호를 읽어 이치화시킨 신호(raw wobble;rwb)을 출력하는 전처리부;
    rwb 신호에 포함된 에러를 검출하고, 에러 검출시 에러가 포함되지 않은 rwb의 위상 동기된 신호(pwb)를 대신 출력하는 워블 에러 검출 및 정정부;
    워블 에러 검출 및 정정부로부터 출력된 에러 정정된 rwb와 pwb의 위상을 비교하고 그 차이에 해당하는 전압을 출력하는 위상 비교기;
    상기 위상 비교기로부터 출력된 전압을 소정 주파수의 시스템 클럭 신호로 변환하여 출력하는 전압-주파수 발진기; 및
    rwb 신호를 추종하도록 시스템 클럭을 분주한 pwb를 발생하는 주파수 분주기를 포함함을 특징으로 하는 위상 동기 루프 회로.
  25. 제24항에 있어서, 상기 워블 신호 검출 및 정정부는,
    상기 rwb가 위상 동기 루프를 통해 위상 동기된 신호(PLLed wobble; pwb)를 이용해 검출 윈도우를 생성하는 윈도우 생성부; 및
    상기 검출 윈도우 구간내에서 rwb의 에러가 검출되면 rwb의 에러를 정정해 출력하는 제어 로직을 포함함을 특징으로 하는 위상 동기 루프 회로.
  26. 제25항에 있어서, 상기 윈도우 생성부는,
    pwb의 상승 에지에 맞춰, 상승 에지 기준으로 소정 폭의 펄스 신호를 생성하는 것임을 특징으로 하는 위상 동기 루프 회로.
  27. 제25항에 있어서, 상기 윈도우 생성부는,
    상기 pwb의 상승 에지를 기준으로 우측에 소정 폭의 펄스를 생성하는 윈도우 우측 신호 생성부;
    상기 pwb의 상승 에지를 기준으로 좌측에 소정 폭의 펄스를 생성하는 윈도우 좌측 신호 생성부; 및
    상기 우측의 펄스와 상기 좌측의 펄스를 합한 결과를 출력하는 윈도우 신호 합성부를 포함함을 특징으로 하는 위상 동기 루프 회로.
  28. 제27항에 있어서, 상기 윈도우 우측 신호 생성부는,
    제1윈도우 임계치와, pwb를 시스템 클럭으로 카운트한 카운트 값을 비교해, 카운트 값이 제1윈도우 임계치 보다 작거나 같은 경우 "1"을, 나머지 경우 "0"을 출력하는 제1비교기; 및
    제1비교기의 출력과 pwb를 논리합 시킨 결과를 출력하는 제1AND 로직을 포함함을 특징으로 하는 위상 동기 루프 회로.
  29. 제27항에 있어서, 상기 윈도우 좌측 신호 생성부는,
    제2윈도우 임계치와, pwb를 시스템 클럭으로 카운트한 카운트 값을 비교해, 카운트 값이 제2윈도우 임계치 보다 크거나 같은 경우에만 "1"을, 나머지 경우에는 "0"을 출력하는 제2비교기; 및
    제2비교기의 출력과 pwb를 논리합 시킨 결과를 출력하는 제2AND 로직을 포함함을 특징으로 하는 위상 동기 루프 회로.
  30. 제28항 또는 제29항에 있어서,
    제1윈도우 임계치, 제2윈도우 임계치 또는 pwb 주기의 카운트 값은 마이컴과 같은 제어 수단에 의해 설정 및 변경이 가능함을 특징으로 하는 위상 동기 루프 회로.
  31. 제25항에 있어서, 상기 제어 로직은
    에러 검출 및 정정이 결정되는 동안 상기 rwb와 pwb를 소정 시간 지연시키는 지연부;
    위상 동기 루프(PLL)가 정상적으로 동작하고 있는지의 여부를 판단하는 락(lock) 신호 발생부;
    락 신호 발생부로부터 PLL 락 발생 여부를 입력 받고 그에 따라 윈도우 신호내에 rwb의 상승 에지가 검출되었는지의 여부를 검사해 rwb 이상 여부를 판단하고, 그에 따른 에러 정정 제어값을 발생하는 선택 신호 생성부; 및
    선택 신호 생성부에서 출력한 제어값에 따라 두 입력신호인 rwb나 pwb 중 하나를 선택하는 워블 출력 신호 선택부를 포함함을 특징으로 하는 위상 동기 루프 회로.
  32. 제31항에 있어서, 상기 제어 로직은,
    광기록매체로부터 읽어 이치화시킨 신호 rwb의 글리치(glitch)를 제거해 상기 지연부로 출력하는 디글리치(deglitch) 회로를 더 포함함을 특징으로 하는 위상 동기 루프 회로.
  33. 제31항에 있어서, 상기 락 신호 발생부는,
    상기 윈도우 신호안에서 rwb의 상승 에지가 소정 회수 이상 발견되면 락이 걸렸다는 신호를 출력하고, rwb의 상승 에지가 소정 회수 이상 발견되지 않으면 락이 걸리지 않았다는 신호를 출력함을 특징으로 하는 위상 동기 루프 회로.
  34. 제31항에 있어서, 상기 선택 신호 생성부는,
    상기 락 신호 발생부로부터 락이 걸리지 않았다는 신호를 받았으면, rwb 선택을 위한 제1제어값을 출력하고,
    락이 걸렸다는 신호를 받았으면, 윈도우 신호 구간인지를 체크해, 그 구간 이외에서는 pwb 선택을 위한 제2제어값을 출력하고 윈도우 구간에서는 rwb 상승 에지가 검출될 때 제1제어값을, 상승 에지 미검출시 제2제어값을 출력함을 특징으로 하는 위상 동기 루프 회로.
  35. 제34항에 있어서, 상기 워블 출력 신호 선택부는,
    선택 신호 생성부로부터 제1제어값을 입력 받을 때 rwb를 출력하고, 제2제어 값을 입력 받을 때 pwb를 출력함을 특징으로 하는 위상 동기 루프 회로.
KR1020020019721A 2002-04-11 2002-04-11 워블 에러 검출 및 정정 장치와 그를 이용한 위상 동기루프 회로 KR100846773B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020020019721A KR100846773B1 (ko) 2002-04-11 2002-04-11 워블 에러 검출 및 정정 장치와 그를 이용한 위상 동기루프 회로
TW092101202A TWI224312B (en) 2002-04-11 2003-01-21 Apparatus for detecting and correcting wobble error and phase locked loop circuit using the same
CNB031063810A CN1244910C (zh) 2002-04-11 2003-02-26 检测和校正摆动误差的装置及使用该装置的锁相回路电路
EP03251223A EP1353326B1 (en) 2002-04-11 2003-02-28 Apparatus for detecting and correcting wobble error and phase locked loop circuit using the same
DE60308249T DE60308249T2 (de) 2002-04-11 2003-02-28 Anordnung zum Ausmachen und Korrigieren eines Wobblefehlers und damit ausgestatteter Phasenverriegelungskreis
JP2003060357A JP3878917B2 (ja) 2002-04-11 2003-03-06 ウォッブルエラー検出及び訂正装置とそれを利用した位相同期ループ回路
US10/410,593 US7471604B2 (en) 2002-04-11 2003-04-10 Apparatus for detecting and correcting wobble error and phase locked loop circuit using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020019721A KR100846773B1 (ko) 2002-04-11 2002-04-11 워블 에러 검출 및 정정 장치와 그를 이용한 위상 동기루프 회로

Publications (2)

Publication Number Publication Date
KR20030080873A KR20030080873A (ko) 2003-10-17
KR100846773B1 true KR100846773B1 (ko) 2008-07-16

Family

ID=28450139

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020019721A KR100846773B1 (ko) 2002-04-11 2002-04-11 워블 에러 검출 및 정정 장치와 그를 이용한 위상 동기루프 회로

Country Status (7)

Country Link
US (1) US7471604B2 (ko)
EP (1) EP1353326B1 (ko)
JP (1) JP3878917B2 (ko)
KR (1) KR100846773B1 (ko)
CN (1) CN1244910C (ko)
DE (1) DE60308249T2 (ko)
TW (1) TWI224312B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100846773B1 (ko) * 2002-04-11 2008-07-16 삼성전자주식회사 워블 에러 검출 및 정정 장치와 그를 이용한 위상 동기루프 회로
CN100401410C (zh) * 2004-02-05 2008-07-09 宇田控股有限公司 动态调整同步窗口的装置及方法
US7494226B2 (en) * 2005-09-21 2009-02-24 Hewlett-Packard Development Company, L.P. Methods and apparatus for controlling projectors
US7804756B2 (en) * 2005-10-11 2010-09-28 Zoran Corporation DVD−R/RW and DVD+R/RW recorders
JP6686501B2 (ja) * 2016-02-15 2020-04-22 株式会社ジェイテクト 往復運動体の周波数検出装置及び揺動関節装置
US10620260B2 (en) * 2017-05-02 2020-04-14 Texas Instruments Incorporated Apparatus having signal chain lock step for high integrity functional safety applications
EP3751238A4 (en) * 2019-03-15 2021-09-15 Shenzhen Goodix Technology Co., Ltd. CORRECTION CIRCUIT AND ASSOCIATED SIGNAL PROCESSING CIRCUIT, AND CHIP

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000082212A (ja) * 1998-06-23 2000-03-21 Matsushita Electric Ind Co Ltd 光ディスク記録装置および光ディスクにデ―タを記録する方法
JP2000113597A (ja) * 1998-10-08 2000-04-21 Matsushita Electric Ind Co Ltd 光ディスク装置
JP2001319428A (ja) * 2000-05-10 2001-11-16 Ricoh Co Ltd 同期信号生成装置と情報記録再生装置
EP1353326A2 (en) * 2002-04-11 2003-10-15 Samsung Electronics Co., Ltd. Apparatus for detecting and correcting wobble error and phase locked loop circuit using the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01186012A (ja) 1988-01-20 1989-07-25 Victor Co Of Japan Ltd ディジタル信号同期クロック発生回路
JP3222128B2 (ja) 1990-10-17 2001-10-22 株式会社日立製作所 同期信号再生装置および同期信号再生方法
US6377528B1 (en) * 1997-03-25 2002-04-23 Sanyo Electric Co., Ltd. Information reproducer, information recorder and reference mark detection circuit
JPH11214990A (ja) * 1998-01-21 1999-08-06 Internatl Business Mach Corp <Ibm> フェ−ズ・ロック・ル−プ
JP3732650B2 (ja) * 1998-03-26 2006-01-05 パイオニア株式会社 プリピット検出装置
DE69926957T2 (de) * 1998-06-23 2006-07-13 Matsushita Electric Industrial Co., Ltd., Kadoma Aufzeichnungsgerät für optische Platte und Verfahren zur Aufzeichnung von Daten auf eine optische Platte
US6487149B1 (en) 1998-10-09 2002-11-26 Ricoh Company, Ltd. Optical recording and reproducing methods for optical disk
KR100416588B1 (ko) * 2001-01-04 2004-02-05 삼성전자주식회사 워블 결함 검출 장치 및 방법
US6963521B2 (en) * 2001-03-30 2005-11-08 Sony Corporation Disc drive apparatus
JP2003007004A (ja) 2001-06-19 2003-01-10 Sony Corp 情報記録再生装置および方法、記録媒体、並びにプログラム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000082212A (ja) * 1998-06-23 2000-03-21 Matsushita Electric Ind Co Ltd 光ディスク記録装置および光ディスクにデ―タを記録する方法
JP2000113597A (ja) * 1998-10-08 2000-04-21 Matsushita Electric Ind Co Ltd 光ディスク装置
JP2001319428A (ja) * 2000-05-10 2001-11-16 Ricoh Co Ltd 同期信号生成装置と情報記録再生装置
EP1353326A2 (en) * 2002-04-11 2003-10-15 Samsung Electronics Co., Ltd. Apparatus for detecting and correcting wobble error and phase locked loop circuit using the same
JP2003317404A (ja) * 2002-04-11 2003-11-07 Samsung Electronics Co Ltd ウォッブルエラー検出及び訂正装置とそれを利用した位相同期ループ回路

Also Published As

Publication number Publication date
US20030218953A1 (en) 2003-11-27
DE60308249T2 (de) 2007-09-06
TWI224312B (en) 2004-11-21
EP1353326A3 (en) 2005-09-14
KR20030080873A (ko) 2003-10-17
US7471604B2 (en) 2008-12-30
TW200305145A (en) 2003-10-16
EP1353326B1 (en) 2006-09-13
EP1353326A2 (en) 2003-10-15
CN1450531A (zh) 2003-10-22
CN1244910C (zh) 2006-03-08
JP3878917B2 (ja) 2007-02-07
JP2003317404A (ja) 2003-11-07
DE60308249D1 (de) 2006-10-26

Similar Documents

Publication Publication Date Title
KR100394408B1 (ko) 위상 동기 루프 장치
US5666341A (en) Data detection apparatus
KR20030082260A (ko) 광기록매체의 섹터 싱크 신호 검출 장치 및 방법
US5598396A (en) Optical disk reproducing apparatus
KR100846773B1 (ko) 워블 에러 검출 및 정정 장치와 그를 이용한 위상 동기루프 회로
KR101079758B1 (ko) 디지털 위상동기루프 장치
US6552983B1 (en) Apparatus and method for detecting abnormal condition at the time of recording or reproducing information on information recording medium
KR100708110B1 (ko) 워블 신호를 이용한 시스템 클록 생성 장치 및 그를이용한 데이터 재생 장치
EP1225582B1 (en) Apparatus and method for detecting wobble defects
EP0997902B1 (en) Frequency control apparatus and digital signal reproducing apparatus
JP2005025865A (ja) 位相誤差判定方法、デジタルｐｌｌ装置
US6895174B2 (en) Frame number detecting device
JP4032442B2 (ja) 同期回路
US7038987B2 (en) Optical disk device
KR100214623B1 (ko) 디스크 재생기의 위상 동기 보상 회로
JPH11191270A (ja) Ｐｌｌ回路
JPH118656A (ja) スライスレベル評価方法、２値化方法、それを用いた回路及びそれを用いた装置
JP2000082212A (ja) 光ディスク記録装置および光ディスクにデ―タを記録する方法
KR100793193B1 (ko) 워블신호 검출장치 및 방법
KR20010011117A (ko) 넓은 주파수 도입 범위를 갖는 클럭 복원회로
CN101093676B (zh) 光盘记录装置
KR19990023158A (ko) 피엘엘회로 및 그의 제어방법과 디스크형 기록매체 재생장치
JPH09284269A (ja) クロック抽出回路
JP2001053600A (ja) Ｐｌｌ回路
JP2007066474A (ja) ディジタル信号再生装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130627

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140627

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150629

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee