KR19990023158A - 피엘엘회로 및 그의 제어방법과 디스크형 기록매체 재생장치 - Google Patents

피엘엘회로 및 그의 제어방법과 디스크형 기록매체 재생장치 Download PDF

Info

Publication number
KR19990023158A
KR19990023158A KR1019980022908A KR19980022908A KR19990023158A KR 19990023158 A KR19990023158 A KR 19990023158A KR 1019980022908 A KR1019980022908 A KR 1019980022908A KR 19980022908 A KR19980022908 A KR 19980022908A KR 19990023158 A KR19990023158 A KR 19990023158A
Authority
KR
South Korea
Prior art keywords
voltage
defective portion
phase difference
signal
controlled oscillator
Prior art date
Application number
KR1019980022908A
Other languages
English (en)
Inventor
하루타카 세키야
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Publication of KR19990023158A publication Critical patent/KR19990023158A/ko

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/10009Improvement or modification of read or write signals
    • G11B20/10222Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation
    • G11B20/1024Improvement or modification of read or write signals clock-related aspects, e.g. phase or frequency adjustment or bit synchronisation wherein a phase-locked loop [PLL] is used
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/14Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted
    • H03L7/143Details of the phase-locked loop for assuring constant frequency when supply or correction voltages fail or are interrupted by switching the reference signal of the phase-locked loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

결함부분을 가진 입력신호가 입력되어도 전압제어발진기의 발진 주파수의 과도한 변동을 억제하여 특정 주기의 신호를 안정적으로 출력할 수 있는 PLL회로를 제공함과 동시에 상기 PLL회로를 펄스폭 식별용 클럭 생성회로로 이용하는 디스크형 기록매체의 재생장치에 관한 것이다. 본 발명의 PLL회로는 위상차 검출기와 전압제어발진기 사이에 전압유지수단을 구비하여 입력신호 중 결함부분에서 상기 전압유지수단이 유지하고 있는 전압을 제어전압으로서 전압제어발진기에 출력한다.

Description

피엘엘회로 및 그의 제어방법과 디스크형 기록매체 재생장치
본 발명은 PLL(Phase Locked Loop)회로의 응용기술에 관한 것이다.
PLL회로는 용도가 광범위하여 복조계, 제어계 등의 다양한 회로기술 분야에서 이용되는 범용성이 뛰어난 회로로 알려져 있다. 그 일예로, CD-ROM(Compact Disc - Read Only Memory), CD 등의 광디스크로부터 재생신호를 독출하는 재생장치에 적용되는 일반적인 PLL회로의 구성이 도 3에 도시되어 있다.
광검출기, 프리앰프 등을 통해 CD-ROM에서 독출한 RF(Radio Frequency)신호(재생신호)는 DSP(Digital Signal Processor)를 통해 다양한 처리가 이루어진다. 즉, DSP에서는 우선 슬라이스회로(8)가 RF신호를 파형정형하여 방형파 펄스로 변환하고, 3T에서 11T까지 9종류의 폭을 갖는 펄스열을 다음단의 PLL회로(1)로 출력한다.
PLL회로(1)는 3T에서 11T의 각 펄스폭을 식별하여 데이터로 추출하기 위한 기준으로 RF신호와 동기된 주기(T)의 클럭 CLOCK를 RF신호로부터 생성한다. 이와 같은 클럭 CLOCK의 생성은 다음과 같이 수행된다.
위상차 검출기(2)는 RF신호와 VCO(Voltage Controlled Oscillator: 전압제어발진기)(4)로부터 피드백된 주기(T)의 클럭 CLOCK를 위상비교하여 이 위상차에 따른 제어전압을 출력한다. 이 제어전압은 LPF(Low Pass Filter)(3)에서 평활화된 후 VCO(4)에 입력된다. VCO(4)는 상기 제어전압에 따른 발진 주파수의 클럭 CLOCK를 출력한다. 그리고 PLL회로의 피드백 제어는 발진 주파수를 주기(T)로 하는 클럭 CLOCK의 출력이 계속적으로 유지되도록 VCO(4)를 제어한다.
상기와 같은 PLL회로(1)는 위상차 검출기(2)로 입력되는 RF신호에 결함부분이 포함되지 않은 경우에는 안정적으로 주기(T)의 클럭 CLOCK를 출력한다. 즉, 도 4(a)의 시점 t1까지는 RF신호가 정상이므로, 제어전압의 변화도 비교적 완만하며 VCO(4)의 발진주파수도 안정되어 있어 주기(T)의 클럭 CLOCK가 연속적으로 출력될 수 있다.
그러나, RF신호는 시점 t1을 지나면 주기가 불안정한 결함부분이 되어 VCO(4)의 발진 주파수가 크게 변동하고 클럭주기(T) 또한 불안정해지기 때문에 3T∼11T의 펄스 폭을 정확히 식별하는 기준으로 이용할 수 없게 된다.
그리고 도 4(a)의 시점 t2가 되면 RF신호는 다시 정상이 되지만, PLL회로(1)는 제어전압이 안정되는 도 4(b)의 시점t3까지 과도응답을 나타내므로 VCO(4)의 발진주파수가 안정되기까지는 시간이 필요하다. 따라서 상기 복귀시간(t) 동안에도 클럭주기(T)는 불안정하여 상기 RF신호의 결함부분에서 발생한 클럭과 마찬가지로 펄스폭의 식별기준으로 이용할 수 없게 된다.
이러한 클럭주기(T)의 열화를 초래하는 RF신호의 결함부분은 예를 들면, 디스크에 생긴 지문, 더러움, 흠집에 기인하는 경우가 많은데, 이에 대해 종래의 PLL회로는 자체적으로는 아무런 처리도 실시하지 않고 정정·보간에 의해 사후적으로 재생에러를 구제하고 있는 상황이다. 그러나, 클럭주기(T)가 불안정한 경우, 정정·보간이 효과적으로 기능하지 못하는 버스트 에러를 초과하는 결함길이의 재생에러가 발생할 수도 있으므로 그 개선이 요망된다.
따라서 본 발명의 목적은 결함부분을 가진 입력신호가 입력되어도 전압제어발진기의 발진 주파수의 과도한 변동을 억제하여 특정 주기의 신호를 안정적으로 출력할 수 있는 PLL회로 및 그의 제어방법을 제공하는데 있다.
본 발명의 다른 목적은 상기 PLL회로를 펄스폭 식별용 클럭 생성회로로 이용하는 디스크형 기록매체 재생장치를 제공하는데 있다.
상기한 목적에 따라, 본 발명은 입력신호와 VCO의 출력신호의 위상차에 따라 위상차 검출기가 출력하는 제어전압에 의해 VCO의 발진주파수를 제어하는 PLL회로의 제어방법에 있어서, 입력신호 중 결함부분에서는 이 결함부분 직전의 제어전압을 유지하도록 하는 것을 특징으로 한다. 이에 의해, VCO의 발진 주파수를 불안정하게 하는 결함부분을 가진 신호가 PLL회로에 입력되어도 상기 결함부분에 대응하는 제어전압이 VCO로 입력되지 않는다. 그리고 그 대신 해당 타임밍에서는 결함부분 직전까지 유지해 온 안정적인 제어전압을 VCO에 출력함으로써 VCO의 발진주파수의 과도한 변동이 억제되어 출력신호는 안정적이다.
또한 본 발명은, 상기 제어방법을 실현하는 다음과 같은 구성을 채용한 PLL회로를 제공한다. 즉 본 발명의 PLL회로는 위상차 검출기와 VCO 사이에 전압유지수단을 구비하고, 입력신호 중의 결함부분에서 그 전압유지수단이 유지하고 있는 전압을 제어전압으로서 VCO에 출력하는 것을 특징으로 한다. 또한 상기 PLL회로는 입력신호의 결함부분에서 위상차 검출기의 출력을 차단하는 스위치 수단을 구비하는 것이 바람직하다. 즉, 결함부분의 검출을 받아 스위치 수단이 스위치를 개방함으로써, VCO에 대한 불안정한 제어전압의 입력을 확실히 저지할 수 있다.
그리고 본 발명은, 디스크형 기록매체로부터 독출된 재생신호에 포함되는 클럭을 추출하여 출력하는 클럭발생회로로서 이상과 같이 구성된 PLL회로와, 그 전단에서 재생신호의 결함부분을 검출하여 상기 PLL회로에 제공하는 회로(결함검출회로)를 구비한 재생장치를 제공한다.
따라서 재생신호에 결함부분이 포함되어도 VCO의 발진주파수의 변동은 억제되어 주기(T)의 클럭을 안정적으로 출력할 수 있으므로, 3T∼11T의 재생신호를 식별하여 재생할 때 발생하는 랜덤 혹은 버스트에러, 나아가서는 그 이상의 결함길이를 갖는 재생에러의 발생을 정정·보간에 앞서 미리 억제할 수 있다.
이상의 PLL회로에 있어서 가장 간편한 구성을 갖는 전압유지수단으로서는 VCO의 전단에서 접지와 위상차 검출기의 출력에 접지한 홀드콘덴서가 바람직하다. 다른 수단으로는 위상차 검출기와 VCO 사이에 A/D변환기와 D/A변환기를 직렬접속하여 재생신호의 결함부분에 맞추어 A/D변환기의 출력을 중지함과 동시에, D/A변환기가 유지하고 있는 상기 결함부분의 직전의 제어전압을 계속적으로 출력시킬 수도 있다. 또한 A/D변환기와 D/A변환기 사이에 래치회로 등의 기억수단을 마련하여 결함부분의 검출에 맞추어 래치회로에 기억되어 있는 상기 결함부분 직전의 제어전압을 D/A변환하여 VCO로 출력시킬 수도 있다.
도 1은 본 발명의 제1실시형태에 따른 CD-ROM드라이브에 탑재되는 DSP내의 PLL회로의 구성을 나타내는 블럭도.
도 2는 도 1에 도시된 PLL회로에서의 각 부의 신호파형을 나타내는 도면.
도 3은 종래예에 따른 CD-ROM 드라이브에 탑재된 DSP내의 PLL회로를 나타내는 블럭 구성도.
도 4는 도 3에 도시된 PLL회로에서의 각부의 신호파형을 나타내는 도면.
이하 본 발명의 바람직한 실시예들을 첨부한 도면을 참조하여 상세히 설명한다. 도면들중 동일한 구성요소들은 가능한한 어느 곳에서든지 동일한 부호들로 나타내고 있음에 유의해야 한다. 또한 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
도 1은 RF신호(재생신호)를 구성하는 3T에서 11T의 펄스폭이 다른 데이타를 식별하기 위해 사용되는 클럭발생회로로서의 아날로그 PLL회로(1)를 도시하고 있다. 상기 PLL회로(1)는 위상차 검출회로(2), LPF(3), 스위치회로(5), 홀드콘덴서(6), VCO(4)로 구성되며, CD-ROM이나 CD 등의 광디스크 재생장치에 탑재된 DSP에 내장되어 있다. 상기 PLL회로(1)의 전단에는 결함검출회로(7)가 구비되어 있다. 상기 PLL회로(1) 및 결함검출회로(7)의 동작은 하기와 같다.
위상차 검출기(2)는 RF신호(도 2(a))와 클럭이 입력되어 그들의 위상차를 검출하고, 이 위상차에 따른 제어전압(도 2(c))을 출력한다. 시점 t1까지의 RF신호에는 디스크의 흠집이나 지문 등의 영향에 의한 결함부분이 없으므로 상기 제어전압은 LPF(3)에서 평활화된 후, 스위치회로(5)를 통해 VCO(4)에 그대로 입력된다.
시점 t1이 되면 결함검출회로(7)가 RF신호의 결함부분의 선단을 검출하고, 도 2(b)와 같은 결함검출신호를 스위치회로(5)에 출력한다. 상기 RF신호의 결함부분이 입력된 위상차 검출기(2)는 도 2(c)의 점선으로 표시된 불안정한 제어전압을 스위치회로(5)로 출력하는데, 이 때 스위치회로(5)에는 결함검출신호가 입력되어 있으므로 점선으로 표시된 스위치 열림제어가 이루어진다. 그러면 홀드콘덴서(6)에서 스위치가 열리기 직전까지 충전되어 있는 제어전압이 도 2(c)의 실선으로 도시된 바와 같이 VCO(4)로 출력된다.
시점t2가 되면 결함검출회로(7)는 RF신호의 결함부분의 종단을 검출함과 동시에 결함검출신호의 출력을 정지하므로(도 2(b)), 스위치회로(5)는 다시 스위치를 닫게된다. 이에 의해 RF신호중 시점t1에서 t2 사이의 결함부분에 의한 VCO(4)의 발진주파수의 과도한 변동은 개선될 수 있다.
이어서, 홀드콘덴서(6)로부터의 제어전압을 받아 VCO(4)가 출력하는 클럭과 RF신호 사이에 위상차가 있는 경우, 시점 t2 이후부터 상기 제어전압이 안정되는 시점 t3까지는 도 2(c)에 도시된 복귀시간 t'를 필요로 하지만, 이는 도 2(c)의 점선으로 표시된 홀드콘덴서(6)를 사용하지 않는 경우의 복귀시간t와 비교하면 짧은 시간이다. 결국, 결함부분에서 VCO가 과도반응하지 않고 안정적으로 동작되므로 원만하고 신속하게 복귀된다. 따라서 VCO(4)의 발진주파수도 즉시 주기(T)로 안정화된다.
이상, 본 발명의 실시예서는 아날로그 PLL회로(1)의 예를 도시하였으나, 디지탈 PLL회로에 본 발명을 응용함도 가능하다. 이 경우 전압유지수단으로서는 홀드콘덴서(6) 대신 앞서 설명한 D/A변환기를 채용하거나 혹은 D/A변환기와 그 전단에 래치회로 등 기억수단을 추가한 구성을 디지탈 PLL회로에 내장함으로써 본 발명을 적용할 수 있다.
본 발명의 PLL회로에 의하면, VCO의 발진주파수를 급격히 변동시키는 신호가 입력되어도 발진주파수를 항상 안정적인 상태로 유지시킬 수 있다. 또한 상기 PLL회로를 광디스크 재생장치의 클럭생성회로로 이용하면 결함부분을 갖는 RF신호(재생신호)가 입력되어도 VCO의 발진주파수는 안정상태를 유지하므로 클럭의 불안정성에 기인한 재생에러의 발생을 감소시킬 수 있다. 특히, 정정·보간으로는 구제불가능한 버스트에러 이상의 결함길이에 대한 재생에러를 미연에 방지할 수 있다.

Claims (5)

  1. 입력신호와 전압제어발진기의 출력신호의 위상차에 따라 위상차 검출기가 출력하는 제어전압에 의해 전압제어발진기의 발진 주파수를 제어하는 피엘엘(PLL)회로의 제어방법에 있어서,
    상기 입력신호중에서 결함부분을 검출하는 과정과,
    상기 입력신호중의 결함부분에서는 상기 결함부분 직전의 제어전압을 유지시키는 과정으로 이루어짐을 특징으로 하는 제어방법.
  2. 입력신호와 전압제어발진기의 출력신호의 위상차에 따라 제어전압을 출력하는 위상차 검출기와, 상기 제어전압에 따라 발진주파수의 제어를 받는 전압제어발진기를 구비하는 피엘엘(PLL)회로에 있어서,
    상기 입력신호의 결함부분을 검출하는 결함검출부와,
    위상차 검출기와 전압제어발진기 사이에 위치하며, 상기 결함검출부의 결함부분 검출에 의거하여 결함부분 직전까지 유지하고 있는 전압을 제어전압으로서 상기 전압제어발진기로 출력하는 전압유지부로 구성함을 특징으로 하는 회로.
  3. 제2항에 있어서, 상기 입력신호의 결함부분에서 상기 위상차 검출기의 출력을 차단하는 스위치부를 구비하는 것을 특징으로 하는 회로.
  4. 디스크형 기록매체에서 독출한 재생신호에 포함된 클럭을 추출하여 출력하는 클럭생성회로를 구비한 재생장치에 있어서,
    상기 독출한 재생신호중의 결함부분을 검출하는 결함검출부와,
    소정 제어전압에 따르는 발진주파수의 클럭을 발생하는 전압제어발진기와,
    상기 독출한 재생신호와 상기 전압제어발진기의 출력신호의 위상차에 따라 제어전압을 출력하는 위상차 검출기와,
    상기 결함검출부의 결함부분 검출에 의거하여 결함부분 직전까지 유지하고 있는 전압을 제어전압으로서 상기 전압제어발진기로 출력하는 전압유지부로 구성함을 특징으로 하는 재생장치.
  5. 제4항에 있어서, 상기 입력신호의 결함부분에서 상기 위상차 검출기의 출력을 차단하는 스위치부를 더 구비함을 특징으로 하는 재생장치.
KR1019980022908A 1997-08-22 1998-06-18 피엘엘회로 및 그의 제어방법과 디스크형 기록매체 재생장치 KR19990023158A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9226117A JPH1166758A (ja) 1997-08-22 1997-08-22 Pll回路及び記録担体の再生装置
JP1997-226117 1997-08-22

Publications (1)

Publication Number Publication Date
KR19990023158A true KR19990023158A (ko) 1999-03-25

Family

ID=16840111

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980022908A KR19990023158A (ko) 1997-08-22 1998-06-18 피엘엘회로 및 그의 제어방법과 디스크형 기록매체 재생장치

Country Status (2)

Country Link
JP (1) JPH1166758A (ko)
KR (1) KR19990023158A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100452222C (zh) * 2006-08-11 2009-01-14 威盛电子股份有限公司 数据锁相电路及其参考信号的频率产生方法

Also Published As

Publication number Publication date
JPH1166758A (ja) 1999-03-09

Similar Documents

Publication Publication Date Title
TW421921B (en) PLL circuit
EP0763825B1 (en) Data detection apparatus
JPS58220226A (ja) 位相ロツクル−プ制御回路
US5598396A (en) Optical disk reproducing apparatus
US6097777A (en) Phase locked loop circuit
US5386405A (en) Disk apparatus having a read error retry function
KR100846773B1 (ko) 워블 에러 검출 및 정정 장치와 그를 이용한 위상 동기루프 회로
KR19980080100A (ko) 위상 고정 루프 회로 및 재생 장치
US6876707B2 (en) Signal processing circuit and signal processing method
KR19990023158A (ko) 피엘엘회로 및 그의 제어방법과 디스크형 기록매체 재생장치
JP2746727B2 (ja) 位相同期回路、半導体集積回路および記録再生装置
JPH0428174B2 (ko)
KR100214623B1 (ko) 디스크 재생기의 위상 동기 보상 회로
JP4032442B2 (ja) 同期回路
JP2856563B2 (ja) 光ディスクプレーヤ
JPH118656A (ja) スライスレベル評価方法、2値化方法、それを用いた回路及びそれを用いた装置
JPH0518485B2 (ko)
JP2584821B2 (ja) 光ディスク再生装置
JPH0540978A (ja) 光学的情報記録再生装置
JP2560821B2 (ja) データ記憶装置の試験装置
JP2005285293A (ja) 光ディスク再生装置及び光ディスク再生方法
JP2000132913A (ja) アシンメトリ回路
JPH05282670A (ja) 光学的情報再生装置
JPH07334930A (ja) 再生装置
JPS60132419A (ja) 位相同期回路

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination