KR100842153B1

KR100842153B1 - 고체 촬상 소자의 구동 방법 및 촬상 장치

Info

Publication number: KR100842153B1
Application number: KR1020060133925A
Authority: KR
Inventors: 요시히로 오까다; 가즈따까 이쯔미
Original assignee: 산요덴키가부시키가이샤
Priority date: 2005-12-27
Filing date: 2006-12-26
Publication date: 2008-06-27
Also published as: TW200742423A; CN1992822A; KR20070069060A; US20070146522A1; JP2007180761A

Abstract

프레임 전송형 CCD 이미지 센서에서, 수광 화소에서 발생하는 암전류에 의해 S/N비가 저하된다. 노광 기간에서 전송 전극에 온 전압 V_H를 인가하여 전위 웰을 형성하여 정보 전하의 축적을 개시하기 전에, 그 전송 전극에 소정의 오프 전압 V_L2를 인가한다. 오프 전압 V_L2는, 프레임 전송(기간 t18∼t19)에서의 전송 클럭의 오프 전압 V_L1보다 낮게 설정된다. 예를 들면, V_L2는 피닝 전압으로 설정된다. V_L2의 인가에 의해, 반도체 기판 표면의 계면 준위에 홀이 포획되어, 열 여기 전자가 가전자대로부터 전도대로 여기되기 어려워져, 암전류가 억제된다.

수광 화소, 전위 웰, 홀, 노광, 정보 전하, 배출 전압, 암전류

Description

고체 촬상 소자의 구동 방법 및 촬상 장치{METHOD FOR DRIVING SOLID STATE IMAGING DEVICE AND IMAGING APPARATUS}

도 1은 본 발명의 실시예에 관한 촬상 장치의 개략의 구성을 도시하는 블록도.

도 2는 촬상부의 일부의 모식적인 평면도.

도 3은 촬상부의 CCD 시프트 레지스터의 전하 전송 방향을 따른 모식적인 단면도.

도 4는 도 3에 단면도를 도시한 CCD 시프트 레지스터의 기판 깊이 방향의 포텐셜 프로파일을 도시하는 모식도.

도 5는 클럭 발생 회로가 이미지 센서에 공급하는 각종 전압 신호의 기본적인 변화를 도시하는 모식적인 타이밍도.

도 6은 종래의 구동 회로가 프레임 전송 방식의 CCD 이미지 센서에 공급하는 클럭 신호를 도시하는 모식적인 타이밍도.

<도면의 주요 부분에 대한 부호의 설명>

10: 이미지 센서

10i: 촬상부

10s: 축적부

10h: 수평 전송부

10d: 출력부

12: 클럭 발생 회로

14: 타이밍 제어 회로

16: 아날로그 신호 처리 회로

18: A/D 변환 회로

20: 디지털 신호 처리 회로

30c: 채널 영역

30s: 소자 분리 영역

32: 전송 전극

34: 수광 화소

40: n형 반도체 기판

42: p웰

44: n웰

46: 게이트 산화막

48: 마이크로렌즈 어레이

본 발명은, CCD 시프트 레지스터에서 수광하여 정보 전하를 발생하는 고체 촬상 소자에 관한 것으로, 특히, 노광 기간 중의 암전류의 저감에 관한 것이다.

프레임 전송 방식의 CCD 이미지 센서는, 노광에 의해 화소마다 정보 전하를 생성하여 축적하는 촬상부와, 촬상부로부터 고속으로 전송된 정보 전하를 수평 전송부에 의해 1행씩 판독될 때까지의 동안, 유지하는 차광된 축적부를 포함하여 구성된다.

촬상부 및 축적부는 각각, 수직 방향으로 연장해서 서로 평행하게 배치된 복수의 전하 전송 채널 영역과, 수평 방향으로 연장해서 서로 평행하게 배치된 복수의 전송 전극을 포함하여 구성된 복수의 수직 CCD 레지스터로 이루어진다. 이 CCD 시프트 레지스터의 각 비트는, 인접하여 배치된 복수개의 전송 전극을 포함하고, 이들 전송 전극에 인가하는 전압에 의해, 정보 전하를 축적하는 전위 웰을 1개씩 전하 전송 채널 영역에 형성한다. 촬상부의 CCD 시프트 레지스터의 각 비트는 각각 촬상 소자의 화소를 구성하고, 피사체로부터의 광을 수광하고, 수광량에 따른 정보 전하를 생성하여 전위 웰에 축적한다.

도 6은, 종래의 구동 회로가 프레임 전송 방식의 CCD 이미지 센서에 공급하는 클럭 신호를 도시하는 모식적인 타이밍도이다. 도 6에서, 시간은 횡축 우방향으로 경과한다. 여기서 촬상부 및 축적부는 각각 3상 구동으로 하고, 3상 클럭 φi1∼φi3은 촬상부의 각 화소에 대응지어지는 서로 인접한 3개의 전송 전극에 인가된다. 구동 회로는 촬상부 및 축적부를 구성하는 CCD 시프트 레지스터의 각 전송 전극에 대하여, 소정의 온 전압 V_H 및 오프 전압 V_L(V_H>V_L)의 2개의 전압 상태간에서 천이하는 클럭을 생성하여 공급한다.

구동 회로는, 노광 시에는 φi2가 공급되는 전송 전극에 V_H를 인가하여 전위 웰을 형성하고, 그 전위 웰에 노광에 의해 발생하는 정보 전하를 축적시키는 한편, 인접하는 전송 전극에는, φi1, φi3으로서 V_L을 인가하여 전위 웰간에 전위 장벽을 형성해서 화소마다의 정보 전하의 축적을 가능하게 한다. 노광 기간 E는, 전자 셔터 동작 후(시각 t01)부터 시작하여, 프레임 전송의 개시(시각 t02)에 의해 종료된다. 전자 셔터 동작은, 촬상부의 각 전송 전극에 인가되는 φi1∼φi3을 오프 전압으로 하고, 또한 기판 전압 Vsub에 통상 시보다 높은 전압 V_SH의 펄스(2)를 인가하여, 촬상부의 전위 웰에 축적된 정보 전하를 기판으로 소출함으로써 행해진다.

또한, 촬상부로부터 축적부로의 프레임 전송이나, 축적부로부터 수평 전송부로의 라인 전송에서는, 주기적으로 온 전압 V_H 및 오프 전압 V_L이 교체되는 전송 클럭(4, 6)을, 인접하는 전송 전극간에서 위상차를 설정하여 공급함으로써, 전위 웰을 일정한 방향으로 이동시킨다. 또한, 전송 클럭 φs1∼φs3은 서로 위상이 어긋나 있는 점을 제외하면 기본적으로 마찬가지이기 때문에, 도 6에는 φs1만을 도시하였다.

전하 전송 채널 영역에서는, 예를 들면, 반도체 기판 표면 근방의 계면 준위 등에 기인하여 암전류가 발생한다. 노광 기간에서 촬상부에 형성되는 전위 웰에 는, 입사광에 따른 발생한 정보 전하와 함께, 대응하는 영역에서 발생한 암전류도 축적되어, S/N비의 열화 원인으로 될 수 있다고 하는 문제가 있었다.

본 발명은, 상기 문제점을 해결하기 위해 이루어진 것으로, 노광 기간에서 촬상부의 CCD 시프트 레지스터에 축적되는 정보 전하에 혼입하는 암전류를 저감하여, S/N비가 향상된 화상의 취득을 가능하게 하는 고체 촬상 소자의 구동 방법 및 촬상 장치를 제공하는 것을 목적으로 한다.

본 발명에 따른 고체 촬상 소자의 구동 방법은, CCD 시프트 레지스터에서 수광하여, 발생하는 정보 전하를 그 CCD 시프트 레지스터의 전위 웰에 축적하는 촬상부를 구비한 고체 촬상 소자의 구동 방법으로서, 노광에 의해 발생한 상기 정보 전하를 상기 전위 웰에 축적하는 노광 스텝과, 전송 클럭의 인가에 의해 상기 CCD 시프트 레지스터를 구동해서 상기 정보 전하를 상기 촬상부로부터 판독하는 전송 스텝을 갖고, 상기 노광 스텝이, 상기 CCD 시프트 레지스터의 전송 전극 중 상기 정보 전하의 축적 위치에 대응한 축적 전극에 온 전압을 인가하여 상기 전위 웰을 형성하는 축적 스텝과, 상기 축적 스텝에 선행하여 상기 축적 전극에, 상기 전송 클럭의 오프 전압보다 낮은 축적 전 오프 전압을 인가하는 축적 전 스텝을 갖는 방법이다.

본 발명에 따르면, 노광 동작에서 정보 전하로서 전자를 축적하는 전위 웰을 형성하기 전에, 전송 전극에 전송 클럭의 오프 전압보다 낮은 축적 전 오프 전압을 인가함으로써, 그 전송 전극 아래의 반도체 기판 표면 근방에서의 자유 홀의 농도가 높아진다.

상기 구동 방법에서는, 상기 축적 전 오프 전압을, 상기 전송 전극 아래의 반도체 표면에 반전층을 형성하는 피닝 전압에 따른 값으로 할 수 있다.

또한 상기 구동 방법은, 상기 CCD 시프트 레지스터가 매립 채널형인 고체 촬상 소자에 이용할 수 있다.

또한, 상기 구동 방법은, 상기 고체 촬상 소자가, 배출 전압의 인가에 따라 상기 CCD 시프트 레지스터의 전하 전송 채널 영역으로부터 불필요한 상기 정보 전하를 배출하는 드레인 구조를 갖는 것에서, 상기 전송 스텝의 개시에 앞서서, 상기 배출 전압을 상기 드레인 구조에 공급하여, 상기 전위 웰에 축적되어 있는 상기 정보 전하 중 상기 CCD 시프트 레지스터의 상기 전송 클럭에 따른 전송 능력을 초과하는 분을 배출하는 전하 배출 스텝을 실행하도록 할 수 있다.

본 발명에 따른 촬상 장치는, CCD 시프트 레지스터에서 수광하여, 발생하는 정보 전하를 그 CCD 시프트 레지스터의 전위 웰에 축적하는 촬상부를 구비한 고체촬상 소자와, 그 CCD 시프트 레지스터의 전송 전극에 인가하는 온 전압 및 오프 전압을 생성하여 상기 전위 웰의 형성 및 이동을 제어하는 구동 회로를 구비한 것으로서, 상기 구동 회로가, 노광에 의해 발생한 상기 정보 전하를 상기 전위 웰에 축적하는 노광 동작에서의 상기 오프 전압으로서, 상기 CCD 시프트 레지스터를 전송 구동해서 상기 정보 전하를 상기 촬상부로부터 판독하는 전송 동작에서의 상기 오프 전압보다도 낮은 노광 시 오프 전압을 생성하고, 상기 노광 동작에서 상기 전송 전극에 상기 온 전압을 인가하여 상기 전위 웰을 형성할 때에, 선행하여 상기 노광 시 오프 전압을 인가하는 것이다.

<실시예>

이하, 본 발명의 실시예에 대해, 도면에 기초하여 설명한다.

도 1은, 본 촬상 장치의 개략의 구성을 도시하는 블록도이다. 이 촬상 장치는, 이미지 센서(10) 외에, 클럭 발생 회로(12), 타이밍 제어 회로(14), 아날로그 신호 처리 회로(16), A/D 변환 회로(18) 및 디지털 신호 처리 회로(20)를 구비하고 있다.

이미지 센서(10)는, 프레임 전송 방식의 CCD 이미지 센서로서, 반도체 기판표면에 형성된 촬상부(10i), 축적부(10s), 수평 전송부(10h) 및 출력부(10d)를 구비한다. 촬상부(10i) 및 축적부(10s)는 서로 열 방향으로 서로의 채널이 연속한 수직 CCD 시프트 레지스터로 이루어지고, 촬상부(10i) 및 축적부(10s)에는 그들 수직 CCD 시프트 레지스터가 행 방향(화상 상의 수평 방향)으로 복수 배열된다. 이들 수직 CCD 시프트 레지스터는 전송 전극으로서, 기판 상에 행 방향으로 걸쳐지며, 또한 열 방향으로 복수개 병렬로 배열된 게이트 전극을 구비하고, 이들 전송 전극에 위상을 어긋나게 한 클럭을 인가함으로써 수직 CCD 시프트 레지스터 내에 화소마다의 정보 전하가 수직 전송된다. 본 이미지 센서(10)에서는, 촬상부(10i) 및 축적부(10s)의 CCD 시프트 레지스터는 3상 구동이며, 촬상부(10i)에 3상 클럭 φi, 축적부(10s)에 3상 클럭 φs가 공급되어, 각각에서의 정보 전하의 축적, 전송이 제어된다.

촬상부(10i)의 수직 CCD 시프트 레지스터의 각 비트에 의해 구성되는 수광 화소는 입사광에 따라 신호 전하를 발생하여 축적한다. 이 촬상부(10i)에서의 정보 전하의 축적 동작에 대해서는 나중에 상세히 기술한다. 설정된 노광 기간이 경과하면, 3상 클럭 φi, φs에 의해 촬상부(10i) 및 축적부(10s) 각각의 수직 CCD 시프트 레지스터가 구동되어, 촬상부(10i)로부터 축적부(10s)로의 프레임 전송이 행해진다. 축적부(10s)는 차광막으로 피복되어, 광의 입사에 의한 전하 발생이 방지되기 때문에, 프레임 전송된 촬상부(10i)로부터의 신호 전하를 그 상태 그대로 유지할 수 있다. 수평 전송부(10h)는 CCD 시프트 레지스터로 이루어지고, 그 각 비트는 축적부(10s)의 복수의 수직 CCD 시프트 레지스터의 각 출력에 접속된다. 축적부(10s)에 유지된 1화면분의 신호 전하는 라인 전송 동작에 의해, 1행 단위로 수평 전송부(10h)에 전송된다. 수평 전송부(10h)에 전송된 신호 전하는, 수평 전송부(10h)의 수평 전송 구동에 의해 출력부(10d)에 전송된다. 출력부(10d)는, 전기적으로 독립된 용량 및 그 전위 변화를 취출하는 앰프로 이루어지고, 수평 전송부(10h)로부터 출력되는 신호 전하를 1비트 단위로 용량으로 받아 전압값으로 변환하여, 시계열의 화상 신호 Y0(t)으로서 출력한다.

클럭 발생 회로(12)는, 촬상부(10i)의 수직 시프트 레지스터를 구동하는 클럭 φi, 축적부(10s)의 수직 시프트 레지스터를 구동하는 클럭 φs, 수평 전송부(10h)를 구동하는 클럭 φh, 출력부(10d)의 리세트 게이트를 구동하는 클럭 φr, n형 반도체 기판에 인가되는 기판 전압 Vsub를 생성하여 이미지 센서(10)를 구동한다. 또한, 클럭 발생 회로(12)는, 타이밍 제어 회로(14)로부터 공급되는 타이밍 신호에 기초하여 생성된다.

타이밍 제어 회로(14)는, 일정 주기의 기준 클럭 CK를 카운트하는 복수의 카운터를 포함하여 구성되고, 기준 클럭 CK를 분주하여 타이밍 신호, 예를 들면 수평 동기 신호 HD 및 수직 동기 신호 VD를 생성한다.

아날로그 신호 처리 회로(16)는, 샘플 홀드, 자동 이득 제어(AGC: Auto Gain Control) 등의 처리를 화상 신호 Y0(t)에 실시하여, 소정의 포맷에 따르는 화상 신호 Y1(t)을 생성한다.

A/D 변환 회로(18)는 아날로그 신호 처리 회로(16)로부터 출력되는 화상 신호 Y1(t)을 디지털 데이터로 변환하여, 화상 데이터 D1(n)을 출력한다.

디지털 신호 처리 회로(20)는 A/D 변환 회로(18)로부터 화상 데이터 D1(n)을 취득하여, 각종 처리를 행한다. 예를 들면, 디지털 신호 처리 회로(20)는, 화상 데이터 D1(n)로부터 휘도 데이터나 색 데이터를 생성하고, 생성한 데이터에 대하여 윤곽 보정이나 감마 보정 등의 처리를 실시한다. 또한, 디지털 신호 처리 회로(20)는, 자동 노광 제어 회로를 포함하여, 화상 데이터를 1화면 단위로 적분하고, 그 적분값에 따라 노광 기간 E를 신축 제어하는 자동 노광 제어를 행한다. 예를 들면, 자동 노광 제어 회로는 1카운트가 1수평 주사 기간(1H)을 의미하는 노광 제어값 Io에 의해 노광 시간 E를 지정한다.

도 2는, 촬상부(10i)의 일부의 모식적인 평면도이다. 수광 화소는 수직 시프트 레지스터의 비트에 대응하고 있어, 1화소의 정보 전하를 축적할 수 있다. 수직 시프트 레지스터의 채널 영역(30c)끼리는 채널 분리 영역(30s)에 의해 분리된다. 각각 열 방향으로 연장되는 채널 영역(30c) 상에, 전송 전극 G1∼G3(전송 전 극(32-1∼32-3))이 열 방향으로 주기적으로 배치된다. 각 수광 화소(34) 상에는, 전송 전극(32-1∼32-3)이 1조씩 배치된다. 여기서는, 전송 전극(32-2)이 화소의 중앙부에 배치된다. 전송 전극(32-1∼32-3)은, 클럭 발생 회로(12)로부터 각각 클럭 φi1∼φi3이 인가되도록 구성된다.

도 3은, 촬상부(10i)의 CCD 시프트 레지스터의 전하 전송 방향을 따른 모식적인 단면도로서, 도 2의 직선 A-A'를 따른 수직 단면을 도시하고 있다. n형 반도체 기판(40)에는, p형 불순물을 확산하여 형성된 p웰(42) 및, n형 불순물을 확산하여 p웰(42)보다 얕게 형성된 n웰(44)이 형성된다. 이에 의해, CCD 시프트 레지스터의 전하 전송 채널은 매립 채널로서 형성되고, 또한 기판의 깊이 방향으로는 npn형의 구조가 형성되고, 이에 의해 종형 오버플로우 드레인(VOD: Vertical 0verf1ow Drain)이 실현된다. 기판 표면에는 사이에 게이트 산화막(46)을 개재하여, 열 방향으로 전송 전극(32-1∼23-3)이 주기적으로 배열된다. 상술한 바와 같이 전송 전극(32-1∼32-3)에는 각각 3상 클럭 φi1∼φi3이 인가되고, 이 클럭 전압에 따라, 게이트 산화막(46) 아래의 반도체 기판 내의 채널 전위가 제어된다. 또한, 도 3에는, 마이크로렌즈 어레이(48)도 도시하고 있다. 마이크로렌즈 어레이(48)를 구성하는 각 렌즈(48')는 각각 수광 화소에 대응하여 배치되어, 각 렌즈(48')에 입사하는 광을 수광 화소를 향해 집광한다.

도 4는, 도 3에 단면도를 도시한 CCD 시프트 레지스터의 기판 깊이 방향의 포텐셜 프로파일을 도시하는 모식도이다. 도면에서 횡축이 기판 표면으로부터의 깊이를 나타낸다. 또한, 종축은 전위를 나타내고, 아래가 정전위측, 위가 부전위측으로 된다. 곡선(50)(ABCD), 곡선(52)(A'B'CD)은 각각, 각 화소의 1개의 전송 전극(32)을 전송 클럭의 온 전압이 인가되는 온 전극으로 하고, 나머지 2개의 전송 전극(32)을 전송 클럭의 오프 전압이 인가되는 오프 전극으로 하였을 때의 포텐셜 프로파일로서, 곡선(50)(ABCD)이 온 전극 아래의 포텐셜 프로파일을 나타내고, 곡선(52)(A'B'CD)이 오프 전극 아래의 포텐셜 프로파일을 나타내고 있다. 곡선(50) 상의 B점은 전위 웰의 포텐셜을 나타내고, 곡선(52) 상의 B'점은 전위 웰간에 형성되는 전위 장벽의 안점(鞍点)의 포텐셜을 나타낸다. 또한, 곡선(54)(A'B"CD)은, 전위 웰의 이동 과정에서의 오프 전극 아래에서의 포텐셜 프로파일을 나타낸다. 이 전위 웰의 이동 과정에서는, 각 화소의 2개의 전송 전극(32)이 온 전극으로 되고, 나머지 1개의 전송 전극(32)만이 오프 전극으로 된다. 그 때문에, 단채널 효과에 의해, B"점의 포텐셜은 양측의 온 전극 아래의 전위 웰의 포텐셜의 영향을 받아, B'점의 포텐셜보다 깊어진다.

또한, 도 4에서, 점선으로 나타내는 곡선(56')(A'B'C'D')은, 전자 셔터 동작에서의 포텐셜 프로파일을 나타내고 있다. 전자 셔터 동작에서는, 촬상부의 모든 전송 전극에 오프 전압을 인가하고, 기판 전압 Vsub를 통상 시의 전압(점 D)보다 높은 정전압(점 D')으로 한다. Vsub를 올림으로써, 통상적으로, C점에 있는 p웰(42)의 전위가 C'점까지 깊어져, p웰(42)에 의한 기판 깊이 방향의 전위 장벽을 소실시킬 수 있다. 이에 의해, 기판 표면측의 정보 전하를 p웰(42)을 초과하여 기판 이면으로 배출할 수 있다.

또한, 후술하는 바와 같이, 정보 전하를 축적하는 전위 웰에 대응하는 전송 전극에 온 전압을 인가한 채로, 기판 전압 Vsub를 통상 시의 전압(점 D)보다 높은 정전압(점 D')으로 함으로써, 블루밍 억제를 목적으로 한 전하 배출 동작(블루밍 억제 동작)이 행해진다. 이 블루밍 억제 동작에서의 온 전극 아래에서의 포텐셜 프로파일은, 곡선(58)(ABC'D')으로 나타내어지고, 오프 전극 아래에서의 포텐셜 프로파일은 곡선(56)(A'B'C'D')으로 나타내어진다. 이에 의해, 전위 웰에 축적된 정보 전하 중, p웰(42)의 포텐셜(점 C')을 초과하는 분이 기판 이면으로 배출된다. 여기서, p웰(42)의 포텐셜(점 C')이 점 B"보다 깊어지도록 기준 전압 Vsub를 설정한다. 이와 같이 전위 웰에 축적되는 정보 전하량을 전위 웰의 이동 과정 전에, 그 이동 과정에서의 오프 전극 아래에서의 전위 장벽(점 B") 이하로 줄임으로써, 그 이동 과정에서 블루밍이 발생하기 어렵게 할 수 있다.

다음으로, 본 촬상 장치에서의 이미지 센서의 구동 방법에 대해 설명한다. 도 5는, 클럭 발생 회로(12)가 이미지 센서(10)에 공급하는 각종 전압 신호의 기본적인 변화를 도시하는 모식적인 타이밍도이다. 도 5에서, 시간은 횡축 우방향으로 경과한다. 도 5에는 촬상부(10i)의 전송 전극에 인가되는 전송 클럭 신호 φi1∼φi3, 기판 전압 신호 Vsub,및 축적부(10s)의 전송 전극에 인가되는 전송 클럭 φs1 각각의 모식적인 파형과 발생 타이밍이 도시되어 있다. 전송 클럭 φs의 나머지 φs2 및 φs3은, 3상 구동을 실현하도록 φs1과는 위상이 시프트하고 있는 점을 제외하면 기본적으로 φs1과 마찬가지이므로, 간략화를 위해 도시를 생략하고 있다.

여기서, 본 촬상 장치는, 촬상부(10i)의 CCD 시프트 레지스터의 전송 전극에 인가되는 클럭 φi의 오프 전압을 프레임 전송 동작에서는 V_L1로 하는 한편, 노광 동작에서는 V_L1보다 낮은 부전압 V_L2로 한다. 오프 전압 V_L1은, 기본적으로, 축적부(10s)의 CCD 시프트 레지스터에 대한 전송 클럭 φs의 오프 전압과 동일하게 할 수 있다. 한편, V_L2는, 예를 들면, 이것을 인가한 전송 전극 아래의 기판 표면의 전위를 피닝(pinning)하는 전압으로 설정된다. 피닝 상태에서의 기판 표면에는 채널 분리 영역(30s)으로부터 공급되는 홀이 축적된 반전층이 형성된다. 이와 같이 홀에 의해 반전된 상태에서는, 게이트 산화막과의 계면에서의 열 여기 전자의 발생이 억제된다. 예를 들면, 반전 상태에서는 계면의 가전자대의 자유로운 홀의 농도가 크기 때문에, 기판과 게이트 산화막의 계면에 발생하는 계면 준위가 홀을 포획하는 비율이 높아져, 가전자대로부터 계면 준위로 여기된 전자가 홀을 포획하여 다시 가전자대로 되돌아가기 쉬워진다. 이 피닝 상태와 같이, 마이너스의 오프 전압을 인가한 전송 전극 아래에서는, 전자가 전도대로 여기되기 어려워져, 계면 준위를 통한 암전류를 억제할 수 있다.

또한, 본 촬상 장치는, 노광 기간에서 정보 전하의 축적 위치를 각 화소 내에서 이동시킨다. 예를 들면, 1개의 수광 화소(34)에 대응지어진 전송 전극 G1∼G3(도 2 참조)에서, 전위 웰의 형성 위치가 시간과 함께 순서대로 G2, G1, G2, G3, G2, …로 이동한다. 이 노광 기간에서의 전위 웰의 이동에 의해, 각 화소의 범위 내에서 암전류의 위치에 대한 평균화가 이루어져, 화소간에서의 암전류 성분의 변동이 억제되기 때문에, 면 거침감이 저감된다.

이하, 도 5에 의거하여, 보다 상세히 본 구동 방법에 대해 설명한다. 1화면의 촬영에서, 우선 촬상부(10i)가 노광된다. 노광 기간 E는, 전자 셔터 동작에 의해 제어된다. 전자 셔터 동작에서는, 촬상부(10i)에 배치되는 전송 전극 G1∼G3에 인가되는 클럭 전압 φi1∼φi3을 소정 기간, 모두 오프 전압 V_L2로 하고(기간 t1∼t2), 또한, 그 기간에서 기판 전압 Vsub를 통상 시에 인가하는 직류 전압(기준 직류 전압 V_SL, 도 4의 점 D의 전압에 상당함)보다 높은 배출 전압 V_SH(도 4의 점 D'의 전압에 상당함)로 한다. 이에 의해, 촬상부(10i)의 채널 영역에 축적된 정보 전하가 일단, 기판 이면으로 배출된다.

또한, 전자 셔터 동작이 완료되는 시각 t2에서는, φi의 소정 위상의 클럭 신호, 예를 들면 φi2가 오프 상태의 V_L2로부터 온 상태의 V_H로 되어, 전송 전극 G2 아래에 전위 웰이 형성된다. 이 타이밍으로부터 노광 기간 E가 시작된다. 한편, 노광 기간 E의 종료 타이밍은, 프레임 전송의 개시 시각 t18로 규정된다.

여기서, 전송 전극 G2는, 시각 t2로부터의 전위 웰의 형성에 선행하여, 전자 셔터 동작(기간 t1∼t2)에서 오프 전압 V_L2를 인가받아, 그 아래의 기판 표면 근방에 반전층이 형성된다. 이 오프 전압 V_L2의 인가 기간에서 전송 전극 G2 아래의 계면 준위가 홀을 포획함으로써, 계속되는 시각 t2로부터의 전위 웰로의 정보 전하의 축적 동작에서, 계면 준위를 통한 암전류가 저감된다.

상술한 바와 같이, 노광 기간 E에서의 전위 웰의 위치는 화소 내에서 이동되어, 전송 전극 G2 아래에 계속해서 전송 전극 G1 아래에 전위 웰이 형성된다(시각 t4). 전송 전극 G1 아래의 전위 웰에는 전송 전극 G2 아래에서 축적된 정보 전하가 이동됨과 함께, 그 G1 아래에서 새롭게 발생하는 정보 전하가 누적된다. 이 전송 전극 G1은 시각 t4에서 온 전압 V_H가 인가될 때까지, 오프 전압 V_L2를 인가받는다. 따라서, 상기 전송 전극 G2에서의 정보 전하의 축적과 마찬가지로, 전송 전극 G1에서의 정보 전하의 축적에서도 암전류가 저감된다. 이후, 노광 기간의 종료까지 전위 웰의 위치는 순차적으로 이동되지만, 어느 전송 전극 아래에 전위 웰이 형성되는 경우에도, 선행하여 그 전송 전극은 오프 전압 V_L2를 인가받는다. 그리고, 이에 의해, 각 전송 전극 아래에서의 정보 전하의 축적에서 암전류의 발생이 억제되어, 각 화소에 축적되는 정보 전하에 포함되는 암전류 성분을 저감할 수 있다.

노광 기간 E의 최후에 G3 아래의 전위 웰에 축적된 정보 전하는, 시각 t18로부터 개시되는 프레임 전송에 의해, 축적부(10s)에 고속으로 이동된다. 클럭 발생 회로(12)는, 프레임 전송에서, 전송 클럭 φi(φi1∼φi3) 및 φs(φs1∼φs3)로서, V_L1로부터 V_H를 진폭으로 하는 서로 동기한 고속의 클럭을 촬상부(10i)의 열 방향의 화소수에 따른 사이클만큼 발생시킨다(기간 t18∼t19). 이에 의해, 촬상부(10i)의 모든 화소의 신호 전하가 모두, 차광막을 구비한 축적부(10s)로 단시간에 이송된다.

프레임 전송에서의 클럭 주기는, 노광 동작에서의 오프 전압 V_H와 오프 전압 V_L의 절환 주기에 비해 짧다. 여기서, 전송 동작에서는 반전층의 형성은 불필요하고, 또한, 클럭의 진폭을 크게 하면 상승 시간, 하강 시간이 커져, 고속 전송이 어려워진다. 따라서, 프레임 전송에서는, 클럭의 오프 전압을 V_L2가 아니라 V_L1로 하여 클럭 진폭을 작게 한다. 또한, 프레임 전송에서는 클럭 주파수가 매우 높아져, 발열이나 소비 전력의 증대가 문제로 되기 쉽다. 이에 대하여, 클럭 진폭의 저하는 이들 발열이나 소비 전력의 억제에 유효하다.

이와 같이, 프레임 전송에서의 클럭 진폭을 노광 기간에서의 진폭보다도 작게 하면, 노광 기간 E에서 전위 웰에 축적된 정보 전하량이 프레임 전송에서의 CCD 시프트 레지스터의 취급 전하량을 초과하여, 블루밍이 발생하기 쉬워진다. 본 촬상 장치에서는, 이 문제에 대처하기 위해, 프레임 전송에 선행하여, 상술한 블루밍 억제 동작을 실행한다. 즉, 프레임 전송의 개시(시각 t18)에 선행하는 시각 t17에서, Vsub의 기준 직류 전압 V_SL에 펄스(72)가 중첩되어, 배출 전압 V_SH가 기판에 인가된다. 이에 의해, p웰(42)의 포텐셜이, 통상 시의 포텐셜(도 4의 점 C)보다 깊은 포텐셜(도 4의 점 C')로 되어, 전위 웰에 축적된 정보 전하 중, p웰(42)의 포텐셜(점 C')을 초과하는 분이 기판 이면으로 배출된다. 이와 같이 전위 웰에 축적되는 정보 전하량을 프레임 전송의 개시 전에 줄임으로써, 프레임 전송 동작에서 블루밍이 발생하기 어려워진다.

또한, 노광 기간 E 내에서의 상술한 전위 웰의 이동 시에, 이동원에 대응하는 전송 전극과 이동처에 대응하는 전송 전극의 쌍방이 동시에 온 전압을 인가받는 기간 β에서는, 전위 웰간의 전위 장벽이 1개의 전송 전극만으로 형성된다. 이 때, 상술한 바와 같이 전위 장벽이 저하되기 때문에, 블루밍이 발생하기 쉬워진다. 본 촬상 장치에서는, 이것에의 대응으로서도 상술한 블루밍 억제 동작을 실행한다. 도 5의 예에서는, 기간 β가 시작되는 시각 t4, t6, t8, t10, t12, t14, t16에 선행하여, Vsub의 기준 직류 전압 V_SL에 펄스(70)를 중첩하여 배출 전압 V_SH를 기판에 인가하여, 블루밍 전압을 억제한다(시각 t3, t5, t7, t9, t11, t13, t15).

또한, 상술한 블루밍 억제 동작에서는, Vsub에 중첩되는 펄스(70, 72)에 의해 블루밍을 억제하기 때문에, 기준 직류 전압 V_SL을 블루밍 억제와는 독립해서 정하는 것이 가능하다. 여기서, Vsub에 연동해서 p웰(42)의 포텐셜이 변화되고, 또한, 전위 웰(점 B)의 기판 표면으로부터의 깊이가 변화된다. 구체적으로는, Vsub를 내리면, p웰(42)의 포텐셜이 얕아져, 전위 웰이 기판 표면측에 근접한다. 이것에 기인하여, 전송 전극(32)과 전하 전송 채널의 용량이 증가하고, 전송 클럭에 대한 채널의 전위 변화가 커지게 되어 전하 전송 능력이 증가될 수 있다. 따라서, 본 촬상 장치에서는, 펄스(70, 72)의 배출 전압 V_SH를 조정하여 블루밍을 억제하는 한편, 기준 직류 전압 V_SL을 낮게 설정함으로써, 노광 기간보다 작은 진폭으로 구동되는 프레임 전송 및 라인 전송에서도 필요로 되는 전하 전송 능력을 확보하는 것이 용이해진다. 또한, 본 실시예에서는 펄스(70)의 기판 전압 Vsub와 전자 셔터 동작 시의 기판 전압 Vsub는 모두 V_SH로서 서로 동일해지도록 설정하고 있지만, 서로 다른 전압으로 하는 것도 가능하다.

그런데, 축적부(10s)에 전송된 정보 전하는, 라인 전송에 의해 수평 전송부(10h)에 전송된다. 클럭 발생 회로(12)는, 타이밍 제어 회로(14)가 생성하는 수평 동기 신호 HD에 동기한 각 타이밍에서, 1사이클의 전송 클럭 φs를 생성하여 라인 전송을 실행한다. 이 라인 전송에서의 φs의 각 클럭의 진폭은 V_L1로부터 V_H로 설정된다. 수평 전송부(10h)는 수평 전송에 의해 정보 전하를 출력부(10d)로 전송하고, 출력부(10d)는 정보 전하를 화상 신호 Y0(t)로 변환하여 순차적으로 출력한다.

또한, 상술한 구성에서는, 노광 기간 E에서 전위 웰을 이동시키는 예를 설명하였다. 오프 전압 V_L2 인가에 의한 계면 준위를 통한 암전류의 억제 효과는, 온 전압 V_H의 인가 후, 시간에 따라 약해질 수 있다. 그 점에서, 전위 웰의 이동을 행하는 구동 방법은, 전위 웰의 이동마다 오프 전압 V_L2 인가의 효과의 갱신이 도모되어, 암전류 성분이 효과적으로 저감될 수 있다. 한편, 노광 기간 E에서 전위 웰을 이동시키지 않고, 고정적으로 형성된 전위 웰에서 정보 전하의 축적을 행하는 구동 방법에서도, 선행하여 오프 전압 V_L2를 인가함으로써 암전류를 저감시킬 수 있다.

노광 동작의 정보 전하의 축적 전에, 낮은 오프 전압(축적 전 오프 전압)을 인가하여 기판 표면 근방의 자유 홀의 농도를 높임으로써, 기판과 게이트 산화막의 계면에 발생하는 계면 준위가 홀을 포획하는 비율이 높아지게 된다. 그 때문에, 그 후, 온 전압을 인가하여 형성한 전위 웰에 정보 전하를 축적하는 과정에서, 가 전자대로부터 계면 준위로 여기된 전자가 홀을 포획하여 다시 가전자대로 되돌아가기 쉬워진다. 즉, 계면 준위를 통해 전자가 전도대로 여기되기 어려워져 암전류가 저감된다. 한편, 전송 동작에서는, 오프 전압이 축적 전 오프 전압보다 높은 만큼, 온 전압과 오프 전압에서의 전하 전송 채널 영역에서의 전위의 절환이 신속해져 고속의 전송이 실현됨과 함께, 소비 전력의 저감이 도모된다.

Claims

CCD 시프트 레지스터에서 수광하여, 발생하는 정보 전하를 상기 CCD 시프트 레지스터의 전위 웰에 축적하는 촬상부를 구비한 고체 촬상 소자의 구동 방법에 있어서,

노광에 의해 발생한 상기 정보 전하를 상기 전위 웰에 축적하는 노광 스텝과,

전송 클럭의 인가에 의해 상기 CCD 시프트 레지스터를 구동하여 상기 정보 전하를 상기 촬상부로부터 판독하는 전송 스텝

을 갖고,

상기 노광 스텝은,

상기 CCD 시프트 레지스터의 전송 전극 중 상기 정보 전하의 축적 위치에 대응한 축적 전극에 온 전압을 인가하여 상기 전위 웰을 형성하는 축적 스텝과,

상기 축적 스텝에 선행하여 상기 축적 전극에, 상기 전송 클럭의 오프 전압보다 낮은 축적 전 오프 전압을 인가하는 축적 전 스텝

을 갖는 것을 특징으로 하는 고체 촬상 소자의 구동 방법.
제1항에 있어서,

상기 축적 전 오프 전압은, 상기 전송 전극 아래의 반도체 표면에 반전층을 형성하는 피닝 전압에 따른 값인 것을 특징으로 하는 고체 촬상 소자의 구동 방법.
제1항 또는 제2항에 있어서,

상기 CCD 시프트 레지스터는, 매립 채널형인 것을 특징으로 하는 고체 촬상 소자의 구동 방법.
제1항 또는 제2항에 있어서,

상기 고체 촬상 소자는, 배출 전압의 인가에 따라 상기 CCD 시프트 레지스터의 전하 전송 채널 영역으로부터 불필요한 상기 정보 전하를 배출하는 드레인 구조를 갖고,

상기 전송 스텝의 개시에 앞서서, 상기 배출 전압을 상기 드레인 구조에 공급하여, 상기 전위 웰에 축적되어 있는 상기 정보 전하 중 상기 CCD 시프트 레지스터의 상기 전송 클럭에 따른 전송 능력을 초과하는 분을 배출하는 전하 배출 스텝을 갖는 것을 특징으로 하는 고체 촬상 소자의 구동 방법.
CCD 시프트 레지스터에서 수광하여, 발생하는 정보 전하를 상기 CCD 시프트 레지스터의 전위 웰에 축적하는 촬상부를 구비한 고체 촬상 소자와, 상기 CCD 시프트 레지스터의 전송 전극에 인가하는 온 전압 및 오프 전압을 생성하여 상기 전위 웰의 형성 및 이동을 제어하는 구동 회로를 구비한 촬상 장치에 있어서,

상기 구동 회로는,

노광에 의해 발생한 상기 정보 전하를 상기 전위 웰에 축적하는 노광 동작에서의 오프 전압으로서 노광 시 오프 전압을 생성하고,

상기 노광 동작에서 상기 전송 전극에 상기 온 전압을 인가하여 상기 전위 웰을 형성할 때에, 선행하여 상기 노광 시 오프 전압을 인가하고,

상기 노광 시 오프 전압은,

상기 CCD 시프트 레지스터를 전송 구동하여 상기 정보 전하를 상기 촬상부로부터 판독하는 전송 동작에서의 오프 전압보다도 낮은 것을 특징으로 하는 촬상 장치.