KR100839973B1 - 배선 형성을 위한 방법과 장치 및 폴리싱액과 폴리싱 방법 - Google Patents

배선 형성을 위한 방법과 장치 및 폴리싱액과 폴리싱 방법 Download PDF

Info

Publication number
KR100839973B1
KR100839973B1 KR1020010038479A KR20010038479A KR100839973B1 KR 100839973 B1 KR100839973 B1 KR 100839973B1 KR 1020010038479 A KR1020010038479 A KR 1020010038479A KR 20010038479 A KR20010038479 A KR 20010038479A KR 100839973 B1 KR100839973 B1 KR 100839973B1
Authority
KR
South Korea
Prior art keywords
substrate
copper
delete delete
section
polishing
Prior art date
Application number
KR1020010038479A
Other languages
English (en)
Other versions
KR20020002331A (ko
Inventor
혼고아키히사
마츠다나오키
오노간지
기미츠카료이치
Original Assignee
가부시키가이샤 에바라 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 에바라 세이사꾸쇼 filed Critical 가부시키가이샤 에바라 세이사꾸쇼
Publication of KR20020002331A publication Critical patent/KR20020002331A/ko
Application granted granted Critical
Publication of KR100839973B1 publication Critical patent/KR100839973B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F3/00—Electrolytic etching or polishing
    • C25F3/02—Etching
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25F—PROCESSES FOR THE ELECTROLYTIC REMOVAL OF MATERIALS FROM OBJECTS; APPARATUS THEREFOR
    • C25F7/00—Constructional parts, or assemblies thereof, of cells for electrolytic removal of material from objects; Servicing or operating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/07—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process being removed electrolytically
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명에서는 반도체 기판 등의 기판의 표면상에 형성된 배선용 후퇴부 속에 구리(Cu) 등의 금속을 메움으로써 배선을 형성하는 방법 및 장치가 제공된다. 본 발명의 방법은, 기판 내에 형성된 미세 후퇴부를 갖는 기판을 제공하는 단계; 기판의 표면을 도금액으로 도금하는 단계; 및 기판의 표면상에 형성된 도금된 막을 에칭액으로 전해 에칭하는 단계를 포함한다.

Description

배선 형성을 위한 방법과 장치 및 폴리싱액과 폴리싱 방법{METHOD AND APPARATUS FOR FORMING INTERCONNECTS, AND POLISHING LIQUID AND POLISHING METHOD}
도 1은 본 발명에 따른 배선-형성 장치의 일 실시예의 평면도.
도 2는 도 1의 장치에 사용된 도금 섹션의 개략도.
도 3은 도 1의 장치에 사용된 에칭 섹션의 개략도.
도 4는 에칭 섹션의 또 다른 실시예의 개략도.
도 5는 도 1의 배선-형성 장치에 있어서 공정 단계의 흐름을 도시한 흐름도.
도 6a 및 도 6b는 기판상에서의 도금 진행 과정을 나타내는 개념적인 단면도.
도 7은 도금된 기판의 상태를 도시한 개념적인 단면도.
도 8a 및 도 8b는 에칭 섹션에서의 선택적인 에칭의 예시를 나타내는 개념적인 단면도.
도 9a 및 도 9b는 에칭 섹션에서의 선택적인 에칭의 또 다른 예시를 나타내는 개념적인 단면도.
도 10은 에칭 처리 후의 기판 상태를 도시한 개념적인 단면도.
도 11은 에칭 섹션의 또 다른 실시예의 단면도.
도 12는 도 11의 에칭 섹션에 사용된 캐소드 판의 평면도.
도 13은 도 11의 에칭 섹션에 가해질 전류 펄스의 예시를 도시한 다이어그램.
도 14는 본 발명에 따른 배선-형성 장치의 또 다른 실시예의 평면도.
도 15는 도 14의 장치에 사용된 구리-도금 섹션의 개략도.
도 16은 도 14의 장치에 사용된 전해 또는 화학적 폴리싱 섹션의 개략도.
도 17은 전해 또는 화학적 폴리싱 섹션의 또 다른 실시예의 개략도.
도 18은 어닐링 섹션의 길이방향 단면도.
도 19는 어닐링 섹션의 수평방향 단면도.
도 20은 도 14의 배선-형성 장치의 공정 단계의 흐름을 도시한 흐름도.
도 21a 내지 도 21d는 도 20의 공정 흐름에 따른 구리 배선의 형성 단계를 나타내는 다이어그램.
도 22는 폴리싱액의 점성 및 전도도와 폴리싱액을 사용하는 전해 또는 화학적 폴리싱에 있어서의 폴리싱 효과 사이의 관계를 도시하는 그래프.
도 23은 상기 폴리싱액 온도와 폴리싱액을 사용하는 전해 또는 화학적 폴리싱에 있어서의 폴리싱 효과 사이의 관계를 도시하는 그래프.
도 24는 전류의 파형과 폴리싱액을 사용하는 전해 또는 화학적 폴리싱에 있어서의 폴리싱 효과 사이의 관계를 도시하는 그래프.
도 25는 도 20의 공정 단계에 부가될 공정 단계의 흐름을 도시하는 흐름도.
도 26a 내지 도 26c는 도 25의 공정 흐름에 따른 구리 배선의 형성을 나타내 는 다이어그램.
도 27은 복합 전해 폴리싱을 나타내는 다이어그램.
도 28은 본 발명에 따른 배선-형성 장치의 또 다른 실시예의 평면도.
도 29는 도 28의 장치에서의 공정 단계의 흐름을 도시한 흐름도.
도 30은 전해 또는 화학적 폴리싱 섹션의 또 다른 실시예의 단면도.
도 31은 도 30의 전해 또는 화학적 폴리싱 섹션에 사용된 판의 평면도.
도 32a 내지 도 32c는 공정 단계의 시퀀스에 있어서, 구리 도금을 통해 구리 배선의 형성을 나타내는 다이어그램.
도 33은 종래의 방법에 따라 구리로 도금되어 문제를 가지는 기판의 상태를 나타내는 단면도.
본 발명은 배선을 형성하기 위한 방법 및 장치, 그리고 폴리싱액 및 폴리싱 방법에 관한 것으로, 특히 반도체 기판의 표면에 형성된 배선용 후퇴부 내에 구리(Cu) 등의 금속을 매워 배선을 형성하는 방법과, 상기 방법 및 장치에 사용되는 폴리싱액 및 폴리싱 방법에 관한 것이다.
최근에는 반도체 기판상에 배선 회로를 형성하기 위한 물질로서 알루미늄 또는 알루미늄 합금을 사용하는 대신에, 낮은 전기저항 및 높은 전기-이동(electro-migration) 저항을 갖는 구리(Cu)를 사용하는 쪽으로 눈에 띄게 이동하고 있다. 구리 배선은 일반적으로 기판의 표면에 형성된 미세한 후퇴부 내에 구리를 채워 넣음으로써 형성된다. 이러한 구리 배선을 생성하는 기술에는, CVD, 스퍼터링(sputtering) 및 도금 등을 포함하는 다양한 기술이 공지되어 있다. 이러한 기술에 따르면, 실질적으로 기판의 전체 표면상에 구리가 퇴적되고, 그 후 화학 기계적 폴리싱(CMP)에 의해 불필요한 구리가 제거된다.
도 32a 내지 도 32c는 공정 단계의 시퀀스에 있어서, 구리 배선을 가지는 상기 기판(W)을 생성하는 예시를 나타낸다. 도 32a에 도시된 바와 같이, 산화물(SiO2) 또는 낮은-K 물질의 절연막(2)이 반도체 디바이스를 받쳐 주는 반도체 베이스(1) 상에 형성된 도전층(1a) 상에 퇴적된다. 배선용 접촉 구멍(3) 및 트렌치(4)는 리소그래피/에칭 기술에 의해 절연막(2) 내에 형성된다. 그 후, TaN 등의 장벽층(barrier layer; 5)은 전체 표면상에 형성되고, 전기도금용 전기 공급층(feed layer)으로서 시드층(seed layer; 7)은 장벽층(5) 상에 형성된다.
그런 다음, 도 32b에 도시된 바와 같이, 접촉 구멍(3) 및 트렌치(4)를 구리로 채우기 위하여 구리 도금이 기판(W)의 표면상에 수행되고, 동시에 절연막(2) 상에 구리막을 퇴적시킨다. 그 후, 절연막(2) 상의 구리막(6)이 화학 기계적 폴리싱(CMP)에 의해 제거되어, 배선용 접촉 구멍(3) 및 트렌치(4) 내에 채워진 구리막(6)의 표면과 절연막(2)의 표면이 실질적으로 동일한 평면상에 놓이도록 한다. 이렇게 도 32에 도시된 바와 같은, 구리막(6)으로 이루어진 배선이 형성된다.
한편, 도 33에 도시된 바와 같이, 구리막(6)이 예를 들어 0.2㎛ 정도의 직경(d1)을 갖는 미세 구멍(들)(8)과, 예를 들어 100㎛ 정도의 직경(d2)을 갖는 큰 구멍(들)(9)이 존재하는 기판(W)의 표면상에 도금되어 형성되면, 도금의 성장은 미세 구멍(8) 윗부분에서 촉진될 것이며, 이로 인해 구리막(6)이 그 부분으로 상승하고, 심지어 도금액의 효과 또는 도금액 속에 함유된 첨가제가 최적화되더라도, 적절하게 높은 레벨링 특성을 갖는 도금의 성장이 큰 구멍(9) 내에 이루어질 수 없게 된다. 이것은 기판(W)상에 퇴적된 구리막(6)의 레벨에 있어서의 차이(a+b), 즉 미세 구멍(8) 위에 상승된 부분의 높이(a)에 큰 구멍(9) 위에 낮아진 부분의 깊이(b)를 합한 결과로 된다. 따라서, 구리로 완전히 채워지는 미세 구멍(8)과 큰 구멍(9)을 갖는 기판(W)의 소정의 평탄면을 얻기 위해서는, 충분히 큰 두께를 갖는 구리막(6)을 사전에 제공하고, 상기 차이(a+b)에 대응하는 잉여 부분을 CMP에 의해 상기 레벨로 제거하는 것이 필요하다.
이것은 도금된 막의 두꺼운 두께로 인한 많은 양을 폴리싱하기 위하여, CMP로 처리하는데 긴 시간이 요구된다는 문제점이 있다. 처리 시간이 늘어나는 것을 피하기 위하여 CMP 공정 속도를 증가시키면 큰 구멍 내에 디싱(dishing)이 야기될 수 있다.
상기 문제점을 해결하기 위해서는, 기판의 표면 내에서의 미세 및 큰 구멍의 공존에도 불구하고, 도금된 막 두께를 가능한 얇게 만들고, 도금된 막에서의 상승된 부분 및 낮아진 부분의 형성을 방지하여 도금된 막의 평탄도를 향상시키는 것이 요구된다. 이것에 관하여, 예를 들어 도금 처리가 황산동 전해조에서 수행되면, 도금액 또는 첨가제의 작용만으로는 도금된 막에서 상기 상승 및 하강 모두를 감소시키는 것이 가능하지 않았다. 이것은 일시적으로 전원으로 역전된 전기장을 이용하거나 또는 막 퇴적 공정 동안 PR 펄스 전원을 이용하여, 도금된 막의 상승 정도를 일시적으로 줄이는 것을 가능하게 한다. 그러나, 이러한 접근법은 낮아진 부분의 형성을 막을 수 없을 뿐만 아니라, 그 표면 부분에서 막을 변성시킨다.
또한, 일반적으로 복잡한 운전 및 제어를 필요로 하고, 비교적 긴 처리 시간이 걸리며, 또한 일반적으로 도금 장치와는 별도로 된 장치에서 수행될 수 있는 CMP 공정에 의지하지 않기 위한 강한 요구가 있다.
미래에는 낮은 유전 상수를 가지는 낮은-K 물질이 절연막을 위한 물질로서 현저하게 사용될 것이 기대되고, 이 낮은-K 물질은 낮은 기계적 강도를 가지므로, CMP 공정 동안 가해지는 응력을 견디기 어렵다는 것에 주목해야 한다. 따라서, 거기에 응력을 가하지 않고 기판의 평탄화를 가능하게 하는 방법이 요구된다.
또한, 도금과 동시에 CMP 공정을 수행하는 방법, 즉 화학 기계적 전해 폴리싱이 보고되어 있다. 이 방법에 따르면, 기계적 공정은 결과물인 막이 변성되는 문제를 야기시키는, 도금의 성장 결함을 조장한다.
본 발명은 종래의 기술에 있어서의 상기 문제점의 관점에서 성취된 것이다. 따라서, 본 발명의 첫 번째 목적은 미세 및 큰 구멍이 기판의 표면 내에 공존하더라도, 개선된 평탄도를 갖는 도금된 막을 얻을 수 있고, 디싱없이 단시간 내에 후속 CMP 처리를 수행할 수 있는 배선 형성 방법 및 장치를 제공하는 것이다.
본 발명의 두 번째 목적은 CMP 처리를 완전히 생략하거나 CMP 처리에 걸리는 부하를 가능한 최소 범위로 줄이면서도, 구리-채움 단계를 포함하는 일련의 구리 배선-형성 단계를 연속적으로 수행할 수 있는 배선 형성 방법 및 장치를 제공하는 것이다.
또한, 본 발명의 세 번째 목적은 폴리싱액이 전해 폴리싱 또는 화학적 폴리싱에 사용될 때, 기판의 표면상에 형성된 도금된 구리 막을 평탄화된 막 표면으로 폴리싱할 수 있고, 구리 및 구리와 다른 전도성 물질이 공존하는 기판의 표면을 동일한 폴리싱 속도로 균일하게 폴리싱할 수 있는 폴리싱액을 제공하고; 상기 폴리싱액을 이용함으로써 CMP 처리를 완전히 생략하거나 CMP 처리에 걸리는 부하를 가능한 최소 범위로 줄일 수 있도록 하는 폴리싱 방법을 제공하는 것이다.
상기 첫 번째 목적을 달성하기 위하여, 본 발명은, 그 표면 내에 형성된 미세 후퇴부를 갖는 기판을 제공하는 단계; 상기 기판의 표면을 도금액으로 도금하는 단계; 및 상기 기판의 표면상에 형성된 도금된 막을 에칭액으로 전해 에칭하는 단계를 포함하여 이루어지는 배선 형성 방법을 제공한다.
이 방법은, 표면 내에 미세 구멍 및 큰 구멍을 갖는 기판에 대해 적용될 때, 높은 레벨링 특성을 갖는 도금액으로 도금을 수행함으로써 큰 구멍에서의 도금의 바텀-업 성장(bottom-up growth)을 촉진시켜, 상기 큰 구멍을 더 얇은 도금 막으로 채우는 것이 가능해진다. 큰 구멍에 있어서의 도금의 바텀-업에 수반하여, 미세 구멍 위쪽의 상승된 도금 부분은 더 두꺼워진다. 상기 상승된 부분은 전해 에칭에 의해 선택적으로 제거될 수 있다. 따라서, 상기 방법은 도금된 막의 평탄도를 향상시킬 수 있다.
본 발명에 있어서, 상기 도금은 도금에 전용으로 사용되는 도금액으로 수행되고, 상기 에칭은 에칭에 전용으로 사용되는 에칭액으로 수행됨으로써, 도금된 막이 열화되는 것을 방지한다.
에칭액은 도금된 막의 금속과 함께 착화합물 또는 유기 착물을 형성하는 첨가제 및 도금된 막의 금속의 부식 가능성을 더 낮게 할 수 있는 첨가제로 구성되는 그룹으로부터 선택된 적어도 하나의 첨가제를 함유할 수 있는 것이 바람직하다. 착화합물을 형성하기 위한 첨가제는 특별히 피로인산 또는 아미노카르복실산(예를 들면, 글리신)일 수 있다. 유기 착물을 형성하기 위한 첨가제는 에틸렌디아민, EDTA, DTPA, 이미노디아세트산, TETA, 또는 NTA 일 수 있다. 도금된 막이 구리 막이면, 구리의 부식 가능성을 더 낮게 할 수 있는 첨가제는 티오우레아 및 그 유도체를 포함한다.
전해 에칭시 흐르는 전류의 파형은, 예를 들면 펄스 파형 또는 PR 파형일 수 있다. 이러한 파형은 에칭액에 함유된 참가제의 확산을 향상시킬 수 있다.
본 발명의 배선 형성 장치는, 도금액을 수용하고 그 표면 내에 형성된 미세 후퇴부를 갖는 기판의 표면을 도금액으로 도금하기 위한 도금 섹션; 및 에칭액을 수용하고 상기 기판의 표면상에 형성된 도금된 막을 전해 에칭하기 위한 에칭 섹션을 포함하여 이루어지는 배선 형성 장치를 포함한다.
상기 장치에 따르면, 도금 및 일렉트로에칭은 연속적인 방식으로 수행될 수 있다. 또한, 반복되는 도금 및 일렉트로에칭 처리는 도금된 막의 평탄도를 더욱 향상시킬 수 있다.
에칭 섹션은, 예를 들어 기판의 그 표면 아래쪽을 잡아주는 기판 홀더, 에칭액에 담가지고 상기 기판 홀더에 의해 고정된 기판의 하부면을 향하여 위치된 캐소드 판, 및 기판 홀더에 의해 고정된 기판과 캐소드 판이 상대적으로 이동되도록 하는 상대 운동 기구를 포함할 수 있다. 기판과 캐소드 판 사이의 상대 운동은 도금된 막이 국부적으로 과도하게 에칭되어, 상기 막의 평탄도를 나쁘게 하는 것을 방지한다.
상대 운동 기구는 기판을 회전시키기 위한 기판-회전 기구 및 캐소드 판을 회전, 왕복, 편심 회전시키거나 또는 상기 캐소드 판의 스크롤 운동을 만들기 위한 캐소드 판-이동 기구를 포함할 수 있다.
이 기구는 그 다양한 지점에서의 기판의 속도를 캐소드 판에 대해 서로 더 근접하게 하여, 기판과 캐소드 판의 다양한 지점들 사이에서의 에칭액의 흐름 상태를 균일하게 함으로써, 에칭액의 흐름에 있어 단일한 지점의 생성을 피하게 한다. 캐소드 판과 기판(애노드) 간의 거리는 가능한 한 기계적으로 작게 만들어지도록 하는 것이 바람직하며, 1.0mm 이하, 더욱 바람직하게는 0.5mm 이하가 바람직하다.
본 발명의 바람직한 형태에 따르면, 상기 장치는 그 표면 내에 캐소드 판의 전체 길이에 걸쳐 연장되는 복수의 홈, 및 상기 홈으로 에칭액을 공급하기 위하여 캐소드 판 내에 형성된 복수의 에칭액 공급 구멍을 포함하며, 상기 복수의 에칭액 공급 구멍은 상기 홈들과 연통되어 있다.
일렉트로에칭시, 에칭액은 캐소드 판의 표면 내에 형성된 홈으로부터 2 개의 전극, 즉 캐소드 판과 기판 사이로 공급되며, 에칭액 내에 떠다니는 입자들은 원심력의 작용에 의해 상기 홈을 거쳐 외측으로 통과하도록 되어 있다. 이것은 전극들 사이에 신선한 에칭액이 항상 존재하는 것을 가능하게 한다. 상기 홈들은 캐소드 판의 중앙과 주변 사이의 전류 밀도가 차이나지 않도록, 또한 에칭액이 외측으로 원활하게 흐르도록, 평행 또는 격자 배열로 형성될 수 있는 것이 바람직하다.
기판 홀더는 기판을 진공 흡인 방식으로 또는 정전형 척킹 방식으로 고정시키는 구성일 수 있다. 이러한 기판 홀더는 기판의 전체 표면을 끌어당김으로써 기판을 고정시킬 수 있어, 기판에 존재하는 기복을 흡수하고, 그렇게 함으로써 기판 홀더가 평탄화된 상태로 고정될 수 있다.
캐소드 판은 구리에 대해 부착성이 나쁜 물질로 구성될 수 있다. 예를 들어, 그 산화물이 구리에 대해 부착성이 나쁜 티타늄 등으로 만들어진 캐소드 판을 이용하여 도금된 구리 막에 대해 일렉트로에칭이 수행되면, 용해된 구리 이온들은 캐소드 판측상에 침전되지만 이 침전물은 즉시 캐소드 판으로부터 떨어져 구리 입자로서 에칭액 내를 떠다닌다. 떠다니는 구리 입자들을 함유하는 에칭액은 외측으로 흐르도록 되어 있다. 따라서, 에칭은 캐소드 판의 표면 평탄도의 시간에 따른 열화를 겪지 않으면서 수행될 수 있다. 또한, 에칭시 수소 가스의 발생을 막을 수 있다. 이와 같이, 에칭은 우수한 평탄도를 갖는 에칭된 표면을 제공할 수 있다.
상기 두 번째 목적을 달성하기 위하여, 본 발명은 기판의 표면상에 구리 막을 형성하여 상기 기판의 표면 내에 형성된 미세 후퇴부 속에 구리를 채워넣음으로써 배선을 형성시키는 장치로서, 하우징; 상기 기판을 이송하기 위하여 하우징 내에 제공된 이송 루트; 및 상기 이송 루트를 따라 배치되는 구리-도금 섹션, 전해 또는 화학적 폴리싱 섹션 및 어닐링 섹션을 포함하는 것을 특징으로 하는 장치를 제공한다.
이 장치에 따르면, 구리 도금 후의 평탄화 공정이 주로 전해 또는 화학적 폴리싱에 의하여 수행된다. 따라서, 상기 장치는 CMP 처리를 완전히 생략하거나 CMP 처리에 걸리는 부하를 줄일 수 있고, 동일한 하우징에서의 어닐링을 포함하는 일련의 평탄화 단계를 연속적으로 수행할 수 있다.
세정 섹션이 기판을 세정하기 위하여 하우징 내에 제공될 수 있다.
적어도 2 개의 전해 또는 화학적 폴리싱 섹션이 제 1 스테이지 전해 또는 화학적 폴리싱 및 제 2 스테이지 전해 또는 화학적 폴리싱을 수행하는데 제공될 수 있다. 이것은 구리의 표면에 대해 상기 두 스테이지 전해 또는 화학적 폴리싱 처리를 할 수 있게 하여, 폴리싱의 속도 또는 베이스에 대한 폴리싱 선택도가 제 1 및 제 2 스테이지 사이에서 상이하게 됨으로써 평탄한 구리 표면을 얻도록 하거나, 구리의 표면이 제 1 스테이지에서 및 제 2 스테이지에서 폴리싱되어, 노출된 구리 및 기타 전도성 물질(예를 들면, TaN)이 동일한 폴리싱 속도로 균등하게 폴리싱된다.
상기 장치는 구리 배선의 노출된 표면을 선택적으로 덮고 보호하는 보호 막을 형성하기 위하여 캡-도금 처리 섹션이 제공될 수 있다. 따라서, 그 위에 보호 막의 선택적인 코팅에 의하여 구리 배선의 노출된 표면을 보호하기 위한 캡-도금 처리는 동일한 하우징 내에서 연속적으로 수행될 수 있다.
본 발명은 기판의 표면상에 구리 막을 형성하여 상기 기판의 표면 내에 형성된 미세 후퇴부 속에 구리를 채워넣음으로써 배선을 형성시키는 방법으로서, 기판상에 구리 막을 형성하고 기판의 미세 후퇴부 속에 구리를 채워넣도록 구리로 기판을 도금하는 단계; 그 위에 구리 막을 갖는 기판의 표면을 폴리싱액으로 전해 또는 화학적 폴리싱하는 단계; 및 상기 폴리싱 후, 구리 막이 기판의 전체 표면상에 남아있는 상태에서 기판을 어닐링하는 단계를 포함하는 것을 특징으로 하는 방법을 제공한다.
어닐링 처리 후, 상기 기판은 CMP 처리가 행해질 수 있고, 그 후 상기 처리된 기판은 구리 배선의 노출된 표면을 보호 막으로 선택적으로 덮도록 상술한 캡-도금 처리가 행해질 수 있다. 상기 방식은 우선 습식 처리가 수행되고, 습식 처리 섹션과 건식 처리 섹션이 장치 내에 별도로 분할되어 배치될 수 있는 장점을 가진 건식 처리가 뒤따른다. 그러나, 도금→어닐링→전해 또는 화학적 폴리싱→CMP의 시퀀스를 따르는 것도 가능하다.
본 발명은 또한 기판의 표면상에 구리 막을 형성하여 상기 기판의 표면 내에 형성된 미세 후퇴부 속에 구리를 채워넣음으로써 배선을 형성시키는 방법으로서, 기판상에 구리 막을 형성하고 기판의 미세 후퇴부 속에 구리를 채워넣도록 구리로 기판을 도금하는 단계; 그 위에 구리 막을 갖는 기판을 어닐링하는 단계; 및 상기 어닐링 후, 기판의 표면을 폴리싱액으로 전해 또는 화학적 폴리싱하는 단계를 포함하는 것을 특징으로 하는 방법을 제공한다. 이 방법은 CMP 처리를 완전히 생략할 수 있다.
상기 기판은 폴리싱 후, 구리 배선의 노출된 표면을 보호 막으로 선택적으로 덮도록 캡-도금 처리가 기판에 적용될 수 있다.
상기 세 번째 목적을 달성하기 위하여, 본 발명은 구리막을 형성함으로써 그 표면 내에 구리로 채워지는 미세 후퇴부를 갖는 기판을 그 안에 담그는 구리의 전해 또는 화학적 에칭에 사용하기 위한 폴리싱액으로서, 구리를 용해시킬 수 있는 적어도 하나의 무기산 및/또는 유기산; 및 다가 알코올, 고분자량 다가 알코올, 및 알킬렌 글리콜 알킬 또는 아릴 에테르로 구성되는 그룹으로부터 선택된 적어도 하나의 점도 증가제를 포함하여 이루어지는 것을 특징으로 하는 폴리싱액을 제공한다.
기판상에 형성된 구리 막 표면의 전해 또는 화학적 폴리싱에 사용된 폴리싱액은 구리 착물이 존재하는 기판상의 확산층을 확장시킬 수 있으므로, 분극 전위(polarization potential)를 상승시키고 상기 액체 내의 기판의 전체 표면의 전도도를 억제할 수 있으며, 이로 인해 전체 기판 표면에 걸친 구리의 용해 및/또는 액체 내의 구리 이온의 이동을 억제하고, 상기 기판이 전류 밀도의 미세한 변화에 대해 민감하지 않도록 함으로써, 고-평탄도가 부여된 폴리싱된 면을 얻을 수 있다. 이와 관련하여, 확산층의 확대, 분극 전위의 상승 및 전도도의 억제가 사용된 폴리싱액의 점도에 의존한다는 것을 알 수 있다.
다가 알코올의 예로는 에틸렌 글리콜, 프로필렌 글리콜 및 글리세린을 포함한다. 고분자량 다가 알코올의 예로는 폴리에틸렌 글리콜 및 폴리프로필렌 글리콜을 포함한다. 알킬렌 글리콜 알킬 또는 아릴 에테르의 예로는 에틸렌 글리콜 에틸 에테르, 에틸렌 글리콜 메틸 에테르, 에틸렌 글리콜 프로필 에테르, 에틸렌 글리콜 페닐 에테르, 프로필렌 글리콜 에틸 에테르, 프로필렌 글리콜 메틸 에테르, 프로필렌 글리콜 페닐 에테르 및 디프로필렌 글리콜 모노메틸 에테르를 포함한다.
폴리싱액은 10 cP(0.1 Pa·s) 이상의 점도 및 20 mS/cm 이하의 전도도를 가지는 것이 바람직하다.
폴리싱액은 구리의 표면에 부착할 수 있고 구리의 용해를 전기적 및/또는 화학적으로 억제할 수 있는 첨가제를 더 함유하는 것이 좋다. 전해 또는 화학적 폴리싱에서의 이러한 첨가제를 함유하는 폴리싱액의 사용은 폴리싱된 구리 표면에 향상된 평탄도를 제공할 수 있다. 또한, 구리 및 기타 전도성 물질(TaN 등)이 기판의 표면상에 노출되면, 첨가제-함유 폴리싱액을 사용하는 기판의 전해 또는 화학적 폴리싱은 구리 및 기타 전도성 물질(TaN 등)을 동일한 폴리싱 속도로 균등하게 폴리싱할 수 있다. 첨가제의 특별한 예로는 이미다졸, 벤즈이미다졸, 벤조트리아졸 및 페나세틴을 포함할 수 있다.
폴리싱액은 구리와 함께 강한 착물을 형성하고 구리의 표면상에 비활성된 막의 형성을 촉진하는 첨가제 또는 기본액을 함유할 수 있는 것이 바람직하다. 이러한 기본액 또는 첨가제를 함유하는 폴리싱액의 사용은 폴리싱된 구리 표면에 향상된 평탄도를 제공할 수 있다.
또한, 구리 및 기타 전도성 물질(TaN 등)이 기판의 표면상에 노출되면, 상기 폴리싱액을 사용하는 기판의 전해 또는 화학적 폴리싱은 구리 및 기타 전도성 물질(TaN 등)을 동일한 폴리싱 속도로 균등하게 폴리싱할 수 있다. 크롬산은 구리의 표면상의 비활성된 막의 형성을 촉진시키는 기본액의 예로 언급될 수 있다. ETDA 및 퀴날딘은 상기 첨가제의 예로서 언급될 수 있고, 피로인산은 구리와 함께 착물을 형성하기 위한 기본액의 예로서 언급될 수 있다.
본 발명은 구리 막을 형성함으로써 그 표면 내가 구리로 채워지는 미세 후퇴부를 갖는 기판을 폴리싱하는 방법으로서, 단지 구리만이 그 위에 노출되는 경우, 구리의 용해가 억제되는 폴리싱액으로 상기 기판의 표면을 폴리싱하는 전해 또는 화학적 폴리싱 단계; 및 단지 구리만이 노출되거나 구리 및 구리와 다른 전도성 물질이 노출되는 경우, 상기 기판의 표면을 구리의 용해가 더욱 억제되는 폴리싱액으로 폴리싱하는 전해 또는 화학적 폴리싱 단계를 포함하는 것을 특징으로 하는 방법을 제공한다.
이 방법에 따르면, 도금된 구리 막의 불필요한 부분은 전해 폴리싱에 의해 제거되어 평탄한 표면으로 될 수 있고, 평탄도는 후속 전해 또는 화학적 폴리싱에 의해 향상될 수 있다. 대안적으로, 불필요한 구리를 제거하기 위한 제 1 전해 폴리싱은 구리와 다른 전도성 물질(TaN 등)이 표면상에 노출되어질 때까지 진행되도록 하게 하고, 그 후 상기 노출된 물질(TaN 등)은 노출된 구리와 함께 제 2 전해 또는 화학적 폴리싱에 의하여 동일한 속도로 폴리싱되어 평탄한 표면이 되게 할 수 있다. 따라서, 본 발명의 폴리싱 방법은 CMP 처리를 완전히 생략하거나 CMP 처리에 걸리는 부하를 가능한 최소 범위로 줄일 수 있다.
기타 전도성 물질의 표면상에 남아있는 구리는 전해 또는 화학적 폴리싱에 의해 제거된다. 이러한 구리의 제거는, 구리가 제거되지 않고 남아 있을 경우에 야기되는 후속 전해 또는 화학적 폴리싱으로 인한 구리의 폴리싱 속도의 상승을 피할 수 있다.
제거되지 않은 기타 전도성 물질은 제거될 수 있다. 전해 또는 화학적 폴리싱 후, 상기 폴리싱에 의해 제거되지 않고 절연 막상에 남아있는, 예를 들면 SiO2 산화막 또는 낮은-K 물질의 막인 기타 전도성 물질은 CMP 공정에 의존하지 않고 제거될 수 있다.
기판의 표면상에 남아있는 구리 및/또는 기타 전도성 물질은, 구리의 표면만을 비활성화하고 우선적으로 기타 전도성 물질을 전해 또는 화학적 폴리싱하거나 구리와 기타 전도성 물질을 포함하는 전체 표면을 비활성화하고 상기 전체 표면을 복합 전해 폴리싱함으로써 제거될 수 있다.
본 발명의 상기 및 기타 목적, 특징 및 이점들은, 예시의 방법으로 본 발명의 바람직한 실시예를 나타낸 첨부 도면과 연계하여 아래에 기술함으로써 명백해질 것이다.
이하, 본 발명의 바람직한 실시예를 첨부 도면을 참조하여 설명한다.
도 1은 본 발명에 따른 배선-형성 장치의 평면도이다. 배선-형성 장치는 로딩/언로딩 섹션(10), 세정/건조 섹션(12), 임시 저장 섹션(14), 도금 섹션(16), 세척 섹션(18) 및 에칭 섹션(20)의 쌍들을 포함하여 이루어진다. 상기 장치는 또한 로딩/언로딩 섹션(10), 세정/건조 섹션(12) 및 임시 저장 섹션(14) 간에 기판을 이송하기 위한 제1이송기구(22)와, 임시 저장 섹션(14), 도금 섹션(16), 세척 섹션(18) 및 에칭 섹션(20) 간에 기판을 이송하기 위한 제2이송기구(24)를 제공한다.
도 2에 도시된 바와 같이, 도금 섹션(16)은 도금액(30)을 수용하기 위한 상단-개방 원통형 도금 탱크(32)와, 기판(W)이 상기 도금 탱크(32)의 상단 개방부를 덮는 위치에서 기판(W)의 정면 아래쪽을 분리가능하게 잡아주는 기판 홀더(34)를 포함한다. 도금 탱크(32)의 내부에는, 캐소드로서 기판과 함께 도금액(30) 내에 담가질 때 애노드 전극을 만드는 평탄한 판 모양의 애노드 판(36)이 수평방향으로 배치된다. 도금 탱크(32)의 바닥의 중앙 부분은 제트 흐름을 형성하도록 도금액을 위쪽으로 분출하기 위한 도금액 분출관(38)에 연결된다. 또한, 도금액 용기(40)는 도금 탱크(32)의 위쪽 외주부 둘레에 제공된다.
운전시에, 기판 홀더(34)에 의해 그 정면 아래쪽이 고정된 기판(W)은 도금 탱크(32) 위쪽에 위치되고, 주어진 전압이 애노드 판(36)(애노드)과 기판(W)(캐소드) 사이에 인가되는 동안, 도금액(30)은 상기 도금액(30)의 제트 흐름이 기판(W)의 하부면(피도금면)에 대해 수직으로 때리도록 도금액 분출관(38)으로부터 위쪽으로 분출하게 하여, 도금 전류가 애노드 판(36) 및 기판(W) 사이에 지나가도록 하고, 따라서 도금된 막은 기판(W)의 하부면상에 형성된다.
도 3에 도시된 바와 같이, 에칭 섹션(20)은 에칭액(50)을 수용하기 위한 상단-개방 원통형 에칭 탱크(52)와, 기판(W)이 상기 에칭 탱크(52)의 상단 개구부를 덮는 상기 위치에서, 정전형 척 등의 고정 부재(54)에 의해 기판(W)의 그 정면 아래쪽으로 분리가능하게 잡아주는 기판 홀더(56)를 포함한다. 에칭 탱크(52)의 내부에는, 애노드로서 기판과 함께 에칭액(50) 내에 담가질 때 캐소드 전극을 만드는 평탄한 판 모양의 캐소드 판(58)이 수평방향으로 배치된다. 기판 홀더(56)는, 그 중앙에서, 모터(62)에 연결되는 구동 샤프트(62)의 하부단에 연결되어, 기판(W)과 함께 회전되도록 한다. 캐소드 판(58)은 실린더 등의 액추에이터(64)에 의해 구동되는 왕복 로드(66)의 일 단부에 연결되어, 액추에이터(64)의 구동에 의하여 수평방향으로 왕복 운동을 하게 한다.
운전에 있어서, 기판 홀더(56)에 의해 그 정면 아래쪽으로 고정되는 기판(W)의 하부면(피에칭면)이 에칭액(50)과 접촉하여 유지되는 동안, 기판(W)은 기판 홀더(56)와 함께 회전되도록 하는 동시에, 캐소드 판(58)은 왕복 운동을 하게 되고; 주어진 전압이 캐소드 판(58)(캐소드)과 기판(W)(애노드) 사이에 인가되는 동안, 그 사이로 전류가 지나가게 되어 기판(W)상에 도금된 막을 전해 에칭하게 된다.
도 4는 기판(W)보다 큰 직경을 가지는 캐소드 판(58)을 채택하는 에칭 섹션(20)의 또 다른 실시예를 보여준다. 캐소드 판(58)은 모터(68)에 연결되는 구동 샤프트(70)의 상단부로 그 중심에 연결되어, 모터(68)의 작동에 의해 회전하게 된다.
이하, 배선-형성 공정을 도 5 내지 도 10을 참조하여 설명한다.
우선, 기판(W)은 그 표면에 배선용 미세 구멍(들)(8)과 큰 구멍(들)(9)을 가지고(도 7 참조), 제1이송기구(22)에 의하여 로딩/언로딩 섹션(10)으로부터 차례로 꺼내지는 최상층으로서의 시드층(7)(도 32a 참조)을 가지며, 임시 저장 섹션(14)을 거쳐 도금 섹션(16)으로 이송된다(단계 1).
다음으로, 도금 섹션(16)에서 기판(W)상에 도금이 수행되어, 도 6a, 도 6b 및 도 7에 도시된 바와 같이 기판(W)의 표면상에 도금된 구리 막(6)을 형성한다(단계 2). 도금을 수행하는데 있어서, 큰 구멍(9)의 존재에 의해 야기된 상기 도금된 구리 막(6)의 함몰부(6a)를 줄이는 것이 주된 관점이라면, 도 2에 도시된 도금액(30)으로서, 높은 레벨링 특성, 예를 들면 높은 황산동 농도 및 낮은 황산 농도를 갖는 높은 레벨링 조성, 즉 100 ~ 300g/l 황산동 및 10 ~ 100g/l 황산의 조성의 액체를 사용한다. 상기 레벨링 특성을 향상시키기 위한 첨가제, 예를 들면 폴리알킬렌 이민, 4차 암모늄염 및 양이온성 염료가 도금액에 첨가될 수 있다. 이하, "레벨링 특성"이란 용어는 구멍 내의 도금의 바텀-업 성장을 유도하는 특성을 의미한다.
기판(W)상의 도금에 있어서의 이러한 고-레벨링 도금액(30)의 사용은 큰 구멍(9) 내에서의 도금의 바텀-업 성장을 촉진시키고, 그 결과, 도 6a 및 도 6b에 도시된 바와 같이, 큰 구멍(9)에서의 도금된 구리 막(6)의 두께(t2)는 평면 표면 부분상의 도금된 구리 막(6)의 두께(t1)보다 더 커진다. 이것은 큰 구멍(9)이 도금된 막의 작은 두께(t1)를 갖는 구리로 채워질 수 있다는 것을 의미한다. 반면, 도 7에 도시된 바와 같이, 고-레벨링 폴리싱액의 사용은 미세 구멍(8) 위쪽의 구리 막(6)의 상승된 부분의 높이(a)를 증가시킨다.
도금 종료 후, 도금된 기판(W)은 필요에 따라 물로 세척하기 위한 세척 섹션(18)으로 이송되고(단계 3), 그 후 기판은 에칭 섹션(20)으로 이송된다.
다음으로, 기판(W)의 표면(도금된 면)은 기판(W)상에 형성된 구리 막(6)의 에칭에 영향을 주도록 에칭 섹션(20)에서 전해 에칭된다(단계 4). 에칭 수행에 있어서, 도 3 및 도 4에 도시된 에칭액(50)으로는, 피로인산, 에틸렌디아민, 아미노카르복실산, EDTA, DTPA, 이미노디아세트산, TETA, NTA 및 그 유도체 등의 에칭-촉진제로서 작용하는 첨가제 또는 4차 암모늄염 및 폴리머 등의 에칭-억제제로서 작용하는 첨가제; 또는 티오우레아 혹은 그 유도체 등과 같은 구리의 부식 가능성을 저하시킬 수 있는 첨가제를 포함하여 구리와 함께 착화합물 또는 유기 착물을 형성할 수 있는 첨가제를 함유하는 에칭액을 사용한다. 기본 조(base bath)로서, 황산, 염산, 황산 과산화물 혼합물 및 플루오르화수소산 과산화물 혼합물 등의 산과, 과산화암모늄 혼합물 등의 알칼리가 사용될 수 있으며, 그 사용에 있어 이러한 것들에 제한되지는 않는다.
에칭액으로서, 우선적으로 구리 막의 고-전류 밀도 지역에 부착되어 상기 지역에서 전위가 낮아지도록 작용하는 첨가제 또는 구리와 함께 착화합물 또는 유기 착물을 형성할 수 있는 첨가제를 함유하는 에칭액을 이용하여 에칭을 수행하면, 도 3 및 도 4에 도시된 바와 같이, 서로 마주보며 배치되는 기판(W)(애노드)과 캐소드 판(58)(캐소드) 사이에 전기장을 제공함으로써, 첨가제(A)는 도 8a에 도시된 바와 같이, 고전류 밀도의 상승된 부분에 선택적으로 부착되고, 이 첨가제(A)가 상승된 부분에서의 전위를 저하시켜, 도 8a에서 가상선으로 표시된 에칭 부분(B)을 에칭한다. 따라서, 구리 막(6)의 상승된 부분의 선택적인 에칭이 달성된다. 반면, 동일한 방식이지만, 우선적으로 저-전류 밀도 사이트에 부착되어 에칭을 억제하도록 작용하는 첨가제를 함유하는 에칭액을 이용하여 에칭을 수행하면, 첨가제(A)는 도 9a에 도시된 바와 같이, 골 부분에 선택적으로 부착되어 이 골 부분에서의 에칭을 억제시켜, 도 9b에서 가상선으로 표시된 에칭 부분(B)을 에칭한다. 따라서, 상승된 부분의 선택적인 에칭이 달성된다.
따라서, 구리 막(6)에서 상승된 부분의 선택적인 에칭은 도 10에 도시된 바와 같이 상승된 부분의 상단과 하강된 부분의 바닥 간의 레벨 차이(L)를 감소시킬 수 있어, 개선된 평탄도를 갖는 구리 막을 제공한다. 이러한 평탄해진 기판에 CMP 공정이 이루어질 때, 상기 공정은 비교적 낮은 CMP 속도로 수행될 수 있으므로, 디싱을 피하면서도 단시간에 할 수 있다.
상기 일렉트로에칭에 인가된 전류의 파형 펄스는 펄스 파형 또는 PR 펄스 파형일 수 있다. 이러한 파형 펄스의 사용은 에칭액에 함유된 첨가제의 확산을 향상시킬 수 있다. 이 경우, 에칭액은 기본 조로만 구성될 수 있고, 즉 어떠한 첨가제도 함유되지 않을 수 있다.
에칭 공정 동안, 도 3에 도시된 에칭 섹션(20)의 경우에 있어서, 기판(W)은 회전 운동을 하게 되는 반면, 캐소드 판(58)은 왕복 운동을 하게 된다. 도 4에 도시된 에칭 섹션(20)의 경우에 있어서, 기판(W) 및 캐소드 판(58)은 모두 동일한 방향으로 회전하게 된다. 어느 한 경우에 있어서, 기판(W) 및 캐소드 판(58)은 기판(W)의 속도가 그 다양한 지점에서 캐소드 판(58)에 대해 서로 근접하도록 상대적으로 이동하게 되어, 에칭액의 흐름에 있어 단독 지점을 만들지 않도록 기판(W)과 캐소드 판(58)의 다양한 지점 사이에 에칭액의 흐름 상태를 균일하게 만든다. 이는 기판(W)상의 도금된 막이 국부적으로 과도하게 에칭되어 기판 표면의 평탄도 를 나쁘게 하는 것을 막을 수 있다.
에칭 처리의 종료 후, 기판(W)은 필요에 따라 물로 세척하기 위한 세척 섹션(18)으로 이송되고(단계 5), 그런 다음 기판(W)은 기판(W)의 세정 및 건조하기 위한 세정/건조 섹션(12)으로 이송된다(단계 6). 그 후, 기판은 제1이송기구(22)에 의해 로딩/언로딩 섹션(10)에서 카세트로 되돌아간다(단계 7).
상기 도금 및 에칭 단계들은 도 5의 가상선으로 도시된 바와 같이, 반복적으로 수행될 수 있다. 도금된 구리 막에 있어서 상승된 부분의 선택적인 에칭이 뒤따르는 각개의 도금의 반복은, 구리 막의 평탄도를 더욱 개선할 수 있다. 도금 처리 및 에칭 처리가 도 1의 실시예에 따른 동일한 장치에서 연속적으로 수행되더라도, 상기 처리는 별도의 장치들에서 독립적으로 수행될 수 있다.
기판의 도금된 표면을 전해 에칭으로 가능한 한 평탄하게 만들기 위해서는, 기판을 최상의 평탄한 상태로 고정하고, 최상의 평탄 가능한 마무리를 가지는 캐소드 판(캐소드)을 이용하는 것이 중요하고, 또한 그것들로 하여금 에칭액의 흐름에서 및 전기장에서의 임의의 단독 지점들을 기판 표면의 면적 내에 만들지 않도록, 가능한 한 근접하게 유지되면서 상대적으로 이동하게끔 한다.
도 11 및 도 12는 상기 요구들을 만족시키는 에칭 섹션(20)의 또 다른 실시예를 보여준다. 에칭 섹션(20)은 에칭액(50)을 수용하기 위한 상단-개방 원통형 에칭 탱크(52)와, 기판(W)이 상기 에칭 탱크(52)의 상단 개구부를 덮는 위치에서 기판(W)을 그 정면 아래쪽으로 분리가능하게 잡아주는 기판 홀더(56)를 포함한다.
에칭 탱크(52)는 실질적으로 원반 모양인 바닥판(72), 이 바닥판(72)의 단부 주위에 고정된 원통형 오버플로우 위어(overflow weir; 74) 및 이 오버플로우 위어(74)의 외주부 둘레에 외측 쉘(outer shell; 78)을 포함하여 이루어지며, 그 자체와 오버플로우 위어(74) 사이에 에칭액 배수 구역(76)을 형성한다. 캐소드가 에칭액(50) 내에 담가지게 하는 단순한 판 모양의 캐소드 판(58)은 에칭 탱크(52)의 바닥판(72)의 상단면상에 수평방향으로 배치된다.
원통형 보스(72a)는 에칭 탱크(52)의 바닥판(72)의 하부면의 중앙 부분에 일체화되어 제공되고, 상기 보스(72a)는 회전 샤프트(82)의 상단에 위치된 크랭크부(82a)상에 베어링(80)을 거쳐 회전가능하게 장착된다. 따라서, 크랭크부(82a)의 중심축(O1)은 회전 샤프트(82)의 중심축(O2)에 대해 이심률(e)로 편심되어 있는 반면, 크랭크부(82a)의 중심축(O1)은 보스(72a)의 중심축과 일치한다. 회전 샤프트(82)는 외측 쉘(78)상에 베어링(85a, 85b)을 거쳐 회전가능하게 장착된다. 도 11 및 도 12에 도시되지는 않았지만, 그 자신의 축을 중심으로 바닥판(72)의 회전을 방지하기 위한 회전 방지 기구가 바닥판(72)과 외측 쉘(78) 사이에 제공된다.
회전 샤프트(82)가 회전되면, 크랭크부(82a)가 반경으로 편심률(e)을 갖고 회전 운동을 하도록 하고, 이 크랭크부(82a)의 회전 운동은, 바닥판(72)이 캐소드 판(58)과 함께, 반경으로 편심률(e)을 갖고 스크롤 운동(병진 회전), 즉 그 자신의 축을 중심으로 하는 회전이 억제되면서, 반경으로 편심률(e)을 갖고 회전 운동하게 한다.
도 12에 도시된 바와 같이, 캐소드 판(58)의 직경(d3)은, 직경(d4)의 기판(W)이 스크롤 운동을 하더라도 기판(W)이 캐소드 판(58)의 면적 밖으로 이동하지 않도록 결정되며; 후술할 에칭액 공급 구멍(58b)을 포함하는 에칭액 공급 구역의 직경(d5)은, 직경(d5)의 기판(W)이 스크롤 운동을 하더라도 에칭액 공급 구역이 기판(W)의 면적 내에 남아 있도록 결정된다.
바닥판(72)은 그 내부에, 순환 탱크(84)로부터 연장되고 압력 펌프(86)를 중간쯤에 포함하는 에칭액 공급 라인(88)과 연통되는 에칭액 챔버(72b)와, 이 에칭액 챔버(72b)로부터 위쪽으로 연장되는 복수의 에칭액 배출 구멍(72c)을 제공한다. 순환 탱크(84)는 복귀 라인(90)을 거쳐 에칭액 배수 구역(76)과 연통된다.
캐소드 판(58)이 도금된 구리 막의 전해 에칭에 사용될 때, 상기 판의 표면상에 그 산화물을 형성하는 티타늄 등의 물질로 만들어지고, 그 산화물은 구리에 대한 나쁜 부착성을 가진다. 일렉트로에칭이 상기 캐소드 판을 이용하여 도금된 구리 막상에서 수행되면, 용해된 구리 이온들은 캐소드 판(58)(캐소드) 측상에 침전되지만, 이 침전물은 구리와 캐소드 판(58)간의 나쁜 부착성으로 인하여 캐소드 판(58)으로부터 즉시 떨어지게 되고, 이 떨어진 침전물은 구리 입자로서 에칭액 내를 떠다니게 된다. 또한, 에칭 처리를 하는 동안 수소 가스의 발생을 막을 수 있다. 따라서, 전해 에칭은 우수한 평탄도를 갖는 에칭된 표면을 제공할 수 있다.
캐소드 판(58)의 표면에는 격자 형태로 캐소드 판(58)의 전체 길이에 걸쳐 선형으로 연장되는 수 개의 홈(58a)이 형성되어 있고, 캐소드 판(58)의 내부에는 각각의 에칭액 배출 구멍(72c)에 대응하여 각각 배치되고 상기 홈(58a)과 연통되어 있는 복수의 에칭액 공급 구멍(58b)이 제공된다.
일렉트로에칭시, 에칭액(50)은 캐소드 판(58)의 표면에 형성된 홈(58a)으로부터 2 개의 전극, 즉 캐소드 판(58)과 기판(W) 사이로 공급되는 반면, 에칭액(50) 내에 떠다니는 입자들은 원심력의 작용에 의해 홈(58a)을 거쳐 외측으로 원활하게 지나가게 된다. 이것은 전극 사이에 항상 신선한 에칭액(50)이 존재하도록 하는 것을 가능하게 한다. 또한, 티타늄 등과 같은 물질의 캐소드 판(58)에 대한 선택은, 그 표면상에 형성된 산화물이 구리에 대해 나쁜 부착성을 보여주고, 도금된 구리 막의 일렉트로에칭 수행에 있어서는, 일단 그 용해된 이온 상태로부터 캐소드 판 측상에 침전된 구리가 캐소드 판(58)으로부터 즉시 떨어져, 에칭액 내의 구리 입자로 떠다니도록 하는 것이 가능하다. 이러한 구리 입자들을 포함하는 에칭액은 상기 홈(58a)을 통과하여 외측으로 원활하게 흐르게 된다. 이것은 캐소드 판(58)의 표면 평탄도의 시간에 대한 열화를 막고, 따라서 캐소드 판(58)의 평탄도를 확보한다.
캐소드 판(58)의 중앙 및 주변 사이의 전류 밀도에 있어서의 차이를 막기 위하여, 또한 에칭액(50)을 홈(58a)을 거쳐 원활하게 흐르도록 하기 위해서는, 상기 홈(58a)을 기판(W)이 스크롤 운동을 할 때 격자 배열로 형성되는 것이 바람직하고; 기판(W)이 왕복 운동을 할 때에는, 상기 홈(58a)을 상기 운동방향으로 평행하게 배열하는 것이 바람직하다.
기판 홀더(56)는 하부-개방 하우징(92) 내에 수납되고, 리프팅 로드(94)에 의해 상하로 이동할 수 있도록 설계되며, 모터(60)를 통해 하우징(92)과 함께 회전한다. 기판 홀더(56)는 그 내부에, 진공원과 연통하는 진공 챔버(56a)를 제공하고, 상기 진공 챔버(56a)로부터 아래쪽으로 관통하는 수 개의 진공 흡인 구멍(56b)을 제공한다. 따라서, 기판 홀더(56)는 기판(W)을 진공 흡인 방식으로 고정하도록 구성되어 있다.
일반적으로, 작은 기복이 기판(W)상에 존재한다. 또한, 기판이 어떻게 고정되는가에 따라 더 변형될 수 있다. 이러한 변형된 기판에 있어서, 0.1㎛ 이하의 불규칙성을 평탄하게 하는 것은 일반적으로 가능하지 않다. 여기서 채택된 진공 흡인 방법에 따르면, 기판(W)은 그 전체 표면이 흡인되는 것이 유지되면서 고정되어, 기판상에 존재하는 기복이 흡수될 수 있고, 따라서 기판은 평탄한 상태로 고정될 수 있다. 따라서, 일렉트로에칭 처리에 의해 0.1㎛ 불규칙성보다 적은 평탄도를 얻는 것이 가능해진다.
기판을 고정시키는 정전형 척킹 방식이 진공 흡인 방식 대신에 채택될 수 있다.
기판 홀더(56)에 의해 고정된 기판(W)이 에칭 처리를 위한 위치로 하강되면, 기판(W)의 하부면과 캐소드 판(58)의 상부면 사이의 거리(S)는 기계적으로 가능한 한 작게, 바람직하게는 1.0㎜ 이하, 더 바람직하게는 0.5㎜ 이하로 만들어져야 한다. 따라서, 애노드-캐소드 거리(S)를 기계적으로 가능한 한 작게, 즉 바람직하게는 1.0㎜ 이하, 더 바람직하게는 0.5㎜ 이하로 만듦으로써, 우선적으로 에칭될 기판(W)의 표면상에 상승된 부분상의 전류의 농도가 촉진되며, 수직 전기장이 기판(W)과 캐소드 판(58) 사이에 형성될 수 있어, 기판(W)의 전체 표면(도금된 면)은 성공적으로 균등하게 평탄한 면으로 에칭될 수 있다.
하우징(92)에 있어서, 전기 접촉부(96)는 기판(W)이 기판(W)에 의해 끌어 당겨지고 고정될 때 이 접촉부는 기판(W)의 베벨부 또는 주위부와 접촉하여, 기판이 애노드가 되도록 한다. 또한, 패킹(packing; 98)은 기판(W)이 홀더에 의해 고정될 때, 기판 홀더(56)의 하부면상에 제공되고, 실링을 위하여 기판의 상부면과 압력 접촉이 되도록 한다.
이하, 상기 에칭 섹션(20)에서 전기도금을 수행하는 작업을 설명한다.
우선, 에칭액(50)이 에칭 탱크(52) 내로 공급되고, 에칭액(50)이 오버플로우 위어(74)로부터 넘치는 동안, 바닥면(72)은 캐소드 판(58)과 함께 스크롤 운동을 하게 된다. 이들 조건하에서, 상술한 바와 같이, 기판(W)이 회전되면서, 도금된(예를 들면, 구리-도금) 면을 아래쪽으로 향하게 한 채로 기판(W)을 잡아주는 기판 홀더(56)가 하강되고, 일렉트로에칭을 위한 위치로 낮아진다.
기판(W)과 캐소드 판(58) 사이의 상대운동은, 기판(W)과 캐소드 판(58)의 다양한 지점들 사이에 에칭액(50)의 흐름 상태가 균일하도록 만들기 위하여, 즉 에칭액의 흐름에 있어서의 단독 지점을 만들지 않도록, 그 다양한 지점에서의 기판(W)의 속도가 캐소드 판(58)에 대해 서로 더 근접하게 만든다.
상기 상태하에서, 도 13에 도시된 바와 같이, 예를 들어 1㎛ ~ 10㎛, 바람직하게는 10㎛로 인가될 시간(t1) 및 5~50 A/dm2로 인가될 전류 밀도를 갖는 펄스 전류는, 정지 시간(t2)(각 시간 t2는, 예를 들면 시간 t1 보다 약 5~20배 더 큼)이 개재되어 복수 회 인가된다. 전류가 통과하면, 도금된 막의 산화 용해가 기판의 상승된 부분에서 먼저 발생하고, 그 후 평면 부분으로 이동한다. 따라서, 전류의 통과 및 전력 공급의 즉시 중단을 반복하면, 상승된 부분을 선택적으로 에칭할 수 있게 된다.
에칭액(50)은 캐소드 판(58)의 표면에 형성된 홈(58a)으로부터 2 개의 전극, 즉 캐소드 판(58)과 기판(W) 사이로 공급되는 반면, 에칭액 내에 떠다니는 입자들은 원심력의 작용에 의해 홈(58a)을 거쳐 외측으로 원활하게 통과되도록 하여, 전극 사이에는 항상 신선한 에칭액(50)이 존재하도록 한다. 티타늄 등과 같은 물질의 캐소드 판(58)에 대한 선택은, 그 표면상에 형성된 산화물이 구리에 대해 나쁜 부착성을 보여주고, 도금된 구리 막의 일렉트로에칭 수행에 있어서는, 일단 그 용해된 이온 상태로부터 캐소드 판 측상에 침전된 구리가 캐소드 판(58)으로부터 즉시 떨어져, 에칭액 내의 구리 입자로 떠다니도록 하는 것이 가능하다. 이러한 구리 입자들을 포함하는 에칭액은 상기 홈(58a)을 통과하여 외측으로 원활하게 흐르게 된다. 이것은 캐소드 판(58)의 표면 평탄도의 시간에 대한 열화를 막고, 따라서 캐소드 판(58)의 평탄도를 확보한다. 또한, 애노드-캐소드 거리(S)는 운전시 일정하게 유지될 수 있기 때문에, 수소 가스의 발생을 막을 수 있고, 일렉트로에칭은 에칭된 표면에 우수한 평탄도를 제공할 수 있다.
상술한 바와 같이, 에칭 처리 후의 기판(W)은 필요에 따라 물로 세척하기 위 한 세척 섹션(18)(도 1 참조)으로 이송되고, 상술한 동일한 절차가 이어진다.
상술한 실시예에 따르면, 표면에 미세 구멍 및 큰 구멍을 가지는 기판은 우선 높은 레벨링 특성을 갖는 도금액으로 도금을 수행하여, 큰 구멍 내에서의 도금의 바텀-업 성장을 촉진시키고, 그 후 기판은 도금된 막의 상승된 부분을 선택적으로 제거하도록 전해 에칭(일렉트로에칭)되어, 도금된 막의 평탄도가 개선될 수 있다. 이것은 단시간 내에 디싱없이 수행되어질 추후 CMP 공정을 가능하게 한다.
도 14는 본 발명에 따른 배선-형성 장치의 또 다른 실시예를 도시한 평면도이다. 배선-형성 장치는, 그것의 일 측의 이송 루트(125)를 따라 아래 순서로 배치되어 있는 로딩/언로딩 섹션(111), 이송 루트(125), 구리-도금 섹션(112), 세정/건조 섹션(114), 어닐링 섹션(116), 제 1 전해 또는 화학적 폴리싱 섹션(118), 제 2 전해 또는 화학적 폴리싱 섹션(120) 및 세정/건조 섹션(122)을 수납하는 하우징(110); 및 그것의 타 측의 이송 루트(125)를 따라 배치되는 예비처리 섹션(124a), Pd-부착(Pd-attaching) 처리 섹션(124b), 예비 도금 처리 섹션(124c), 무전해(electroless) CoWP-도금 섹션(124d) 및 세정/건조 섹션(124e)을 포함하는 캡-도금 처리 섹션(124)을 포함하여 이루어진다. 또한, 상기 장치는 상기 섹션들 사이에서 기판을 이송하기 위하여 이송 루트(125)를 따라 이동가능한 이송 장치(126)를 제공한다.
도 15에 도시된 바와 같이, 도금 섹션(112)은 도금액(130)을 수용하는 상단-개방 원통형 도금 탱크(132)와, 기판(W)이 상기 도금 탱크(132)의 상단 개방부를 덮는 위치에서 기판(W)의 정면 아래쪽을 분리가능하게 잡아주는 기판 홀더(134)를 포함한다. 도금 섹션(112)의 다른 구성은 도 2에 도시된 도금 섹션(16)과 동일하므로, 그것의 설명은 이하에서 생략하고, 동일한 참조 부호는 동일한 부재를 나타낸다.
도 16에 도시된 바와 같이, 전해 또는 화학적 폴리싱 섹션(118, 120)은 각각 폴리싱액(전해질 또는 화학제; 150)을 수용하는 상단-개방 원통형 폴리싱 탱크(152)와, 기판(W)이 폴리싱 탱크(152)의 상단 개구부를 덮는 위치에서 정전형 척 등의 고정 부재(154)에 의해 기판(W)의 그 정면 아래쪽으로 분리가능하게 잡아주는 기판 홀더(156)를 포함한다. 폴리싱 탱크(152)의 내부에는, 애노드로서 기판과 함께 폴리싱액(150) 내에 담가질 때 캐소드 전극을 만드는 평탄한 판 모양의 판(158)이 수평방향으로 배치된다. 전해 또는 화학적 폴리싱 섹션(118, 120)의 다른 구성은 도 3에 도시된 에칭 섹션(20)과 동일하므로, 그것의 설명은 이하에서 생략하고, 동일한 참조 부호는 동일한 부재를 나타낸다.
운전시에, 기판 홀더(156)에 의해 그 정면 아래쪽으로 고정되는 기판(W)의 하부면(폴리싱면)이 폴리싱액(150)과 접촉하여 유지되는 동안, 기판(W)은 기판 홀더(156)와 함께 회전되도록 하는 동시에, 판(158)은 왕복 운동을 하게 되고; 주어진 전압이 판(158)(캐소드)과 기판(W)(애노드) 사이에 인가되는 동안, 그 사이로 전류가 지나가게 되어 기판(W)상에 도금된 막을 전해 폴리싱하게 되는 한편, 화학적 폴리싱은 전류를 중단함으로써 달성된다.
따라서, 전해 또는 화학적 폴리싱 섹션(118, 120)에 있어서, 기판(W)의 표면은 폴리싱액의 부식효과로 인하여 상기 기판 표면을 폴리싱액(화학제; 150) 내에 담가서만 화학적으로 폴리싱될 수 있는 한편, 기판(W)의 표면은 상기 판(158)과 기판(W)을 에칭액(전해질; 150) 내에 담그고, 그 사이에 소정의 전압을 인가함으로써 전해 폴리싱될 수 있다.
도 17은 기판(W)보다 더 큰 직경을 갖는 판(158)을 각각 채택하는 전해 또는 화학적 폴리싱 섹션(118, 120)의 또 다른 실시예를 보여준다. 상기 판(158)은 그 중심에서 모터(68)에 연결되는 구동 샤프트(70)의 상단으로 연결되어, 모터(68)의 구동에 의해 회전되도록 한다.
도 18 및 도 19는 어닐링 섹션(116)을 보여준다. 어닐링 섹션(116)은 기판(W)을 넣고 빼기 위한 게이트(1000)를 갖는 챔버(1002), 기판(W)을 예를 들어 400℃로 가열하기 위하여 챔버(1002) 내 상부 위치에 배치된 가열판(1004) 및 예를 들어 냉각수를 냉각판(1006) 내부로 흐르게 하여 상기 기판(W)을 냉각시키기 위하여 챔버(1002) 내 하부 위치에 배치된 냉각판(1006)을 포함하여 이루어진다. 어닐링 섹션(1002)은 또한 냉각판(1006)을 관통하고 그 위에 기판(W)을 위치시켜 고정하기 위하여 그것으로부터 위아래로 연장되는 수직으로 이동가능한 복수의 승강핀(1008)을 구비한다. 또, 상기 장치는 어닐링시 기판(W)과 가열판(1004) 사이에 산화방지 가스를 도입시키는 가스 도입관(1010)과, 기판(W)과 가열판(1004) 사이에서 흐르고, 상기 가스 도입관(1010)으로부터 도입되어진 가스를 배출시키는 가스 배출관(1012)을 더 포함한다. 상기 관(1010, 1012)은 가열판(1004)의 양 측상에 배치된다.
가스 도입관(1010)은, 필터(1014a)를 포함하는 N2 가스 도입 라인(1016)을 통해 도입된 N2 가스 및 필터(1014b)를 포함하는 H2 가스 도입 라인(1018)을 통해 도입된 H2 가스가 혼합되어 상기 라인(1022)을 통해 가스 도입관(1010)으로 흐르는 혼합 가스를 형성하는 경우, 혼합기(1020)에 연결되는 혼합 가스 도입 라인(1022)에 연결된다.
운전시에, 게이트(1000)를 거쳐 챔버(1002) 내로 옮겨지는 기판(W)은 승강핀(1008)상에 고정되고, 상기 승강핀(1008)은 승강핀(1008)상에 고정된 기판(W)과 가열판(1004) 사이의 거리가 예를 들어 0.1 ~ 1.0㎜가 되는 위치로 상승된다. 그 후, 기판(W)이 가열판(1004)을 통해 예를 들어 400℃로 가열되는 동시에, 산화방지 가스는 가스 도입관(1010)으로부터 도입되고, 이 가스가 기판(W)과 가열판(1004) 사이를 흐르게 되고, 상기 가스를 가스 배출관(1012)으로부터 배출시켜, 기판의 산화를 막으면서 기판(W)을 어닐링하게 한다. 어닐링 처리는 약 수십 초 내지 60초 정도로 종료될 수 있다. 기판(W)의 가열 온도는 100~600℃ 범위로 임의적으로 선택될 수 있다.
어닐링의 종료 후, 승강핀(1008)은 상기 승강핀(1008)상에 고정된 기판(W)과 냉각판(1006) 사이의 거리가 예를 들어 0 ~ 0.5㎜가 되는 위치로 하강된다. 냉각수가 냉각판(1006) 내로 도입됨으로써, 기판(W)은 냉각판(1006)에 의해 예를 들어 10 ~ 60초 내에 100℃ 이하의 온도로 냉각된다. 이 냉각된 기판(W)은 다음 단계로 이송된다.
수 %의 H2 가스를 가진 N2 가스의 혼합 가스가 상기 산화방지 가스로서 사용된다. 그러나, N2 가스가 단독으로 사용될 수 있다.
이하, 배선을 형성하기 위한 공정의 예시를 도 20 및 도 21a 내지 도 21d를 참조하여 설명한다. 본 예시는 기판(W)의 표면이 도 32b에 도시된 바와 같이 도금된 구리 막(6)을 형성하도록 구리와 함께 도금되고, CMP 공정 없이 평탄하게 함으로써 구리 배선이 형성되는 경우, 구리 배선의 표면은 캡-도금 처리되어 진다.
우선, 가장 바깥쪽 층으로서 시드 층(7)(도 32a 참조)을 갖는 기판(W)이 이송 장치(126)에 의해 로딩/언로딩 섹션(111)으로부터 하나씩 꺼내져, 구리-도금 섹션(112)으로 이송된다(단계 1).
다음으로, 구리-도금 섹션(112) 내 기판(W)상에서 예를 들어 전기도금에 의해 구리와 함께 도금이 수행되어, 도 21a에 도시된 바와 같이 도금된 구리 막(6)이 기판(W)의 표면상에 형성된다(단계 2). 도금 수행에 있어서, 큰 구멍의 존재에 의해 야기된 도금된 구리 막의 저하를 줄이는 것이 주된 관점이라면, 도 15에 도시된 도금액(130)으로서, 높은 황산동 농도 및 낮은 황산 농도를 갖는 높은 바텀-업 조성, 예를 들면 100 ~ 300g/l 황산동 및 10 ~ 100g/l 황산의 조성을 갖는 도금액을 사용한다. 상기 바텀-업 특성을 향상시키기 위한 첨가제가 도금액에 첨가될 수 있다. 이하, "바텀-업 특성"이란 용어는 큰 구멍 내 도금의 바텀-업 성장을 유도하는 특성을 의미한다.
도금의 종료 후, 도금된 기판(W)은 세정 및 건조를 위한 세정/건조 섹션(114)으로 이송되고(단계 3), 그 후 기판(W)은 그 위에 도금된 구리 막(6)을 갖는 기판(W)이 구리 막(6)을 어닐링하도록 가열-처리되는 경우, 어닐링 섹션(116)으로 이송된다(단계 4). 그 후, 어닐링된 기판(W)은 제 1 전해 또는 화학적 폴리싱 섹션(118)으로 이송된다.
다음으로, 제 1 전해 또는 화학적 폴리싱 섹션(118)에 있어서, 제 1 스테이지 전해 또는 화학적 폴리싱은 기판(W)의 표면상에 형성된 구리 막(6)을 폴리싱 및 제거하도록 기판(W)의 표면(도금된 면)에 대해 수행된다(단계 5). 전해 에칭의 경우, 폴리싱액은 도 16 및 도 17에 도시된 폴리싱액(전해질)으로서, 구리를 용해할 수 있는 적어도 하나의 무기산 및/또는 유기산 및 다가 알코올, 고분자량 다가 알코올, 및 알킬렌 글리콜 알킬 또는 아릴 에테르로 구성되는 그룹으로부터 선택된 적어도 하나의 농조화제를 포함하는 폴리싱액이 사용되고, 따라서 상기 농조화제의 추가에 의하여 증가된 점도를 가진다.
기판(W)상에 형성된 구리 막(6)의 표면의 전해 에칭에 있어 증가된 점도를 갖는 상기 폴리싱액(150)의 사용은, 구리 착물이 존재하는 기판상의 확산층을 확장할 수 있으므로, 분극 전위를 상승시키고 상기 액 내의 기판의 전체 표면의 전도도를 억제할 수 있으며, 이로 인해 전체 기판 표면에 걸친 구리의 용해 및/또는 액 내의 구리 이온의 이동을 억제하고, 기판이 전류 밀도의 미세한 변화에 대해 민감하지 않도록 함으로써, 고 평탄도가 부여된 폴리싱된 면을 얻을 수 있다. 이러한 확산층의 확장, 분극 전위의 상승 및 폴리싱액의 점도에 따른 전도도의 억제에 관해서, 증가된 점성을 갖는 상기 폴리싱액의 사용은 폴리싱된 면에 대해 개선된 평탄도를 제공할 수 있다. 고 평탄도를 충분하게 얻기 위해서는, 폴리싱액(150)이 10~100 cP, 더욱 바람직하게는 20~60 cP의 점도 및 1~20 mS/cm, 더욱 바람직하게는 5~18 mS/cm의 전도도를 가지는 것이 바람직할 것이다. 폴리싱액(150)의 온도는 0~30℃, 더욱 바람직하게는 5~25℃가 바람직하다.
상기 전해 폴리싱은 시드층(7)상의 구리 막(6)뿐만 아니라 장벽층(5)상의 시드층(7)을 제거하여, 도 21b에 도시된 바와 같이, 장벽층(5)의 표면을 노출시키고, 배선을 위한 접촉 구멍(3)과 트렌치(4) 내에 채워진 구리 막(6)의 표면과 함께 장벽층(5)의 노출된 표면을 평탄하게 하고, 그 후 폴리싱 공정이 종료된다. 상기 공정시, 전해 폴리싱은 동일한 처리 섹션의 화학적 폴리싱으로 전환될 수 있다.
인산은 구리를 용해시킬 수 있는 무기산의 예로서 언급될 수 있다. 구리를 용해시킬 수 있는 유기산의 예로는 시트르산, 옥살산 및 글루콘산을 포함할 수 있다. 농조화제로서의 다가 알코올의 예로는 에틸렌 글리콜, 프로필렌 글리콜 및 글리세린을 포함한다. 농조화제로서의 고분자량 다가 알코올의 예로는 폴리에틸렌 글리콜 및 폴리프로필렌 글리콜을 포함한다. 농조화제로서의 알킬렌 글리콜 알킬 또는 아릴 에테르의 예로는 에틸렌 글리콜 에틸 에테르, 에틸렌 글리콜 메틸 에테르, 에틸렌 글리콜 프로필 에테르, 에틸렌 글리콜 페닐 에테르, 프로필렌 글리콜 에틸 에테르, 프로필렌 글리콜 메틸 에테르, 프로필렌 글리콜 페닐 에테르 및 디프로필렌 글리콜 모노메틸 에테르를 포함한다.
펄스 파형 또는 PR 펄스 파형은 전해 폴리싱에 인가된 전류의 파형 펄스로서 채택될 수 있다. 이러한 펄스 파형의 사용은 폴리싱액 내에 함유된 첨가제의 확산을 개선할 수 있다.
도 22 내지 도 24는 다양한 폴리싱액을 사용하여 수행된 전해 또는 화학적 폴리싱의 실험적 결과를 보여준다. 도 22는 폴리싱액의 점성 및 전도도와 폴리싱 효과 간의 관계를 보여주고; 도 23은 액체 온도와 폴리싱 효과 간의 관계를 보여주며; 도 24는 전류의 파형과 폴리싱 효과 간의 관계를 보여준다. 이들 도면에 있어서, a-1, a-2, c-1, c-2 는 아래의 표 1에 도시된 전하 상태를 표시한다.
a-1 DC 5 A/dm2
a-2 DC 10 A/dm2
c-1 펄스 5 A/dm2 ×10 mS OFF × 10 mS
c-2 펄스 10 A/dm2 ×10 mS OFF × 10 mS
도 22는 기본액으로서 인산, 농조화제로서의 디프로필렌 글리콜 모노메틸 에테르 및 물로 상호 구성되지만, 물의 상이한 내용물로 인하여 상이한 점도를 가지는 다양한 폴리싱액이 사용된 폴리싱 실험의 결과를 나타낸다. 도 22로부터 알 수 있듯이, 폴리싱 효과는 액 점도의 증가 및 액 전도도의 감소에 따라 증가하고, 폴리싱 효과 인덱스는 점도 20~60 cP 및 전도성 17~9 mS/cm에서 피크를 나타낸다.
도 23은 100ml의 인산, 150ml의 디프로필렌 글리콜 모노메틸 에테르 및 150ml의 물로 상호 구성되지만, 액 온도가 다른 폴리싱액이 사용된 폴리싱 실험의 결과를 나타낸다. 도 23으로부터 알 수 있듯이, 폴리싱 효과는 채택된 다양한 전해 조건에 따라 변하고, 30℃ 이하, 특히 25℃ 이하의 액 온도에서 높은 효과를 나타낸다.
도 24는 100ml의 인산, 150ml의 디프로필렌 글리콜 모노메틸 에테르 및 50ml의 물로 구성되는 폴리싱액이 사용되었고, 펄스 파형이 변화된 폴리싱 실험의 결과를 나타낸다. 도 24에 있어서, 10/10초는 ON에서 10초, OFF에서 10초를 가리킨다. 도 24는 1mS ~ 1초 ON/OFF, 특히 1mS ~ 100mS ON/OFF의 펄스 파형을 나타내는 것이 바람직하다.
폴리싱 공정시, 도 16에 도시된 전해 또는 화학적 폴리싱 섹션(118)의 경우, 기판(W)이 회전하게 되면, 판(158)은 왕복하도록 되어 있다. 도 17에 도시된 전해 또는 화학적 폴리싱 섹션(118)의 경우, 기판(W) 및 판(158)이 모두 동일한 방향으로 회전하도록 되어 있다. 어느 한 경우에 있어서도, 기판(W) 및 판(158)은 기판의 점도를 그 다양한 지점에서 판(158)에 대해 서로 더 근접하게 만들도록 상대적으로 이동하게 함으로써, 기판 및 판(158)의 다양한 지점들 사이에서의 폴리싱액의 흐름 상태를 균일하게 하여, 폴리싱액의 흐름에 있어 단독 지점을 만들지 않도록 한다. 이것은 기판(W)상의 도금된 막이 국부적으로 과도하게 에칭되어, 기판 표면의 평탄도를 더 나쁘게 하는 것을 방지한다. 또한, 이것은 제 2 전해 또는 화학적 폴리싱 섹션(120)에서 수행되는 후속 전해 또는 화학적 폴리싱을 억제한다.
제 1 전해 또는 화학적 폴리싱 섹션(118)에서 제 1 스테이지 전해 또는 화학적 폴리싱 처리를 겪은 기판은, 그 후 제 2 스테이지 전해 또는 화학적 폴리싱이 기판의 표면에 대해 수행되는 경우, 제 2 전해 또는 화학적 폴리싱 섹션(120)으로 이송된다(단계 6). 화학적 폴리싱이 제 2 스테이지 폴리싱으로 수행되는 경우, 폴리싱액은, 제 1 전해 또는 화학적 폴리싱에 사용된 증가된 점도를 갖는 폴리싱액 과, 거기에 부가된, 구리의 표면에 부착되어 구리의 용해를 화학적으로 억제할 수 있는 첨가제 또는 구리와 함께 강한 착물을 형성하거나 구리의 표면상에 비활성된 막의 형성을 촉진시키는 첨가제 또는 기본액을 포함하는 폴리싱액(화학제; 150)으로서 사용된다.
기본액 또는 첨가제를 함유하는 상기 폴리싱액(150)을 사용하여, TaN 등의 전도성 물질로 구성된 구리 막(6)의 표면 및 장벽 막(5)의 표면의 전해 또는 화학적 폴리싱은, 구리 막(6)과 장벽 막(5)(TaN, Ta, WN, TiN 등)을 동일한 폴리싱 속도로 균등하게 폴리싱할 수 있다. 따라서, 폴리싱 처리는 절연 막(2)상의 장벽층(5)을 제거하고, 도 21c에 도시된 바와 같이, 배선을 위하여 접촉 구멍(3)과 트렌치(4) 내에 채워진 구리 막(6)의 표면과 함께 절연 막(2)의 노출된 표면을 평탄하게 한 후, 제 2 스테이지 전해 또는 화학적 폴리싱 공정이 종료된다.
구리의 용해를 전기화학적으로 억제할 수 있는 첨가제의 특별한 예로는 이미다졸, 벤즈이미다졸, 벤조트리아졸 및 페나세틴을 포함할 수 있다. 크롬산은 구리의 표면상의 비활성된 막의 형성을 촉진시키는 기본액의 예로 언급될 수 있다. ETDA 및 퀴날딘은 구리와 함께 강한 착물을 형성하기 위한 첨가제의 예로서 언급될 수 있고, 피로인산은 구리와 함께 강한 착물을 형성하기 위한 기본액의 예로서 언급될 수 있다.
상술한 바와 같이, 전해 및/또는 화학적 폴리싱 처리는 장벽 막(5)과 함께, 산화막 또는 낮은-K 물질의 막 등의 절연 막(2)상의 불필요한 구리 막(6)을 효과적으로 제거할 수 있고, 배선을 위하여 접촉 구멍(3)과 트렌치(4) 내에 채워진 절연 막(2)의 표면과 구리 막(6)의 표면을 성공적으로 평탄하게 할 수 있다. 따라서, CMP 처리가 생략될 수 있다.
제 2 스테이지 전해 또는 화학적 처리의 종료 후, 기판(W)은 세정 및 건조를 위하여 세정/건조 섹션(122)으로 이송되고(단계 7), 그 후 기판이 예비처리, 예를 들면 기판 표면의 추가 세정의 경우, 캡-도금 처리 섹션(124) 내의 예비처리 섹션(124a)으로 이송된다(단계 8). 그런 다음, Pd-부착 처리 섹션(124)에 있어서, Pd는 구리 막(6)의 표면에 부착되어, 구리 막(6)의 노출된 표면을 활성화한다(단계 9). 그 후, 기판은 예비 도금 처리, 예를 들면 예비-도금 처리 섹션(124c)에서의 중성화 처리가 행해진다. 그 후, 기판은 CoWP와의 선택적인 무전해 도금이 구리 막(6)의 활성화된 표면상에서 수행되는 경우, 무전해 CoWP-도금 섹션(124d)으로 이송되어, 도 21d에 도시된 바와 같이, CoWP 막(P)을 갖는 구리 막(6)의 노출된 표면을 덮고 보호하도록 한다. 무전해 도금에 사용할 수 있는 도금액은, 예를 들면 첨가제로서 환원제, 착화제, pH 완충제 및 pH 조절제를 포함하는 코발트염과 텅스텐염의 혼합물일 수 있다. 대안적으로, 도금 커버링(plating covering)은 무전해 Ni-B 도금을 위하여 폴리싱 후 노출된 표면을 서브젝팅(subjecting)함으로써, 배선(6)의 노출된 표면상의 Ni-B 합금의 보호 막(도금된 막; P)을 선택적으로 형성하도록 하여, 배선(6)을 보호할 수 있다. 보호 막(P)의 두께는 일반적으로 0.1~500 ㎚, 바람직하게는 1~200 ㎚, 더욱 바람직하게는 10~100㎚ 범위 내에 있다.
보호 막(P)을 형성하기 위한 무전해 Ni-B 도금은, 예를 들어 니켈 이온 함유 도금액, 니켈 이온용 착화제, 니켈 이온용 환원제로서 알킬아민 보란 또는 보로하이드라이드, 및 상기 액 pH를 5~12의 범위 내로 조정하기 위한 pH 조절제로서 TMAH(tetramethyl ammonium hydroxide)를 사용하여 수행될 수 있다.
캡-도금 처리의 종료 후, 기판(W)은 세정 및 건조를 위한 세정/건조 섹션(124e)으로 이송되고(단계 12), 그 후 기판(W)은 이송 장치(126)에 의해 로딩/언로딩 섹션(111)의 카세트로 복귀한다(단계 13).
비록 캡-도금 처리의 예로서 상술된 선택적인 무전해 CoWP 도금은, 미리 선택적으로 CoWP를 갖는 구리 막(6)의 Pd를 부착하여 활성화된 노출된 표면상에서 수행되더라도, 본 발명의 캡-도금 처리는 물론 이러한 특별 예시에 국한되는 것은 아니다.
도 25에 도시된 바와 같이, 본 발명은 단계 5의 전해 또는 화학적 폴리싱과 단계 6의 전해 또는 화학적 폴리싱 사이의 화학적 폴리싱 또는 전해 폴리싱(단계 5-1), 및 단계 6의 전해 또는 화학적 폴리싱과 단계 7의 세정/건조 처리 사이의 화학적 폴리싱 또는 복합 전해 폴리싱(단계 6-1)을 부가적으로 수행하는 것이 바람직하다.
이것에 있어서, 그 위에 형성된 구리 막(6)을 제거하기 위하여 기판(W)의 표면의 전해 폴리싱의 경우(단계 5), 도 26에 도시된 바와 같이, 폴리싱 상태 등으로 인하여 장벽 막(5)상에 구리(6a)가 제거되지 않은 상태로 남아있다. 전해 폴리싱이 상기 기판에 대해 계속된다면, 배선용 구멍 및 트렌치 내에 구리만이 폴리싱되는 반면, 장벽 막상의 구리(6a)는 제거되지 않은 채 남아있다.
상기 경우의 결점을 극복하기 위하여, 전해 폴리싱(단계 5)은 판(158)과 기 판(W) 사이에 소정의 전압을 인가하는 것을 중단하도록 전원을 차단하고, 화학제로서 전해 폴리싱에 사용된 폴리싱액을 사용함으로써 화학적 폴리싱(단계 5-1)으로 이동되어, 장벽 층(5)의 표면상에 남아있는 구리(6a)를 도 26b에 도시된 바와 같이 제거할 수 있도록 한다.
비록 전해 폴리싱(단계 5) 및 화학적 폴리싱(단계 5-1)은 상기 예시에서 동일한 폴리싱액을 이용하여 동일한 폴리싱 탱크 내에서 수행되지만, 예를 들면 우선적으로 고-전류 밀도 영역에 고착되는 첨가제의 효과로 인하여 남아있는 구리-막(6a)을 우선적으로 제거할 수 있는 첨가제를 함유하는 폴리싱액(화학제)을 사용하는 화학적 폴리싱 또는 상기와 동일한 폴리싱액(전해액)을 사용하는 전해 폴리싱을 함으로써, 별도의 폴리싱 탱크에서 폴리싱을 수행하는 것도 가능하다. 상기 첨가제로서는 이미다졸, 벤즈이미다졸, 벤조트리아졸 또는 페나세틴이 사용될 수 있다.
또한, 장벽 층(5) 및 구리 막(6)을 제거하기 위한 기판(W)의 표면의 화학적 또는 전해 폴리싱(단계 6)의 경우에 있어서, 장벽 층(5)의 물질인 TaN 등의 전도성 물질(5a)은, 도 26c에 도시된 바와 같이, 폴리싱 상태 등으로 인하여, 산화막 또는 낮은-K 물질의 막 등의 절연 막(2)상에 여전히 남아있다. 이것은 CMP에 의한 부가적인 공정을 필요로 하는데, 즉 CMP 처리를 생략할 수 없다.
상기 경우의 결점을 극복하기 위하여, 전해 또는 화학적 폴리싱은, 구리를 비활성시킬 수 있는 기본액을 이용하여 앞선 전해 폴리싱(단계 6)에 사용된 전해액에 부가된 상술한 첨가제보다 더 높은 효과를 가지는 첨가제를 함유하는 폴리싱액 을 사용하여 수행되고, 전해 폴리싱은 구리를 비활성시킬 수 있는 기본액을 이용하여 또는 비활성 전해 상태하에서 수행되게 함으로써, 도 21c에 도시된 바와 같이, 배선용 접촉 구멍(3)과 트렌치에 채워진 구리 막(6)의 표면 및 절연 막(2)(산화막 또는 낮은-K 물질의 막)의 표면을 평탄하게 한다.
상기 전해 또는 화학적 폴리싱 대신에, TaN 등의 전도성 물질로 구성된 구리 층(6) 및 잔여 장벽 막(6)의 전체 표면을 비활성화하고, 이와 동시에 구리 및 전도성 물질 모두를 폴리싱 및 제거하는 복합 전해 폴리싱이 수행될 수 있다. 또한, 전해 또는 화학적 폴리싱을 우선 수행하고, 이어서 상기 복합 전해 폴리싱을 수행하는 것도 가능하다.
복합 전해 폴리싱은 연마입자를 함유하는 폴리싱액을 이용하여 수행될 수 있다. 도 27에 도시된 바와 같이, 연마입자(G)는 기판(W)의 표면상에 남아있는 TaN 또는 비활성된 구리의 돌출부(P)를 폴리싱하고 제거하며, 상기 그레인(G)에 의해 폴리싱된 비활성된 층 바로 밑에 존재하는 TaN 등의 전도성 물질로 구성된 장벽 층(5)은 우선적으로 전해 또는 화학적 폴리싱에 의해 폴리싱되고 제거된다. 따라서, TaN 등의 구리 및 전도성 물질은 동시에 폴리싱될 수 있다. 표면 거칠기가 100Å 이하인 최종 표면을 원한다면, 예를 들어 #5000 사이즈 또는 이보다 더 작은 연마제를 이용하는 것이 바람직하다.
도 28은 본 발명에 따른 배선-형성 장치의 또 다른 실시예의 평면도이다. 상기 장치는, 이송 루트(125)를 따라 다음의 순서로 배열되는 로딩/언로딩 섹션(111), 이송 루트(125), 구리-도금 섹션(112), 세정/건조 섹션(114), 제 1 전 해 또는 화학적 폴리싱 섹션(118), 제 2 전해 또는 화학적 폴리싱 섹션(120), 세정/건조 섹션(122), 및 어닐링 섹션(116)을 구비하는 하우징(110)을 포함하여 이루어진다. 또한, 상기 장치는 상기 섹션들 사이에서 기판을 이송하기 위하여 이송 루트(125)를 따라 이동가능한 이송 장치(126)를 제공한다. 구리-도금 섹션(112), 전해 또는 화학적 섹션(118, 120), 어닐링 섹션(116) 등의 구성은 상술한 바와 동일하다.
이하, 배선 형성을 위한 공정의 예시를 도 29를 참조하여 설명한다. 본 예시는, 도 32b에 도시된 바와 같이, 도금된 구리 막(6)을 형성하도록 구리와 함께 도금되는 기판(W)의 표면이 CMP 공정을 통해 평탄하게 되어 구리 배선을 형성하는 경우를 나타낸다. 비록 최종 평탄화 공정이 CMP에 의해 수행되지만, CMP상의 부하는 감소된다.
우선, 가장 바깥쪽 층으로서 시드층(7)(도 32a 참조)을 갖는 기판(W)이 이송 장치(126)에 의해 로딩/언로딩 섹션(111)으로부터 하나씩 꺼내져, 구리-도금 섹션(112)으로 이송된다(단계 1).
다음으로, 구리-도금 섹션(112) 내 기판(W)상에서, 예를 들어 전기도금에 의하여 구리와 함께 도금이 수행되어, 기판(W)의 표면상에 도금된 구리 막(6)(도 32b 참조)을 형성시킨다(단계 2). 도금 종료 후, 도금된 기판(W)은 세정 및 건조를 위하여 세정/건조 섹션(114)으로 이송되고(단계 3), 그 후 기판(W)은 제 1 전해 또는 화학적 폴리싱 섹션(118)으로 이송된다.
다음으로, 제 1 전해 또는 화학적 폴리싱 섹션(118)에 있어서, 제 1 스테이 지 전해 또는 화학적 폴리싱은 기판(W)의 표면상에 형성된 구리 막(6)을 폴리싱 및 제거하도록 기판(W)의 표면(도금된 면)에 대해 수행된다(단계 4). 전해 에칭의 경우, 폴리싱액은 도 16 및 도 17에 도시된 폴리싱액(전해액)으로서, 구리를 용해할 수 있는 적어도 하나의 무기산 및/또는 유기산 및 다가 알코올, 고분자량 다가 알코올, 및 알킬렌 글리콜 알킬 또는 아릴 에테르로 구성되는 그룹으로부터 선택된 적어도 하나의 농조화제를 포함하는 폴리싱액이 사용됨으로써, 기판상의 확산 층을 확장시키고, 분극 전위를 상승시키며, 상기 액의 기판의 전체 표면의 전도도를 억제시켜, 폴리싱된 면의 높은 평탄성을 얻을 수 있다.
다음으로, 제 1 스테이지 전해 또는 화학적 폴리싱 처리를 겪은 기판은, 제 2 스테이지 전해 또는 화학적 폴리싱이 기판의 표면에 대해 수행되는 경우, 제 2 전해 또는 화학적 폴리싱 섹션(120)으로 이송된다(단계 5). 상술한 바와 같이, 화학적 폴리싱이 제 2 스테이지 폴리싱으로서 수행되는 경우, 폴리싱액은, 전해 폴리싱에 사용된 증가된 점도를 갖는 폴리싱액과, 거기에 부가된, 구리의 표면에 부착되어 구리의 용해를 화학적으로 억제할 수 있는 첨가제 또는 구리와 함께 강한 착물을 형성하거나 구리의 표면상에 비활성된 막의 형성을 촉진시키는 기본액 또는 첨가제를 포함하는 폴리싱액(화학제; 150)으로서 사용됨으로써, 구리 막(6)의 평탄도를 더욱 향상시킨다(도 32b 참조). 화학적 폴리싱 처리는 생략될 수 있다.
상술한 바와 같이, 화학적 폴리싱 대신에, 전해 폴리싱이 상기와 동일한 첨가제를 함유하는 동일한 폴리싱액을 사용하여 수행될 수 있다. 또한, 화학적 폴리싱은 전해 폴리싱을 위하여 전원을 차단시킴으로써 앞선 전해 폴리싱(단계 4)에 사용된 것과 동일한 폴리싱액을 사용하여 수행될 수 있다. 구리 막(6)의 두께가 어닐링을 위해 필요한 최소 두께, 예를 들면 300㎚에 이르면, 화학적 폴리싱이 끝나고, 그 후 기판은 세정/건조 섹션(122)으로 이송된다.
상기 기판은 세정/건조 섹션(122)에서 세정 및 건조되고(단계 6), 그런 다음 그 위에 도금된 막(6)을 갖는 기판이 구리 막(6)을 어닐링하도록 가열-처리되는 경우, 어닐링 섹션(116)으로 이송된다(단계 7). 그 후, 어닐링된 기판(W)은 이송 장치(126)에 의해 로딩/언로딩 섹션(111)의 카세트로 복귀한다(단계 8).
그 후, 기판(W)은 배선용 접촉 구멍(3)과 트렌치(4)에 채워진 구리 막(6)의 표면과 절연 막(2)의 표면이 실질적으로 동일한 평면상에 놓이도록 하기 위하여 별도의 장치에서 CMP 처리됨으로써(단계 9), 구리 막(6)으로 구성된 배선을 형성하도록 한다(도 32c 참조). 필요하다면, 그 후에 상술한 캡-도금 처리가 수행된다(단계 10).
본 실시예에 따르면, 전해 또는 화학적 폴리싱 후의 기판상의 구리 막의 평탄도는, 미세 구멍 및 큰 구멍이 기판의 표면 내에 공존하더라도 전해 폴리싱의 일 스테이지를 수행하거나, 전해 폴리싱 및 전해 또는 화학적 폴리싱의 적어도 2 스테이지를 수행함으로써 개선될 수 있다. 따라서, 추후 CMP 공정이 디싱없이 단시간 내에 수행될 수 있다.
기판의 도금된 표면을 전해 폴리싱으로 가능한 한 평탄하도록 하기 위해서는, 기판을 최상의 평탄화된 상태로 고정하고, 최상으로 평탄가능한 마무리를 갖는 판(캐소드)을 사용하는 것이 중요하고, 또한 폴리싱액의 흐름에서 및 전기장에서의 소정의 단독 지점들을 기판 표면의 면적 내에 만들지 않도록, 그것들을 가능한 한 근접하게 유지하면서 상대적으로 그것들을 이동하도록 하는 것도 중요하다.
도 30 및 도 31은 상기 요구들을 만족시키는 전해 또는 화학적 폴리싱 섹션(118)의 또 다른 실시예를 보여준다. 상기 폴리싱 섹션(118(120))은 폴리싱액(150)을 수용하기 위한 상단-개방 원통형 폴리싱 탱크(152)와, 기판(W)이 폴리싱 탱크(152)의 상단 개구부를 덮는 위치에서 기판(W)의 그 정면 아래쪽으로 분리가능하게 잡아주는 기판 홀더(156)를 포함한다. 폴리싱액(150) 내에 담가질 때 캐소드를 만드는 평탄한 판 모양의 판(캐소드 판; 158)이 폴리싱 탱크(152)의 바닥판(72)의 상부면상에 수평방향으로 배치된다. 판(158)의 직경(d3)은, 직경(d4)의 기판(W)이 스크롤 운동을 하더라도, 기판(W)이 판(158)의 면적 밖으로 이동하지 않도록 결정되고; 폴리싱액 공급 구역(158b)을 포함하는 폴리싱액 공급 구역의 직경(d5)은, 직경(d4)의 기판(W)이 스크롤 운동을 하더라도, 폴리싱액 공급 구역이 기판(W)의 면적 내에 남아있도록 결정된다. 판(158)의 표면에는 격자 형태의 수 개의 홈(158a)들이 형성되어 있다. 기판 홀더(156)는 그 내부에, 진공원과 연통하는 진공 챔버(156a)를 제공하고, 상기 진공 챔버(156a)로부터 아래쪽으로 관통하는 수 개의 진공 흡인 구멍(156b)을 제공한다. 전해 또는 화학적 폴리싱 섹션(118, 120)의 타 구성은 도 11 및 도 12에 도시된 에칭 섹션(20)과 동일하므로, 그것의 설명은 이하에 생략되고, 동일한 참조 부호는 동일한 부재를 나타낸다.
전해 또는 화학적 섹션(118, 120)에서의 전해 폴리싱을 수행하는데 있어서, 에칭액(150)은 에칭 탱크(152)로 공급되는 반면, 에칭액(150)은 오버플로우 위어(74)로부터 오버플로잉되고, 바닥판(72)은 상기 판(158)과 함께 스크롤 운동을 하게 된다. 이들 상태하에서, 기판(W)을 그 도금된 면이 아래쪽을 향한 채로 잡아주는 기판 홀더(156)는 기판(W)을 회전시키면서 폴리싱을 위한 위치로 하강한다.
상기 상태하에서, 도 13에 도시된 바와 같이, 예를 들어 1㎛ ~ 20㎛, 바람직하게는 10㎛로 인가될 시간(t1) 및 2~20 A/dm2로 인가될 전류 밀도를 갖는 펄스 전류는, 정지 시간(t2)(각 시간 t2는 시간 t1 과 같음)이 개재되어 복수 회 인가된다. 전류가 통과하면, 도금된 막의 산화 용해가 기판의 상승된 부분에서 먼저 발생하고, 그 후 평면 부분으로 이동한다. 따라서, 전류의 통과 및 전력 공급의 즉시 차단을 반복하면, 상승된 부분을 선택적으로 에칭할 수 있게 된다.
이상에서 살펴본 바와 같이, 배선-형성 방법 및 장치에 따르면, 구리 도금 후 평탄화 공정은 주로 전해 또는 화학적 폴리싱에 의해 수행된다. 따라서, 본 발명은 전반적으로 CMP 처리를 생략할 수 있거나, CMP 처리상의 부하를 줄일 수 있으며, 마무리 공정을 위해서만 CMP를 사용하는 경우를 제외하고는, 동일한 하우징 내에서의 어닐링을 포함하는 일련의 평탄화 단계를 연속적으로 수행할 수 있다.
또한, 본 발명의 폴리싱액은, 전해 폴리싱 또는 화학적 폴리싱에 사용될 때, 기판의 표면상에 형성된 도금된 구리 막을 평탄화된 막 표면으로 폴리싱할 수 있고, 상기와 동일한 폴리싱 속도로 구리 및 구리와 다른 전도성 물질을 폴리싱할 수 있다. 본 발명의 폴리싱 방법은 폴리싱된 표면에 우수한 평탄도를 제공할 수 있으므로, CMP 처리를 완전히 생략하거나 CMP에 걸리는 부하를 가능한 최소 범위로 줄일 수 있다.
비록 본 발명의 임의의 바람직한 실시예를 도시하고 상세히 설명하였지만, 청구항의 범위를 벗어나지 않고도 다양한 변형 및 수정이 가능하다는 것을 이해되어야 할 것이다.

Claims (65)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 기판의 표면상에 구리 막을 형성하여 상기 기판의 표면 내에 형성된 미세 후퇴부 속에 구리를 채워넣음으로써 배선을 형성시키는 장치로서,
    로딩/언로딩 섹션;
    구리-도금 섹션;
    전해 또는 화학적 폴리싱 섹션; 및
    상기 기판을 이송하기 위한 이송 장치를 포함하는 것을 특징으로 하는 배선 형성 장치.
  41. 기판의 표면상에 구리 막을 형성하여 상기 기판의 표면 내에 형성된 미세 후퇴부 속에 구리를 채워넣음으로써 배선을 형성시키는 장치로서,
    로딩/언로딩 섹션;
    구리-도금 섹션;
    전해 또는 화학적 폴리싱 섹션;
    어닐링 섹션; 및
    상기 기판을 이송하기 위한 이송 장치를 포함하는 것을 특징으로 하는 배선 형성 장치.
  42. 기판의 표면상에 구리 막을 형성하여 상기 기판의 표면 내에 형성된 미세 후퇴부 속에 구리를 채워넣음으로써 배선을 형성시키는 장치로서,
    로딩/언로딩 섹션;
    구리-도금 섹션;
    전해 또는 화학적 폴리싱 섹션;
    어닐링 섹션;
    세정 섹션; 및
    상기 기판을 이송하기 위한 이송 장치를 포함하는 것을 특징으로 하는 배선 형성 장치.
  43. 기판의 표면상에 구리 막을 형성하여 상기 기판의 표면 내에 형성된 미세 후퇴부 속에 구리를 채워넣음으로써 배선을 형성시키는 장치로서,
    로딩/언로딩 섹션;
    구리-도금 섹션;
    전해 또는 화학적 폴리싱 섹션;
    어닐링 섹션;
    세정 섹션;
    화학적 기계적 폴리싱 섹션; 및
    상기 기판을 이송하기 위한 이송 장치를 포함하는 것을 특징으로 하는 배선 형성 장치.
  44. 기판의 표면상에 구리 막을 형성하여 상기 기판의 표면 내에 형성된 미세 후퇴부 속에 구리를 채워넣음으로써 배선을 형성시키는 장치로서,
    로딩/언로딩 섹션;
    구리-도금 섹션;
    전해 또는 화학적 폴리싱 섹션;
    어닐링 섹션;
    캡-도금 처리 섹션; 및
    상기 기판을 이송하기 위한 이송 장치를 포함하는 것을 특징으로 하는 배선 형성 장치.
  45. 제 42항에 있어서,
    상기 세정 섹션은 또한 상기 기판의 건조를 수행하는 것을 특징으로 하는 배선 형성 장치.
  46. 제 43항에 있어서,
    상기 세정 섹션은 또한 상기 기판의 건조를 수행하는 것을 특징으로 하는 배선 형성 장치.
  47. 기판의 표면상에 구리 막을 형성하여 상기 기판의 표면 내에 형성된 미세 후퇴부 속에 구리를 채워넣음으로써 배선을 형성시키는 장치로서,
    로딩/언로딩 섹션;
    구리-도금 섹션;
    제 1 전해 또는 화학적 폴리싱 섹션;
    제 2 전해 또는 화학적 폴리싱 섹션;
    어닐링 섹션; 및
    상기 기판을 이송하기 위한 이송 장치를 포함하는 것을 특징으로 하는 배선 형성 장치.
  48. 제 40항에 있어서,
    상기 구리-도금 섹션은, 도금액에서의 도금에 의해 상기 구리 막을 형성하기 위한 상기 도금액을 유지시키고,
    에칭액을 유지시키고, 상기 기판의 표면상에 형성된 도금된 막을 전해 에칭시키는 에칭 섹션을 더 포함하여 이루어지는 것을 특징으로 하는 배선 형성 장치.
  49. 제 48항에 있어서,
    상기 에칭 섹션은,
    기판을 그 표면이 아래쪽을 향한 채로 잡아주는 기판 홀더;
    상기 에칭액 내에 담가지고, 상기 기판 홀더에 의해 고정된 상기 기판의 하부면을 향하여 위치된 캐소드 판; 및
    상기 기판 홀더에 의해 고정된 상기 기판 및 상기 캐소드 판을 상대적으로 이동하도록 하는 상대 운동 기구를 포함하는 것을 특징으로 하는 배선 형성 장치.
  50. 제 49항에 있어서,
    그 표면 내에서 상기 캐소드 판의 전체 길이에 걸쳐 연장되는 복수의 홈; 및
    상기 캐소드 판 내에 형성되어 상기 에칭액을 상기 홈으로 공급하고, 상기 홈과 연통하고 있는 복수의 에칭액 공급 구멍을 더 포함하는 것을 특징으로 하는 배선 형성 장치.
  51. 제 49항에 있어서,
    상기 상대 운동 기구는 상기 기판을 회전시키기 위한 기판-회전 기구 및 상기 캐소드 판이 회전, 왕복 또는 편심 회전 중 어느 하나를 행하도록 하거나 또는 상기 캐소드 판이 스크롤 운동을 하도록 하기 위한 캐소드 판-이동 기구를 포함하여 이루어지는 것을 특징으로 하는 배선 형성 장치.
  52. 제 51항에 있어서,
    그 표면 내에서 상기 캐소드 판의 전체 길이에 걸쳐 연장되는 복수의 홈; 및
    상기 캐소드 판 내에 형성되어 상기 에칭액을 상기 홈으로 공급하고, 상기 홈과 연통하고 있는 복수의 에칭액 공급 구멍을 더 포함하는 것을 특징으로 하는 배선 형성 장치.
  53. 제 49항에 있어서,
    상기 기판 홀더는 진공 흡인 방식으로 또는 정전형 척킹 방식으로 상기 기판을 고정하도록 구성되는 것을 특징으로 하는 배선 형성 장치.
  54. 제 50항에 있어서,
    상기 기판 홀더는 진공 흡인 방식으로 또는 정전형 척킹 방식으로 상기 기판을 고정하도록 구성되는 것을 특징으로 하는 배선 형성 장치.
  55. 제 51항에 있어서,
    상기 기판 홀더는 진공 흡인 방식으로 또는 정전형 척킹 방식으로 상기 기판을 고정하도록 구성되는 것을 특징으로 하는 배선 형성 장치.
  56. 제 49항에 있어서,
    상기 캐소드 판은 구리에 부착하지 않는 물질로 구성되는 것을 특징으로 하는 배선 형성 장치.
  57. 제 41항에 있어서,
    상기 기판을 세정하기 위하여 제공되는 세정 섹션을 더 포함하는 것을 특징으로 하는 배선 형성 장치.
  58. 제 41항에 있어서,
    적어도 2 개의 상기 전해 또는 화학적 폴리싱 섹션들이 제 1 스테이지 전해 또는 화학적 폴리싱 및 제 2 스테이지 전해 또는 화학적 폴리싱을 수행하기 위하여 제공되는 것을 특징으로 하는 배선 형성 장치.
  59. 제 41항에 있어서,
    상기 전해 또는 화학적 폴리싱 섹션은,
    기판을 그 표면이 아래쪽을 향한 채로 잡아주는 기판 홀더;
    폴리싱액 내에 담가지고, 상기 기판 홀더에 의해 고정된 상기 기판의 하부면을 향하여 위치된 캐소드 판; 및
    상기 기판 홀더에 의해 고정된 상기 기판 및 상기 캐소드 판을 상대적으로 이동하도록 하는 상대 운동 기구를 포함하는 것을 특징으로 하는 배선 형성 장치.
  60. 제 59항에 있어서,
    그 표면 내에서 상기 캐소드 판의 전체 길이에 걸쳐 연장되는 복수의 홈; 및
    상기 캐소드 판 내에 형성되어 상기 폴리싱액을 상기 홈으로 공급하고, 상기 홈과 연통하고 있는 복수의 폴리싱액 공급 구멍을 더 포함하는 것을 특징으로 하는 배선 형성 장치.
  61. 제 59항에 있어서,
    상기 상대 운동 기구는 상기 기판을 회전시키기 위한 기판-회전 기구 및 상기 캐소드 판이 회전, 왕복 또는 편심 회전 중 어느 하나를 행하도록 하거나 또는 상기 캐소드 판이 스크롤 운동을 하도록 하기 위한 캐소드 판-이동 기구를 포함하여 이루어지는 것을 특징으로 하는 배선 형성 장치.
  62. 제 59항에 있어서,
    상기 기판 홀더는 진공 흡인 방식으로 또는 정전형 척킹 방식으로 상기 기판을 고정하도록 구성되는 것을 특징으로 하는 배선 형성 장치.
  63. 제 59항에 있어서,
    상기 캐소드 판은 구리에 부착하지 않는 물질로 구성되는 것을 특징으로 하는 배선 형성 장치.
  64. 제 41항에 있어서,
    구리 배선의 노출된 표면을 선택적으로 덮고 보호하는 보호 막을 형성하기 위한 캡-도금 처리 섹션을 더 포함하는 것을 특징으로 하는 배선 형성 장치.
  65. 제 64항에 있어서,
    상기 캡-도금 처리 섹션은 Pd-부착 처리 섹션 및 무전해 CoWP-도금 섹션을 포함하는 것을 특징으로 하는 배선 형성 장치.
KR1020010038479A 2000-06-29 2001-06-29 배선 형성을 위한 방법과 장치 및 폴리싱액과 폴리싱 방법 KR100839973B1 (ko)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00196993 2000-06-29
JP2000196993 2000-06-29
JPJP-P-2000-00356590 2000-11-22
JP2000-356590 2000-11-22
JP2000-196993 2000-11-22
JP2000356590 2000-11-22
JPJP-P-2001-00077155 2001-03-16
JPJP-P-2001-00077154 2001-03-16
JP2001077154 2001-03-16
JP2001-077155 2001-03-16
JP2001077155 2001-03-16
JP2001-077154 2001-03-16

Publications (2)

Publication Number Publication Date
KR20020002331A KR20020002331A (ko) 2002-01-09
KR100839973B1 true KR100839973B1 (ko) 2008-06-19

Family

ID=27481399

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010038479A KR100839973B1 (ko) 2000-06-29 2001-06-29 배선 형성을 위한 방법과 장치 및 폴리싱액과 폴리싱 방법

Country Status (4)

Country Link
US (2) US6811658B2 (ko)
EP (1) EP1167585A3 (ko)
KR (1) KR100839973B1 (ko)
TW (1) TW571005B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210130466A (ko) 2020-04-22 2021-11-01 한양대학교 에리카산학협력단 연속 전해 장치 및 방법

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6943112B2 (en) 2002-07-22 2005-09-13 Asm Nutool, Inc. Defect-free thin and planar film processing
US7160432B2 (en) * 2001-03-14 2007-01-09 Applied Materials, Inc. Method and composition for polishing a substrate
US7582564B2 (en) * 2001-03-14 2009-09-01 Applied Materials, Inc. Process and composition for conductive material removal by electrochemical mechanical polishing
US6899804B2 (en) * 2001-12-21 2005-05-31 Applied Materials, Inc. Electrolyte composition and treatment for electrolytic chemical mechanical polishing
US6811680B2 (en) 2001-03-14 2004-11-02 Applied Materials Inc. Planarization of substrates using electrochemical mechanical polishing
US6821409B2 (en) * 2001-04-06 2004-11-23 Asm-Nutool, Inc. Electroetching methods and systems using chemical and mechanical influence
ES2289071T3 (es) * 2001-04-27 2008-02-01 Erowa Ag Dispositivo de fijacion.
US7638030B2 (en) 2001-06-18 2009-12-29 Ebara Corporation Electrolytic processing apparatus and electrolytic processing method
CN1329972C (zh) * 2001-08-13 2007-08-01 株式会社荏原制作所 半导体器件及其制造方法
US20070295611A1 (en) * 2001-12-21 2007-12-27 Liu Feng Q Method and composition for polishing a substrate
JPWO2003080898A1 (ja) * 2002-03-25 2005-07-28 株式会社荏原製作所 電解加工装置及び電解加工方法
EP1506572A1 (en) * 2002-05-17 2005-02-16 Ebara Corporation Substrate processing apparatus and substrate processing method
US6984301B2 (en) 2002-07-18 2006-01-10 Micron Technology, Inc. Methods of forming capacitor constructions
JP4205914B2 (ja) * 2002-08-27 2009-01-07 株式会社ルネサステクノロジ 半導体装置の製造方法及び製造装置
JP3810718B2 (ja) * 2002-08-30 2006-08-16 富士通株式会社 半導体装置の製造方法
DE10259934B3 (de) * 2002-12-20 2004-10-14 H.C. Starck Gmbh Verfahren zur Herstellung von Formteilen aus Niob oder Tantal durch elektrochemisches Ätzen und so erhältliche Formteile
DE10313517B4 (de) * 2003-03-25 2006-03-30 Atotech Deutschland Gmbh Lösung zum Ätzen von Kupfer, Verfahren zum Vorbehandeln einer Schicht aus Kupfer sowie Anwendung des Verfahrens
US7067048B2 (en) * 2003-08-08 2006-06-27 Lsi Logic Corporation Method to improve the control of electro-polishing by use of a plating electrode an electrolyte bath
US20050048768A1 (en) * 2003-08-26 2005-03-03 Hiroaki Inoue Apparatus and method for forming interconnects
US20050092620A1 (en) * 2003-10-01 2005-05-05 Applied Materials, Inc. Methods and apparatus for polishing a substrate
CN100447303C (zh) * 2004-09-29 2008-12-31 李家顺 复蚀刻直接成形刀模的方法及其装置
TWI294923B (en) * 2004-10-06 2008-03-21 Basf Electronic Materials Taiwan Ltd Electropolishing electrolyte and method for planarizing a metal layer using the same
US7247558B2 (en) 2004-12-03 2007-07-24 Novellus Systems, Inc. Method and system for electroprocessing conductive layers
CN100373589C (zh) * 2005-05-27 2008-03-05 中芯国际集成电路制造(上海)有限公司 一种在化学机械研磨中减少导体结构碟陷与侵蚀的方法
US20070049008A1 (en) * 2005-08-26 2007-03-01 Martin Gerald A Method for forming a capping layer on a semiconductor device
US7410899B2 (en) * 2005-09-20 2008-08-12 Enthone, Inc. Defectivity and process control of electroless deposition in microelectronics applications
US7485561B2 (en) 2006-03-29 2009-02-03 Asm Nutool, Inc. Filling deep features with conductors in semiconductor manufacturing
US7625814B2 (en) 2006-03-29 2009-12-01 Asm Nutool, Inc. Filling deep features with conductors in semiconductor manufacturing
US7572723B2 (en) * 2006-10-25 2009-08-11 Freescale Semiconductor, Inc. Micropad for bonding and a method therefor
US20080217183A1 (en) * 2007-03-09 2008-09-11 Sriram Muthukumar Electropolishing metal features on a semiconductor wafer
US8323460B2 (en) * 2007-06-20 2012-12-04 Lam Research Corporation Methods and systems for three-dimensional integrated circuit through hole via gapfill and overburden removal
KR100919932B1 (ko) * 2007-10-05 2009-10-07 주식회사 실트론 실리콘 에피택셜 단결정 기판의 제조방법 및 에칭장치
US7807572B2 (en) * 2008-01-04 2010-10-05 Freescale Semiconductor, Inc. Micropad formation for a semiconductor
US8795032B2 (en) 2008-06-04 2014-08-05 Ebara Corporation Substrate processing apparatus, substrate processing method, substrate holding mechanism, and substrate holding method
US7884016B2 (en) 2009-02-12 2011-02-08 Asm International, N.V. Liner materials and related processes for 3-D integration
KR101578079B1 (ko) * 2009-02-13 2015-12-16 주식회사 뉴파워 프라즈마 기판 도금 장치
WO2010108517A1 (en) * 2009-03-26 2010-09-30 Siemens Aktiengesellschaft Electropolishing method and electromagnetic flowmeter having electropolished electrodes
JP5384269B2 (ja) * 2009-09-18 2014-01-08 東京エレクトロン株式会社 Ｃｕ配線の形成方法
US20150104940A1 (en) * 2013-10-11 2015-04-16 Air Products And Chemicals Inc. Barrier chemical mechanical planarization composition and method thereof
US10692735B2 (en) * 2017-07-28 2020-06-23 Lam Research Corporation Electro-oxidative metal removal in through mask interconnect fabrication
CN113084280A (zh) * 2021-04-17 2021-07-09 吴杰森 一种五金表面抛光工艺

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990029870A (ko) * 1997-09-17 1999-04-26 마에다 시게루 기판도금장치
US6297154B1 (en) * 1998-08-28 2001-10-02 Agere System Guardian Corp. Process for semiconductor device fabrication having copper interconnects
US6508920B1 (en) * 1998-02-04 2003-01-21 Semitool, Inc. Apparatus for low-temperature annealing of metallization microstructures in the production of a microelectronic device
US6572755B2 (en) * 2001-04-11 2003-06-03 Speedfam-Ipec Corporation Method and apparatus for electrochemically depositing a material onto a workpiece surface

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3207683A (en) * 1962-02-05 1965-09-21 Coussinets Ste Indle Process of electrolytic surface treatment of metals
JPS5224499B2 (ko) * 1973-01-22 1977-07-01
US4242152A (en) * 1979-05-14 1980-12-30 National Semiconductor Corporation Method for adjusting the focus and power of a trimming laser
US4242154A (en) * 1979-10-03 1980-12-30 Kaiser Steel Corporation Preheat and cleaning system
US4755265A (en) * 1985-06-28 1988-07-05 Union Oil Company Of California Processes for the deposition or removal of metals
US5256565A (en) * 1989-05-08 1993-10-26 The United States Of America As Represented By The United States Department Of Energy Electrochemical planarization
US5567300A (en) * 1994-09-02 1996-10-22 Ibm Corporation Electrochemical metal removal technique for planarization of surfaces
EP0751567B1 (en) * 1995-06-27 2007-11-28 International Business Machines Corporation Copper alloys for chip interconnections and method of making
US6384001B2 (en) * 1997-03-03 2002-05-07 Micron Technology, Inc. Dilute cleaning composition
US5807165A (en) * 1997-03-26 1998-09-15 International Business Machines Corporation Method of electrochemical mechanical planarization
US5934978A (en) * 1997-08-15 1999-08-10 Advanced Micro Devices, Inc. Methods of making and using a chemical-mechanical polishing slurry that reduces wafer defects
JPH1158205A (ja) * 1997-08-25 1999-03-02 Unique Technol Internatl Pte Ltd 電解研磨併用ポリシング・テクスチャー加工装置および加工方法ならびにそれに使用する電解研磨併用ポリシング・テクスチャーテープ
US6110011A (en) 1997-11-10 2000-08-29 Applied Materials, Inc. Integrated electrodeposition and chemical-mechanical polishing tool
US5944588A (en) * 1998-06-25 1999-08-31 International Business Machines Corporation Chemical mechanical polisher
JP3629150B2 (ja) * 1998-08-11 2005-03-16 株式会社東芝 メッキ膜の形成方法及び形成装置
US6056864A (en) * 1998-10-13 2000-05-02 Advanced Micro Devices, Inc. Electropolishing copper film to enhance CMP throughput
US6143656A (en) * 1998-10-22 2000-11-07 Advanced Micro Devices, Inc. Slurry for chemical mechanical polishing of copper
US6315883B1 (en) * 1998-10-26 2001-11-13 Novellus Systems, Inc. Electroplanarization of large and small damascene features using diffusion barriers and electropolishing
JP3293783B2 (ja) * 1998-11-10 2002-06-17 日本電気株式会社 半導体装置の製造方法
US6267853B1 (en) 1999-07-09 2001-07-31 Applied Materials, Inc. Electro-chemical deposition system
US6177349B1 (en) * 1998-12-07 2001-01-23 Advanced Micro Devices, Inc. Preventing Cu dendrite formation and growth
US6355153B1 (en) * 1999-09-17 2002-03-12 Nutool, Inc. Chip interconnect and packaging deposition methods and structures
US6194366B1 (en) * 1999-11-16 2001-02-27 Esc, Inc. Post chemical-mechanical planarization (CMP) cleaning composition
US6299741B1 (en) * 1999-11-29 2001-10-09 Applied Materials, Inc. Advanced electrolytic polish (AEP) assisted metal wafer planarization method and apparatus
US6368190B1 (en) * 2000-01-26 2002-04-09 Agere Systems Guardian Corp. Electrochemical mechanical planarization apparatus and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990029870A (ko) * 1997-09-17 1999-04-26 마에다 시게루 기판도금장치
US6508920B1 (en) * 1998-02-04 2003-01-21 Semitool, Inc. Apparatus for low-temperature annealing of metallization microstructures in the production of a microelectronic device
US6297154B1 (en) * 1998-08-28 2001-10-02 Agere System Guardian Corp. Process for semiconductor device fabrication having copper interconnects
US6572755B2 (en) * 2001-04-11 2003-06-03 Speedfam-Ipec Corporation Method and apparatus for electrochemically depositing a material onto a workpiece surface

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210130466A (ko) 2020-04-22 2021-11-01 한양대학교 에리카산학협력단 연속 전해 장치 및 방법

Also Published As

Publication number Publication date
US20040200728A1 (en) 2004-10-14
TW571005B (en) 2004-01-11
US6811658B2 (en) 2004-11-02
KR20020002331A (ko) 2002-01-09
US20020088709A1 (en) 2002-07-11
EP1167585A2 (en) 2002-01-02
EP1167585A3 (en) 2008-07-30

Similar Documents

Publication Publication Date Title
KR100839973B1 (ko) 배선 형성을 위한 방법과 장치 및 폴리싱액과 폴리싱 방법
US8470191B2 (en) Topography reduction and control by selective accelerator removal
US6943112B2 (en) Defect-free thin and planar film processing
US7449098B1 (en) Method for planar electroplating
US6709565B2 (en) Method and apparatus for uniform electropolishing of damascene ic structures by selective agitation
US6143155A (en) Method for simultaneous non-contact electrochemical plating and planarizing of semiconductor wafers using a bipiolar electrode assembly
EP1104013A2 (en) Advanced electrolytic polish assisted metal wafer planarization
JP2004519557A (ja) 銅めっき液、めっき方法及びめっき装置
JP2005520044A (ja) 平坦金属電気的処理
US8795482B1 (en) Selective electrochemical accelerator removal
US7531079B1 (en) Method and apparatus for uniform electropolishing of damascene IC structures by selective agitation
WO2002090623A1 (fr) Bain galvanoplastique et procede pour substrat de galvanoplastie faisant appel audit bain
US7686935B2 (en) Pad-assisted electropolishing
KR20150056655A (ko) 구리를 장벽 층 상에 전기도금하기 위한 전해질 및 프로세스
US20070181441A1 (en) Method and apparatus for electropolishing
JP2003124214A (ja) 配線形成方法及びその装置
WO2002092878A2 (en) Electroless plating method and device, and substrate processing method and apparatus
US7754061B2 (en) Method for controlling conductor deposition on predetermined portions of a wafer
JP3907432B2 (ja) 電解研磨用電解液及び電解研磨方法
JP2002343797A (ja) 配線形成装置及びその方法
JP2003179009A (ja) 研磨液、研磨方法及び研磨装置
US7229907B2 (en) Method of forming a damascene structure with integrated planar dielectric layers
JP2003306793A (ja) めっき装置及び方法
JP3821669B2 (ja) 配線形成方法及び装置
US20090266707A1 (en) Pad-assisted electropolishing

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee