KR100839505B1 - 반도체 장치의 리셋 신호 발생장치 및 반도체 장치의초기화 방법 - Google Patents

반도체 장치의 리셋 신호 발생장치 및 반도체 장치의초기화 방법 Download PDF

Info

Publication number
KR100839505B1
KR100839505B1 KR1020070054251A KR20070054251A KR100839505B1 KR 100839505 B1 KR100839505 B1 KR 100839505B1 KR 1020070054251 A KR1020070054251 A KR 1020070054251A KR 20070054251 A KR20070054251 A KR 20070054251A KR 100839505 B1 KR100839505 B1 KR 100839505B1
Authority
KR
South Korea
Prior art keywords
warm
signal
reboot
power supply
supply voltage
Prior art date
Application number
KR1020070054251A
Other languages
English (en)
Inventor
최형찬
이준희
전기석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070054251A priority Critical patent/KR100839505B1/ko
Application granted granted Critical
Publication of KR100839505B1 publication Critical patent/KR100839505B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

반도체 장치의 리셋 신호 발생장치는 전압 레벨 검출부, 웜 오프 펄스 신호 발생부, 및 로직부를 포함한다. 전압 레벨 검출부는 콜드 리부팅시에 전원전압의 레벨을 검출하여 파워 업 리셋 신호를 생성하고, 웜 오프 펄스 신호 발생부는 웜 리부팅시 외부에서 인가되는 클럭 인에이블 신호에 기초하여 웜 리부팅을 나타내는 웜 오프 펄스 신호를 생성한다. 로직부는 상기 콜드 리부팅시에는 상기 파워 업 리셋 신호를 리셋 신호로 출력하고, 상기 웜 리부팅시에는 상기 웜 오프 펄스 신호를 리셋 신호로 출력한다. 따라서 웜 리부팅 에서도 콜드 리부팅과 같은 초기화가 가능하다.
초기화, 리셋 신호, 웜 리부팅, 콜드 리부팅

Description

반도체 장치의 리셋 신호 발생장치 및 반도체 장치의 초기화 방법{RESET SIGNAL GENERATOR AND METHOD OF RESETTING FOR SEMICONDUCTOR DEVICE}
도 1은 웜 리부팅시의 클럭 인에이블 신호를 나타내는 도면이다.
도 2는 본 발명의 제1 실시예에 따른 반도체 장치의 리셋 신호 발생장치의 블록도이다.
도 3은 본 발명의 일 실시예에 따른 도 2의 웜 오프 펄스 신호 발생부의 블록도 이다.
도 4는 본 발명의 일 실시예에 따른 웜 오프 펄스 신호의 생성 과정을 나타내는 타이밍 도이다.
도 5는 본 발명의 일 실시예에 따른 도 3의 딜레이부에 포함된 카운터를 설명하기 위한 도면이다.
도 6은 본 발명의 제2 실시예에 따른 리셋 신호 발생장치를 포함하는 반도체 장치의 블록도이다.
도 7은 본 발명의 일 실시예에 따른 도 6의 전원전압 공급부에 대한 일 실시예를 나타낸 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 전압 레벨 검출부
300 : 웜 오프 펄스 신호 발생부
500 : 로직부
700 : 전원전압 공급부
2000 : 리셋 신호 발생장치
본 발명은 반도체 장치에 관한 것으로, 더욱 상세하게는 반도체 장치의 리셋 신호 발생장치 및 반도체 장치의 초기화 방법에 관한 것이다.
반도체 장치는 마더 보드(mother board)에서 동작할 때, 두 가지 방식의 리부팅이 있다. 첫째는 전원전압이 완전히 끊어지는 방식인 콜드 리부팅(cold rebooting) 방식이며, 둘째는 전원전압을 유지하는 웜 리부팅(warm rebooting) 방식이다.
콜드 리부팅 방식은 전원전압이 오프(off) 되었다가 온(on)되는 경우, 파워 업 구간에서 활성화(로직하이 레벨) 되었다가 상기 전원전압(VDD)이 일정한 전압레벨에 도달하면 비활성화(로직로우 레벨) 되는 파워 업 리셋 신호(PVCCH)를 생성한다. 즉, 전원전압의 레벨을 검출하여 생성된 파워 업 리셋 신호(PVCCH)를 이용하여 반도체 장치 내부를 초기화 한다. 그러나 웜 리부팅 방식에서는 오프 동작시에도 전원전압(VDD)은 일정한 전압레벨을 유지하므로 상기 전원전압(VDD)의 레벨을 감지하여 리셋 신호를 발생시키는 것이 어렵다.
한편, 현재 DDR SDRAM(double data rate synchronous dynamic random access memory) 장치에서는 콜드 리부팅 또는 웜 리부팅시에 클럭 인에이블 신호(CKE)를 로직로우 레벨로 인가한다.
한국 등록특허 제10-0434513호는 웜 리부팅시에 인가되는 외부의 클럭 인에이블 신호를 이용하여 데이터 경로 관련 블락을 초기화하는 리셋 신호 발생 방법을 개시하고 있다. 그러나 상기 등록 특허는 웜 리부팅시에 데이터 경로 관련 블락만을 초기화 시키므로 반도체 장치 내부의 래치 등에는 이전 데이터(data)가 그대로 유지되게 된다. 이런 경우 다음 명령으로 독출(read) 명령 또는 기입(write) 명령이 인가되면 래치에 초기화 되지 않은 이전 데이터가 남아있게 되어 동작 오류를 일으키게 되는 문제가 여전히 존재한다.
상기와 같은 문제점을 해결하기 위하여, 본 발명은 웜 리부팅을 나타내는 웜 오프 펄스 신호를 생성하는 장치를 제공하는 것을 일 목적으로 한다.
또한, 본 발명은 상기 생성된 웜 오프 펄스 신호를 이용하여 반도체 장치의 리셋 신호를 발생하는 장치를 제공하는 것을 일 목적으로 한다.
나아가, 본 발명은 상기 생성된 웜 오프 펄스 신호를 이용하여 반도체 장치를 초기화 시키는 방법을 제공하는 것을 일 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명의 제 1 실시예에 따른 반도체 장치의 리셋 신호 발생장치는 전압 레벨 검출부, 웜 오프 펄스 신호 발생부, 및 로직부를 포함한다.
상기 전압 레벨 검출부는 콜드 리부팅시 전원전압의 레벨을 검출하여 파워 업 리셋 신호를 생성한다. 상기 웜 오프 펄스 신호 발생부는 웜 리부팅시 외부에서 인가되는 클럭 인에이블 신호에 기초하여 웜 리부팅을 나타내는 웜 오프 펄스 신호를 생성한다. 상기 로직부는 상기 콜드 리부팅시에는 상기 파워 업 리셋 신호를 리셋 신호로 출력하고, 상기 웜 리부팅시에는 상기 웜 오프 펄스 신호를 리셋 신호로 출력한다.
상기 웜 오프 펄스 신호 발생부는 상기 웜 리부팅시 외부에서 인가되는 클럭 인에이블 신호를 반전시키는 인버터, 상기 반전된 클럭 인에이블 신호와 셀프 리프레시 명령 신호의 반전 신호를 논리곱하여 출력하는 제1 AND 게이트, 상기 제1 AND 게이트의 출력 신호를 딜레이 시키는 딜레이부, 및 상기 제1 AND 게이트의 출력 신호와 상기 딜레이부의 출력 신호를 논리곱하여 상기 웜 오프 펄스 신호를 출력하는 제2 AND 게이트를 포함할 수 있다.
상기 딜레이부는 정상 동작 모드시 외부에서 인가되는 클럭 인에이블 신호의 로직로우 레벨 구간 이상을 딜레이 하는 리프레시 주기 카운터를 포함할 수 있다.
본 발명의 제 2 실시예에 따른 외부 전원전압을 이용하여 내부 전원전압을 생성하여 사용하는 반도체 장치에 있어서 리셋 신호 발생장치는, 웜 오프 펄스 신호 발생부, 제 1 스위칭부, 제 2 스위칭부, 및 전압 레벨 검출부를 포함한다.
상기 웜 오프 펄스 신호 발생부는 웜 리부팅시 외부에서 인가되는 클럭 인에이블 신호에 기초하여 웜 리부팅을 나타내는 웜 오프 펄스 신호를 생성한다. 상기 제 1 스위칭부는 상기 생성된 웜 오프 펄스 신호에 응답하여 상기 외부 전원전압을 차단한다. 제 2 스위칭부는 상기 생성된 웜 오프 펄스 신호에 응답하여 상기 내부 전원전압을 접지전압으로 다운시킨다. 상기 전압 레벨 검출부는 상기 차단되었던 외부 전원전압이 다시 인가될 때, 상기 내부 전원전압의 레벨을 검출하여 파워 업 리셋 신호를 생성한다.
상기 웜 오프 펄스 신호 발생부는 상기 웜 리부팅시 외부에서 인가되는 클럭 인에이블 신호를 반전시키는 인버터, 상기 반전된 클럭 인에이블 신호와 셀프 리프레시 명령 신호의 반전 신호를 논리곱하여 출력하는 제1 AND 게이트, 상기 제1 AND 게이트의 출력 신호를 딜레이 시키는 딜레이부, 및 상기 제1 AND 게이트의 출력 신호와 상기 딜레이부의 출력 신호를 논리곱하여 상기 웜 오프 펄스 신호를 출력하는 제2 AND 게이트를 포함할 수 있다.
상기 딜레이부는 정상 동작 모드시 외부에서 인가되는 클럭 인에이블 신호의 로직로우 레벨 구간 이상을 딜레이 하는 리프레시 주기 카운터를 포함할 수 있다.
상기 반도체 장치의 모드 레지스터 세트(MRS) 회로는 상기 외부 전원전압을 직접 공급받아 상기 웜 리부팅시 저장된 데이터를 유지할 수 있다.
상기 제 1 스위칭부는 PMOS(p-channel metal oxide semiconductor) 트랜지스터이고, 상기 제 2 스위칭부는 NMOS(n-channel metal oxide semiconductor) 트랜지스터 일 수 있다.
본 발명의 일 실시예에 따른 반도체 장치의 초기화 방법에서, 반도체 장치를 초기화 하기 위하여 콜드 리부팅시 전원전압의 레벨을 검출하여 파워 업 리셋 신호 가 생성된다. 또한, 웜 리부팅시 외부에서 인가되는 클럭 인에이블 신호에 기초하여 웜 리부팅을 나타내는 웜 오프 펄스 신호가 생성된다. 상기 콜드 리부팅시에는 상기 파워 업 리셋 신호가 리셋 신호로 출력되고, 상기 웜 리부팅시에는 상기 웜 오프 펄스 신호가 리셋 신호로 출력된다. 상기 리셋 신호에 의하여 상기 반도체 장치가 초기화 된다.
본 발명의 일 실시예에 따른 반도체 장치의 초기화 방법에서, 외부 전원전압을 이용하여 내부 전원전압을 생성하여 사용하는 반도체 장치에 있어서 반도체 장치를 초기화하기 위하여 웜 리부팅시 외부에서 인가되는 클럭 인에이블 신호에 기초하여 웜 리부팅을 나타내는 웜 오프 펄스 신호가 생성된다. 상기 외부전압은 상기 생성된 웜 오프 펄스 신호에 응답하여 차단된다. 상기 내부 전원전압은 상기 생성된 웜 오프 펄스 신호에 응답하여 접지전압으로 다운된다. 상기 차단되었던 외부 전원전압이 다시 인가될 때, 상기 내부 전원전압의 레벨을 검출하여 파워 업 리셋 신호가 생성된다. 상기 생성된 파워 업 리셋 신호에 의하여 상기 반도체 장치가 초기화 된다.
본 발명의 일 실시예에 따른 반도체 장치의 웜 오프 펄스 신호 발생부는 웜 리부팅시 외부에서 인가되는 클럭 인에이블 신호를 반전시키는 인버터, 상기 반전된 클럭 인에이블 신호와 셀프 리프레시 명령 신호의 반전 신호를 논리곱하여 출력하는 제1 AND 게이트, 상기 제1 AND 게이트의 출력 신호를 딜레이 시키는 딜레이부, 및 상기 제1 AND 게이트의 출력 신호와 상기 딜레이부의 출력 신호를 논리곱하여 웜 오프 펄스 신호를 생성하는 제2 AND 게이트를 포함한다.
상기 딜레이부는 정상 동작시 외부에서 인가되는 클럭 인에이블 신호의 로직로우 레벨 구간 이상을 딜레이 하는 리프레시 주기 카운터를 포함할 수 있다.
따라서 웜 리부팅시에 인가되는 클럭 인에이블 신호를 이용하여 웜 리부팅을 나타내는 웜 오프 펄스 신호를 생성하고, 상기 웜 오프 펄스 신호를 이용하여 리셋 신호를 발생하므로, 웜 리부팅에서도 콜드 리부팅과 같은 초기화가 가능하다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 웜 리부팅시의 클럭 인에이블 신호를 나타내는 도면이다.
도 1을 참조하면, 반도체 장치의 웜 리부팅시에도 전원전압(VDD)은 로직하이 레벨을 유지한다. 상기 웜 리부팅시 외부에서 인가되는 클럭 인에이블 신호(CKE)는 일정구간 동안 로직로우 레벨을 유지한다.
상기 설명한 바와 같이, 종래 기술은 웜 리부팅시 인가되는 외부의 클럭 인에이블 신호를 이용하여 웜 리부팅에서의 데이터 경로 관련 블락의 리셋 신호 발생 방법을 개시하고 있다. 그러나 DDR SDRAM의 정상(normal) 동작 모드에서도 클럭 인에이블 신호가 로직로우 레벨로 인가될 수 있다. 따라서 상기 종래 기술은 클럭 인에이블 신호가 로직로우 레벨로 인가된 경우 웜 리부팅인지, 정상 동작 모드인지 구별할 수 없다는 문제점을 인식하여 데이터 경로 관련 블락만 리셋시키는 방법을 고안한 것이다. 왜냐하면 DDR SDRAM의 정상 동작 모드에서는 데이터 관련 경로가 동작하지 않을 때만 클럭 인에이블 신호가 로직로우 레벨로 인가될 수 있기 때문이다.
본 발명은 웜 리부팅시의 클럭 인에이블 신호와 정상 동작 모드의 클럭 인에이블 신호의 차이점를 이용하여 웜 리부팅시에만 반도체 장치를 초기화 시키는 리셋 신호를 생성한다. 따라서 상기 종래 기술의 문제점을 해결하여 웜 리부팅에서도 콜드 리부팅과 같은 초기화가 가능하다.
상기 웜 리부팅시 외부에서 인가되는 클럭 인에이블 신호(CKE)는 상기 정상 동작 모드시 외부에서 인가되는 클럭 인에이블 신호와 달리 일정시간(현재 DDR SDRAM 사양에서는 약 64ms) 이상 동안 로직로우 레벨을 유지한다.
현재 DDR SDRAM를 예로 들어 설명하면, 본 발명은 클럭 인에이블 신호가 로직로우 레벨을 약 64ms 이상 동안 유지한 경우에만 웜 리부팅을 나타내는 웜 오프 펄스 신호를 생성하고, 이를 이용하여 반도체 장치의 리셋 신호를 발생시킨다. 따라서 상기 정상 동작 모드에서는 리셋 신호가 발생하지 않게 되어 종래 기술의 문제점을 해결할 수 있다.
도 2는 본 발명의 제1 실시예에 따른 반도체 장치의 리셋 신호 발생장치의 블록도이다.
도 2를 참조하면, 리셋 신호 발생장치(2000)는 전압 레벨 검출부(100), 웜 오프 펄스 신호 발생부(300), 및 로직부(500)를 포함한다.
전압 레벨 검출부(100)는 전원전압의 레벨을 검출하여 파워 업 구간에서 로직하이 레벨을 유지하다가, 상기 전원전압이 일정 전압레벨에 도달하면 로직로우 레벨이 되는 파워 업 리셋 신호(PVCCH)를 생성한다. 상기 생성된 파워 업 리셋 신호(PVCCH)는 로직부(500)에 제공된다.
웜 오프 펄스 신호 발생부(300)는 웜 리부팅시 외부에서 인가되는 클럭 인에이블 신호(CKE)에 기초하여 웜 리부팅을 나타내는 웜 오프 펄스 신호(WARM OFF)를 생성한다. 상기 생성된 웜 오프 펄스 신호(WARM OFF)는 로직부(500)에 제공된다.
로직부(500)는 파워 업 리셋 신호(PVCCH)와 웜 오프 펄스 신호(WARM OFF)를 연산하여 콜드 리부팅시에는 파워 업 리셋 신호(PVCCH)를 리셋 신호(RESET)로 출력하고, 웜 리부팅시에는 웜 오프 펄스 신호(WARM OFF)를 리셋 신호(RESET)로 출력한다.
따라서 웜 리부팅에서도 콜드 리부팅과 같은 경로(path)로 리셋 신호가 출력되므로 반도체 장치를 콜드 리부팅과 같이 초기화 시킬 수 있다.
도 3은 본 발명의 일 실시예에 따른 도 2의 웜 오프 펄스 신호 발생부의 블록도 이다.
도 3을 참조하면, 웜 오프 펄스 신호 발생부(300)는 인버터(310), 제1 AND 게이트(330), 딜레이부(350), 및 제2 AND 게이트(370)를 포함한다.
인버터(310)는 상기 웜 리부팅시 외부에서 인가되는 클럭 인에이블 신호(CKE)를 반전시킨다. 상기 반전된 클럭 인에이블 신호(/CKE)는 제1 AND 게이트(330)에 제공된다.
한편, 현재 DDR SDRAM 사양에서는 셀프 리프레시(self refresh) 모드일 때도 상기 웜 리부팅과 마찬가지로 외부에서 인가되는 클럭 인에이블 신호(CKE)가 약 64ms 이상 동안 로직로우 레벨을 유지할 수 있다. 따라서 상기 셀프 리프레시 모드일 때는 웜 오프 펄스 신호(WARM OFF)를 생성 하지 않아야 한다.
제1 AND 게이트(330)는 셀프 리프레시 명령 신호의 반전 신호(/SELF REFRESH)와 상기 반전된 클럭 인에이블 신호(/CKE)를 논리곱하여 출력한다. 따라서 제1 AND 게이트(330)는 상기 셀프 리프레시 모드 일때는 반전된 클럭 인에이블 신호(/CKE)를 출력하지 않으므로, 웜 오프 펄스 신호(WARM OFF)를 생성하지 않도록 제어하는 역할을 담당한다.
딜레이부(350)는 제1 AND 게이트(330)의 출력신호를 딜레이시켜 출력(/CKED)한다. 상기 웜 리부팅시에 인가되는 클럭 인에이블 신호(CKE)는 상기 정상 동작 모드에서 인가되는 클럭 인에이블 신호와 달리 약 64ms 이상 동안 로직로우 레벨을 유지하므로, 약 64ms를 딜레이 할 수 있다. 딜레이부(350)에서 출력된 신호(/CKED)는 제2 AND 게이트(370)로 인가된다. 단, 상기 딜레이 시간을 약 64ms으로 한 것은 일례에 불과하고, 메모리 장치의 사양에 따라 정상 동작 모드에서 인가되는 클럭 인에이블 신호의 로직로우 레벨 구간 이상을 딜레이할 수 있다.
제2 AND 게이트(370)는 상기 딜레이 된 제1 AND 게이트(330) 출력신호(/CKED)와 상기 제1 AND 게이트(330)의 출력신호(/CKE)를 논리곱하여 출력한다. 제2 AND 게이트(370)에서 출력된 신호는 상기 반전된 클럭 인에이블 신호(/CKE)의 상승 에지(rising edge)가 딜레이 된 신호로서, 웜 오프 펄스 신호(WARM OFF)가 된다.
도 4는 본 발명의 일 실시예에 따른 웜 오프 펄스 신호의 생성 과정을 나타내는 타이밍 도이다.
도 4를 참조하면, 반도체 장치의 웜 리부팅시 전원전압(VDD)은 그대로 로직하이 레벨을 유지한다. 또한 상기 웜 리부팅시 외부에서 인가되는 클럭 인에이블 신호(CKE)는 로직로우 레벨이 된다. 본 발명의 일 실시예에 따라 도3 의 인버터(310)를 통과한 상기 클럭 인에이블 신호(CKE)는 반전되어 출력(/CKE)된다. 상기 반전된 클럭 인에이블 신호(/CKE)는 도 3의 제1 AND 게이트(330)를 거쳐 상기 웜 리부팅시에만 상기 도 3의 딜레이부(330)에 인가되어 딜레이(/CKED) 된다. 상기 딜레이 된 신호(/CKED)와 상기 반전된 클럭 인에이블 신호(/CKE)는 도 3의 제2 AND 게이트(370)에 의해 논리곱 되어 웜 오프 펄스 신호(WARM OFF)가 된다.
도 5는 본 발명의 일 실시예에 따른 도 3의 딜레이부에 포함된 카운터를 설명하기 위한 도면이다.
딜레이부(350)는 반도체 장치 내에서 인버터 체인(inverter chain), 또는 RC조합으로 구현할 수도 있으나, 리프레시(refresh) 주기 카운터를 이용하여 구현할 수도 있다. 상기 설명한 바대로, 메모리 장치의 사양에 따라 정상 동작 모드에서 인가되는 클럭 인에이블 신호의 로직로우 레벨 구간 이상을 딜레이 한다.
본 발명은 상기 웜 리부팅시 외부에서 인가되는 클럭 인에이블 신호(CKE)의 로직로우 레벨 (즉, 반전된 클럭 인에이블 신호(/CKE)가 로직하이 레벨) 구간이 정상 동작 모드에서 인가되는 클럭 인에이블 신호의 로직로우 레벨 구간 이상(현재 DDR SDRAM 사양에서는 약 64ms 이상)을 유지한 경우만 상기 웜 오프 펄스 신호(WARM OFF)를 발생 시켜야 한다.
도 5를 참조하면, 상기 딜레이부(350)는 반도체 장치의 리프레시 주기 카운터로서, 13 비트 카운터를 이용하여 8K 번 카운트하여 상기 반전된 클럭 인에이블 신호(/CKE)를 딜레이 시킨다. 약 7.8 s의 주기를 갖는 신호를 첫 번째 카운터에 입력하여 상기 13 비트 카운터의 데이터가 모두 1이 되는 경우에 상기 웜 오프 펄스 신호(WARM OFF)가 생성될 수 있다. 상기 생성된 웜 오프 펄스 신호(WARM OFF)는 로직하이 레벨을 유지하고 있다가, 상기 반전된 클럭 인에이블 신호(/CKE)의 하강 에 지에 동기되어 로직로우 레벨이 된다. 한편, 상기 반전된 클럭 인에이블 신호(/CKE)의 하강 에지에 의하여 상기 13비트 카운터도 초기화 된다.
도 6은 본 발명의 제2 실시예에 따른 리셋 신호 발생장치를 포함하는 반도체 장치의 블록도이다.
도 6에 도시된 바와 같이 제2 실시예에 따른 리셋 신호 발생장치는 외부 전원전압을 이용하여 내부 전원전압을 생성하여 사용하는 반도체 장치에 적용될 수 있다.
도 6을 참조하면, 반도체 장치(6000)는 웜 오프 펄스 신호 발생부(300), 전원전압 공급부(700), 및 전압 레벨 검출부(100)를 포함한다.
웜 오프 펄스 신호 발생부(300)는 웜 리부팅시 외부에서 인가되는 클럭 인에이블 신호(CKE)에 기초하여 웜 리부팅을 나타내는 웜 오프 펄스 신호(WARM OFF)를 생성한다. 상기 생성된 웜 오프 펄스 신호(WARM OFF)는 전원전압 공급부(700)에 제공된다. 웜 오프 펄스 신호 발생부(300)는 상기 도 3의 웜 오프 펄스 신호 발생부(300)의 구성과 동작이 동일하므로 설명을 생략한다.
전원전압 공급부(700)는 상기 반도체 장치가 외부 전원전압(EXTERNAL VDD)을 이용하여 내부 전원전압(INTERNAL VDD)을 생성한다. 또한 전원전압 공급부(700)는 상기 반도체 장치를 콜드 리부팅과 같이 초기화하기 위하여 외부 전원전압(EXTERNAL VDD)을 차단하는 스위칭부를 포함한다. 상기 스위칭부는 도 7을 참조하여 후술한다. 리셋 신호 발생장치는 웜 오프 펄스 신호 발생부(300), 전압 레벨 검출부(100) 및 상기 전원전압 공급부(700)에 포함된 스위칭부로 구성된다.
도 7은 본 발명의 일 실시예에 따른 도 6의 전원전압 공급부에 대한 일 실시예를 나타낸 도면이다.
도 6의 전원전압 공급부(700)는 내부 전원전압 생성기(710), 제1 스위칭부(730), 및 제2 스위칭부(750)를 포함한다.
상기 생성된 웜 오프 펄스 신호(WARM OFF)가 인가되면, 웜 오프 펄스 신호(WARM OFF)가 로직하이 레벨을 유지하는 동안, 제 1 스위칭부(730)는 내부 전원전압 생성기(710)에 인가되는 외부 전원전압(EXTERNAL VDD)을 차단하고, 제 2 스위칭부(750)는 내부 전원전압 생성기(710)에서 출력되는 내부 전원전압(INTERNAL VDD)을 접지(ground) 전압으로 다운 시킨다.
웜 오프 펄스 신호(WARM OFF)가 다시 로직로우 레벨이 되면, 제 1 스위칭부(730)는 온 되므로, 내부 전원전압 생성기(710)에 외부 전원전압(EXTERNAL VDD)이 인가되고, 제 2 스위칭부(750)는 오프 되므로, 내부 전원전압 생성기(710)에서 내부 전원전압(INTERNAL VDD)이 출력된다. 상기 출력된 내부 전원전압(INTERNAL VDD)는 도 6의 전압 레벨 검출부(100)에 인가된다.
단, 상기 웜 리부팅시에는 반도체 모드를 결정하는 모드 레지스터 세트(mode register set, 이하 MRS) 명령에 관계되는 데이터를 유지하여야 하므로 MRS 회로는 전원전압 공급부(700)에 연결시키지 않고 외부 전원전압(EXTERNAL VDD)에 직접 연결하는 것이 바람직하다.
발명의 일 실시예에 따라, 상기 제 1 스위칭부(730)는 PMOS(p-channel metal oxide semiconductor) 트랜지스터일 수 있고, 상기 제 2 스위칭부(750)는 NMOS(n- channel metal oxide semiconductor) 트랜지스터일 수 있다.
도 6의 전압 레벨 검출부(100)는 도 2의 전압 레벨 검출부와 구성과 동작이 동일하다. 전압 레벨 검출부(100)는 전원전압 공급부(700)에서 출력되는 내부 전원전압(INTERNAL VDD)의 레벨을 검출하여 파워 업 구간에서 로직하이 레벨을 유지하다가, 내부 전원전압(INTERNAL VDD)이 일정 전압레벨에 도달하면 로직로우 레벨이 되는 파워 업 리셋 신호(PVCCH)를 생성한다. 생성된 파워 업 리셋 신호(PVCCH)는 콜드 리부팅과 동일한 경로(path)로 제공되므로, 웜 리부팅에서도 반도체 장치를 콜드 리부팅과 같이 초기화 시킬 수 있다.
상술한 바와 같이, 본 발명은 웜 리부팅시에 인가되는 클럭 인에이블 신호를 이용하여 웜 리부팅을 나타내는 웜 오프 펄스 신호의 생성이 가능하다.
또한, 본 발명의 일 실시예에 따른 반도체 장치의 리셋 신호 발생장치는 상기 웜 오프 펄스 신호를 이용하여 리셋 신호를 발생하므로, 웜 리부팅에서도 콜드 리부팅과 같은 초기화가 가능하다.
나아가, 본 발명의 일 실시예에 따른 반도체 장치를 초기화 시키는 방법은 상기 웜 오프 펄스 신호를 이용하여 리셋 신호를 발생하므로, 웜 리부팅에서도 콜드 리부팅과 같은 초기화가 가능하다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이 다.

Claims (12)

  1. 콜드 리부팅시 전원전압의 레벨을 검출하여 파워 업 리셋 신호를 생성하는 전압 레벨 검출부;
    웜 리부팅시 외부에서 인가되는 클럭 인에이블 신호에 기초하여 웜 리부팅을 나타내는 웜 오프 펄스 신호를 생성하는 웜 오프 펄스 신호 발생부; 및
    상기 콜드 리부팅시에는 상기 파워 업 리셋 신호를 리셋 신호로 출력하고, 상기 웜 리부팅시에는 상기 웜 오프 펄스 신호를 리셋 신호로 출력하는 로직부를 포함하는 반도체 장치의 리셋 신호 발생장치.
  2. 제 1항에 있어서, 상기 웜 오프 펄스 신호 발생부는,
    상기 웜 리부팅시 외부에서 인가되는 클럭 인에이블 신호를 반전시키는 인버터;
    상기 반전된 클럭 인에이블 신호와 셀프 리프레시 명령 신호의 반전 신호를 논리곱하여 출력하는 제1 AND 게이트;
    상기 제1 AND 게이트의 출력 신호를 딜레이 시키는 딜레이부; 및
    상기 제1 AND 게이트의 출력 신호와 상기 딜레이부의 출력 신호를 논리곱하여 상기 웜 오프 펄스 신호를 출력하는 제2 AND 게이트를 포함하는 것을 특징으로 하는 반도체 장치의 리셋 신호 발생장치.
  3. 제 2항에 있어서, 상기 딜레이부는,
    정상 동작 모드시 외부에서 인가되는 클럭 인에이블 신호의 로직로우 레벨 구간 이상을 딜레이 하는 리프레시 주기 카운터를 포함하는 것을 특징으로 하는 반도체 장치의 리셋 신호 발생장치.
  4. 외부 전원전압을 이용하여 내부 전원전압을 생성하여 사용하는 반도체 장치의 리셋 신호 발생장치에 있어서,
    웜 리부팅시 외부에서 인가되는 클럭 인에이블 신호에 기초하여 웜 리부팅을 나타내는 웜 오프 펄스 신호를 생성하는 웜 오프 펄스 신호 발생부;
    상기 생성된 웜 오프 펄스 신호에 응답하여 상기 외부 전원전압을 차단하는 제 1 스위칭부;
    상기 생성된 웜 오프 펄스 신호에 응답하여 상기 내부 전원전압을 접지전압으로 다운시키는 제 2 스위칭부; 및
    상기 차단되었던 외부 전원전압이 다시 인가될 때, 상기 내부 전원전압의 레벨을 검출하여 파워 업 리셋 신호를 생성하는 전압 레벨 검출부를 포함하는 반도체 장치의 리셋 신호 발생장치.
  5. 제 4항에 있어서, 상기 웜 오프 펄스 신호 발생부는,
    상기 웜 리부팅시 외부에서 인가되는 클럭 인에이블 신호를 반전시키는 인버터;
    상기 반전된 클럭 인에이블 신호와 셀프 리프레시 명령 신호의 반전 신호를 논리곱하여 출력하는 제1 AND 게이트;
    상기 제1 AND 게이트의 출력 신호를 딜레이 시키는 딜레이부; 및
    상기 제1 AND 게이트의 출력 신호와 상기 딜레이부의 출력 신호를 논리곱하여 상기 웜 오프 펄스 신호를 출력하는 제2 AND 게이트를 포함하는 것을 특징으로 하는 반도체 장치의 리셋 신호 발생장치.
  6. 제 5항에 있어서, 상기 딜레이부는,
    정상 동작 모드시 외부에서 인가되는 클럭 인에이블 신호의 로직로우 레벨 구간 이상을 딜레이 하는 리프레시 주기 카운터를 포함하는 것을 특징으로 하는 반도체 장치의 리셋 신호 발생장치.
  7. 제 4항에 있어서, 상기 반도체 장치의
    모드 레지스터 세트(MRS) 회로는 상기 외부 전원전압을 직접 공급받아 상기 웜 리부팅시 저장된 데이터를 유지하는 것을 특징으로 하는 반도체 장치의 리셋 신호 발생장치.
  8. 제 4항에 있어서, 상기 제 1 스위칭부는 PMOS(p-channel metal oxide semiconductor) 트랜지스터이고, 상기 제 2 스위칭부는 NMOS(n-channel metal oxide semiconductor) 트랜지스터인 것을 특징으로 하는 반도체 장치의 리셋 신호 발생장치.
  9. 콜드 리부팅시 전원전압의 레벨을 검출하여 파워 업 리셋 신호를 생성하는 단계;
    웜 리부팅시 외부에서 인가되는 클럭 인에이블 신호에 기초하여 웜 리부팅을 나타내는 웜 오프 펄스 신호를 생성하는 단계;
    상기 콜드 리부팅시에는 상기 파워 업 리셋 신호를 리셋 신호로 출력하고, 상기 웜 리부팅시에는 상기 웜 오프 펄스 신호를 리셋 신호로 출력하는 단계; 및
    상기 리셋 신호에 의하여 반도체 장치를 초기화 시키는 단계를 포함하는 반도체 장치의 초기화 방법.
  10. 외부 전원전압을 이용하여 내부 전원전압을 생성하여 사용하는 반도체 장치에 있어서,
    웜 리부팅시 외부에서 인가되는 클럭 인에이블 신호에 기초하여 웜 리부팅을 나타내는 웜 오프 펄스 신호를 생성하는 단계;
    상기 생성된 웜 오프 펄스 신호에 응답하여 상기 외부 전원전압을 차단하는 단계;
    상기 생성된 웜 오프 펄스 신호에 응답하여 상기 내부 전원전압을 접지전압으로 다운시키는 단계;
    상기 차단되었던 외부 전원전압이 다시 인가될 때, 상기 내부 전원전압의 레 벨을 검출하여 파워 업 리셋 신호를 생성하는 단계; 및
    상기 생성된 파워 업 리셋 신호에 의하여 상기 반도체 장치를 초기화 하는 단계를 포함하는 반도체 장치의 초기화 방법.
  11. 웜 리부팅시 외부에서 인가되는 클럭 인에이블 신호를 반전시키는 인버터;
    상기 반전된 클럭 인에이블 신호와 셀프 리프레시 명령 신호의 반전 신호를 논리곱하여 출력하는 제1 AND 게이트;
    상기 제1 AND 게이트의 출력 신호를 딜레이 시키는 딜레이부; 및
    상기 제1 AND 게이트의 출력 신호와 상기 딜레이부의 출력 신호를 논리곱하여 웜 오프 펄스 신호를 생성하는 제2 AND 게이트를 포함하는 반도체 장치의 웜 오프 펄스 신호 발생부.
  12. 제 11항에 있어서, 상기 딜레이부는
    정상 동작시 외부에서 인가되는 클럭 인에이블 신호의 로직로우 레벨 구간 이상을 딜레이 하는 리프레시 주기 카운터를 포함하는 것을 특징으로 하는 반도체 장치의 웜 오프 펄스 신호 발생부.
KR1020070054251A 2007-06-04 2007-06-04 반도체 장치의 리셋 신호 발생장치 및 반도체 장치의초기화 방법 KR100839505B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070054251A KR100839505B1 (ko) 2007-06-04 2007-06-04 반도체 장치의 리셋 신호 발생장치 및 반도체 장치의초기화 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070054251A KR100839505B1 (ko) 2007-06-04 2007-06-04 반도체 장치의 리셋 신호 발생장치 및 반도체 장치의초기화 방법

Publications (1)

Publication Number Publication Date
KR100839505B1 true KR100839505B1 (ko) 2008-06-19

Family

ID=39771821

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070054251A KR100839505B1 (ko) 2007-06-04 2007-06-04 반도체 장치의 리셋 신호 발생장치 및 반도체 장치의초기화 방법

Country Status (1)

Country Link
KR (1) KR100839505B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8295122B2 (en) 2009-08-07 2012-10-23 Samsung Electronics Co., Ltd. Input buffer circuit, semiconductor memory device and memory system
CN106933710A (zh) * 2017-02-19 2017-07-07 郑州云海信息技术有限公司 基于wol功能对服务器进行dc重启的测试方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980021110A (ko) * 1996-09-13 1998-06-25 김광호 드라이버의 초기화장치
KR20020067144A (ko) * 2001-02-15 2002-08-22 삼성전자 주식회사 컴퓨터 시스템의 리셋 확인 장치 및 그의 리셋 확인 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980021110A (ko) * 1996-09-13 1998-06-25 김광호 드라이버의 초기화장치
KR20020067144A (ko) * 2001-02-15 2002-08-22 삼성전자 주식회사 컴퓨터 시스템의 리셋 확인 장치 및 그의 리셋 확인 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8295122B2 (en) 2009-08-07 2012-10-23 Samsung Electronics Co., Ltd. Input buffer circuit, semiconductor memory device and memory system
US8531910B2 (en) 2009-08-07 2013-09-10 Samsung Electronics Co., Ltd. Input buffer circuit, semiconductor memory device and memory system
CN106933710A (zh) * 2017-02-19 2017-07-07 郑州云海信息技术有限公司 基于wol功能对服务器进行dc重启的测试方法

Similar Documents

Publication Publication Date Title
JP4847532B2 (ja) リセット機能を有する半導体メモリ
US20090185440A1 (en) Active cycyle control circuit for semiconductor memory apparatus
US20080062810A1 (en) Apparatus and method for controlling clock signal in semiconductor memory device
JP2007122807A (ja) 半導体記憶装置及びその調整方法
KR100646271B1 (ko) 반도체 메모리 장치
US9373366B2 (en) Nonvolatile memory device and method of operating the same
KR100839505B1 (ko) 반도체 장치의 리셋 신호 발생장치 및 반도체 장치의초기화 방법
KR100892678B1 (ko) 반도체 메모리 장치 및 그 구동 방법
KR101958855B1 (ko) 반도체 메모리 장치 및 그 동작방법
KR101092999B1 (ko) 반도체 메모리 장치 및 그 동작 방법
KR100623601B1 (ko) 반도체 메모리 장치
US9747113B2 (en) Semiconductor device and semiconductor system including the same
KR20060054575A (ko) 반도체 메모리 장치의 명령 디코더
KR100646941B1 (ko) 고주파수에서 안정적으로 파워 모드를 제어하기 위한반도체 메모리 장치 및 그것의 파워 모드 제어방법
JP4276112B2 (ja) 遅延同期ループ回路及び遅延同期ループ制御回路を備える半導体装置並びに前記遅延同期ループ回路を制御する方法
KR20130142744A (ko) 리셋 신호 생성장치
KR101007986B1 (ko) 지연고정루프회로의 클럭트리 회로
KR100738579B1 (ko) 반도체 메모리 장치
KR100672135B1 (ko) 외부 클럭 신호의 주파수 변화에 무관하게 안정적인 오토프리차지 신호를 발생하는 반도체 메모리 장치의 오토프리차지 제어 회로
KR100668516B1 (ko) 지연고정루프를 구비하는 반도체메모리소자
KR20040093804A (ko) 반도체 메모리 소자의 초기화 신호 발생 회로
KR100386615B1 (ko) 번인 테스트 회로
US20090003409A1 (en) Temperature sensor and semiconductor memory device using the same
KR100990142B1 (ko) 반도체 메모리 장치
KR100915828B1 (ko) 반도체 메모리 장치의 데이터 출력 회로 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee