KR100824255B1 - 반도체 제조 방법 - Google Patents

반도체 제조 방법 Download PDF

Info

Publication number
KR100824255B1
KR100824255B1 KR1020060109975A KR20060109975A KR100824255B1 KR 100824255 B1 KR100824255 B1 KR 100824255B1 KR 1020060109975 A KR1020060109975 A KR 1020060109975A KR 20060109975 A KR20060109975 A KR 20060109975A KR 100824255 B1 KR100824255 B1 KR 100824255B1
Authority
KR
South Korea
Prior art keywords
frame
sawing
wafer
semiconductor wafer
protective tape
Prior art date
Application number
KR1020060109975A
Other languages
English (en)
Inventor
조재원
Original Assignee
(주) 엔지온
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 엔지온 filed Critical (주) 엔지온
Priority to KR1020060109975A priority Critical patent/KR100824255B1/ko
Application granted granted Critical
Publication of KR100824255B1 publication Critical patent/KR100824255B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection

Abstract

본 발명은, 프레임 관통구가 구비된 웨이퍼 프레임과, 상기 프레임 관통구의 내측면으로부터 이격되도록 일면에 패턴이 형성된 반도체 웨이퍼를 보호 테이프에 접착시키되, 상기 패턴이 형성된 일면을 상기 보호 테이프에 접착시키는 접착 단계; 상기 반도체 웨이퍼의 배면을 사전 설정된 두께로 백 그라인딩하는 절삭 단계; 상기 반도체 웨이퍼를 소잉하기 위한 소잉 장치에 상기 보호 테이프를 통하여 상기 반도체 웨이퍼가 부착된 상기 웨이퍼 프레임을 장착하고 위치 정렬하는 프레임 장착 정렬 단계; 위치 정렬된 상기 반도체 웨이퍼를 상기 소잉 장치의 소우 블레이드를 사용하여 소잉하는 웨이퍼 소잉 단계;를 포함하는 반도체 제조 방법을 제공한다.

Description

반도체 제조 방법{Method for manufacturing semiconductor chip}
도 1은 본 발명의 일실시예에 따른 공정 중 형성되는 반도체 웨이퍼, 보호 테이프 및 웨이퍼 프레임 간의 배치 상태를 나타내는 개략적인 사시도이다.
도 2는 도 1의 선 Ⅰ-Ⅰ을 따라 취한 개략적인 단면도이다.
도 3 내지 도 5는 본 발명의 일실시예에 따른 반도체 제조 방법의 흐름도이다.
도 6 내지 도 13은 본 발명의 일실시예에 따른 반도체 제조 방법의 각각의 단계를 나타내는 개략적인 단면도이다.
도 14 내지 도 16은 본 발명의 다른 변형예에 따른 반도체 제조 방법의 일부 단계를 나타내는 개략적인 단면도이다.
도 17 내지 도 20은 종래 기술에 따른 반도체의 제조 방법을 나타내는 개략적인 단면도이다.
*도면의 주요부분에 대한 부호의 설명*
100...반도체 웨이퍼 110...회로 패턴
200...보호 테이프 300...웨이퍼 프레임
310...프레임 관통구 400...소우 장치
410...프레임 장착부 420...조명
430...정렬 카메라 440...소우 블레이드
510...자외선 조사 램프 610...진공 흡착기
본 발명은 반도체 제조 방법에 관한 것으로, 반도체 웨이퍼의 소잉 과정시 발생하는 웨이퍼 파티클로 인하여 반도체 칩 상의 회로 패턴이 손상되는 것을 방지하기 위한 반도체 제조 방법에 관한 것이다.
반도체 웨이퍼는 실리콘 단결정인 잉곳을 수백 ㎛로 절단하여 일면을 연마한 것으로, 반도체 웨이퍼의 일면 상에는 수회의 증착(deposition), 포토리소그라피, 식각(etching), 금속 배선 등의 공정을 거쳐 형성되는 과정을 거쳐 형성되는 회로 패턴이 구비된다.
회로 패턴이 형성된 반도체 웨이퍼는 소잉 장치의 소우 블레이드 등을 통한 소잉 단계를 거쳐 개개의 반도체 칩으로 분할되고, 이를 웨이퍼 카메라 등을 사용하여 불량 여부를 검출한 후 다이 어태치(die attach) 공정을 통해 리드 프레임에 반도체 칩을 배치한 후 와이어 본딩 및 몰딩 공정을 거쳐 완성된 반도체 패키지가 형성된다.
도 17 내지 도 20에는 종래 기술에 따른 반도체 웨이퍼의 백그라인딩 과정이 도시되어 있다. 반도체 기판(1)의 일면에는 백그라인딩 테이프(3)가 부착되는데, 백그라인딩 테이프(3)와 접한 반도체 기판(1)의 일면에는 패턴(2)이 형성되어 있 다. 백그라인딩 테이프(3)가 부착된 반도체 기판(1)은 상하 반전되고, 반도체 기판(1)의 배면은 그라인더(4)를 사용하여 백그라인딩 가공된다. 배면이 절삭된 반도체 기판(1)은 다시 상하 반전되어, 외주가 프레임(8)에 부착된 스티키 테이프(sticky tape, 5)에 반도체 기판(1)의 배면 측이 부착된다. 그런 후, 도 20에 도시된 바와 같이, 백그라인딩 테이프(3)가 제거되고, 반도체 기판(1)의 패턴(2)이 형성된 면이 소우 블레이드(6)를 통하여 분할된다. 하지만, 이러한 소우 블레이드(6)를 통한 소잉 과정시 발생하는 기판 파티클(7)로 인한 반도체 기판(1)의 패턴(2)에 손상을 피하기 위하여, 반도체 기판(1)의 소잉시 탈이온수 등을 사용한다. 하지만, 이러한 탈이온수 등을 통한 기판 파티클(7)의 제거에는 한계가 있으며, 이로 인한 패턴(2) 손상을 완벽하게 방지하기 어려웠다.
한국 등록 특허 제 555559호에는 백그라인딩 공정을 포함하는 반도체 장치의 제조 방법이 개시되어 있는데, 소잉 과정시 발생하는 기판 파티클로 인한 패턴 손상을 방지하기 위하여, 배면 측에서 소잉이 이루어진다. 하지만, 상기 종래 기술에서 반도체 기판은 백그라인딩 공정용 보호 테이프 만으로 지지되며 주요 공정은 백그라인딩 공정용 보호 테이프만으로 지지된 상태에서 이루어진다. 하지만, 반도체 기판의 두께가 백그라인딩 공정을 거쳐 약 700~800㎛에서 약 50~100㎛ 두께로 감소되는데, 이러한 박막 특성상 면적 대비 작은 두께로 인하여 각각의 공정 간 반도체 기판의 이동시 반도체 기판의 처짐으로 인한 크랙 내지 파손 우려가 발생한다. 특히, 이러한 종래 기술에 따른 소잉 공정 후, 반도체 기판은 복수 개의 반도체 칩으로 분할되는데, 이 때 복수 개의 반도체 칩은 백그라인딩 공정용 보호 테이 프만으로 지지된다는 점에서, 강성이 거의 존재하지 않는 백그라인딩 공정용 보호 테이프로 인하여 복수 개의 반도체 칩을 일체로 하여 접착 테이프를 갖는 웨이퍼 프레임에 재장착한다는 것이 거의 불가능할 뿐만 아니라, 복수 개의 테이프 공정을 구비하여 제조 원가를 증대시키는다는 문제점이 수반되었다.
본 발명은 전술한 문제점을 해결하기 위한 것으로, 단일의 테이프 공정으로 제조 원가를 절감시키고 반도체 웨이퍼의 손상을 방지할 수 있는 반도체 제조 방법을 제공하는 것을 목적으로 한다.
전술한 목적을 달성하기 위한 본 발명은, 프레임 관통구가 구비된 웨이퍼 프레임과, 상기 프레임 관통구의 내측면으로부터 이격되도록 일면에 패턴이 형성된 반도체 웨이퍼를 보호 테이프에 접착시키되, 상기 패턴이 형성된 일면을 상기 보호 테이프에 접착시키는 접착 단계; 상기 반도체 웨이퍼의 배면을 사전 설정된 두께로 백 그라인딩하는 절삭 단계; 상기 반도체 웨이퍼를 소잉하기 위한 소잉 장치에 상기 보호 테이프를 통하여 상기 반도체 웨이퍼가 부착된 상기 웨이퍼 프레임을 장착하고 위치 정렬하는 프레임 장착 정렬 단계; 위치 정렬된 상기 반도체 웨이퍼를 상기 소잉 장치의 소우 블레이드를 사용하여 소잉하는 웨이퍼 소잉 단계;를 포함하는 반도체 제조 방법을 제공한다.
상기 반도체 제조 방법에 있어서, 상기 접착 단계는: 상기 보호 테이프에 상기 프레임 관통구가 덮이도록 상기 웨이퍼 프레임을 접착시키는 단계와, 상기 보호 테이프의 상기 프레임 관통구를 통하여 노출된 영역에 상기 반도체 웨이퍼를 접착시키는 단계를 포함할 수도 있다.
또한, 상기 보호 테이프는 투명 보호 테이프일 수도 있고, 상기 프레임 장착 정렬 단계는: 상기 웨이퍼 프레임을 상기 소잉 장치에 배치하는 단계와, 상기 소잉 장치에 구비되는 정렬 카메라를 사용하여 상기 반도체 웨이퍼의 소잉 위치를 인식하는 단계와, 상기 소잉 위치와 사전 설정된 정렬 위치를 비교하여 위치 오차 여부를 판단하고 위치 정렬시키는 위치 보정 단계를 포함할 수도 있으며, 상기 위치 보정 단계는: 상기 소잉 위치와 상기 사전 설정된 정렬 위치를 비교하여 위치 오차를 연산하는 비교 연산 단계와, 상기 위치 오차가 허용 오차보다 큰 경우, 상기 위치 오차만큼 상기 웨이퍼 프레임을 이동시키는 프레임 이동 단계를 포함하고, 상기 프레임 이동 단계후 상기 소잉 위치를 인식하는 단계로 복귀할 수도 있다.
또한, 상기 소잉 단계후, 상기 보호 테이프에 자외선을 조사하는 자외선 조사 단계를 더 구비할 수도 있고, 상기 소잉 단계후, 웨이퍼 지지 플레이트를 상기 반도체 웨이퍼의 배면에 접하도록 배치하고, 상기 웨이퍼 프레임을 상하 180도 반전시키는 단계와, 상기 보호 테이프에 자외선을 조사하는 자외선 조사 단계를 더 구비할 수도 있다.
이하에서는 본 발명에 따른 반도체 제조 방법에 대하여 도면을 참조하여 설명하기로 한다.
도 1에는 본 발명의 일실시예에 따라 형성된 반도체 웨이퍼 및 웨이퍼 프레 임의 부착 상태를 나타내는 개략적인 사시도이고, 도 2는 도 1의 선 Ⅰ-Ⅰ을 따라 취한 개략적인 단면도인데, 이들은 소잉 장치를 통해 개개의 반도체 칩으로 분할하기 위한 소잉 단계가 이루어지기 전 상태를 나타낸다.
도 1에서, 반도체 웨이퍼(100)의 일면(전면) 상에는 회로 패턴(110)이 형성된다. 보호 테이프(200)의 일면은 접착 성분을 구비하여 다른 구성 요소와 접착 가능하다. 웨이퍼 프레임(300)은 적절한 강성을 구비하고 내부에는 프레임 관통구(310)을 구비한다.
웨이퍼 프레임(300)의 일면 상에는 보호 테이프(200)가 배치되는데, 보호 테이프(200)의 접착면이 웨이퍼 프레임(300)을 향한다. 보호 테이프(200)는 웨이퍼 프레임(200)의 프레임 관통구(310)를 덮도록 배치된다. 반도체 웨이퍼(100)는 프레임 관통구(310)의 내측에 배치되는데, 반도체 웨이퍼(100)의 일면에 형성된 회로 패턴(110)이 보호 테이프(200)의 일면에 접착된다.
도 3 내지 도 5는 본 발명의 일실시예에 따른 반도체 제조 방법에 대한 흐름도를 도시하고, 도 6 내지 도 13은 본 발명의 일실시예에 따른 반도체 제조 방법을 나타내는 개략적인 단면도이다..
먼저, 도 3에 도시된 바와 같이, 웨이퍼 프레임(300, 도 1 및 도 2 참조) 및 반도체 웨이퍼를 보호 테이프(200)에 접착시키는 접착 단계가 실시된다(S100). 즉, 도 6에 도시된 바와 같이, 프레임 관통구(310)를 내부에 구비하는 웨이퍼 프레임(300)을 준비한다. 웨이퍼 프레임(300)은 도 1에서 8각형을 이루는 것으로 도시되었으나, 이는 일예일뿐 본 발명이 이에 한정되는 것은 아니다.
보호 테이프(200)를 프레임 관통구(310)가 덮이도록 웨이퍼 프레임(300)의 일면에 접착시킨다. 그런 후, 반도체 웨이퍼(100a)를 보호 테이프(200)의, 프레임 관통구(310)를 통하여 노출된 영역에 배치시킨 후, 반도체 웨이퍼(100a)를 보호 테이프(200)에 부착시킨다. 이 때, 반도체 웨이퍼(100)의 일면으로 회로 패턴(110)이 형성된 일면이 보호 테이프(200)와 접하도록 배치한다. 따라서, 보호 테이프(200)는 반도체 웨이퍼(100a)의 일면 상에 형성된 회로 패턴(110)을 보호한다. 이와 동시에, 보호 테이프(200)는 투명 재질로 형성됨으로써, 하기되는 반도체 웨이퍼의 정렬을 보다 용이하게 할 수도 있다. 또한, 본 실시예에서 보호 테이프(200)가 웨이퍼 프레임(300)의 프레임 관통구(310)를 덮도록 먼저 부착된 후, 보호 테이프(200)에 반도체 웨이퍼(100a)가 부착되는 것으로 도시되었으나, 본 발명은 이에 국한되지 않고 보호 테이프(200)에 반도체 웨이퍼(100a)의 회로 패턴(110)이 먼저 부착된 후, 보호 테이프(200)를 웨이퍼 프레임(300)에 부착할 수도 있는 등, 다양한 변형이 가능하다. 하지만, 보호 테이프(200)의 일면에 접착 성분이 구비되고, 보호 테이프(200)는 웨이퍼 프레임(300)과 같은 충분한 강성을 구비하지 못한다는 점에서, 웨이퍼 프레임 및 반도체 웨이퍼와 보호 테이프 간의 접착은, 보호 테이프와 웨이퍼 프레임 간의 접착이 이루어진 후 반도체 웨이퍼와 보호 테이프 간의 접착이 이루어지는 것이 바람직하다.
접착 단계(S100)에서 보호 테이프(200)에 부착되는 반도체 웨이퍼(100a)는 배면(101)이 그라인딩 절삭 가공되기 전의 상태로서 반도체 웨이퍼(100a)의 두께는 d1을 갖는다. 또한, 반도체 웨이퍼(100a)를 보호 테이프(200)에 부착함에 있어, 보호 테이프(200)와, 반도체 웨이퍼(100a) 및 웨이퍼 프레임(300) 간의 접착을 위한 기구적 위치는 적절하게 선택되어야 한다. 즉, 도 7에 도시된 바와 같이, 반도체 웨이퍼(100a)의 일단부와 웨이퍼 프레임(300)의 프레임 관통구(310)의 내측 단부 간의 거리를 a라 하고, 웨이퍼 프레임(300)의 프레임 관통구(310)의 내측면으로부터 보호 테이프(200)가 웨이퍼 프레임(300)의 일면 상에 부착된 영역의 단부까지의 거리를 b라 할 때, a와 b의 값은 적절하게 선택되어야 한다. 예를 들어, a가 과도하게 크고 반도체 웨이퍼(100a)의 자중에 비하여 보호 테이프(200)의 인장력이 충분하지 못한 경우, 반도체 웨이퍼(100a)에 의한 자중에 의해 보호 테이프(200)의 처짐이 발생하여, 차후 실시되는 소잉 단계 등에서 소정의 소잉 위치를 벗어나 소잉이 이루어지는 등 오차가 발생할 가능성이 크다. 또한, b가 과도하게 작고 반도체 웨이퍼(100a)의 사이즈가 큰 경우 웨이퍼 프레임(300)과 보호 테이프(200)간의 충분한 접착력을 확보하지 못하여, 보호 테이프(200)와 웨이퍼 프레임(300) 간의 접착 위치 변화가 발생하거나 또는 이들간의 접착이 분리되어 보호 테이프(200)가 웨이퍼 프레임(300)으로부터 박리될 수도 있다. 따라서, 도 7에서 길이 a 및 b는 적절한 값을 선택하는 것이 바람직하다.
접착 단계(S100)가 완료된 후, 반도체 웨이퍼의 배면에 대한 절삭 단계가 실행된다(S200). 도 8에 도시된 바와 같이, 일축을 중심으로 회전하는 그라인더(401)를 통하여 반도체 웨이퍼(100b)의 배면에 대한 백그라인딩 절삭 가공이 실행된다. 여기서, d2는 백그라인딩을 통한 절삭 가공이 이루어지는 과정 중의 반도체 웨이퍼(100b)에 대한 두께를 나타낸다.
절삭 단계(S200)가 완료된 경우, 반도체 웨이퍼(100)는 소정의 사전 설정된 값의 두게(d3)를 갖는다. 여기서, 각각의 단계에서의 반도체 웨이퍼의 두께인 d1, d2, d3는 d1>d2>d3의 관계를 갖는다.
절삭 단계(S200)가 완료된 후, 보호 테이프(200)를 통하여 반도체 웨이퍼(100)가 부착된 웨이퍼 프레임(300)을 소잉 장치에 장착하고 정렬하는 프레임 장착 정렬 단계가 실시된다(S300). 도 10에 도시된 바와 같이, 반도체 웨이퍼(100)를 개개의 반도체 칩으로 분할하기 위한 소잉 장치(부분 도시)는, 반도체 웨이퍼(100)가 보호 테이프(200)를 통하여 부착된 웨이퍼 프레임(300)을 장착시키는 프레임 장착부(410)와, 프레임 장착부(410)에 형성된 공간(411)에 배치되는 정렬 카메라(430) 및 조명(420)와, 정렬 카메라(430)로부터의 신호로부터 프레임 장착부(410)의 이동 여부를 판단하여 제어 신호를 출력하는 제어부(450)와, 제어부(450)와 전기적 소통을 이루며 사전 설정된 값 및 제어부(450)로부터의 신호 값을 저장하는 저장부(460)와, 제어부(450)와 전기적 소통을 이루며 제어부(450)로부터의 신호에 따라 값들을 비교 연산하는 연산부(470)와, 제어부(450)의 신호에 따라 프레임 장착부(410) 상에 장착된 웨이퍼 프레임(300)을 이동시키기 위한 프레임 구동부(480)를 구비한다.
먼저, 보호 테이프(200)를 통하여 반도체 웨이퍼(100)가 부착된 웨이퍼 프레임(300)을 소잉 장치의 프레임 장착부(410)에 배치한다(S310, 도 4 참조). 그런 후, 소잉 장치의 프레임 장착부(410)의 내측으로 형성된 공간(411)에 배치된 광원으로서의 조명(420)은 보호 테이프(200)를 향하여 빛을 조사하고 정렬 카메라(430) 는 제어부(450)의 작동 신호에 따라 웨이퍼 프레임(300), 보다 구체적으로는 반도체 웨이퍼(100)의 일면 상에 형성된 소잉 위치(미도시)를 인식한다(S320). 소잉 위치는 반도체 웨이퍼의 식각 단계에서 형성되는데, 반도체 웨이퍼(100)의 회로 패턴(110)이 부착된 보호 테이프(200)는 투명 재질로 구성되므로, 정렬 카메라(430)는 소잉 위치를 인식할 수 있다. 경우에 따라, 조명(420) 및 정렬 카메라(430)는 반도체 웨이퍼(100)의 회로 패턴(110)이 구비된 일면에 형성된 소잉 위치를 인식하기 위하여 별도의 구동부를 통하여 공간(411) 내부에서 이동하는 구조를 취할 수도 있는 등 다양한 ㅂ변형이 가능하다.
정렬 카메라(410)로부터 인식된 소잉 위치와 저장부(460)에 사전 설정되어 저장된 정렬 위치 간의 위치 오차 여부가 판단되고 웨이퍼 프레임, 보다 구체적으로 반도체 웨이퍼의 위치를 정렬시키는 위치 보정 단계가 실시된다(S330).
도 5에 도시된 바와 같이, 정렬 카메라(410)로부터 인식된 반도체 웨이퍼(100)에 대한 소잉 위치 정보는 제어부(450)로 전달된다. 제어부(450)는 전달된 소잉 위치에 대한 신호와 저장부(460)에 저장된 사전 설정된 정렬 위치 신호를 연산부(470)로 전달하고, 연산부(470)는 입력된 신호들에 기초하여 이들을 비교하여 연산한다(S331). 즉, 정렬 카메라(430)로부터 인식되어 입력된 소잉 위치로부터 저장부(460)에 저장된 사전 설정 정렬 위치를 차감하여, 반도체 웨이퍼(100)의 위치 오차를 산출하고 이를 제어부(450)로 전달한다. 제어부(450)는 연산부(470)로부터 전달된 위치 오차와 저장부(460)에 저장된 허용 오차를 비교하여 위치 오차가 허용 오차보다 큰 값을 가지는 가를 판단한다(S332). 위치 오차가 허용 오차 이하 인 경우, 위치 보정 단계는 종료된다. 반면, 위치 오차가 허용 오차보다 큰 경우, 제어부(450)는 프레임 구동부(480)에 웨이퍼 프레임, 구체적으로 반도체 웨이퍼(100)를 이동시키기 위한 구동 제어 신호를 출력하여, 프레임 구동부(480)의 작동에 의해 웨이퍼 프레임(300)이 이동한다(S333).
그런 후, 제어부(450)는 제어 흐름을 단계 S320으로 복귀시켜, 정렬 카메라(430)에 제어 신호를 인가하여 반도체 웨이퍼(100)의 소잉 위치를 다시 인식하도록 하고, 이후의 단계를 반복적으로 실시한다.
이와 같은 제어 단계를 통하여 프레임 장착 정렬 단계(S300)가 완료된 경우, 도 11에 도시된 바와 같이, 위치 정렬된 반도체 웨이퍼를 소잉 장치의 소우 블레이드(440)를 통하여 복수 개의 반도체 칩으로 분할하는 웨이퍼 소잉 단계를 실행한다(S400).
한편, 본 발명에 따른 반도체 제조 방법은 보호 테이프에 접착된 반도체 웨이퍼, 구체적으로 복수 개로 분할된 개개의 반도체 칩을 보호 테이프로부터의 분리를 용이하게 하기 위한 단계를 더 구비할 수도 있다. 즉, 도 12에 도시된 바와 같이, 웨이퍼 프레임(300)에 부착된 보호 테이프(200)에 자외선 램프(510)로부터 자외선이 조사된다. 보호 테이프(200)가 구비하는 접착 성분은 자외선 경화 기능을 구비함으로써, 보호 테이프(200)에 조사되는 자외선에 의하여 접착 성분은 경화된다. 따라서, 보호 테이프(200)에 부착된 반도체 웨이퍼(100), 구체적으로 복수 개로 분할된 반도체 칩들과 보호 테이프 간의 접착력은 소멸 내지 약화된다. 따라서, 도 13에 도시된 바와 같이, 진공 흡착기(610)를 통하여 개개의 반도체 칩(100d)을 용이하게 보호 테이프(200)로부터 분리시켜, 반도체 칩 소팅 및 리컨스트럭션 등의 공정을 실시할 수도 있다.
또한, 본 실시예에서, 보호 테이프와 반도체 칩 간의 분리를 용이하게 하기 위한 자외선 조사 단계는, 자외선 램프가 웨이퍼 프레임의 하부에서 조사되는 경우에 대하여 기술되었으나, 본 발명이 이에 국한되는 것은 아니다. 즉, 도 14에 도시된 바와 같이, 소잉 장치의 소우 블레이드에 의해 개개의 반도체 칩(100d)으로 분할되는 웨이퍼 소잉 단계(S400) 후, 웨이퍼 지지 플레이트(520)를 반도체 웨이퍼(100)의 배면에 접하도록 배치한다. 그런 후, 웨이퍼 프레임(300) 및 웨이퍼 지지 플레이트(520)를 일체로 하여 선 Ⅱ-Ⅱ를 중심으로 180도 상하 반전시킨다(도 15). 그런 후, 자외선 램프(510)를 사용하여 웨이퍼 프레임(300)의 상부에서 보호 테이프(200)에 자외선을 조사한다.
조사된 자외선에 의하여 보호 테이프(200)의 접착 성분은 경화되고, 개개의 반도체 칩은 자중에 의하여 보호 테이프(200)로부터 분리되어, 웨이퍼 지지 플레이트(520) 상에 지지되어 배치된다. 이 때, 보호 테이프(200)와 반도체 칩(100d) 간의 분리를 보다 용이하게 하기 위하여, 보호 테이프의 상면에 롤러 등과 같은 장치를 통하여 소정의 압력을 가할 수도 있다.
상기 실시예들은 본 발명을 설명하기 위한 일예들로, 본 발명이 이에 국한되는 것은 아니다. 즉, 상기 실시예들 중, 도 14 내지 도 16의 경우, 웨이퍼 지지 플레이트 측에 다수 개의 흡입공이 형성되고, 다수 개의 흡입공은 진공 장치와 유체 소통을 이루어, 진공 장치를 통하여 다수 개의 흡입공에 진공 상태를 유지하는 구조를 취할 수도 있다. 따라서, 웨이퍼 지지 플레이트에 부압이 인가되고 웨이퍼 프레임이 상부로 이동하는 경우, 개개의 반도체 칩은 웨이퍼 지지 플레이트 상에 안정적으로 흡착되어 배치되는 구조를 취할 수도 있는 등, 웨이퍼 프레임과 반도체 웨이퍼의 회로 패턴을 보호 테이프에 접착시키는 접착 단계와, 백 그라인딩에 의한 절삭 단계, 웨이퍼 프레임을 소잉 장치에 장착하고 정렬하는 프레임 장착 정렬 단계 및 소우 블레이드를 통한 웨이퍼 소잉 단계를 순차적으로 이루는 범위에서 다양한 변형이 가능하다.
상기한 바와 같은 구성을 갖는 본 발명에 따른 반도체 제조 방법은 다음과 같은 효과를 갖는다.
첫째, 본 발명에 따른 반도체 제조 방법은, 단일의 테이프 공정을 사용함으로써, 박막 형태의 반도체 웨이퍼의 크랙 내지 파손 위험을 제거하는 반도체 제조 방법을 제공할 수 있다.
둘째, 본 발명에 따른 반도체 제조 방법은, 반도체 웨이퍼에 대한 백그라인딩 및 소우 단계 전에, 보호 테이프를 통하여 웨이퍼 프레임에 반도체 웨이퍼가 장착되는 구성을 취함으로써, 개개의 공정시 반도체 웨이퍼에 손상을 가하지 않고 반도체 웨이퍼의 안정적인 이송을 이룰 수도 있다.
셋째, 본 발명에 따른 반도체 제조 방법은, 소잉 단계 후, 웨이퍼 지지 플레이트 등을 사용하여 위치 반전시킴으로써, 반도체 칩의 소팅 내지 다이 어태치 공정을 보다 원활하게 수행할 수도 있다.
본 발명은 도면에 도시된 일실시예들을 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허 청구 범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (7)

  1. 프레임 관통구가 구비된 웨이퍼 프레임과, 상기 프레임 관통구의 내측면으로부터 이격되도록 일면에 패턴이 형성된 반도체 웨이퍼를 보호 테이프에 접착시키되, 상기 패턴이 형성된 일면을 상기 보호 테이프에 접착시키는 접착 단계; 상기 반도체 웨이퍼의 배면을 사전 설정된 두께로 백 그라인딩하는 절삭 단계; 상기 반도체 웨이퍼를 소잉하기 위한 소잉 장치에 상기 보호 테이프를 통하여 상기 반도체 웨이퍼가 부착된 상기 웨이퍼 프레임을 장착하고 위치 정렬하는 프레임 장착 정렬 단계; 위치 정렬된 상기 반도체 웨이퍼를 상기 소잉 장치의 소우 블레이드를 사용하여 소잉하는 웨이퍼 소잉 단계;를 포함하고,
    상기 프레임 장착 정렬 단계는: 상기 웨이퍼 프레임을 상기 소잉 장치에 배치하는 단계와, 상기 소잉 장치에 구비되는 정렬 카메라를 사용하여 상기 반도체 웨이퍼의 소잉 위치를 인식하는 단계와, 상기 소잉 위치와 사전 설정된 정렬 위치를 비교하여 위치 오차 여부를 판단하고 위치 정렬시키는 위치 보정 단계를 포함하고,
    상기 위치 보정 단계는: 상기 소잉 위치와 상기 사전 설정된 정렬 위치를 비교하여 위치 오차를 연산하는 비교 연산 단계와, 상기 위치 오차가 허용 오차보다 큰 경우, 상기 위치 오차만큼 상기 웨이퍼 프레임을 이동시키는 프레임 이동 단계를 포함하고, 상기 프레임 이동 단계후 상기 소잉 위치를 인식하는 단계로 복귀하는 것을 특징으로 하는 반도체 제조 방법.
  2. 제 1항에 있어서,
    상기 접착 단계는:
    상기 보호 테이프에 상기 프레임 관통구가 덮이도록 상기 웨이퍼 프레임을 접착시키는 단계와,
    상기 보호 테이프의 상기 프레임 관통구를 통하여 노출된 영역에 상기 반도체 웨이퍼를 접착시키는 단계를 포함하는 것을 특징으로 하는 반도체 제조 방법.
  3. 제 1항에 있어서,
    상기 보호 테이프는 투명 보호 테이프인 것을 특징으로 하는 반도체 제조 방법.
  4. 삭제
  5. 삭제
  6. 제 1항에 있어서,
    상기 웨이퍼 소잉 단계후, 상기 보호 테이프에 자외선을 조사하는 자외선 조사 단계를 더 구비하는 것을 특징으로 하는 반도체 제조 방법.
  7. 프레임 관통구가 구비된 웨이퍼 프레임과, 상기 프레임 관통구의 내측면으로부터 이격되도록 일면에 패턴이 형성된 반도체 웨이퍼를 보호 테이프에 접착시키되, 상기 패턴이 형성된 일면을 상기 보호 테이프에 접착시키는 접착 단계;
    상기 반도체 웨이퍼의 배면을 사전 설정된 두께로 백 그라인딩하는 절삭 단계;
    상기 반도체 웨이퍼를 소잉하기 위한 소잉 장치에 상기 보호 테이프를 통하여 상기 반도체 웨이퍼가 부착된 상기 웨이퍼 프레임을 장착하고 위치 정렬하는 프레임 장착 정렬 단계;
    위치 정렬된 상기 반도체 웨이퍼를 상기 소잉 장치의 소우 블레이드를 사용하여 소잉하는 웨이퍼 소잉 단계;를 포함하고,
    상기 웨이퍼 소잉 단계후, 웨이퍼 지지 플레이트를 상기 반도체 웨이퍼의 배면에 접하도록 배치하고, 상기 웨이퍼 프레임을 상하 180도 반전시키는 단계와,
    상기 보호 테이프에 자외선을 조사하는 자외선 조사 단계를 더 구비하는 것을 특징으로 하는 반도체 제조 방법.
KR1020060109975A 2006-11-08 2006-11-08 반도체 제조 방법 KR100824255B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060109975A KR100824255B1 (ko) 2006-11-08 2006-11-08 반도체 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060109975A KR100824255B1 (ko) 2006-11-08 2006-11-08 반도체 제조 방법

Publications (1)

Publication Number Publication Date
KR100824255B1 true KR100824255B1 (ko) 2008-04-24

Family

ID=39572222

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060109975A KR100824255B1 (ko) 2006-11-08 2006-11-08 반도체 제조 방법

Country Status (1)

Country Link
KR (1) KR100824255B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111376400A (zh) * 2018-12-28 2020-07-07 颀中科技（苏州）有限公司 晶圆切割机及晶圆切割机的使用方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284449A (ja) * 1997-04-11 1998-10-23 Disco Abrasive Syst Ltd ウェーハの裏面研磨・ダイシング方法及びシステム
KR20050088784A (ko) * 2004-03-03 2005-09-07 삼성전자주식회사 백 그라인딩 공정용 표면 보호 테이프를 이용하여 다이싱공정을 수행하는 반도체 장치의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284449A (ja) * 1997-04-11 1998-10-23 Disco Abrasive Syst Ltd ウェーハの裏面研磨・ダイシング方法及びシステム
KR20050088784A (ko) * 2004-03-03 2005-09-07 삼성전자주식회사 백 그라인딩 공정용 표면 보호 테이프를 이용하여 다이싱공정을 수행하는 반도체 장치의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111376400A (zh) * 2018-12-28 2020-07-07 颀中科技（苏州）有限公司 晶圆切割机及晶圆切割机的使用方法

Similar Documents

Publication Publication Date Title
US20050260829A1 (en) Manufacturing method of a semiconductor device
US20050255675A1 (en) Apparatus for supporting wafers for die singulation and subsequent handling and in-process wafer structure
JP2012084618A (ja) ワークの分割方法
KR102654506B1 (ko) 웨이퍼 분리 방법 및 웨이퍼 분리 장치
US10056296B2 (en) Workpiece processing method
CN107470783B (zh) 晶片加工系统
US10804131B2 (en) Carrier plate removing method
KR20200021537A (ko) 반송 장치, 기판 처리 시스템, 반송 방법 및 기판 처리 방법
KR20200091337A (ko) 캐리어판의 제거 방법
KR100824255B1 (ko) 반도체 제조 방법
KR20060044663A (ko) 초박 칩의 제조 프로세스 및 제조장치
JP2020120029A (ja) チャックテーブル
KR102379433B1 (ko) 피가공물의 절삭 가공 방법
KR20210018090A (ko) 보호 부재 형성 방법 및 보호 부재 형성 장치
KR102007709B1 (ko) 반도체칩의 제조방법
CN112435950A (zh) 载体板的去除方法
KR102561376B1 (ko) 웨이퍼의 가공 방법 및 웨이퍼의 가공에 사용하는 보조구
TWI813624B (zh) 晶圓之加工方法
JP6434050B2 (ja) 前工程−後工程一体化システム
KR20210005078A (ko) 기판 처리 시스템 및 기판 처리 방법
KR101116301B1 (ko) 반도체 양면 소잉 방법 및 이에 따른 반도체 양면 소잉 장치
JP7438630B2 (ja) 搬送車
CN112435951A (zh) 载体板的去除方法
JP2024053803A (ja) 保護部材形成装置
JP7134844B2 (ja) 成形装置及び物品の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130417

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140312

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150317

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160405

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170313

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180410

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190416

Year of fee payment: 12