JP6434050B2 - 前工程−後工程一体化システム - Google Patents

前工程−後工程一体化システム Download PDF

Info

Publication number
JP6434050B2
JP6434050B2 JP2016561508A JP2016561508A JP6434050B2 JP 6434050 B2 JP6434050 B2 JP 6434050B2 JP 2016561508 A JP2016561508 A JP 2016561508A JP 2016561508 A JP2016561508 A JP 2016561508A JP 6434050 B2 JP6434050 B2 JP 6434050B2
Authority
JP
Japan
Prior art keywords
wafer
semiconductor
semiconductor chip
container
processing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016561508A
Other languages
English (en)
Other versions
JPWO2016084643A1 (ja
Inventor
道弘 井上
道弘 井上
史朗 原
史朗 原
史人 居村
史人 居村
新水 猿渡
新水 猿渡
ソマワン クンプアン
ソマワン クンプアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Publication of JPWO2016084643A1 publication Critical patent/JPWO2016084643A1/ja
Application granted granted Critical
Publication of JP6434050B2 publication Critical patent/JP6434050B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/6734—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders specially adapted for supporting large square shaped substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/6773—Conveying cassettes, containers or carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67736—Loading to or unloading from a conveyor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Description

本発明は、ウェハ上に半導体を製造してからパッケージするまでの半導体製造システムに関する。
近年、半導体デバイスの製造ラインとして、０．５インチサイズ（ハーフインチサイズ）のウェハに１個のデバイスを作成することを基本とし、そのために製造工程を複数の可搬性の単位処理装置で構成し、これら複数の単位処理装置をフローシップやジョブショップに再配置することを容易にすることで、超少量生産でかつ多品種生産に適切に対応できるようにしたミニマルファブシステムが提案されている（例えば、特許文献１参照。）。
また、ミニマルファブシステムにおいては、各単位処理装置のそれぞれに共通する連結搬送システムを取り付け、この連結搬送システムの連結室に、ウェハが収容された搬送容器を連結させた状態とし、この状態で、搬送容器内のウェハを取り出して各単位処理装置内へ搬送するシステムが提案されている（例えば、特許文献２〜４参照。）。
国際公開第２０１２／０２９７７５号 特開２０１１−２５８７２１号 特開２０１１−２５８７２２号 特開２０１３−１６１９６４号
しかしながら、上述した特許文献１に開示された従来技術においては、ウェハ上に半導体を製造するまでの、いわゆる前工程に用いる単位処理装置について記載されているに過ぎない。よって、ウェハ上に半導体を製造したものを基板等に取り付けてパッケージングするまでの、いわゆる後工程に用いる単位処理装置については考慮されていない。また、上述した特許文献２〜４に開示された従来技術においても、ウェハ上に半導体を製造した後の後工程に用いる連結搬送システムについては考慮されておらず、これら前工程と後工程との連携が容易ではない。
本発明は、上述した従来技術における実状からなされたもので、その目的は、ウェハ上に半導体を製造してからパッケージするまでの一連の工程の連携を容易にすることができる半導体製造システムを提供することにある。
上記目的を達成するために、本発明は、ミニマルファブシステム用のウェハ上に半導体を製造した半導体チップを製造するための半導体チップ製造装置と、前記半導体チップ製造装置にて製造した前記半導体チップを、前記ウェハより大きな基板に取り付けてパッケージする半導体パッケージ装置とを備え、前記半導体チップ製造装置は、前記ウェハが収容可能な第１搬送容器を介して前記ウェハを前記半導体チップ製造装置内へ搬出入する第１搬出入機構を有し、前記半導体パッケージ装置は、前記基板が収容可能な第２搬送容器を介して前記基板を前記半導体パッケージ装置内へ搬出入し前記第１搬出入機構に等しい構成の第２搬出入機構を有し、前記第１搬送容器は、第１容器本体と、前記第１容器本体内に設けられ前記ウェハを保持するための第１保持部とを有し、前記第２搬送容器は、第２容器本体と、前記第２容器本体内に設けられ前記半導体チップおよび前記基板を保持するための第２保持部とを有し、前記第１および第２搬送容器は、前記第１および第２容器本体が等しい形状であることを特徴とする半導体製造システムとした。
このように構成された本発明によれば、第１搬出入機構にて半導体チップ製造装置内へウェハを搬出入するための第１搬送容器の第１容器本体と、第１搬出入機構に等しい構成の第２搬出入機構にて半導体パッケージ装置内へ半導体チップおよび基板を搬送するための第２搬送容器の第２容器本体とを等しい形状としている。このため、半導体チップ製造装置にてウェハ上に半導体を製造した半導体チップを第２搬送容器に収容させることにより、この第２搬送容器を介して第２搬出入機構にて半導体パッケージ装置内へ搬出入することができる。よって、ウェハ上に半導体を製造してからパッケージするまでの一連の工程の連携を容易に行うことが可能となる。
また、上記目的を達成するために、本発明は、前記第１および第２搬送容器は、外径寸法が等しく、内部形状のみ異なる形状であることを特徴とする半導体製造システムとした。
このように構成された本発明は、第１搬送容器および第２搬送容器の外径寸法を等しくし、内部形状のみ異なる形状としている。この結果、半導体チップ製造装置の第１搬出入機構と半導体パッケージ装置の第２搬出入機構との形状の統一化が可能となり、これら第１および第２搬出入機構を等しい形状にすることが可能となる。よって、ウェハ上に半導体を製造してからパッケージするまでの製造ラインに必要な各装置の構造をより簡略化および統一化することができる。
また、上記目的を達成するために、本発明は、前記第１および第２搬送容器は、前記第１および第２保持部の形状のみ異なる形状であることを特徴とする半導体製造システムとした。
このように構成された本発明は、第１搬送容器と第２搬送容器とを、第１保持部および第２保持部の形状のみ異なる形状としている。このため、ウェハを収容させる第１搬送容器と、このウェハより大きな基板を収容させる第２搬送容器とのそれぞれにおいて、ウェハを保持するための第１保持部と、半導体チップおよび基板を保持するための第２保持部とを除く、これら第１および第２搬送容器の形状の統一化をより行うことができる。
また、上記目的を達成するために、本発明は、前記ウェハおよび前記半導体チップは、外径１２．５ｍｍの円盤状で、前記基板は、外径１３．５ｍｍの円盤状であることを特徴とする半導体製造システムとした。
このように構成された本発明は、ウェハおよび半導体チップが外径１２．５ｍｍの円盤状で、基板が外径１３．５ｍｍの円盤状であるため、いわゆるミニマルファブシステムに用いられるウェハ上に半導体を製造した半導体チップを、この半導体チップより大きな基板上に取り付けてパッケージするまでの一連の工程に適用させることができる。
本発明によれば、半導体チップ製造装置にてウェハ上に半導体を製造した半導体チップを、第２搬送容器に収容させることにより、この第２搬送容器を介して第２搬出入機構にて半導体パッケージ装置内へ半導体チップを搬出入することができる。よって、ウェハ上に半導体を製造してからパッケージするまでの一連の工程の連携を容易に行うことができる。
本発明の一実施形態に係る半導体製造システムの半導体チップ製造装置および半導体パッケージ装置の外観図である。 上記半導体チップ製造装置の第１搬出入機構および第１搬送容器を示す模式図である。 上記第１搬送容器の第１搬送容器扉および、上記半導体パッケージ装置に用いられる第２搬送容器の第１搬送容器扉を示す模式図である。 上記半導体チップ製造装置を構成する前工程単位処理装置および、上記半導体パッケージ装置を構成する後工程単位処理装置を示す模式図である。 上記半導体チップ製造装置による半導体チップの製造工程を示す工程図で、（ａ）はアライメントマーク形成、（ｂ）はソース・ドレイン形成、（ｃ）はゲート酸化膜形成、（ｄ）は電極形成である。 上記半導体パッケージ装置による半導体パッケージの製造工程を示す工程図で、（ａ）はダイアタッチ、（ｂ）は圧縮モールド成形、（ｃ）はレーザービアである。 上記半導体パッケージ装置による半導体パッケージの製造工程を示す工程図で、（ａ）はデスミア処理、（ｂ）はＣｕめっきシード層形成、（ｃ）はＣｕ電解めっきである。 上記半導体パッケージ装置による半導体パッケージの製造工程を示す工程図で、（ａ）はレジスト塗布、（ｂ）は露光、（ｃ）は現像である。 上記半導体パッケージ装置による半導体パッケージの製造工程を示す工程図で、（ａ）はＣｕエッチング、（ｂ）はレジスト除去、（ｃ）はソルダレジスト塗布である。 上記半導体パッケージ装置による半導体パッケージの製造工程を示す工程図で、（ａ）ははんだボール搭載、（ｂ）は加熱処理である。
以下、本発明の実施形態を図に基づいて説明する。
本発明の一実施形態に係る半導体製造システム１は、図１に示すように、予め規格された大きさの筐体２内に収容されたミニマルファブ（minimal fabrication）構想に基づく複数の単位処理装置１０にて構成されている。これら単位処理装置１０は、図４に示すように、ウェハＷ上に半導体Ａを製造するための半導体チップ製造装置３を構成する前工程用の単位処理装置群４と、半導体チップ製造装置３にて製造された半導体チップＣを、ウェハＷより大きなパッケージ基板Ｔに取り付けてパッケージして半導体パッケージＰとする半導体パッケージ装置５を構成する後工程用の単位処理装置群６とで構成している。ミニマルファブ構想とは、多品種少量という半導体製造市場に最適なもので、省資源・省エネルギー・省投資・高性能な多様なファブに対応でき、例えば特開２０１２−５４４１４号公報に記載の生産をミニマル化させるミニマル生産システムを実現させるものである。
各単位処理装置１０の筐体２は、上下方向に長手方向を有する略直方体状に形成された、幅（ｘ）０．３０ｍ×奥行（ｙ）０．４５ｍ×高さ（ｚ）１．４４ｍの大きさに統一され、内部への微粒子およびガス分子のそれぞれの侵入を遮断する構造とされている。筐体２の上側の装置上部２ａには、ウェハＷを処理するための種々の処理装置本体１１が収容されている。処理装置本体１１としては、エッチング、露光、現像等のウェハＷ上に半導体Ａを製造するために必要な一つの処理工程を行うことが可能な構造や、半導体チップＣをパッケージして半導体パッケージＰにするまでに必要な一つの処理工程を行うことが可能な構成となっている。筐体２の下側には、装置上部２ａ内の処理装置本体１１を制御する制御装置等を内蔵させるための装置下部２ｂが設けられている。装置下部２ｂには、処理装置本体での処理に用いられる種々のユニットが収容されている。また、装置下部には、筐体２を支持するための支持部ｍが設けられている。
筐体２の装置上部２ａの上下方向の中間部には、この装置上部２ａの正面側が上方に凹状に切り欠かれた形状とされている。装置上部２ａの上側の正面側には、操作パネル２ｃが取り付けられている。装置上部２ａの下側の部分は、ウェハＷを筐体２内に搬入させる前室２ｄとされている。前室２ｄの上面の略中央部には、図２ないし図４に示す搬送容器としてのシャトル７，８を設置するためのシャトル収容部としての略円形状のドッキングポート２ｅが設けられている。ドッキングポート２ｅには、シャトル７，８を重ね合わせて載置させることが可能な装置扉２ｆが設けられている。前室２ｄは、筐体２内への微粒子およびガス分子のそれぞれを遮断する構成となっている。すなわち、前室２ｄは、シャトル７，８内に収容されているウェハＷ、半導体チップＣ、パッケージ基板Ｔ等を外気に曝す等することなく筐体２内へ出し入れできるようにするＰＬＡＤ（Particle Lock Air-tight Docking）システム９とされている。
ＰＬＡＤシステム９は、処理装置本体１１に連結された連結室としてのロードロック室９ａと、ロードロック室９ａを開閉させ処理装置本体１１へ連通するゲートバルブ９ｂとを備えている。ロードロック室９ａには、ドッキングポート２ｅから搬入されてくるウェハＷ等を処理装置本体１１内の所定位置へ搬送するとともに、この処理装置本体１１による処理が行われた後のウェハＷ等をドッキングポート２ｅへ搬出するための搬出入機構となる搬送装置９ｃが収容されている。搬送装置９ｃとしては、例えば特開２０１１−９６９４２号公報に記載のワーク搬送装置等が用いられる。ここで、ＰＬＡＤシステム９は、ミニマルファブ構想に適合させたすべての単位処理装置１０に共通な機構および形状となっている。
＜前工程用の単位処理装置群＞
前工程用の単位処理装置群４は、ミニマルファブ構想において規格された所定の大きさのウェハＷの表面に半導体Ａを製造して半導体チップＣとするまでの複数の単位処理装置１０にて構成され、ウェハＷの表面に製造する半導体Ａの種類等に応じ、処理工程が異なる複数の単位処理装置１０Ａにて構成されている。これら単位処理装置１０Ａにて処理するウェハＷは、例えば直径１２．５ｍｍ（ハーフインチサイズ：０．５インチ）の円形状の平坦な表面を有し、単結晶シリコン（Ｓｉ）にて構成された厚さ０．２５ｍｍの円盤状、例えばｎ型Ｓｉ基板である。各ウェハＷは、ウェハ搬送用の第１搬送容器であるシャトル７内に一枚ずつ収納され、各単位処理装置１０Ａのドッキングポート２ｅにシャトル７を嵌合させて各単位処理装置１０Ａの処理を開始させることにより、このシャトル７内に収容されたウェハＷがシャトル７内から取り出され搬送装置９ｃにより処理装置本体１１内の所定位置へ搬入され、かつ各処理装置本体１１にて処理が行われた後のウェハＷが搬送装置９ｃによりシャトル７内へ搬出される。そして、ウェハＷは、表面に製造する半導体Ａのレシピに従って次工程の単位処理装置１０Ａまで搬送される。また、各単位処理装置１０ＡのＰＬＡＤシステム９は、ウェハＷを各単位処理装置１０Ａの処理装置本体１１内へ搬出入するための第１搬出入機構である搬送装置９ｃを備え、これら搬送装置９ｃは、同一の形状および構成となっている。
＜前工程用のシャトル＞
前工程用の各単位処理装置１０Ａに用いられるシャトル７は、第１容器本体としての容器本体７ａを備え、容器本体７ａの下方が開口して円盤状の容器扉７ｂが設けられている。容器本体７ａと容器扉７ｂとは磁力等によって強力に密着しており、シャトル７内の空間が外気から遮断されている。シャトル７は、容器扉７ｂを下方に向けた状態で、この容器扉７ｂをドッキングポート２ｅの装置扉２ｆに重ね合わせて載置させて用いられる。このとき、容器扉７ｂおよび装置扉２ｆの一方に、位置決め用のピンを設け、他方に、その位置決め用のピンに嵌合する穴を設ける等して、シャトル７をドッキングポート２ｅに正確に重ね合わせできる構成になっている。シャトル７の容器本体７ａと容器扉７ｂとはシール部材としての円環状のＯリング（図示せず）を介して気密にシールされている。
図３に示すように、シャトル７の容器扉７ｂの容器本体７ａ内に向けて嵌合される側に位置する内側面には、ウェハＷを保持するための爪状の複数、例えば４つの第１保持部７ｄが形成されている。これら４つの保持部７ｄは、ウェハＷの外周縁を等間隔に保持できるように、容器扉７ｂの内側面の中心を中心とする周方向に向けて等間隔に離間させて設けられている。各保持部７ｄは、平面視二等辺三角形状の保持部本体７ｅを備え、これら各保持部本体７ｅの底辺部には、ウェハＷの外周縁を係止するための第１係止片部７ｆが設けられている。各保持部本体７ｅは、これら各保持部本体７ｅの頂角側を容器扉７ｂの内側面の中心位置に向けて取り付けられている。各係止片部７ｆの内側には、これら各係止片部７ｆによりウェハＷを保持する位置を精度出しするためのテーパ状の係止面７ｇが設けられている。
＜後工程用の単位処理装置群＞
後工程用の単位処理装置群６は、前工程用の単位処理装置群４にて製造された半導体チップＣをパッケージして半導体パッケージＰとするまでの複数の単位処理装置１０Ｂにて構成され、半導体チップＣの種類およびパッケージの種類等に応じ、処理工程が異なる複数の単位処理装置１０Ｂにて構成されている。これら単位処理装置１０Ｂによるパッケージは、半導体チップＣを、例えば外径１３．５ｍｍの円盤状のパッケージ基板Ｔ上に取り付けて行う。各パッケージ基板Ｔは、パッケージ基板Ｔおよび、パッケージ基板Ｔが取り付けられた半導体チップＣを搬送するための後工程用のシャトル８内に一枚ずつ収納され、後工程用の各単位処理装置１０Ｂのドッキングポート２ｅにシャトル８を嵌合させて各単位処理装置１０Ｂの処理を開始させることにより、このシャトル８内に収容されたパッケージ基板Ｔがシャトル８内から取り出され搬送装置９ｃにより処理装置本体１１内の所定位置へ搬入され、かつ各処理装置本体１１にて処理が行われた後のパッケージ基板Ｔが搬送装置９ｃによりシャトル８内へ搬出される。そして、半導体チップＣおよびパッケージ基板Ｔは、半導体チップＣをパッケージして半導体パッケージＰとするまでのレシピに従って次工程の単位処理装置１０Ｂまで搬送される。
さらに、後工程用の各単位処理装置１０Ｂは、その処理に応じて処理装置本体１１が異なるものの、その他の筐体２、操作パネル２ｃ、ドッキングポート２ｅ、ＰＬＡＤシステム９等は、前工程用の単位処理装置１０Ａと同一の構成になっている。
＜後工程用のシャトル＞
後工程用の各単位処理装置１０に用いられパッケージ基板Ｔを搬送するためのシャトル８は、図３に示すように、第２容器本体としての容器本体８ａと、容器扉８ｂと、Ｏリング（図示せず）と、例えば４つの第２保持部８ｄとを有し、ウェハ搬送用のシャトル７に対して各保持部８ｄの形状のみが異なる形状であり、容器本体８ａ、保持部８ｄを除いた容器扉８ｂ、およびＯリングは等しい形状となっている。すなわち、前工程用のシャトル７と後工程用のシャトル８とは、外形寸法が等しく、内部形状のみ異なる形状となっている。各保持部８ｄは、ウェハＷより外形寸法が１ｍｍほど大きなパッケージ基板Ｔの外周縁を等間隔に保持できるように、底辺部の長さ寸法をより大きくした保持部本体８ｅを備え、これら各保持部本体８ｅの底辺部に第２係止片部８ｆが設けられている。各保持部本体８ｅは、前工程用のシャトル７の保持部本体７ｅと相似する形状、すなわち相似形になっており、各係止片部８ｆの内側にテーパ状の係止面８ｇが設けられている。これら各係止片部８ｆの係止面８ｇは、パッケージ基板Ｔに加え、ウェハＷ、すなわち外径１２．５ｍｍの円盤状の半導体チップＣも正確に保持できるように、より大きな底辺を有する傾斜角度に形成されている。
＜前工程での半導体チップ製造＞
次に、前工程用の単位処理装置群４による半導体チップＣの製造方法について、図４および図５を参照して説明する。
（ウェハ初期洗浄）
まず、図４に示すように、前工程用の単位処理装置群４のうちの、所定の単位処理装置１０Ａを用いてウェハＷをＳＰＭ洗浄してから、この単位処理装置１０Ａに隣接して設置されている他の単位処理装置１０ＡにてＲＣＡ洗浄を行う。
このとき、ウェハＷは、前工程用のシャトル７内に収納した状態で、所定の単位処理装置１０Ａのドッキングポート２ｅに嵌合させて位置決め保持される。この状態で、この単位処理装置１０Ａによる処理を開始することによって、シャトル７の容器本体７ａから容器扉７ｂが外れＰＬＡＤシステム９のロードロック室９ａ内へ搬入される。この後、容器扉７ｂの保持部８ｄにて保持されているウェハＷは、ＰＬＡＤシステム９の搬送装置９ｃによって処理装置本体１１の所定位置へ搬送される。そして、この単位処理装置１０Ａによる所定の処理が行われた後、処理装置本体１１の所定位置に設置されたウェハＷは、搬送装置９ｃによってロードロック室９ａを介してシャトル７の容器扉７ｂの保持部７ｄへ搬送され、この保持部７ｄにて容器扉７ｂ上の所定位置に保持される。この後、ウェハＷを保持した容器扉７ｂは、ドッキングポート２ｅに嵌合している容器本体７ａに取り付けられ気密状態が保持された状態となる。そして、ドッキングポート２ｅからシャトル７を取り外すことによって、所定の処理が行われた後のウェハＷを、シャトル７に収納した状態で単位処理装置１０Ａから取り出すことができる。そして、このシャトル７を、次工程の単位処理装置１０Ａのドッキングポート２ｅに嵌合させ、この単位処理装置１０Ａによる次工程を行う。
（アライメントマーク形成）
さらに、ＲＣＡ洗浄した後のウェハＷは、その表面にドライエッチング用のレジスト液を塗布してから露光した後に現像して、このウェハＷの表面にフォトレジスト２１を形成してパターニングしてからＳｉドライエッチングを行い、図５（ａ）に示すアライメントマーク２２をウェハＷの表面に形成する。この後、このウェハＷ上のフォトレジスト２１の除去を行う。
（ソース・ドレイン不純物拡散領域形成）
アライメントマーク２２を形成したウェハは、洗浄してからドライ酸化する。その後、ウェハＷの表面にウェットエッチング用のレジスト液を塗布してから露光した後に現像して、このウェハＷの表面に所定のレジストパターンを形成してから、熱酸化膜ウェットエッチングを行いＳｉＯ２層２３を形成する。この後、ウェハＷ上のレジストを除去してから洗浄した後に、不純物拡散剤２４を塗布する。そして、不純物拡散剤２４が塗布されたウェハＷを加熱処理して不純物拡散を行い、図５（ｂ）に示すように、拡散領域ｐ＋２５を形成してからウェットエッチングを行い不純物拡散剤２４の除去を行う。
（ゲート酸化膜形成）
次いで、ソース・ドレイン不純物拡散領域を形成したウェハＷを、洗浄してからドライ酸化して、図５（ｃ）に示すように、ウェハＷの表面にＳｉＯ２からなるゲート酸化膜２６を形成する。
（ゲート、ソース・ドレインコンタクト形成）
ゲート酸化膜２６を形成したウェハＷの表面にウェットエッチング用のレジスト液を塗布してから露光した後に現像して、このウェハＷの表面にレジストパターンを形成してから、熱酸化膜ウェットエッチングを行う。この後、ウェハＷ上のレジストを除去し、ゲートおよびソースまたはドレイン間のコンタクトホール２７を形成する。
（Ａｌ電極形成）
コンタクトホール２７を形成したウェハＷは、洗浄してからアルミニウム（Ａｌ）をスパッタリングしてウェハＷの表面にＡｌ層２８を成膜した後、ウェットエッチング用のレジスト液を塗布してから露光した後に現像して、このウェハＷ上のＡｌ層の表面に所定のレジストパターンを形成する。次いで、Ａｌウェットエッチングを行い、図５（ｄ）に示すように、ゲート電極Ｇ、ソース電極Ｓおよびドレイン電極Ｄを形成してから、ウェハＷ上のレジストをＯ２プラズマアッシングにて除去する。その後、これらゲート電極Ｇ、ソース電極Ｓおよびドレイン電極Ｄを形成したウェハＷを、Ｈ２にて焼成処理してＨ２シンタリングすることによって、ウェハＷ上に半導体Ａを製造した外径ハーフインチサイズの半導体チップＣとなる。
＜後工程での半導体パッケージ製造＞
次に、後工程用の単位処理装置群６による半導体パッケージの製造方法（プロセスフロー）について、図４および図６ないし図９を参照して説明する。
（ダイアタッチ：ダイボンド）
まず、図４に示すように、後工程用の単位処理装置群１０Ｂのうちの、所定の単位処理装置１０Ｂを用い、図６（ａ）に示すように、外径１３．５ｍｍ、厚さ０．２ｍｍの円盤状の鉄ニッケル合金（４２アロイ）製のパッケージ基板Ｔ上に接着剤３１を塗布する。次いで、この接着剤３１上に、前工程の単位処理装置群４にて製造した半導体チップＣを搭載してから接着剤３１を硬化させる。
このとき、半導体チップＣは、前工程用のシャトル７内に収納した状態で、所定の後工程用の単位処理装置１０Ｂのドッキングポート２ｅに嵌合させる。この状態で、この単位処理装置１０Ｂによる処理を開始することによって、シャトル７内から半導体チップＣが取り出され、この単位処理装置１０Ｂの処理装置本体１１の所定位置へ搬送される。この後、この単位処理装置１０Ｂのドッキングポート２ｅに、パッケージ基板Ｔを収容した後工程用のシャトル８を嵌合させ、この単位処理装置１０Ｂによる処理を開始することによって、シャトル８内からパッケージ基板Ｔが取り出され、すでに半導体チップＣが搬送されている単位処理装置１０Ｂの処理装置本体１１の所定位置へパッケージ基板Ｔが搬送される。
そして、この単位処理装置１０Ｂにおいて、半導体チップＣを表面に接着したパッケージ基板Ｔは、この単位処理装置１０Ｂの処理装置本体１１の所定位置からＰＬＡＤシステム９にて搬出され、ドッキングポート２ｅに嵌合させたシャトル８内に収容される。その後、この単位処理装置１０Ｂのドッキングポート２ｅからシャトル８を取り外してから、このシャトル８を、次工程の単位処理装置１０Ｂのドッキングポート２ｅに嵌合させる。なお、以降の後工程においては、各単位処理装置１０Ｂにて処理した後のパッケージ基板Ｔを、後工程用のシャトル８を用いて次工程の単位処理装置１０Ｂへ受け渡していく。
（圧縮モールド成形）
パッケージ基板Ｔ上に接着した半導体チップＣを取り囲むように、半導体チップＣの表面にモールド樹脂を塗布した後に、このモールド樹脂を硬化させて、図６（ｂ）に示すように、外径１２．８ｍｍ、厚さ０．１ｍｍのモールド樹脂層３２を形成する。
（レーザビア）
さらに、モールド樹脂層３２を形成した半導体チップＣの表面のレーザアブレーションを行い、モールド樹脂層３２をパターニングし、図６（ｃ）に示すように、半導体チップＣ表面のＡｌ層２８の一部を露出させる。
（デスミア処理）
次いで、Ａｌ層２８の一部を露出させた半導体チップＣの表面を、図７（ａ）に示すように、ＣＣＰドライエッチングしてプラズマ清浄（デスミア加工）を行う。
（銅めっきシード層形成）
この後、デスミア処理した半導体チップＣの表面に、銅（Ｃｕ）をスパッタリングし、図７（ｂ）に示すように、半導体チップの表面全体を覆う、厚さ０．１μｍのＣｕスパッタ膜３３を形成する。
（銅電解めっき）
さらに、Ｃｕスパッタ膜３３を形成した半導体チップＣの表面をＣｕ電解めっきして、図７（ｃ）に示すように、半導体チップＣの表面に、厚さ３μｍのＣｕめっき膜３４を形成する。
（レジスト塗布・露光・現像）
Ｃｕめっき膜３４を形成した半導体チップＣの表面に、フォトレジスト用のレジスト液を塗布（コート）して、図８（ａ）に示すように、厚さ１．０μｍのレジスト膜３５を形成する。次いで、レジスト膜３５を形成した半導体チップＣを、図８（ｂ）に示すように、深焦点ＤＬＰ露光を行ってから現像して、図８（ｃ）に示すように、半導体チップＣの表面に所定のレジストパターンを形成してから、図９（ａ）に示すように、ＣｕエッチングしてＣｕめっき膜３４をパターニングして、電極層３６を形成する。この後、Ｃｕめっき膜３４をパターニングした半導体チップＣの表面を、図９（ｂ）に示すように、ＣＣＰドライエッチングしてレジスト膜３５の除去を行う。
（ソルダレジスト塗布）
さらに、電極層３６を形成した半導体チップＣの表面に、インクジェットプリンタにて、厚さ３０μｍのソルダレジスト層３７を所定パターンに印刷してから紫外線（ＵＶ）硬化させて、図９（ｃ）に示すように、電極層３６に連通したコンタクトホール３８をソルダレジスト層３７に形成する。
（はんだボール搭載：ボールマウント）
その後、図１０（ａ）に示すように、半導体チップＣの表面にフラックスＦを塗布してから、この半導体チップＣ表面のソルダレジスト層３７の各コンタクトホール３８に、直径０．４ｍｍのはんだボール３９を搭載した後に加熱処理して、図１０（ｂ）に示すように、各はんだボール３９の一部を溶融させ半導体チップＣ上の電極層３６に電気的に接続させることによって、外径ハーフインチサイズの半導体チップＣを、外径１３．５ｍｍのパッケージ基板Ｔ上にパッケージしたダイアタッチ方式のＢＧＡタイプの半導体パッケージＣとなる。
＜作用効果＞
上述のように、上記一実施形態に係る半導体製造システム１においては、ミニマルファブ構想に適合させた外径１２．５ｍｍのウェハＷ上に半導体Ａを製造して半導体チップＣとするまでの前工程を行う半導体チップ製造装置３を、各処理に応じて処理装置本体１１のみが異なる複数の単位処理装置１０Ａにて構成し、これら単位処理装置１０Ａ内の処理装置本体１１までウェハＷを搬出入するためのＰＬＡＤシステム９を共通化している。さらに、ウェハＷが収容可能なシャトル７を各単位処理装置１０ＡのＰＬＡＤシステム９のドッキングポート２ｅに嵌合させることによって、シャトル７内に収容されたウェハＷを外気に曝すことなくシャトル７内から各処理装置本体１１の所定位置まで搬出入できる構成としている。
その上で、半導体チップＣをパッケージ基板Ｔ上に取り付けて半導体パッケージＰとするまでの後工程を行う半導体パッケージ装置５についても同様に、各処理に応じて処理装置本体１１のみが異なる複数の単位処理装置１０Ｂにて構成し、これら単位処理装置１０Ｂ内のＰＬＡＤシステム９を、半導体チップ製造装置３のＰＬＡＤシステム９と共通化している。さらに、ウェハＷをパッケージする際に用いるパッケージ基板Ｔを、ウェハＷより１．０ｍｍほど外径寸法が大きな直径１３．５ｍｍとし、このパッケージ基板Ｔを収容させるシャトル８の内部形状のみを変更し、このシャトル８を、後工程の各単位処理装置１０Ｂのドッキングポート２ｅへ嵌合でき、各単位処理装置１０ＢのＰＬＡＤシステム９を用いてシャトル８内から処理装置本体１１の所定位置へ搬出入できる構成としている。
すなわち、前工程用のウェハＷを搬送するためのシャトル７と、後工程用のパッケージ基板Ｔを搬送するためのシャトル８とにつき、容器本体７ａ，８ａを等しい形状とし、ウェハＷあるいはパッケージ基板Ｔを保持するための保持部７ｄ，８ｄのみ形状が異なる構成としている。この結果、半導体チップ製造装置３にて製造した半導体チップＣをシャトル７に収容した状態で、後工程用の単位処理装置１０Ｂの処理装置本体１１へ搬出入することが可能となる。また、パッケージ基板Ｔに取り付けた半導体チップＣについても、後工程用のシャトル８に収容させることによって、後工程用の各単位処理装置１０Ｂの処理装置本体１１へＰＬＡＤシステム９を介して搬出入できる。よって、ほぼ等しい形状のシャトル７，８を用いつつ、ミニマルファブ構想に適合させた複数の単位処理装置１０Ａ，１０Ｂを半導体パッケージＰにするまでのレシピに対応させて用いることにより、ウェハＷ上に半導体Ａを製造しパッケージするまでの前工程から後工程までに亘った一連の工程の連携を、容易に行うことが可能となる。よって、ミニマルファブ構想に基づく前工程から後工程までのミニマル一貫ラインを実現できる。
特に、前工程用のシャトル７と後工程用のシャトル８とは、ウェハＷを保持するための保持部７ｄ、およびパッケージ基板Ｔを保持するための保持部８ｄの形状を、保持する対象物、すなわちウェハＷまたはパッケージ基板Ｔの大きさに対応させた相似形とし、これら保持部７ｄ，８ｄの係止片部７ｆ，８ｆの係止面７ｇ，８ｇの傾斜角度等のみを異ならせて調整した形状としている。この結果、これら保持部７ｄ，８ｄを除く他の形状についてシャトル７，８の形状、特に外形を等しくでき、これらシャトル７，８の形状を統一化できるため、前工程用および後工程用のそれぞれの単位処理装置１０Ａ，１０Ｂのドッキングポート２ｅに嵌合させて各単位処理装置１０Ａ，１０Ｂの処理装置本体１１の所定位置へ搬出入することが可能となる。したがって、前工程から後工程までに亘った一連の製造工程を、同一のＰＬＡＤシステム９を搭載した複数の単位処理装置１０Ａ，１０Ｂにて行うことが可能となり、ウェハＷ上に半導体Ａを製造してからパッケージするまでの製造ラインに必要な各単位処理装置１０Ａ，１０Ｂの構造をより簡略化および統一化できる。
＜その他＞
なお、上記一実施形態では、ミニマルファブ構想に適合させたハーフインチサイズ（外径１２．５ｍｍ）のウェハＷと、このウェハＷを設置する外径１３．５ｍｍのパッケージ基板Ｔとを用いた半導体製造システム１としている。しかしながら、本発明はこれに限定されることはなく、例えば１インチのウェハを用いたり、外径１３．５ｍｍ以外の大きさのパッケージ基板を用いたりする半導体製造システムであっても、対応させて用いることができる。また、ハーフインチサイズの半導体チップＣを、外径１３．５ｍｍのパッケージ基板Ｔ上にパッケージしたダイアタッチ方式のＢＧＡタイプの半導体パッケージＣに限らず、例えばフリップチップ方式のＢＧＡタイプ等の他のパッケージ構造の半導体パッケージであっても対応させて用いることができる。
１ 半導体製造システム
２ 筐体
２ａ 装置上部
２ｂ 装置下部
２ｃ 操作パネル
２ｄ 前室
２ｅ ドッキングポート
２ｆ 装置扉
３ 半導体チップ製造装置
４ 単位処理装置群（前工程）
５ 半導体パッケージ装置
６ 単位処理装置群（後工程）
７ シャトル（第１搬送容器・前工程用）
７ａ 容器本体（第１容器本体）
７ｂ 容器扉
７ｄ 保持部（第１保持部）
７ｅ 保持部本体
７ｆ 係止片部（第１係止片部）
７ｇ 係止面
８ シャトル（第２搬送容器・後工程用）
８ａ 容器本体（第２容器本体）
８ｂ 容器扉
８ｄ 保持部（第２保持部）
８ｅ 保持部本体
８ｆ 係止片部（第２係止片部）
８ｇ 係止面
９ ＰＬＡＤシステム（第１搬出入機構，第２搬出入機構）
９ａ ロードロック室
９ｂ ゲートバルブ
９ｃ 搬送装置
１０ 単位処理装置
１０Ａ 単位処理装置（前工程用）
１０Ｂ 単位処理装置（後工程用）
１１ 処理装置本体
２１ フォトレジスト
２２ アライメントマーク
２３ ＳｉＯ２層
２４ 不純物拡散剤
２５ 拡散領域ｐ＋
２６ ゲート酸化膜
２７ コンタクトホール
２８ Ａｌ層
３１ 接着剤
３２ モールド樹脂層
３３ Ｃｕスパッタ膜
３４ Ｃｕめっき膜
３５ レジスト膜
３６ 電極層
３７ ソルダレジスト層
３８ コンタクトホール
３９ はんだボール
Ｗ ウェハ
Ａ 半導体
Ｃ 半導体チップ
Ｔ パッケージ基板（基板）
Ｐ 半導体パッケージ
ｍ 支持部
Ｇ ゲート電極
Ｓ ソース電極
Ｄ ドレイン電極
Ｆ フラックス

Claims (4)

  1. ミニマルファブシステム用のウェハ上に半導体を製造した半導体チップを製造するための半導体チップ製造装置と、
    前記半導体チップ製造装置にて製造した前記半導体チップを、前記ウェハより大きな基板に取り付けてパッケージする半導体パッケージ装置とを備え、
    前記半導体チップ製造装置は、前記ウェハが収容可能な第１搬送容器を介して前記ウェハを前記半導体チップ製造装置内へ搬出入する第１搬出入機構を有し、
    前記半導体パッケージ装置は、前記基板が収容可能な第２搬送容器を介して前記基板を前記半導体パッケージ装置内へ搬出入し前記第１搬出入機構に等しい構成の第２搬出入機構を有し、
    前記第１搬送容器は、第１容器本体と、前記第１容器本体内に設けられ前記ウェハを保持するための第１保持部とを有し、
    前記第２搬送容器は、第２容器本体と、前記第２容器本体内に設けられ前記半導体チップおよび前記基板を保持するための第２保持部とを有し、
    前記第１および第２搬送容器は、前記第１および第２容器本体が等しい形状である
    ことを特徴とする半導体製造システム。
  2. 請求項１に記載の半導体製造システムにおいて、
    前記第１および第２搬送容器は、外径寸法が等しく、内部形状のみ異なる形状である
    ことを特徴とする半導体製造システム。
  3. 請求項１または２に記載の半導体製造システムにおいて、
    前記第１および第２搬送容器は、前記第１および第２保持部の形状のみ異なる形状である
    ことを特徴とする半導体製造システム。
  4. 請求項１ないし３のいずれか一項に記載の半導体製造システムにおいて、
    前記ウェハおよび前記半導体チップは、外径１２．５ｍｍの円盤状で、
    前記基板は、外径１３．５ｍｍの円盤状である
    ことを特徴とする半導体製造システム。
JP2016561508A 2014-11-27 2015-11-16 前工程−後工程一体化システム Active JP6434050B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014240531 2014-11-27
JP2014240531 2014-11-27
PCT/JP2015/082138 WO2016084643A1 (ja) 2014-11-27 2015-11-16 前工程－後工程一体化システム

Publications (2)

Publication Number Publication Date
JPWO2016084643A1 JPWO2016084643A1 (ja) 2017-10-19
JP6434050B2 true JP6434050B2 (ja) 2018-12-05

Family

ID=56074210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016561508A Active JP6434050B2 (ja) 2014-11-27 2015-11-16 前工程−後工程一体化システム

Country Status (3)

Country Link
US (1) US10304675B2 (ja)
JP (1) JP6434050B2 (ja)
WO (1) WO2016084643A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10529593B2 (en) * 2018-04-27 2020-01-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package comprising molding compound having extended portion and manufacturing method of semiconductor package

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020145207A1 (en) * 1999-03-05 2002-10-10 Anderson Sidney Larry Method and structure for integrated circuit package
US6875282B2 (en) * 2001-05-17 2005-04-05 Ebara Corporation Substrate transport container
JP4355488B2 (ja) 2002-05-13 2009-11-04 富士通株式会社 分子汚染監視システム
JP4476764B2 (ja) * 2004-03-26 2010-06-09 富士フイルム株式会社 基板接合装置及び方法
JP4438966B2 (ja) * 2007-11-29 2010-03-24 Ｔｄｋ株式会社 収容容器の蓋開閉システム及び当該システムを用いた基板処理方法
JP5794497B2 (ja) 2010-06-08 2015-10-14 国立研究開発法人産業技術総合研究所 連結システム
JP5516968B2 (ja) * 2010-06-08 2014-06-11 独立行政法人産業技術総合研究所 連結搬送システム
JP5361002B2 (ja) 2010-09-01 2013-12-04 独立行政法人産業技術総合研究所 デバイス製造装置および方法
JP2012064710A (ja) 2010-09-15 2012-03-29 Asahi Glass Co Ltd 半導体素子の製造方法
JP6025239B2 (ja) 2012-02-06 2016-11-16 大日商事株式会社 搬送容器及び搬送容器扉のシール部材

Also Published As

Publication number Publication date
WO2016084643A1 (ja) 2016-06-02
JPWO2016084643A1 (ja) 2017-10-19
US10304675B2 (en) 2019-05-28
US20170330741A1 (en) 2017-11-16

Similar Documents

Publication Publication Date Title
JP6337400B2 (ja) チップオンウエハ接合方法及び接合装置並びにチップとウエハとを含む構造体
JP4878109B2 (ja) 基板移載システムおよび基板移載方法
CN107533965B (zh) 吸附机构、吸附方法、制造装置及制造方法
TWI559361B (zh) 基板處理裝置及其方法
JP2019125723A (ja) 素子チップの製造方法
JP5941701B2 (ja) ダイボンダ
TW201901313A (zh) 搬運手、搬運設備、微影設備、物品的製造方法及保持機構
JP5298273B2 (ja) ステージおよびこれを用いたボール搭載装置
JP6434050B2 (ja) 前工程−後工程一体化システム
JP4906012B2 (ja) 静電チャック
TWI829950B (zh) 保護構件形成方法及保護構件形成裝置
JP6741264B2 (ja) ウェハ上のアライメントマークを用いる半導体パッケージの製造方法
TWI555075B (zh) 基板處理設備及基板處理方法
JP4142183B2 (ja) 半導体装置の製造方法
JP2005353988A (ja) 板状体搬送方法、搬送装置及び露光装置
WO2019031374A1 (ja) 基板処理方法
KR101684739B1 (ko) 웨이퍼 이송 장치
KR101617402B1 (ko) 이중 연마 웨이퍼 가공방법 및 웨이퍼 가공 시스템
JP7286250B2 (ja) 保護部材形成装置
US20220384174A1 (en) Method of manufacturing semiconductor structure
KR20110055983A (ko) 반도체 제조장치 및 이를 이용한 반도체 제조방법
US20230010038A1 (en) Wafer Bonding Apparatus and Method
JP2009038300A (ja) 半導体パッケージの製造方法
JP6361964B2 (ja) デバイス製造装置
TWI662643B (zh) 光罩的製程方法、電漿製程設備及固定框

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181107

R150 Certificate of patent or registration of utility model

Ref document number: 6434050

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250