KR100822138B1 - 듀얼 다마신 구조의 형성 방법 - Google Patents

듀얼 다마신 구조의 형성 방법 Download PDF

Info

Publication number
KR100822138B1
KR100822138B1 KR1020020016962A KR20020016962A KR100822138B1 KR 100822138 B1 KR100822138 B1 KR 100822138B1 KR 1020020016962 A KR1020020016962 A KR 1020020016962A KR 20020016962 A KR20020016962 A KR 20020016962A KR 100822138 B1 KR100822138 B1 KR 100822138B1
Authority
KR
South Korea
Prior art keywords
insulating film
dual damascene
bis
damascene structure
sec
Prior art date
Application number
KR1020020016962A
Other languages
English (en)
Other versions
KR20020077174A (ko
Inventor
아쯔시 시오다
Original Assignee
제이에스알 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이에스알 가부시끼가이샤 filed Critical 제이에스알 가부시끼가이샤
Publication of KR20020077174A publication Critical patent/KR20020077174A/ko
Application granted granted Critical
Publication of KR100822138B1 publication Critical patent/KR100822138B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Paints Or Removers (AREA)

Abstract

본 발명은 반도체 장치의 배선 형성에 대하여 상세하게는 반도체 배선 형성에 바람직한 듀얼 다마신 구조 및 그의 형성 방법에 관한 것이다.
듀얼 다마신 구조, 무기계 절연막, 유기계 절연막, 미드 엣치 스토퍼층, 금속 산화물막, 비유전률, 유리 전이점, 열분해 온도

Description

듀얼 다마신 구조의 형성 방법 {Method for Forming Dual Damascene Structure}
도 1은 무기계 절연막, 유기계 절연막 및 금속 산화물막을 갖는 적층 구조를 나타낸다.
도 2는 무기계 절연막 내에 미드 엣치 스토퍼층을 갖는 적층 구조를 나타낸다.
본 발명은 반도체 장치의 배선 형성에 대하여 상세하게는 반도체 배선 형성에 바람직한 듀얼 다마신 구조 및 그의 형성 방법에 관한 것이다.
반도체 장치의 미세화와 함께 배선 재료가 종래의 알루미늄으로부터 구리로 전환되는 움직임이 진전되고 있다. 구리를 배선 재료로 사용하는 경우, 다마신법을 많이 사용하게 되며 그 중에서도 비아 배선과 트렌치 배선을 동시에 형성할 수 있는 듀얼 다마신법은 반도체 장치의 제조 비용을 저감시킬 수 있기 때문에 바람직한 수법이다.
현재, 실리카를 절연막으로 하는 배선 구조에 있어서, 이 듀얼 다마신법에 의해 형성되는 구리 배선 기술이 일반적으로 보급되고 있다.
그리고 반도체 장치의 추가의 미세화 요구에 있어서, 배선 재료 뿐만 아니라, 절연 재료를 현행의 실리카(비유전률 4)로부터 더욱 낮은 유전 재료로 전환시키는 검토도 활발하게 진행되고 있다.
이러한 저유전 재료로는 통상의 실리카에 불소 원자가 첨가된 불소 도핑 실리카, CVD법 탄소 함유 실리카막, 도포형 유기 절연막, 도포형 실록산계 막 등을 들 수 있다.
한편, 듀얼 다마신의 형성 방법으로는 몇가지 방법을 들 수 있다.
비아 퍼스트법, 트렌치 퍼스트법, 매립 하드마스크법(Buried Hardmask), 듀얼 하드마스크법 등이다.
통상의 실리카 또는 불소 도핑 실리카를 절연 재료로 사용하는 경우, 마스크얼라이먼트의 용이함，총 공정수로 인해 비아 퍼스트법이 단지 사용되고 있다. 비아 퍼스트법으로는 우선, 비아 패턴을 절연막에 형성하고 그 후, 형성한 비아에 포토레지스트 또는 반사 방지 재료를 매립하고, 트렌치를 형성한 후, 비아에 매립된 포토레지스트 및 반사 방지 재료의 나머지를 산소 플라즈마 또는 강아민을 베이스로 하는 웨트 박리액 등을 사용하여 제거한다.
이 때문에 저유전율막은 비어에 매립된 레지스트 또는 반사 방지막의 나머지를 제거할 때에 사용되는 플라즈마 또는 강력한 웨트 박리액에 의한 손상을 피할 수 없다는 문제점이 있다. 트렌치 퍼스트의 경우에도 동일한 문제점을 갖는다.
또한, 매립 하드마스크법으로는 상기와 같은 문제점은 없지만, 막형성 공정 과 리소그래피 공정을 몇번이나 왕복하기 때문에, 제조 비용이 비싸진다는 문제점이 있다.
이 점에서 듀얼레이어 하드마스크법은 이러한 결점을 보충하는 방법으로, 저유전 재료를 절연막으로 사용하는 듀얼 다마신 형성에 있어서 유력한 방법으로 볼 수 있다.
현재에는 듀얼레이어 하드마스크법을 사용하여 듀얼 다마신을 형성할 때에는 CVD법의 탄화규소, 질화규소 및 실리카막으로부터 선택되는 2종류를 조합시킨 방법을 생각할 수 있다. 그러나, 모두가 규소를 포함하는 막이며 각 레이어 사이의 에칭 선택비를 확보하여 적절한 형상으로 듀얼 다마신 구조를 형성하는 것이 곤란하다는 문제점이 있다.
또한, 이 방법을 도포계 재료와 조합시킨 경우에는, 도포계 막형성 장치와 CVD 계 막형성 장치를 실리콘 웨이퍼가 왕복하기 때문에 공정 플로우가 복잡해지는 문제점도 있다.
본 발명은 상기 문제를 해결하기 위해서 새로운 듀얼 다마신 구조의 형성 방법을 제공하는 것을 목적으로 한다.
본 발명은 무기계 절연막 상에 유기계 절연막 및 금속 산화물막 층을 적층하는 공정을 포함하는 것을 특징으로 하는 듀얼 다마신 구조의 형성 방법 및 그 방법으로 형성된 듀얼 다마신 구조를 제공하는 것이다.
무기계 절연막층
본 발명에 있어서 무기계 절연막층으로는 실리카, 탄화수소기를 갖는 폴리실록산이 바람직하다.
이들 실리카 또는 탄화수소기를 갖는 폴리실록산을 포함하는 무기계 절연막층은 CVD법으로 형성할 수 있지만 도포액을 사용하여 형성하는 것이 바람직하다.
무기계 절연막층 형성용 도포액은 (A) 폴리실록산 및 (B) 유기 용매를 포함한다.
여기에서, (A) 폴리실록산으로는 하기 화학식 1로 표시되는 화합물 (이하, " 화합물 (1)"이라고 함), 하기 화학식 2로 표시되는 화합물 (이하, "화합물 (2)"라고 함) 및 하기 화학식 3으로 표시되는 화합물 (이하, "화합물 (3)"이라고 함)의 군으로부터 선택된 1종 이상의 실란 화합물을 가수분해하여 축합한 가수 분해 축합물을 들 수 있다.
RaSi(OR1)4-a
식 중, R은 수소 원자, 불소 원자 또는 1가의 유기기, R1은 1가의 유기기, a는 1 내지 2의 정수를 나타낸다.
Si(OR2)4
식 중, R2는 1가의 유기기를 나타낸다.
R3 b(R4O)3-bSi-(R7)d-Si(OR5) 3-cR6 c
식 중, R3 내지 R6은 동일하거나 상이하고, 각각 1가의 유기기, b 및 c는 동일하거나 상이하고, 0 내지 2의 수를 나타내며, R7은 산소 원자, 페닐렌기 또는 (CH2)n으로 나타내는 기(여기에서, n은 1 내지 6의 정수임), d는 0 또는 1을 나타낸다.
화합물 (1);
상기 화학식 1에서, R 및 R1의 1가의 유기기로는 알킬기, 아릴기, 알릴기, 글리시딜기 등을 들 수 있다. 또한, 화학식 1에서, R은 1가의 유기기, 특히 알킬기 또는 페닐기가 바람직하다.
여기에서, 알킬기로는 메틸기, 에틸기, 프로필기, 부틸기 등을 들 수 있고, 바람직하게는 탄소수 1 내지 5이고, 이들 알킬기는 쇄상, 분지되어 있을 수도 있고, 또한 수소 원자가 불소 원자 등으로 치환될 수도 있다.
화학식 1에서, 아릴기로는 페닐기, 나프틸기, 메틸페닐기, 에틸페닐기, 클로로페닐기, 브로모페닐기, 플루오로페닐기 등을 들 수 있다.
화합물 (1)의 구체예로는 트리메톡시실란, 트리에톡시실란, 트리-n-프로폭시 실란, 트리-iso-프로폭시실란, 트리-n-부톡시실란, 트리-sec-부톡시실란, 트리-tert-부톡시실란, 트리페녹시실란, 플루오로트리메톡시실란, 플루오로트리에톡시실란, 플루오로트리-n-프로폭시실란, 플루오로트리-iso-프로폭시실란, 플루오로트리-n-부톡시실란, 플루오로트리-sec-부톡시실란, 플루오로트리-tert-부톡시실란, 플루오로트리페녹시실란 등;
메틸트리메톡시실란, 메틸트리에톡시실란, 메틸트리-n-프로폭시실란, 메틸트리-iso-프로폭시실란, 메틸트리-n-부톡시실란, 메틸트리-sec-부톡시실란, 메틸트리-tert-부톡시실란, 메틸트리페녹시실란, 에틸트리메톡시실란, 에틸트리에톡시실란, 에틸트리-n-프로폭시실란, 에틸트리-iso-프로폭시실란, 에틸트리-n-부톡시실란, 에틸트리-sec-부톡시실란, 에틸트리-tert-부톡시실란, 에틸트리페녹시실란, 비닐트리메톡시실란, 비닐트리에톡시실란, 비닐트리-n-프로폭시실란, 비닐트리-iso-프로폭시실란, 비닐트리-n-부톡시실란, 비닐트리-sec-부톡시실란, 비닐트리-tert-부톡시실란, 비닐트리페녹시실란, n-프로필트리메톡시실란, n-프로필트리에톡시실란, n-프로필트리-n-프로폭시실란, n-프로필트리-iso-프로폭시실란, n-프로필트리-n-부톡시실란, n-프로필트리-sec-부톡시실란, n-프로필트리-tert-부톡시실란, n-프로필트리페녹시실란, i-프로필트리메톡시실란, i-프로필트리에톡시실란, i-프로필트리-n-프로폭시실란, i-프로필트리-iso-프로폭시실란, i-프로필트리-n-부톡시실란, i-프로필트리-sec-부톡시실란, i-프로필트리-tert-부톡시실란, i-프로필트리페녹시실란, n-부틸트리메톡시실란, n-부틸트리에톡시실란, n-부틸트리-n-프로폭시실란, n-부틸트리-iso-프로폭시실란, n-부틸트리-n-부톡시실란, n-부 틸트리-sec-부톡시실란, n-부틸트리-tert-부톡시실란, n-부틸트리페녹시실란, sec-부틸트리메톡시실란, sec-부틸트리에톡시실란, sec-부틸-트리-n-프로폭시실란, sec-부틸-트리-iso-프로폭시실란, sec-부틸-트리-n-부톡시실란, sec-부틸-트리-sec-부톡시실란, sec-부틸-트리-tert-부톡시실란, sec-부틸-트리페녹시실란, t-부틸트리메톡시실란, t-부틸트리에톡시실란, t-부틸트리-n-프로폭시실란, t-부틸트리-iso-프로폭시실란, t-부틸트리-n-부톡시실란, t-부틸트리-sec-부톡시실란, t-부틸트리-tert-부톡시실란, t-부틸트리페녹시실란, 페닐트리메톡시실란, 페닐트리에톡시실란, 페닐트리-n-프로폭시실란, 페닐트리-iso-프로폭시실란, 페닐트리-n-부톡시실란, 페닐트리-sec-부톡시실란, 페닐트리-tert-부톡시실란, 페닐트리페녹시실란, 비닐트리메톡시실란, 비닐트리에톡시실란, γ-아미노프로필트리메톡시실란, γ-아미노프로필트리에톡시실란, γ-글리시독시프로필트리메톡시실란, γ-글리시독시프로필트리에톡시실란, γ-트리플루오로프로필트리메톡시실란, γ-트리플루오로프로필트리에톡시실란 등;
디메틸디메톡시실란, 디메틸디에톡시실란, 디메틸-디-n-프로폭시실란, 디메틸-디-iso-프로폭시실란, 디메틸-디-n-부톡시실란, 디메틸-디-sec-부톡시실란, 디메틸-디-tert-부톡시실란, 디메틸디페녹시실란, 디에틸디메톡시실란, 디에틸디에톡시실란, 디에틸-디-n-프로폭시실란, 디에틸-디-iso-프로폭시실란, 디에틸-디-n-부톡시실란, 디에틸-디-sec-부톡시실란, 디에틸-디-tert-부톡시실란, 디에틸디페녹시실란, 디-n-프로필디메톡시실란, 디-n-프로필디에톡시실란, 디-n-프로필-디-n-프로폭시실란, 디-n-프로필-디-iso-프로폭시실란, 디-n-프로필-디-n-부톡시실란, 디-n- 프로필-디-sec-부톡시실란, 디-n-프로필-디-tert-부톡시실란, 디-n-프로필-디-페녹시실란, 디-iso-프로필디메톡시실란, 디-iso-프로필디에톡시실란, 디-iso-프로필-디-n-프로폭시실란, 디-iso-프로필-디-iso-프로폭시실란, 디-iso-프로필-디-n-부톡시실란, 디-iso-프로필-디-sec-부톡시실란, 디-iso-프로필-디-tert-부톡시실란, 디-iso-프로필-디-페녹시실란, 디-n-부틸디메톡시실란, 디-n-부틸디에톡시실란, 디-n-부틸-디-n-프로폭시실란, 디-n-부틸-디-iso-프로폭시실란, 디-n-부틸-디-n-부톡시실란, 디-n-부틸-디-sec-부톡시실란, 디-n-부틸-디-tert-부톡시실란, 디-n-부틸-디-페녹시실란, 디-sec-부틸디메톡시실란, 디-sec-부틸디에톡시실란, 디-sec-부틸-디-n-프로폭시실란, 디-sec-부틸-디-iso-프로폭시실란, 디-sec-부틸-디-n-부톡시실란, 디-sec-부틸-디-sec-부톡시실란, 디-sec-부틸-디-tert-부톡시실란, 디-sec-부틸-디-페녹시실란, 디-tert-부틸디메톡시실란, 디-tert-부틸디에톡시실란, 디-tert-부틸-디-n-프로폭시실란, 디-tert-부틸-디-iso-프로폭시실란, 디-tert-부틸-디-n-부톡시실란, 디-tert-부틸-디-sec-부톡시실란, 디-tert-부틸-디-tert-부톡시실란, 디-tert-부틸-디-페녹시실란, 디페닐디메톡시실란, 디페닐-디-에톡시실란, 디페닐-디-n-프로폭시실란, 디페닐-디-iso-프로폭시실란, 디페닐-디-n-부톡시실란, 디페닐-디-sec-부톡시실란, 디페닐-디-tert-부톡시실란, 디페닐디페녹시실란, 디비닐트리메톡시실란 등을 들 수 있다.
화합물 (1)로서 바람직한 화합물은 메틸트리메톡시실란, 메틸트리에톡시실란, 메틸트리-n-프로폭시실란, 메틸트리-iso-프로폭시실란, 에틸트리메톡시실란, 에틸트리에톡시실란, 비닐트리메톡시실란, 비닐트리에톡시실란, 페닐트리메톡시실 란, 페닐트리에톡시실란, 디메틸디메톡시실란, 디메틸디에톡시실란, 디에틸디메톡시실란, 디에틸디에톡시실란, 디페닐디메톡시실란, 디페닐디에톡시실란 등이다.
이들은 1종 또는 2종 이상을 동시에 사용할 수도 있다.
화합물 (2);
상기 화학식 2에서, R2로 표시되는 1가의 유기기로는 상기 화학식 1과 동일한 유기기를 들 수 있다.
화합물 (2)의 구체예로는 테트라메톡시실란, 테트라에톡시실란, 테트라-n-프로폭시실란, 테트라-iso-프로폭시실란, 테트라-n-부톡시실란, 테트라-sec-부톡시실란, 테트라-tert-부톡시실란, 테트라페녹시실란 등을 들 수 있다.
화합물 (3);
상기 화학식 3에 있어서, R3 내지 R6으로 나타내는 1가의 유기기로는 상기 화학식 1과 동일한 유기기를 들 수 있다.
화합물 (3) 중 화학식 3에서의 R7이 산소 원자인 화합물로는 헥사메톡시디실록산, 헥사에톡시디실록산, 헥사페녹시디실록산, 1,1,1,3,3-펜타메톡시-3-메틸디실록산, 1,1,1,3,3-펜타에톡시-3-메틸디실록산, 1,1,1,3,3-펜타페녹시-3-메틸디실록산, 1,1,1,3,3-펜타메톡시-3-에틸디실록산, 1,1,1,3,3-펜타에톡시-3-에틸디실록산, 1,1,1,3,3-펜타페녹시-3-에틸디실록산, 1,1,1,3,3-펜타메톡시-3-페닐디실록산, 1,1,1,3,3-펜타에톡시-3-페닐디실록산, 1,1,1,3,3-펜타페녹시-3-페닐디실록산, 1,1,3,3-테트라메톡시-1,3-디메틸디실록산, 1,1,3,3-테트라에톡시-1,3-디메틸디실 록산, 1,1,3,3-테트라페녹시-1,3-디메틸디실록산, 1,1,3,3-테트라메톡시-1,3-디에틸디실록산, 1,1,3,3-테트라에톡시-1,3-디에틸디실록산, 1,1,3,3-테트라페녹시-1,3-디에틸디실록산, 1,1,3,3-테트라메톡시-1,3-디페닐디실록산, 1,1,3,3-테트라에톡시-1,3-디페닐디실록산, 1,1,3,3-테트라페녹시-1,3-디페닐디실록산, 1,1,3-트리메톡시-1,3,3-트리메틸디실록산, 1,1,3-트리에톡시-1,3,3-트리메틸디실록산, 1,1,3-트리페녹시-1,3,3-트리메틸디실록산, 1,1,3-트리메톡시-1,3,3-트리에틸디실록산, 1,1,3-트리에톡시-1,3,3-트리에틸디실록산, 1,1,3-트리페녹시-1,3,3-트리에틸디실록산, 1,1,3-트리메톡시-1,3,3-트리페닐디실록산, 1,1,3-트리에톡시-1,3,3-트리페닐디실록산, 1,1,3-트리페녹시-1,3,3-트리페닐디실록산, 1,3-디메톡시-1,1,3,3-테트라메틸디실록산, 1,3-디에톡시-1,1,3,3-테트라메틸디실록산, 1,3-디페녹시-1,1,3,3-테트라메틸디실록산, 1,3-디메톡시-1,1,3,3-테트라에틸디실록산, 1,3-디에톡시-1,1,3,3-테트라에틸디실록산, 1,3-디페녹시-1,1,3,3-테트라에틸디실록산, 1,3-디메톡시-1,1,3,3-테트라페닐디실록산, 1,3-디에톡시-1,1,3,3-테트라페닐디실록산, 1,3-디페녹시-1,1,3,3-테트라페닐디실록산 등을 들 수 있다.
이 중에서 헥사메톡시디실록산, 헥사에톡시디실록산, 1,1,3,3-테트라메톡시-1,3-디메틸디실록산, 1,1,3,3-테트라에톡시-1,3-디메틸디실록산, 1,1,3,3-테트라메톡시-1,3-디페닐디실록산, 1,3-디메톡시-1,1,3,3-테트라메틸디실록산, 1,3-디에톡시-1,1,3,3-테트라메틸디실록산, 1,3-디메톡시-1,1,3,3-테트라페닐디실록산, 1,3-디에톡시-1,1,3,3-테트라페닐디실록산 등을 바람직한 예로 들 수 있다.
또한, 화학식 3에 있어서, d가 0인 화합물로는 헥사메톡시디실란, 헥사에톡 시디실란, 헥사페녹시디실란, 1,1,1,2,2-펜타메톡시-2-메틸디실란, 1,1,1,2,2-펜타에톡시-2-메틸디실란, 1,1,1,2,2-펜타페녹시-2-메틸디실란, 1,1,1,2,2-펜타메톡시-2-에틸디실란, 1,1,1,2,2-펜타에톡시-2-에틸디실란, 1,1,1,2,2-펜타페녹시-2-에틸디실란, 1,1,1,2,2-펜타메톡시-2-페닐디실란, 1,1,1,2,2-펜타에톡시-2-페닐디실란, 1,1,1,2,2-펜타페녹시-2-페닐디실란, 1,1,2,2-테트라메톡시-1,2-디메틸디실란, 1,1,2,2-테트라에톡시-1,2-디메틸디실란, 1,1,2,2-테트라페녹시-1,2-디메틸디실란, 1,1,2,2-테트라메톡시-1,2-디에틸디실란, 1,1,2,2-테트라에톡시-1,2-디에틸디실란, 1,1,2,2-테트라페녹시-1,2-디에틸디실란, 1,1,2,2-테트라메톡시-1,2-디페닐디실란, 1,1,2,2-테트라에톡시-1,2-디페닐디실란, 1,1,2,2-테트라페녹시-1,2-디페닐디실란, 1,1,2-트리메톡시-1,2,2-트리메틸디실란, 1,1,2-트리에톡시-1,2,2-트리메틸디실란, 1,1,2-트리페녹시-1,2,2-트리메틸디실란, 1,1,2-트리메톡시-1,2,2-트리에틸디실란, 1,1,2-트리에톡시-1,2,2-트리에틸디실란, 1,1,2-트리페녹시-1,2,2-트리에틸디실란, 1,1,2-트리메톡시-1,2,2-트리페닐디실란, 1,1,2-트리에톡시-1,2,2-트리페닐디실란, 1,1,2-트리페녹시-1,2,2-트리페닐디실란, 1,2-디메톡시-1,1,2,2-테트라메틸디실란, 1,2-디에톡시-1,1,2,2-테트라메틸디실란, 1,2-디페녹시-1,1,2,2-테트라메틸디실란, 1,2-디메톡시-1,1,2,2-테트라에틸디실란, 1,2-디에톡시-1,1,2,2-테트라에틸디실란, 1,2-디페녹시-1,1,2,2-테트라에틸디실란, 1,2-디메톡시-1,1,2,2-테트라페닐디실란, 1,2-디에톡시-1,1,2,2-테트라페닐디실란, 1,2-디페녹시-1,1,2,2-테트라페닐디실란 등을 들 수 있다.
이 중에서 헥사메톡시디실란, 헥사에톡시디실란, 1,1,2,2-테트라메톡시-1,2- 디메틸디실란, 1,1,2,2-테트라에톡시-1,2-디메틸디실란, 1,1,2,2-테트라메톡시-1,2-디페닐디실란, 1,2-디메톡시-1,1,2,2-테트라메틸디실란, 1,2-디에톡시-1,1,2,2-테트라메틸디실란, 1,2-디메톡시-1,1,2,2-테트라페닐디실란, 1,2-디에톡시-1,1,2,2-테트라페닐디실란 등을 바람직한 예로 들 수 있다.
또한, 화학식 3에 있어서, R7이 -(CH2)n-으로 표시되는 기의 화합물로는 비스(트리메톡시실릴)메탄, 비스(트리에톡시실릴)메탄, 비스(트리-n-프로폭시실릴)메탄, 비스(트리-i-프로폭시실릴)메탄, 비스(트리-n-부톡시실릴)메탄, 비스(트리-sec-부톡시실릴)메탄, 비스(트리-t-부톡시실릴)메탄, 1,2-비스(트리메톡시실릴)에탄, 1,2-비스(트리에톡시실릴)에탄, 1,2-비스(트리-n-프로폭시실릴)에탄, 1,2-비스(트리-i-프로폭시실릴)에탄, 1,2-비스(트리-n-부톡시실릴)에탄, 1,2-비스(트리-sec-부톡시실릴)에탄, 1,2-비스(트리-t-부톡시실릴)에탄, 1-(디메톡시메틸실릴)-1-(트리메톡시실릴)메탄, 1-(디에톡시메틸실릴)-1-(트리에톡시실릴)메탄, 1-(디-n-프로폭시메틸실릴)-1-(트리-n-프로폭시실릴)메탄, 1-(디-i-프로폭시메틸실릴)-1-(트리-i-프로폭시실릴)메탄, 1-(디-n-부톡시메틸실릴)-1-(트리-n-부톡시실릴)메탄, 1-(디-sec-부톡시메틸실릴)-1-(트리-sec-부톡시실릴)메탄, 1-(디-t-부톡시메틸실릴)-1-(트리-t-부톡시실릴)메탄, 1-(디메톡시메틸실릴)-2-(트리메톡시실릴)에탄, 1-(디에톡시메틸실릴)-2-(트리에톡시실릴)에탄, 1-(디-n-프로폭시메틸실릴)-2-(트리-n-프로폭시실릴)에탄, 1-(디-i-프로폭시메틸실릴)-2-(트리-i-프로폭시실릴)에탄, 1-(디-n-부톡시메틸실 릴)-2-(트리-n-부톡시실릴)에탄, 1-(디-sec-부톡시메틸실릴)-2-(트리-sec-부톡시실릴)에탄, 1-(디-t-부톡시메틸실릴)-2-(트리-t-부톡시실릴)에탄, 비스(디메톡시메틸실릴)메탄, 비스(디에톡시메틸실릴)메탄, 비스(디-n-프로폭시메틸실릴)메탄, 비스(디-i-프로폭시메틸실릴)메탄, 비스(디-n-부톡시메틸실릴)메탄, 비스(디-sec-부톡시메틸실릴)메탄, 비스(디-t-부톡시메틸실릴)메탄, 1,2-비스(디메톡시메틸실릴)에탄, 1,2-비스(디에톡시메틸실릴)에탄, 1,2-비스(디-n-프로폭시메틸실릴)에탄, 1,2-비스(디-i-프로폭시메틸실릴)에탄, 1,2-비스(디-n-부톡시메틸실릴)에탄, 1,2-비스(디-sec-부톡시메틸실릴)에탄, 1,2-비스(디-t-부톡시메틸실릴)에탄, 1,2-비스(트리메톡시실릴)벤젠, 1,2-비스(트리에톡시실릴)벤젠, 1,2-비스(트리-n-프로폭시실릴)벤젠, 1,2-비스(트리-i-프로폭시실릴)벤젠, 1,2-비스(트리-n-부톡시실릴)벤젠, 1,2-비스(트리-sec-부톡시실릴)벤젠, 1,2-비스(트리-t-부톡시실릴)벤젠, 1,3-비스(트리메톡시실릴)벤젠, 1,3-비스(트리에톡시실릴)벤젠, 1,3-비스(트리-n-프로폭시실릴)벤젠, 1,3-비스(트리-i-프로폭시실릴)벤젠, 1,3-비스(트리-n-부톡시실릴)벤젠, 1,3-비스(트리-sec-부톡시실릴)벤젠, 1,3-비스(트리-t-부톡시실릴)벤젠, 1,4-비스(트리메톡시실릴)벤젠, 1,4-비스(트리에톡시실릴)벤젠, 1,4-비스(트리-n-프로폭시실릴)벤젠, 1,4-비스(트리-i-프로폭시실릴)벤젠, 1,4-비스(트리-n-부톡시실릴)벤젠, 1,4-비스(트리-sec-부톡시실릴)벤젠, 1,4-비스(트리-t-부톡시실릴)벤젠 등을 들 수 있다.
이 중에서, 비스(트리메톡시실릴)메탄, 비스(트리에톡시실릴)메탄, 1,2-비스(트리메톡시실릴)에탄, 1,2-비스(트리에톡시실릴)에탄, 1-(디메톡시메틸실 릴)-1-(트리메톡시실릴)메탄, 1-(디에톡시메틸실릴)-1-(트리에톡시실릴)메탄, 1-(디메톡시메틸실릴)-2-(트리메톡시실릴)에탄, 1-(디에톡시메틸실릴)-2-(트리에톡시실릴)에탄, 비스(디메톡시메틸실릴)메탄, 비스(디에톡시메틸실릴)메탄, 1,2-비스(디메톡시메틸실릴)에탄, 1,2-비스(디에톡시메틸실릴)에탄, 1,2-비스(트리메톡시실릴)벤젠, 1,2-비스(트리에톡시실릴)벤젠, 1,3-비스(트리메톡시실릴)벤젠, 1,3-비스(트리에톡시실릴)벤젠, 1,4-비스(트리메톡시실릴)벤젠, 1,4-비스(트리에톡시실릴)벤젠 등을 바람직한 예로 들 수 있다.
본 발명에 있어서, (A) 성분을 구성하는 화합물 (1) 내지 (3)으로는 상기 화합물 (1), (2) 및 (3)의 1종 또는 2종 이상을 사용할 수 있다.
(A) 성분을 구성하는 화합물 (1) 내지 (3)을 가수분해, 축합시킬 때에는 촉매를 사용할 수도 있다. 이 때에 사용되는 촉매로는 금속 킬레이트 화합물, 유기산, 무기산, 유기 염기, 무기 염기를 들 수 있다.
금속 킬레이트 화합물로는 예를 들어 트리에톡시·모노(아세틸아세토네이트)티탄, 트리-n-프로폭시·모노(아세틸아세토네이트)티탄, 트리-i-프로폭시·모노(아세틸아세토네이트)티탄, 트리-n-부톡시·모노(아세틸아세토네이트)티탄, 트리-sec-부톡시·모노(아세틸아세토네이트)티탄, 트리-t-부톡시·모노(아세틸아세토네이트)티탄, 디에톡시·비스(아세틸아세토네이트)티탄, 디-n-프로폭시·비스(아세틸아세토네이트)티탄, 디-i-프로폭시·비스(아세틸아세토네이트)티탄, 디-n-부톡시·비스(아세틸아세토네이트)티탄, 디-sec-부톡시·비스(아세틸아세토네이트)티탄, 디-t-부톡시·비스(아세틸아세토네이트)티탄, 모노에톡시·트리스(아세 틸아세토네이트)티탄, 모노-n-프로폭시·트리스(아세틸아세토네이트)티탄, 모노-i-프로폭시·트리스(아세틸아세토네이트)티탄, 모노-n-부톡시·트리스(아세틸아세토네이트)티탄, 모노-sec-부톡시·트리스(아세틸아세토네이트)티탄, 모노-t-부톡시·트리스(아세틸아세토네이트)티탄, 테트라키스(아세틸아세토네이트)티탄, 트리에톡시·모노(에틸아세토아세테이트)티탄, 트리-n-프로폭시·모노(에틸아세토아세테이트)티탄, 트리-i-프로폭시·모노(에틸아세토아세테이트)티탄, 트리-n-부톡시·모노(에틸아세토아세테이트)티탄, 트리-sec-부톡시·모노(에틸아세토아세테이트)티탄, 트리-t-부톡시·모노(에틸아세토아세테이트)티탄, 디에톡시·비스(에틸아세토아세테이트)티탄, 디-n-프로폭시·비스(에틸아세토아세테이트)티탄, 디-i-프로폭시·비스(에틸아세토아세테이트)티탄, 디-n-부톡시·비스(에틸아세토아세테이트)티탄, 디-sec-부톡시·비스(에틸아세토아세테이트)티탄, 디-t-부톡시·비스(에틸아세토아세테이트)티탄, 모노에톡시·트리스(에틸아세토아세테이트)티탄, 모노-n-프로폭시·트리스(에틸아세토아세테이트)티탄, 모노-i-프로폭시·트리스(에틸아세토아세테이트)티탄, 모노-n-부톡시·트리스(에틸아세토아세테이트)티탄, 모노-sec-부톡시·트리스(에틸아세토아세테이트)티탄, 모노-t-부톡시·트리스(에틸아세토아세테이트)티탄, 테트라키스(에틸아세토아세테이트)티탄, 모노(아세틸아세토네이트)트리스(에틸아세토아세테이트)티탄, 비스(아세틸아세토네이트)비스(에틸아세토아세테이트)티탄, 트리스(아세틸아세토네이트)모노(에틸아세토아세테이트)티탄등의 티탄킬레이트 화합물;
트리에톡시·모노(아세틸아세토네이트)지르코늄, 트리-n-프로폭시·모노(아 세틸아세토네이트)지르코늄, 트리-i-프로폭시·모노(아세틸아세토네이트)지르코늄, 트리-n-부톡시·모노(아세틸아세토네이트)지르코늄, 트리-sec-부톡시·모노(아세틸아세토네이트)지르코늄, 트리-t-부톡시·모노(아세틸아세토네이트)지르코늄, 디에톡시·비스(아세틸아세토네이트)지르코늄, 디-n-프로폭시·비스(아세틸아세토네이트)지르코늄, 디-i-프로폭시·비스(아세틸아세토네이트)지르코늄, 디-n-부톡시·비스(아세틸아세토네이트)지르코늄, 디-sec-부톡시·비스(아세틸아세토네이트)지르코늄, 디-t-부톡시·비스(아세틸아세토네이트)지르코늄, 모노에톡시·트리스(아세틸아세토네이트)지르코늄, 모노-n-프로폭시·트리스(아세틸아세토네이트)지르코늄, 모노-i-프로폭시·트리스(아세틸아세토네이트)지르코늄, 모노-n-부톡시·트리스(아세틸아세토네이트)지르코늄, 모노-sec-부톡시·트리스(아세틸아세토네이트)지르코늄, 모노-t-부톡시·트리스(아세틸아세토네이트)지르코늄, 테트라키스(아세틸아세토네이트)지르코늄, 트리에톡시·모노(에틸아세토아세테이트)지르코늄, 트리-n-프로폭시·모노(에틸아세토아세테이트)지르코늄, 트리-i-프로폭시·모노(에틸아세토아세테이트)지르코늄, 트리-n-부톡시·모노(에틸아세토아세테이트)지르코늄, 트리-sec-부톡시·모노(에틸아세토아세테이트)지르코늄, 트리-t-부톡시·모노(에틸아세토아세테이트)지르코늄, 디에톡시·비스(에틸아세토아세테이트)지르코늄, 디-n-프로폭시·비스(에틸아세토아세테이트)지르코늄, 디-i-프로폭시·비스(에틸아세토아세테이트)지르코늄, 디-n-부톡시·비스(에틸아세토아세테이트)지르코늄, 디-sec-부톡시·비스(에틸아세토아세테이트)지르코늄, 디-t-부톡시·비스(에틸아세토아세테이트)지르코늄, 모노에톡시·트리스(에틸아세토아세테이트)지르코늄, 모노-n-프로 폭시·트리스(에틸아세토아세테이트)지르코늄, 모노-i-프로폭시·트리스(에틸아세토아세테이트)지르코늄, 모노-n-부톡시·트리스(에틸아세토아세테이트)지르코늄, 모노-sec-부톡시·트리스(에틸아세토아세테이트)지르코늄, 모노-t-부톡시·트리스(에틸아세토아세테이트)지르코늄, 테트라키스(에틸아세토아세테이트)지르코늄, 모노(아세틸아세토네이트)트리스(에틸아세토아세테이트)지르코늄, 비스(아세틸아세토네이트)비스(에틸아세토아세테이트)지르코늄, 트리스(아세틸아세토네이트)모노(에틸아세토아세테이트)지르코늄 등의 지르코늄킬레이트 화합물:
트리스(아세틸아세토네이트)알루미늄, 트리스(에틸아세토아세테이트)알루미늄등의 알루미늄킬레이트 화합물 등을 들 수 있다.
유기산으로는 예를 들어 아세트산, 프로피온산, 부탄산, 펜탄산, 헥산산, 헵탄산, 옥탄산, 노난산, 데칸산, 옥살산, 말레산, 메틸말론산, 아디핀산, 세바신산, 갈산, 부티르산, 메리트산, 아라키돈산, 쉬킴산, 2-에틸헥산산, 올레인산, 스테아린산, 리놀산, 리놀레인산, 살리실산, 벤조산, p-아미노벤조산, p-톨루엔술폰산, 벤젠술폰산, 모노클로로아세트산, 디클로로아세트산, 트리클로로아세트산, 트리플루오로아세트산, 포름산, 말론산, 술폰산, 프탈산, 푸마르산, 시트르산, 타르타르산 등을 들 수 있다.
무기산으로는 예를 들어 염산, 질산, 황산, 불산, 인산 등을 들 수 있다.
유기 염기로는 예를 들어 피리딘, 피롤, 피페라진, 피롤리딘, 피페리딘, 피콜린, 트리메틸아민, 트리에틸아민, 모노에탄올아민, 디에탄올아민, 디메틸모노에탄올아민, 모노메틸디에탄올아민, 트리에탄올아민, 디아자비시클로옥탄, 디아자비 시클로노난, 디아자비시클로운데센, 테트라메틸암모늄히드로옥시드, 요소, 크레아티닌 등을 들 수 있다.
무기 염기로는 예를 들어 암모니아, 수산화나트륨, 수산화칼륨, 수산화바륨, 수산화칼슘 등을 들 수 있다.
이들 촉매 중, 금속 킬레이트 화합물, 유기산, 무기산이 바람직하고 보다 바람직하게는 유기산을 들 수 있다. 유기산으로는 특히 아세트산, 옥살산, 말레산, 말론산이 바람직하다. 촉매로서 유기산을 사용하면, 가수분해 및 축합 반응 중의 중합체의 석출 및 겔화가 될 가능성이 적으므로 바람직하다.
이들 촉매는 1종 또는 2종 이상을 동시에 사용할 수 있다.
상기 촉매의 사용량은 화합물 (1) 내지 (3) 중의 R1O기의 총량 1 몰에 대하여 통상 0.00001 내지 0.05 몰, 바람직하게는 0.00001 내지 0.01 몰이다.
(A) 성분이 화합물 (1) 내지 (3)의 축합물인 경우에는 그 분자량은 폴리스티렌 환산의 중량 평균 분자량으로 통상 500 내지 300,000, 바람직하게는 700 내지 200,000, 더욱 바람직하게는 1,000 내지 100,000 정도이다.
또한, (A) 성분 중, 각 성분을 완전 가수분해 축합물로 환산했을 때에, 화합물 (3)이 화합물 (1), 화합물 (2) 및 화합물 (3)의 총량에 대하여 5 내지 60 중량％, 바람직하게는 5 내지 50 중량％, 더욱 바람직하게는 5 내지 40 중량％이고, 또한 화합물 (1)의 중량이 화합물 (2)의 중량보다 작다. 완전 가수분해 축합물로 환산된 각 성분의 비율에서 화합물 (3)이 화합물 (1) 내지 화합물 (3)의 총량의 5 중 량％ 미만에서는 얻어지는 도포막의 기계적 강도가 저하되고 한편, 60 중량％을 초과하면 흡수성이 높아져서 전기적 특성이 저하된다. 또한, 화합물 (1)의 중량이 화합물 (2)의 중량 이상이면 얻어지는 도포막 강도가 저하된다.
또한, 본 발명에 있어서 완전 가수분해 축합물이란, 화합물 (1) 내지 (3)의 SiOR1기가 100 ％ 가수분해되어 SiOH기가 되고, 또한 완전하게 축합되어 실록산 구조가 된 것을 말한다.
본 발명에 있어서 무기계 절연막층은 상기 실란 화합물의 가수분해, 축합물을 (B) 유기 용매로 용해시킨 도포액을 도포하여, 가열함으로써 형성하는 것이 바람직하다.
(B) 유기 용매로는 알코올계 용매, 케톤계 용매, 아미드계 용매, 에스테르계용매 및 비프로톤계 용매의 군으로부터 선택된 1종 이상을 들 수 있다.
여기에서, 알코올계 용매로는 메탄올, 에탄올, n-프로판올, i-프로판올, n-부탄올, i-부탄올, sec-부탄올, t-부탄올, n-펜탄올, i-펜탄올, 2-메틸부탄올, sec-펜탄올, t-펜탄올, 3-메톡시부탄올, n-헥산올, 2-메틸펜탄올, sec-헥산올, 2-에틸부탄올, sec-헵탄올, 헵탄올-3, n-옥탄올, 2-에틸헥산올, sec-옥탄올, n-노닐알코올, 2,6-디메틸헵탄올-4, n-데칸올, sec-운데실알코올, 트리메틸노닐알코올, sec-테트라데실알코올, sec-헵타데실알코올, 페놀, 시클로헥산올, 메틸시클로헥산올, 3,3,5-트리메틸시클로헥산올, 벤질알코올, 디아세톤알코올 등의 모노알코올계 용매;
에틸렌 글리콜, 1,2-프로필렌글리콜, 1,3-부틸렌글리콜, 펜탄디올-2,4, 2-메틸펜탄디올-2,4, 헥산디올-2,5, 헵탄디올-2,4, 2-에틸헥산디올-1,3, 디에틸렌글리콜, 디프로필렌글리콜, 트리에틸렌글리콜, 트리프로필렌글리콜 등의 다가 알코올계 용매;
에틸렌 글리콜모노메틸에테르, 에틸렌 글리콜모노에틸에테르, 에틸렌 글리콜모노프로필에테르, 에틸렌 글리콜모노부틸에테르, 에틸렌 글리콜모노헥실에테르, 에틸렌 글리콜모노페닐에테르, 에틸렌 글리콜모노-2-에틸부틸에테르, 디에틸렌글리콜모노메틸에테르, 디에틸렌글리콜모노에틸에테르, 디에틸렌글리콜모노프로필에테르, 디에틸렌글리콜모노부틸에테르, 디에틸렌글리콜모노헥실에테르, 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노에틸에테르, 프로필렌글리콜모노프로필에테르, 프로필렌글리콜모노부틸에테르, 디프로필렌글리콜모노메틸에테르, 디프로필렌글리콜모노에틸에테르, 디프로필렌글리콜모노프로필에테르 등의 다가 알코올 부분에테르계 용매 등을 들 수 있다.
이들 알코올계 용매는 1종 또는 2종 이상을 동시에 사용할 수 있다.
이들 알코올 중에서 n-프로판올, i-프로판올, n-부탄올, i-부탄올, sec-부탄올, t-부탄올, n-펜탄올, i-펜탄올, 2-메틸부탄올, sec-펜탄올, t-펜탄올, 3-메톡시부탄올, n-헥산올, 2-메틸펜탄올, sec-헥산올, 2-에틸부탄올, 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노에틸에테르, 프로필렌글리콜모노프로필에테르, 프로필렌글리콜모노부틸에테르 등이 바람직하다.
케톤계 용매로는 아세톤, 메틸에틸케톤, 메틸-n-프로필케톤, 메틸-n-부틸케 톤, 디에틸케톤, 메틸-i-부틸케톤, 메틸-n-펜틸케톤, 에틸-n-부틸케톤, 메틸-n-헥실케톤, 디-i-부틸케톤, 트리메틸노나논, 시클로헥사논, 2-헥사논, 메틸시클로헥사논, 2,4-펜탄디온, 아세토닐아세톤, 아세토페논, 펜트온 등 이외에, 아세틸아세톤, 2,4-헥산디온, 2,4-헵탄디온, 3,5-헵탄디온, 2,4-옥탄디온, 3,5-옥탄디온, 2,4-노난디온, 3,5-노난디온, 5-메틸-2,4-헥산디온, 2,2,6,6-테트라메틸-3,5-헵탄디온, 1,1,1,5,5,5-헥사플루오로-2,4-헵탄디온 등의 β-디케톤류 등을 들 수 있다.
이들 케톤계 용매는 1종 또는 2종 이상을 동시에 사용할 수 있다.
아미드계 용매로는 포름아미드, N-메틸포름아미드, N,N-디메틸포름아미드, N-에틸포름아미드, N,N-디에틸포름아미드, 아세트아미드, N-메틸아세트아미드, N,N-디메틸아세트아미드, N-에틸아세트아미드, N,N-디에틸아세트아미드, N-메틸프로피온아미드, N-메틸피롤리돈, N-포르밀모르폴린, N-포르밀피페리딘, N-포르밀피롤리딘, N-아세틸모르폴린, N-아세틸피페리딘, N-아세틸피롤리딘 등을 들 수 있다.
이들 아미드계 용매는 1종 또는 2종 이상을 동시에 사용할 수 있다.
에스테르계 용매로는 디에틸카르보네이트, 탄산에틸렌, 탄산프로필렌, 탄산디에틸, 아세트산메틸, 아세트산에틸, γ-부티로락톤, γ-발레로락톤, 아세트산n-프로필, 아세트산i-프로필, 아세트산n-부틸, 아세트산i-부틸, 아세트산sec-부틸, 아세트산n-펜틸, 아세트산sec-펜틸, 아세트산3-메톡시부틸, 아세트산메틸펜틸, 아세트산2-에틸부틸, 아세트산2-에틸헥실, 아세트산벤질, 아세트산시클로헥실, 아세트산메틸시클로헥실, 아세트산n-노닐, 아세토아세트산메틸, 아세토아세트산에틸, 아세트산에틸렌 글리콜모노메틸에테르, 아세트산에틸렌 글리콜모노에틸에테르, 아 세트산디에틸렌글리콜모노메틸에테르, 아세트산디에틸렌글리콜모노에틸에테르, 아세트산디에틸렌글리콜모노-n-부틸에테르, 아세트산프로필렌글리콜모노메틸에테르, 아세트산프로필렌글리콜모노에틸에테르, 아세트산프로필렌글리콜모노프로필에테르, 아세트산프로필렌글리콜모노부틸에테르, 아세트산디프로필렌글리콜모노메틸에테르, 아세트산디프로필렌글리콜모노에틸에테르, 디아세트산글리콜, 아세트산메톡시트리글리콜, 프로피온산에틸, 프로피온산n-부틸, 프로피온산i-아밀, 옥살산디에틸, 옥살산디-n-부틸, 락트산메틸, 락트산에틸, 락트산n-부틸, 락트산n-아밀, 말론산디에틸, 프탈산디메틸, 프탈산디에틸 등을 들 수 있다.
이들 에스테르계 용매는 1종 또는 2종 이상을 동시에 사용할 수 있다.
비프로톤계 용매로는 아세토니트릴, 디메틸술폭시드, N,N,N',N'-테트라에틸술파미드, 헥사메틸인산트리아미드, N-메틸모르폴린, N-메틸피롤, N-에틸피롤, N-메틸-3-피롤린, N-메틸피페리딘, N-에틸피페리딘, N,N-디메틸피페라진, N-메틸이미다졸, N-메틸-4-피페리돈, N-메틸-2-피페리돈, N-메틸-2-피롤리돈, 1,3-디메틸-2-이미다졸리디논, 1,3-디메틸테트라히드로-2(1H)-피리미디논 등을 들 수 있다.
이상의 (B) 유기 용매는 1종 또는 2종 이상을 혼합하여 사용할 수 있다.
상기의 유기 용매 중에서는 알코올계 용매가 바람직하다.
이러한 도포액의 도포 방법으로는 스핀코팅, 디핑, 롤러블레이드 등을 들 수 있다.
이 때의 막 두께는 건조막 두께로서, 1 회 도포로 두께 0.05 내지 1.5 ㎛ 정도, 2회 도포로는 두께 0.1 내지 3 ㎛ 정도의 도포막을 형성할 수 있다.
형성되는 도포막의 두께는 통상 0.2 내지 20 ㎛이다.
이 때의 가열 방법으로는 핫 플레이트, 오븐, 퍼니스 등을 사용할 수 있고 가열 분위기로는 대기하, 질소 분위기, 아르곤 분위기, 진공하, 산소 농도를 컨트롤한 감압하 등에서 행할 수 있다.
또한, 상기 (A) 성분의 경화 속도를 제어하기 위해, 필요에 따라 단계적으로 가열하거나 질소, 공기, 산소, 감압 등의 분위기를 선택할 수 있다.
이와 같이 하여 얻어지는 실리카 또는 실록산계 막은 비유전률이 1.5 내지 3.2, 막 밀도가 통상 0.35 내지 1.2 g/cm3, 바람직하게는 0.4 내지 1.1 g/cm3, 더욱 바람직하게는 0.5 내지 1.O g/cm3이다. 막 밀도가 0.35 g/cm3 미만에서는 도포막의 기계적 강도가 저하되고, 한편 1.2 g/cm3을 초과하면 저비유전률을 얻을 수 없다.
본 발명에 있어서, 무기계 절연막으로는 상기한 실란 화합물을 CVD법에 의해 증착시킨 막도 사용할 수 있다.
유기계 절연막
유기계 절연막으로는 유리 전이점 400 ℃ 이상, 열 분해 온도 500 ℃ 이상의 내열 유기 수지가 바람직하다.
본 발명에서는 유기계 절연막은 배선 공정에서 제거하지 않고 적층 구조 중에 잔존되기 때문에, 유리 전이점 400 ℃ 미만에서는 다층 배선시에 변형을 일으키고 배선의 접속 불량 및 층간 박리 등의 문제가 발생되기 때문에 바람직하지 않다.
또한, 유기계 절연막은 비유전률이 4.0 이하인 것이 바람직하고 또한 비유전률이 3.5 이하인 것이 바람직하다.
유기계 절연막의 막 두께는 무기계 절연막의 막 두께 및 에칭시의 무기계 절연막과의 엣치 선택비로 결정되지만, 통상적으로 10 nm 내지 2000 nm의 범위이다.
유기계 절연막으로는 폴리아릴렌, 폴리아릴렌에테르, 폴리벤조옥사졸, 폴리이미드로 선택되는 유기 중합체인 것이 바람직하다.
이들 유기계 절연막은 유기 중합체를 유기 용제에 용해하고 도포하여, 가열함으로써 형성할 수 있다.
유기 중합체를 포함하는 도포액의 막형성 조건은 50 내지 600 ℃, 바람직하게는 200 내지 500 ℃의 온도로 소성하는 것이 바람직하다.
본 발명에 있어서의 금속 산화물막은 B, Al, Ga, In, Tl, Si, Ge, Sn, Pb, Ti, Zr, Hf, V, Nb, Ta, Cr, Mo, W, Mn, Zn, Cd, P, As, Sb, Bi, Ce에서 선택되는 1종 이상을 구성 원소로 하는 금속 산화막이다.
본 발명에서 금속 산화물막은 상기 금속 원소의 금속 알콕시드의 (부분) 가수분해 축합물을 유기 용제에 용해한 도포액을 도포하고, 가열함으로써 형성하는 것이 바람직하다. 출발 물질의 금속 알콕시드로서는 알콕시실란인 것이 바람직하다. 알콕시실란으로는 무기계 절연막을 형성하기 위해 사용하는 실란 화합물과 동일한 것을 들 수 있다. 유기 용매로는 알코올계 용매, 케톤계 용매, 아미드계 용매, 에스테르계 용매 및 비프로톤계 용매의 군으로부터 선택된 1종 이상을 들 수 있다. 유기 용매 중에서는 알코올계 용매가 바람직하다.
본 발명에 있어서 금속 산화물막은 통상 금속 알콕시드의 (부분) 가수분해 축합물을 도포 소성하여 얻어지지만, 도포막을 경화, 불용화시키기 위한 수단으로서 도포액계 내에 잠재형 산 발생제를 함유하고 막형성 공정에서 경화 반응을 촉진시킬 수도 있다. 이와 같은 목적으로 사용되는 산 발생제로 잠재성 열 산 발생제, 잠재성 광 산 발생제를 들 수 있다.
상술된 잠재성 열 산 발생제는 통상 50 내지 450 ℃, 바람직하게는 200 내지 350 ℃로 가열함으로써 산을 발생하는 화합물이고, 술포늄염, 벤조티아졸륨염, 암모늄염, 포스포늄염 등의 오늄염이 사용되고 잠재성 광 산 발생제는 통상 1 내지 100 mJ, 바람직하게는 10 내지 50 mJ의 자외 광 조사에 의해 산을 발생시키는 화합물이다.
금속 알콕시드의 (부분) 가수분해 축합물을 주성분으로 하는 도포액의 도포막 가열 온도는 80 ℃ 내지 450 ℃의 온도가 바람직하다. 막형성 후의 막은 1 nm 내지 500 nm의 범위이지만, 통상 10 nm 내지 200 nm의 범위에서 사용된다.
이 금속 산화물막 형성용 도포액에는 유기계 절연막으로 형성된 트렌치마스크 패턴에 매립하고 또한 평탄화 표면을 형성하는 기능이 필요하다. 이 금속 산화물막 상에는 포토리소그래피를 위해 반사 방지막 그 상층에 포토레지스트가 도포되지만, 금속 산화물막에 반사 방지 기능을 부여하고, 반사 방지막 도포 공정을 생략하는 것도 가능하다.
본 발명의 듀얼 다마신 구조의 형성 방법의 대표 예는 하기 대로이다.
1. 적층 구조의 형성 공정
듀얼 다마신 구조를 형성하여야 할 기판 상에 무기계 절연막, 유기계 절연막 및 금속 산화물막을 형성하고 도 1에 도시한 바와 같은 적층 구조로 한다.
이 때, 무기계 절연막, 유기계 절연막, 무기계 절연막, 유기계 절연막 및 금속 산화물막의 순으로 적층하면, 도 2에 도시한 바와 같은 무기계 절연막 내에 미드 엣치 스토퍼층을 형성할 수 있다.
2. 트렌치 패턴 포토리소 공정
3. 금속 산화막으로의 트렌치 패턴의 전사 공정
4. 유기 절연막으로의 트렌치 패턴 전사 공정
5. 금속 산화막에 의한 유기 절연막 트렌치 패턴 마스크의 홈 매립, 평탄화 공정
6. 비아 패턴 포토리소 공정
7. 트렌치층으로의 비아 패턴 전사 공정
8. 미드 엣치 스토퍼로의 비아 패턴 전사 공정(임의 공정)
9. 비아 형성 공정
10. 트렌치 형성 공정
11. 구리 배리어층(CVD법에 의한 탄화규소, 질화규소막) 브레이크 공정, 배리어 메탈 형성 및 구리 배선 매립 공정
12. 구리의 CMP 슬러리에 의한 연마 공정
상기에서 공정 4는 유기계 절연막으로의 트렌치 패턴 전사 공정이지만, 유기계 절연막의 트렌치 마스크 패턴의 에칭과 포토레지스트의 애싱의 2개의 공정을 겸 하고 있다.
이 때에 유기계 절연막 상에 금속 산화물막을 형성해 두면 포토레지스트의 애싱시에 스토퍼막으로 기능하여 유기계 절연막층과 포토레지스트 패턴의 에칭비에 상관없이 공정할 수 있기 때문에 바람직하다.
상기에서 공정 7은 금속 산화물막이 실리카막이면 금속 산화물막으로부터 무기계 절연막으로의 에칭으로 이행할 때에 가스 조성을 크게 변화시키지 않고 에칭을 할 수 있기 때문에 바람직하다.
상기에서 공정 8은 미드 엣치 스토퍼로 기능하는 유기계 절연막으로 비아 패턴을 전사하는 공정이지만, 이 미드 엣치 스토퍼는 본 발명에서는 필수가 아니다.
그러나, 실제로 듀얼 다마신 구조 형성에 있어서, 미드 엣치 스토퍼 없이 트렌치층과 비어층의 두께를 엄밀하게 제어하는 경우, 에칭 가스에 의한 에칭율, 마스크와 절연막층과의 에칭 선택비를 정밀하게 컨트롤할 필요가 있고 미드 엣치 스토퍼를 사용하는 것으로 모든 컨트롤 파라미터를 엄밀하게 매칭시킬 필요를 없앨 수 있기 때문에 유용하다.
상기에서 공정 9는 트렌치층의 에칭 공정이지만, 하층 비아 에칭을 진행시킴으로써 금속 산화물막이 완전히 제거되어 금속 산화물막의 하층에 있던 유기 절연막의 트렌치 마스크가 나타난다. 이 트렌치 마스크 패턴을 무기계 절연막의 트렌치층으로 전사시킴으로써 듀얼 다마신 구조를 형성할 수 있다. 유기 절연막은 공정 12에서 구리 CMP 공정으로 CMP 스토퍼로서 기능하는 것이 바람직하다.
일반적으로 무기계 절연막 및 금속 산화물막의 에칭에는 플루오로 카본 가스 를 주성분으로 하는 드라이 에칭 공정이 이용된다.
또한, 유기계 절연막의 에칭 및 포토레지스트의 애싱에는 산소 플라즈마, 암모니아 플라즈마, 수소/질소 혼합 가스 플라즈마, 또는 질소/산소 혼합 가스를 주성분으로 하는 드라이 에칭 공정이 사용된다.
<실시예>
이하, 본 발명을 실시예를 들어 더욱 구체적으로 설명한다. 다만, 이하의 기재는 본 발명의 실시태양예를 개괄적으로 나타내는 것으로, 특별한 이유없이 이러한 기재에 의해 본 발명이 한정되는 것이 아니다.
또한, 실시예 및 비교예 중의 부 및 ％는 특기하지 않을 뿐, 각각 중량부 및 중량％로 표시한다.
<합성예 1> 무기계 절연막용 도포액
25 ％ 암모니아 수용액 5 g, 초순수 320 g 및 에탄올 600 g의 혼합 용액 중에 메틸트리메톡시실란 15 g(완전 가수분해 축합물 환산 7.4 g)과 테트라에톡시실란 20 g(완전 가수분해 축합물 환산 5.8 g)을 첨가하여 60 ℃에서 3 시간 반응시킨 후, 말레산을 첨가하고 pH=2.5로 하였다. 이 용액에 프로필렌글리콜모노프로필에테르 150 g을 첨가하여 그 후, 감압하에 농축하고 고형분 함유량 9 ％의 조성물 용액을 얻었다.
<합성예 2> 유기계 절연막용 도포액
9,9-비스(4-히드록시-3-메틸페닐)플루오렌 37.8 g과 탄산칼륨 37.8 g을 디메틸아세트아미드 350 g과 같이 플라스크에 넣고 질소 분위기하에 150 ℃에서 2 시간 가열하였다. 이 때, 발생되는 수증기를 계외로 제거하였다. 이 용액에 비스(4-플루오로페닐)케톤 21.8 g을 첨가하여, 165 ℃에서 10 시간 반응하였다. 반응액을 냉각시킨 후, 용액 중의 불용물을 여과로 제거하고 메탄올 중에 재침전시켰다. 이 침전물을 이온 교환수로 충분하게 세정한 후, 침전물을 시클로헥사논에 용해시키고 불용물을 제거한 후, 메탄올 중에 재침전시켰다. 이 침전물을 60 ℃의 진공 오븐 중에서 24 시간 건조시킴으로써 중합체를 얻었다.
중합체 2 g을 시클로헥사논 18 g에 용해시키고 0.2 ㎛ 공경의 폴리테트라플루오로에틸렌(테플론) 제조 필터로 여과하여 유기계 절연막용 도포액을 얻었다.
<합성예 3> 금속 산화물막 형성용 도포액의 조정
(1) 테트라메톡시실란 106.4 g을 프로필렌글리콜모노프로필에테르 298 g에 용해시킨 후, 쓰리원 모터로 교반시키고 용액 온도를 60 ℃로 안정시켰다. 다음에 말레산 2.1 g을 용해시킨 이온 교환수 50 g을 1 시간에 걸쳐 용액에 첨가하였다. 그 후, 60 ℃에서 4 시간 반응시킨 후, 반응액을 실온까지 냉각하였다. 50 ℃에서 반응액으로부터 메탄올을 포함하는 용액을 90 g 증발기로 제거한 후, 프로필렌글리콜모노프로필에테르 643 g를 첨가하여 용액 (A)를 얻었다.
(2) 용액 (A)에, (B) 성분으로서 비스(4-t-부틸페닐)요오드늄캄파술포네이트 5 g을 첨가하고 0.2 ㎛ 공경의 테플론 제조 필터로 여과하여 금속 산화물막 형성용 도포액을 얻었다.
<실시예 1>
(1) 실리콘 기판상에 400 nm의 질화규소막을 통상의 플라즈마 CVD법에 의해 형성시킨 기판 상에, 합성예 1에서 제조한 무기계 절연막용 도포액을 스핀코팅법에 의해 도포하여, 대기 중 80 ℃에서 5 분간, 계속해서 질소하 200 ℃에서 5 분간 가열시킨 후, 진공하 425 ℃에서 1 시간 가열함으로써 막 두께 300 nm의 무기계 절연막을 포함하는 비아 절연층 (A)를 형성하였다.
형성된 비아 절연층을 UV 오존 처리로써 표면을 활성화시킨 후, 상기 합성예 2에서 제조한 유기계 절연막용 도포액을 스핀코팅법으로 도포하여, 80 ℃에서 1분간, 200 ℃에서 2분간 건조하고 450 ℃의 질소 분위기로 5분간 기판을 가열하여 막 두께 50 nm의 미드 엣치 스토퍼층 (B)를 형성하였다.
형성된 미드 엣치 스토퍼층에 합성예 1에서 얻어진 무기계 절연막용 도포액 (1)을 상기 비아 절연층의 형성과 동일하게 도포하고 가열하여 막 두께 300 nm의 트렌치 절연층 (C)를 형성하였다. 트렌치 절연층 (C)를 UV 오존 처리함으로써 표면을 활성화시킨 후, 유기계 절연막 도포액을 상기 미드 엣치 스토퍼층 (B)의 형성과 같이 도포하고 가열하여 막 두께 100 nm의 하층 하드마스크층 (D)를 형성하였다. 계속해서, 합성예 3에서 제조한 금속 산화물막용 도포액 스핀코팅법으로 도포하여, 200 ℃의 핫 플레이트로 2분간 건조하여 막 두께 30 nm의 상층 하드마스크층 (E)를 형성하였다.
(2) 계속해서, KrF 포지티브형 포토 레지스트를 이용하고 0.35 ㎛ 트렌치 패턴 레지스트 마스크를 상층 하드마스크층 (E)에 형성한 후, 플루오로 카본계 드라이 에칭 가스를 이용하여 상층 하드마스크층 (E)로 트렌치 패턴을 전사하였다.
(3) 또한, NH3 가스 플라즈마를 사용하여 트렌치 패턴을 하층 하드마스크층 (D)로 전사하였다.
(4) 웨트 세정액 (pH=8)을 사용하여 트렌치 패턴 레지스트 마스크의 나머지를 제거하였다.
(5) 다음으로 합성예 3에서 제조한 금속 산화물막용 도포액을 트렌치 패턴이 형성된 상층 하드마스크층 위에 막 두께 50 nm이 되도록 (1)과 동일하게 하여 도포, 가열하여 상층 하드마스크층 (E')을 형성하였다.
(4) KrF 포지티브형 포토레지스트를 사용하여 0.25 ㎛ 홀 패턴 레지스트 마스크를 상층 하드마스크층 (E') 위에 형성하였다.
(6) 계속해서 플루오로 카본계 드라이 에칭 가스를 사용하여 상층 하드 마스크 (E)에 홀 패턴을 전사하고 또한, 트렌치 절연층 (C)까지 홀 패턴을 파서 미드 엣치 스토퍼층 (B)를 노출시켰다.
(7) 계속해서 NH3 가스 플라즈마를 이용하여 홀 패턴을 미드 엣치 스토퍼층 (B)로 전사하였다.
(8) 다시 한번, 플루오로 카본계 드라이 에칭 가스로 비어층 (A)로의 홀 형성을 진행시킴과 동시에 상층 하드 마스크 (E)를 제거했다. 계속해서 별도의 플루오로 카본계 드라이 에칭 가스로 전환하여, 트렌치층 (C)에 홈 형성을 행하였다.
(9) 마지막으로, 하층 질소화 규소막을 플루오로 카본계 드라이 에칭 가스로써 블레이크하여, 홈 및 홀 형성을 종료하였다.
(10) 홈 및 홀을 웨트 세정약액 (pH 8)을 이용하여 세정하고 에칭 가스에 의한 석출물을 제거하였다. PVD법에 의해 Ta 배리어 금속층 1 nm을 형성하고, 또한 PVD법으로 구리 시드층을 형성, 도금법으로 홀 및 홈으로 구리 배선을 매립하였다.
(11) 오버레이된 구리는 CMP에 의해 제거하고, 또한, 상층의 배리어 금속을 제거하여 구리 듀얼 다마신 배선 형성을 종료하였다.
(12) 웨이퍼 단면을 주사형 전자 현미경으로 관찰하여 확실하게 구리 듀얼 다마신 배선이 형성되어 있는 것을 확인하였다.
본 발명은 상기와 같은 구성으로 하는 것으로 CVD 계 탄화규소, 질화규소, 실리카막의 조합을 사용하는 경우에 문제가 되는 에칭시의 선택비 문제를 없앨 수 있다. 또한, 절연층, 하드마스크를 포함해서 거의 모든 재료를 도포계 재료로 구성할 수 있기 때문에, 공정 플로우를 간략화할 수 있는 장점이 있다.

Claims (12)

  1. 무기계 절연막 상에 유기계 절연막 및 금속 산화물막을 적층하는 공정을 포함하는 것을 특징으로 하는 듀얼 다마신 구조의 형성 방법.
  2. 제1항에 있어서, 무기계 절연막 내에 미드 엣치 스토퍼층을 갖는 것을 특징으로 하는 듀얼 다마신 구조의 형성 방법.
  3. 제1항에 있어서, 무기계 절연막이 비유전률 1.5 내지 3.2의 실록산계 절연막인 것을 특징으로 하는 듀얼 다마신 구조의 형성 방법.
  4. 제3항에 있어서, 비유전률 1.5 내지 3.2의 실록산계 절연막이 탄화수소기를 갖는 것을 특징으로 하는 듀얼 다마신 구조의 형성 방법.
  5. 제1항에 있어서, 유기계 절연막이 유리 전이점 400 ℃ 이상, 열분해 온도 500 ℃ 이상의 유기 중합체인 것을 특징으로 하는 듀얼 다마신 구조의 형성 방법.
  6. 제5항에 있어서, 유기 중합체가 폴리아릴렌, 폴리아릴렌에테르, 폴리벤조옥사졸, 폴리이미드에서 선택되는 것을 특징으로 하는 듀얼 다마신 구조의 형성 방법.
  7. 제1항에 있어서, 금속 산화물막층이 B, Al, Ga, In, Tl, Si, Ge, Sn, Pb, Ti, Zr, Hf, V, Nb, Ta, Cr, Mo, W, Mn, Zn, Cd, P, As, Sb, Bi, Ce에서 선택되는 1종 이상의 금속의 산화물인 것을 특징으로 하는 듀얼 다마신 구조의 형성 방법.
  8. 제1항에 있어서, 금속 산화물층이 반사 방지능을 갖는 것을 특징으로 하는 듀얼 다마신 구조의 형성 방법.
  9. 제1항에 있어서, 무기계 절연막을 폴리실록산 및 유기 용매를 포함하는 도포액을 도포하고 가열함으로써 형성하는 것을 특징으로 하는 듀얼 다마신 구조의 형성 방법.
  10. 제1항에 있어서, 유기계 절연막을 유리 전이점 400 ℃ 이상, 열 분해 온도 500 ℃ 이상의 유기 중합체 및 유기 용매를 포함하는 도포액을 도포하고 가열함으로써 형성하는 것을 특징으로 하는 듀얼 다마신 구조의 형성 방법.
  11. 제1항에 있어서, 금속 산화물막을 B, Al, Ga, In, Tl, Si, Ge, Sn, Pb, Ti, Zr, Hf, V, Nb, Ta, Cr, Mo, W, Mn, Zn, Cd, P, As, Sb, Bi, Ce에서 선택되는 1종 이상의 금속 알콕시드를 가수분해하고 축합하여 얻어지는 화합물과 유기 용매를 포함하는 도포액을 도포하고 가열함으로써 형성하는 것을 특징으로 하는 듀얼 다마신 구조의 형성 방법.
  12. 제1항 내지 제11항 중 어느 한 항에 기재된 방법에 의해 형성된 듀얼 다마신 구조.
KR1020020016962A 2001-03-30 2002-03-28 듀얼 다마신 구조의 형성 방법 KR100822138B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00101186 2001-03-30
JP2001101186A JP2002299441A (ja) 2001-03-30 2001-03-30 デュアルダマシン構造の形成方法

Publications (2)

Publication Number Publication Date
KR20020077174A KR20020077174A (ko) 2002-10-11
KR100822138B1 true KR100822138B1 (ko) 2008-04-15

Family

ID=18954542

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020016962A KR100822138B1 (ko) 2001-03-30 2002-03-28 듀얼 다마신 구조의 형성 방법

Country Status (6)

Country Link
US (1) US20020142586A1 (ko)
EP (1) EP1246239B1 (ko)
JP (1) JP2002299441A (ko)
KR (1) KR100822138B1 (ko)
DE (1) DE60227736D1 (ko)
TW (1) TW586204B (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60217247T2 (de) * 2001-09-28 2007-10-04 Jsr Corp. Gestapelte Schicht, isolierender Film und Substrate für Halbleiter
US7238462B2 (en) 2002-11-27 2007-07-03 Tokyo Ohka Kogyo Co., Ltd. Undercoating material for wiring, embedded material, and wiring formation method
TW200505966A (en) * 2003-04-02 2005-02-16 Dow Global Technologies Inc Organosilicate resin formulation for use in microelectronic devices
TW200428586A (en) * 2003-04-08 2004-12-16 Matsushita Electric Ind Co Ltd Electronic device and the manufacturing method thereof
WO2004090058A1 (en) * 2003-04-09 2004-10-21 Lg Chem, Ltd. Coating composition for insulating film production, preparation method of insulation film by using the same, insulation film for semi-conductor device prepared therefrom, and semi-conductor device comprising the same
JP2004356582A (ja) * 2003-05-30 2004-12-16 Asahi Glass Co Ltd 積層体
KR100583957B1 (ko) * 2003-12-03 2006-05-26 삼성전자주식회사 희생금속산화막을 채택하여 이중다마신 금속배선을형성하는 방법
US20050196535A1 (en) * 2004-03-02 2005-09-08 Weigel Scott J. Solvents and methods using same for removing silicon-containing residues from a substrate
CN100481378C (zh) * 2004-05-21 2009-04-22 Jsr株式会社 层叠体及半导体装置
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
WO2006058150A2 (en) * 2004-11-23 2006-06-01 Massachusetts Institute Of Technology Multilevel fabrication processing by functional regrouping of material deposition, lithography, and etching
US20060176683A1 (en) * 2005-02-08 2006-08-10 Chen-Cheng Chien Outdoor light
US7910283B2 (en) * 2005-11-21 2011-03-22 Shin-Etsu Chemical Co., Ltd. Silicon-containing antireflective coating forming composition, silicon-containing antireflective coating, substrate processing intermediate, and substrate processing method
KR100802226B1 (ko) * 2006-12-21 2008-02-11 주식회사 하이닉스반도체 듀얼 다마신 패턴 형성 방법
US8653217B2 (en) 2007-05-01 2014-02-18 Dow Corning Corporation Method for forming anti-reflective coating
JP2009123880A (ja) * 2007-11-14 2009-06-04 Showa Denko Kk 研磨組成物
US7981308B2 (en) * 2007-12-31 2011-07-19 Robert Bosch Gmbh Method of etching a device using a hard mask and etch stop layer
KR100930672B1 (ko) * 2008-01-11 2009-12-09 제일모직주식회사 실리콘계 하드마스크 조성물 및 이를 이용한 반도체집적회로 디바이스의 제조방법
US9023433B2 (en) * 2008-01-15 2015-05-05 Dow Corning Corporation Silsesquioxane resins and method of using them to form an antireflective coating
EP2373722A4 (en) * 2008-12-10 2013-01-23 Dow Corning SILSESQUIOXAN RESINS
JP5462603B2 (ja) * 2009-11-26 2014-04-02 宇部エクシモ株式会社 素子分離材料用塗布液、素子分離材料用塗布液の作製方法、素子分離層用薄膜、素子分離層用薄膜の形成方法、基板、及び、基板の形成方法
EP2363512A1 (en) * 2010-02-04 2011-09-07 Air Products And Chemicals, Inc. Methods to prepare silicon-containing films
US8703625B2 (en) * 2010-02-04 2014-04-22 Air Products And Chemicals, Inc. Methods to prepare silicon-containing films
JP5663959B2 (ja) 2010-05-28 2015-02-04 Jsr株式会社 絶縁パターン形成方法及びダマシンプロセス用絶縁パターン形成材料
US9269563B2 (en) * 2014-06-06 2016-02-23 Applied Materials, Inc. Methods for forming interconnect structure utilizing selective protection process for hardmask removal process
JP5835425B2 (ja) * 2014-07-10 2015-12-24 Jsr株式会社 ダマシンプロセス用絶縁パターン形成材料
CN113838798B (zh) * 2020-06-08 2024-05-17 芯恩（青岛）集成电路有限公司 一种刻蚀方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980064472U (ko) * 1997-04-29 1998-11-25 김영귀 기관의 오일팬 구조
WO2000075988A1 (en) * 1999-06-09 2000-12-14 Alliedsignal Inc. Integrated circuits with multiple low dielectric-constant inter-metal dielectrics
KR20000076915A (ko) * 1999-03-19 2000-12-26 니시무로 타이죠 반도체 장치

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6235353B1 (en) * 1998-02-24 2001-05-22 Alliedsignal Inc. Low dielectric constant films with high glass transition temperatures made by electron beam curing
US6265779B1 (en) * 1998-08-11 2001-07-24 International Business Machines Corporation Method and material for integration of fuorine-containing low-k dielectrics
US6475904B2 (en) * 1998-12-03 2002-11-05 Advanced Micro Devices, Inc. Interconnect structure with silicon containing alicyclic polymers and low-k dielectric materials and method of making same with single and dual damascene techniques
US6498399B2 (en) * 1999-09-08 2002-12-24 Alliedsignal Inc. Low dielectric-constant dielectric for etchstop in dual damascene backend of integrated circuits
US6558747B2 (en) * 1999-09-29 2003-05-06 Kabushiki Kaisha Toshiba Method of forming insulating film and process for producing semiconductor device
US6451683B1 (en) * 2000-08-28 2002-09-17 Micron Technology, Inc. Damascene structure and method of making

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980064472U (ko) * 1997-04-29 1998-11-25 김영귀 기관의 오일팬 구조
KR20000076915A (ko) * 1999-03-19 2000-12-26 니시무로 타이죠 반도체 장치
WO2000075988A1 (en) * 1999-06-09 2000-12-14 Alliedsignal Inc. Integrated circuits with multiple low dielectric-constant inter-metal dielectrics

Also Published As

Publication number Publication date
JP2002299441A (ja) 2002-10-11
TW586204B (en) 2004-05-01
DE60227736D1 (de) 2008-09-04
US20020142586A1 (en) 2002-10-03
EP1246239A1 (en) 2002-10-02
KR20020077174A (ko) 2002-10-11
EP1246239B1 (en) 2008-07-23

Similar Documents

Publication Publication Date Title
KR100822138B1 (ko) 듀얼 다마신 구조의 형성 방법
US7291567B2 (en) Silica-based film, method of forming the same, composition for forming insulating film for semiconductor device, interconnect structure, and semiconductor device
US7514151B2 (en) Insulating film and method for forming the same, and film-forming composition
KR100739273B1 (ko) 레지스트 하층막용 조성물 및 그의 제조 방법
KR101140535B1 (ko) 유기 실리카계 막의 형성 방법, 유기 실리카계 막, 배선구조체, 반도체 장치 및 막 형성용 조성물
US8404786B2 (en) Polymer and process for producing the same, composition for forming insulating film, and insulating film and method of forming the same
EP1615260A2 (en) Organic silicon-oxide-based film, composition and method for forming the same, and semiconductor device
EP1296365B1 (en) Method of film formation
KR100618487B1 (ko) 막 형성용 조성물, 막의 형성 방법 및 절연막
JP3906916B2 (ja) 膜形成用組成物、膜形成方法および膜
JPWO2005108469A1 (ja) 有機シリカ系膜の形成方法、有機シリカ系膜、配線構造体、半導体装置、および膜形成用組成物
US6645881B2 (en) Method of forming coating film, method of manufacturing semiconductor device and coating solution
JP4662000B2 (ja) 膜形成用組成物、膜の形成方法および絶縁膜
JP4158001B2 (ja) 膜形成用組成物、膜の形成方法および低密度化膜
JP2005179587A (ja) 膜形成用組成物、膜の形成方法およびシリカ系膜
JP4022802B2 (ja) 膜形成用組成物、膜の形成方法および絶縁膜
JP2001286821A (ja) シリカ系膜の製造方法、シリカ系膜、絶縁膜および半導体装置
JP4101989B2 (ja) ポリオルガノシロキサン系組成物の製造方法、ポリオルガノシロキサン系組成物、および膜
JP2004059738A (ja) 膜形成用組成物、膜の形成方法およびシリカ系膜
JP3994258B2 (ja) 形成用組成物の製造方法および膜の形成方法
JP2005126589A (ja) 膜形成用組成物の製造方法、膜形成用組成物およびシリカ系膜
JP4244435B2 (ja) 半導体素子のレジスト下層膜用組成物
JP2001335745A (ja) 膜形成用組成物、膜の形成方法およびシリカ系膜
JP4411688B2 (ja) 膜形成用組成物の製造方法、膜形成用組成物および絶縁膜形成用材料
JP2000336314A (ja) 膜形成用組成物および絶縁膜形成用材料

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140319

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee