KR100820158B1 - 직렬 인터페이스 장치 - Google Patents

직렬 인터페이스 장치 Download PDF

Info

Publication number
KR100820158B1
KR100820158B1 KR1020060007984A KR20060007984A KR100820158B1 KR 100820158 B1 KR100820158 B1 KR 100820158B1 KR 1020060007984 A KR1020060007984 A KR 1020060007984A KR 20060007984 A KR20060007984 A KR 20060007984A KR 100820158 B1 KR100820158 B1 KR 100820158B1
Authority
KR
South Korea
Prior art keywords
current
differential
output
level
outputting
Prior art date
Application number
KR1020060007984A
Other languages
English (en)
Other versions
KR20070078015A (ko
Inventor
김신후
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020060007984A priority Critical patent/KR100820158B1/ko
Publication of KR20070078015A publication Critical patent/KR20070078015A/ko
Application granted granted Critical
Publication of KR100820158B1 publication Critical patent/KR100820158B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)
  • Dc Digital Transmission (AREA)

Abstract

본 발명은 직렬 인터페이스 장치에 관한 것으로, 특히 입력데이터의 레벨에 상응하는 전류를 공급함으로써 일정 오프셋을 보장할 수 있도록 하는데 그 목적이 있다. 이러한 목적의 본 발명은 입력데이터(DATAP)(DATAN)의 레벨을 감지하는 입력레벨 인식기(110)와, 상기 입력데이터(DATAP)(DATAN)의 레벨에 상응하는 전류원을 생성하는 전류생성기(120)와, 기준전압(VREFP)(VREFN)을 생성하는 기준전압발생기(130)와, 상기 전류원을 공급받아 상기 기준전압(VREFP)(VREFN)에 상응하는 전류(Irp,Irn)를 출력하는 차동입력기(140)와, 상기 입력데이터(DATAP)(DATAN)에 상응하는 전류(Idp, Idn)를 출력하는 차동입력기(150)와, 상기 차동입력기(140)의 출력전류(Irp-Irn)와 차동증폭기(150)의 출력전류(Idp-Idn)를 비교하여 그 비교결과에 따른 로직신호(0 또는 1)를 출력하는 출력버퍼(160)로 구성함을 특징으로 한다.

Description

직렬 인터페이스 장치{SERIAL INTERFACE DEVICE}
도1은 본 발명의 실시 예에 따른 직렬 인터페이스 장치의 블록 구성도.
도2는 도1의 상세 회로도.
도3은 도1에서 출력버퍼의 입출력 특성을 보인 파형도.
도4는 본 발명의 실시 예에서 오프셋 판별 과정을 보인 동작 순서도.
* 도면의 주요부분에 대한 부호 설명 *
110 : 입력레벨 인식기 120 : 전류 생성기
130 : 기준전압 발생기 140,150 : 차동입력기
160 : 출력버퍼
본 발명은 통신기술에 관한 것으로 특히, 직렬인터페이스 장치에 관한 것이다.
최근 디스플레이 장치는 대용량의 데이터를 고속 처리해야 하는 필요에 의해 호스트와 인터페이스를 병렬 인터페이스에서 직렬 인터페이스로 바뀌고 있는 추세이다.
따라서 디스플레이 응용 분야에 대한 다수의 직렬 인터페이스 규격이 제시되고 있다.
이 중 하나로서 MDDI(Mobile Display Digital Interface) 규격이 CDMA 응용분야에서 발표되었다.
상기 MDDI란 모바일 디스플레이용 데이터 전송 기술로서, 모바일 모뎀과 모니터 사이의 병렬 데이터 전송을 직렬 방식으로 전환하기 위한 규격이다.
상기 MDDI 규격의 프로토콜 중에는 디스플레이 장치에 호스트에서의 통신이 없는 이른바 하이버네이션(Hibernation)이라는 대기 상태가 존재한다. 상기 하이버네이션이란 모니터가 일정시간 동작하지 않을 때 전원 차단 및 전원 차단 후에 동작을 재개하기 위한 웨이크업 신호를 발생시키는 기능을 말한다.
하이버네이션 상태에서 통신을 재개하기 위해서는 호스트로부터 전송되는 웨이크업(wake up) 신호를 인식할 수 있는 수신기 즉, 동면 제어신호용 수신기를 필요로 한다.
상기 동면 제어신호용 수신기의 차동 입력은 125mV의 일정 오프셋(offset)을 가져야 하며, 이를 0V~1.6V의 넓은 입력 범위에서 만족시켜야 한다.
종래의 동면 제어신호용 수신기는 차동 증폭기를 구성하는 MOS 트랜지스터(Metal Oxide Semiconductor Transistor)의 크기 차이에 의한 오프셋을 가진다.
하지만 종래의 수신기는 전원 전압 및 온도 변화에 민감하여 주어진 규격을 만족하기가 어렵다.
또한 종래의 수신기는 동작점에 따라 반도체의 물성 특성이 변하기 때문에 넓은 입력 DC 레벨에 따라 오프셋의 편차가 심하다.
따라서, 본 발명은 종래의 문제점을 개선하기 위하여 입력데이터의 레벨에 상응하는 전류를 공급함으로써 일정 오프셋을 보장할 수 있도록 창안한 직렬 인터페이스 장치를 제공하는데 목적이 있다.
본 발명은 상기의 목적을 달성하기 위하여 기준전압발생기와, 입력데이터의 레벨을 감지하는 입력레벨 인식기와, 상기 입력데이터의 레벨에 상응하는 전류원을 공급하는 전류생성기와, 상기 생성된 전류원을 공급받아 상기 기준전압에 상응하는 전류를 출력하는 제1 차동입력기와, 상기 입력데이터에 상응하는 전류를 출력하는 제2 차동입력기와, 상기 제1,제2 차동입력기의 출력을 비교하여 그 비교결과에 따른 로직신호(0 또는 1)를 출력하는 출력버퍼로 구성함을 특징으로 한다.
상기 전류 생성기는 전류 미러(current mirror)로 구성함을 특징으로 한다.
상기 제1 차동입력기의 출력전류 합과 제2 차동입력기의 출력전류 합은 동일하도록 상기 제1,제2 차동입력기를 구성함을 특징으로 한다.
상기 출력버퍼는 제1,제2 차동입력기의 출력전류를 각각의 전압으로 변환하는 수단과, 상기 2개의 전압을 비교하여 그 비교결과에 따른 로직신호를 출력하는 증폭기를 포함하여 구성하거나, 제1 차동입력기의 2개 출력의 차값을 구하는 수단과, 제2 차동입력기의 2개 출력의 차값을 구하는 수단과, 상기 2개의 차값을 비교하여 그 비교결과에 따른 로직신호를 출력하는 비교기를 포함하여 구성함을 특징으 로 한다.
따라서, 본 발명은 온도변화에 둔감하며 입력데이터의 DC 레벨 범위에 상관없이 일정 오프셋(125mV)을 가지게 된다.
이러한 특징의 본 발명은 고속 직렬 통신에 응용할 수 있다.
이하, 본 발명을 설명하면 다음과 같다.
본 발명의 기술적 구성요지는 바람직한 실시 예에서 상세히 설명하기로 한다. 본 발명의 바람직한 실시 예에서는 구체적인 처리 흐름과 같은 많은 특정 상세 설명들을 기재함은 물론 도면을 첨부하여 본 발명에 대한 전반적인 이해를 돕기로 한다. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략하기로 한다.
도1은 본 발명의 실시 예를 위한 직렬 인터페이스 장치의 블록 구성도로서 이에 도시한 바와 같이, 입력데이터(DATAP)(DATAN)의 레벨을 감지하는 입력레벨 인식기(110)와, 상기 입력데이터(DATAP)(DATAN)의 레벨에 상응하는 전류원을 생성하는 전류생성기(120)와, 기준전압(VREFP)(VREFN)을 생성하는 기준전압발생기(130)와, 상기 전류원을 공급받아 상기 기준전압(VREFP)(VREFN)에 상응하는 전류(Irp,Irn)를 출력하는 차동입력기(140)와, 상기 입력데이터(DATAP)(DATAN)에 상응하는 전류(Idp, Idn)를 출력하는 차동입력기(150)와, 상기 차동입력기(140)의 출력전류(Irp-Irn)와 차동증폭기(150)의 출력전류(Idp-Idn)를 비교하여 그 비교결과에 따른 로직신호(0 또는 1)를 출력하는 출력버퍼(160)로 구성한다.
이와 같이 구성한 본 발명의 실시 예에 대한 동작 및 작용 효과를 도2 내지 도4를 참조하여 설명하면 다음과 같다.
도2는 도1의 장치에 대한 상세 회로도이고, 도3은 출력버퍼의 입출력 특성을 보인 파형도이며, 도4는 본 발명의 실시 예에서 오프셋 판별 과정을 보인 동작 순서도이다.
먼저, 하이버네이션 상태에 진입하였던 장치(또는 프로세서)가 웨이크업되어 데이터(DATAP)(DATAN)가 발생되면 차동입력기(150)는 상기 데이터(DATAP, DATAN)에 상응하는 2개의 출력전류(Idp,Idn)를 출력버퍼(160)에 출력한다.
상기 차동입력기(150)는 도2에 도시한 바와 같이 2개의 피모스 트랜지스터를 전원단자에 각각 접속하여 구성함으로, 출력전류(Idp, Idn)는 입력데이터(DATAP, DATAN) 각각에 대응하여 생성된다.
동시에, 입력레벨 인식기(110)는 상기 입력데이터(DATAP)(DATAN)의 레벨을 감지하여 그 감지된 레벨에 대응하는 출력전류를 전류생성기(120)에 입력시킨다.
상기 입력레벨 인식기(110)는 도2에 도시한 바와 같이 2개의 피모스 트랜지스터를 전원단자에 대해 병렬로 접속하여 차동증폭기를 구성함으로, 입력데이터(DATAP)(DATAN)의 레벨이 낮을수록 큰 전류를 전류생성기(120)에 출력한다. 상기 데이터(DATAP)(DATAN)는 LVDS(Low Voltage Differential Signaling) 스윙을 하는 입력으로서, 이상적으로는 ±350mV의 전압 차이를 갖는다.
이때, 상기 전류 생성기(120)는 입력레벨 인식기(110)의 출력전류와 같은 값의 전류를 생성하여 차동입력기(140)에 입력시킨다. 상기 전류 생성기(120)는 도2에 도시한 바와 같이 2개의 피모스 트랜지스터와 2개의 엔모스 트랜지스터를 이용 하여 전류 미러로 구성한다.
그리고, 기준전압 발생기(130)는 2개의 기준전압(VREFP,VREFN)을 차동입력기(140)에 입력한다. 상기 기준전압(VREFP,VREFN)은 125mV의 차이값(또는 원하는 오프셋 전압 차이값)을 갖는다.
이에 따라, 차동입력기(140)는 상기 전류 생성기(120)의 출력전류를 전류원으로 입력받아 상기 기준전압(VREFP)(VREFN)을 차동증폭하여 출력전류(Irp,Irn)를 출력버퍼(160)에 입력시키게 된다.
상기 차동입력기(140)는 도2에 도시한 바와 같이 2개의 피모스 트랜지스터를 전류 생성기(120)의 출력단자에 각각 연결하여 구성함으로, 상기 차동 입력기(140)의 출력전류(Irp,Irn) 합은 전류 생성기(120)에서 생성되는 전류원의 크기와 같다. 즉, 본 발명의 장치는 2개의 입력데이터(DATAP)(DATAN)의 DC 레벨을 감지하여 차동입력기(140)의 전류원을 생성함으로써 차동입력기(150)의 출력전류 합이 상기 차동입력기(140)의 출력전류 합과 크기가 같도록 하여 항상 일정한 오프셋을 가질 수 있는 것이다.
따라서, 출력버퍼(160)는 차동입력기(140)(150)의 출력 전류를 전압(Vo)으로 변환하고 그 변환된 전압(Vo)이 '0'보다 크면 '1(high)', '0'보다 작으면 '0(low)'을 출력하게 된다. 상기 출력버퍼(160)의 입출력 특성은 도3의 파형도와 같다.
이에 따라, 상기 출력버퍼(160)는 차동증폭기(140)의 출력신호 차(Irp-Irn)와 차동증폭기(150)의 출력신호 차(Idp-Idn)의 차 값을 구한 후 이를 전압(Vo)으로 변환하는 전류/전압 변환기와, 상기 변환된 전압(Vo)이 '0'보다 크면 '1', '0'보다 작으면 '0'을 출력하는 증폭기를 포함하여 구성하거나, 차동입력기(140)의 출력전류 차(Idp-Idn)를 구하는 감산기와, 차동입력기(150)의 출력전류 차(Irp-Irn)를 구하는 감산기와, 상기 2개의 차 값을 비교하여 그 비교결과에 따른 로직 값을 출력하는 비교기로 구성할 수 있다.
한편, 상기 출력버퍼(160)에서 변환된 전압(Vo)은 아래 식과 같은 함수값을 갖는다.
Figure 112007077039175-pat00001
Figure 112007077039175-pat00002
Figure 112007077039175-pat00003
상기 식에서 'R'은 출력단의 로드 저항이고, 'Gm1', 'Gm2'는 차동입력기(140)(150)의 차동입력에 대한 트랜스 컨덕턴스(Trans-conductance)이다.
이때, 상기 식을 살펴보면, 트랜스콘덕턴스(Gm1)(Gm2)가 같으면 입력데이터 차(DATAP-DATAN)가 기준전압 차(VREFP-VREFN)와 같아지는 시점에서 출력버퍼(160)의 출력값이 반전됨을 알 수 있다. 여기서 기준전압 차(VREFP-VREFN)가 원하는 오프셋 값이 되는데, 이는 도3의 파형도에 도시된 바와 같다.
따라서, 트랜스콘덕턴스(Gm1)(Gm2)가 동일한 값(Gm1=Gm2)을 갖는다는 조건이 되면 원하는 오프셋을 보장할 수 있는데, 이는 차동입력기(140)(150)를 구성하는 모스트랜지스터들의 크기가 동일하고 각각의 모스트랜지스터에 흐르는 전류값이 동일하면 된다.
즉, 입력레벨 인식기(110)와 전류생성기(120)에 의해 입력데이터(DATAP, DATAN)의 DC 레벨에 대응되는 전류원을 차동입력기(140)에 공급하게 된다.
만일, 차동증폭기(150)의 출력전류 합이 차동증폭기(140)의 출력전류 합과 다르게 되면 원하는 오프셋을 보장할 수 없다.
또한, 본 발명의 실시 예에서 차동입력기(140)(150) 각각은 전류원과 전원단자에 대해 2개의 피모스 트랜지스터를 병렬 연결하여 기준전압과 입력데이터에 대응된 2개의 전류를 출력하도록 구성하는 것으로 설명하였으나, 출력버퍼(160)가 상기 차동입력기(140)(150)에서 각기 출력되는 2개의 출력전류의 차를 구하는 연산을 수행함으로 미리 2개의 출력전류의 차를 출력하도록 차동증폭기로 구성할 수도 있다.
이에 따라, 출력버퍼(160)는 차동증폭기로 각기 구성된 차동입력기(140)(150)의 출력전류를 직접 비교하거나 또는 출력전류의 차를 구하여 로직신호의 레벨을 결정할 수 있게 된다.
한편, 상기에서 본 발명의 바람직한 실시예에 대해 설명하였지만, 본 발명은 상기 실시 예에 한정되는 것이 아니라 본 발명과 관련된 해당 기술 분야의 숙련된 당업자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경할 수 있을 것이다.
상기에서 상세히 설명한 바와 같이 본 발명은 전원전압에 대해 다이나믹 특성을 보장하도록 구현함으로써 온도변화에 둔감할 뿐만 아니라 입력데이터의 DC 레벨에 상관없이 일정 오프셋을 갖도록 하여 안정된 신호전달이 가능하게 하는 효과가 있다.
또한, 본 발명은 기준전압의 레벨을 변경하여 오프셋을 자유롭게 조절할 수 있어 고속 또는 저속의 직렬 통신에 적용할 수 있다.

Claims (10)

  1. 입력데이터의 레벨을 감지하는 입력레벨 인식기와,
    상기 감지된 입력데이터의 레벨에 상응하는 전류원을 생성하는 전류생성기와,
    상기 생성된 전류원을 공급받아 기준전압에 상응하는 전류를 출력하는 제1 차동입력기와,
    상기 입력데이터에 상응하는 전류를 출력하는 제2 차동입력기와,
    상기 제1, 제2 차동입력기의 출력을 비교하여 그 비교결과에 따른 로직신호(0 또는 1)를 출력하는 출력버퍼로 구성된 것을 특징으로 하는 직렬 인터페이스 장치.
  2. 삭제
  3. 제1항에 있어서, 상기 전류 생성기는 전류 미러(current mirror)로 구성된 것을 특징으로 하는 직렬 인터페이스 장치.
  4. 제1항에 있어서, 상기 입력레벨 인식기와 제1 차동입력기는 동일한 크기의 모스 트랜지스터로 구성된 것을 특징으로 하는 직렬 인터페이스 장치.
  5. 제1항에 있어서, 상기 제1, 제2 차동입력기는 서로의 출력전류 합이 동일하도록 구성된 것을 특징으로 하는 직렬 인터페이스 장치.
  6. 제1항에 있어서, 상기 출력버퍼는
    상기 제1, 제2 차동입력기의 출력전류를 각각의 전압으로 변환하는 수단과,
    상기 2개의 전압을 비교하여 그 비교결과에 따른 로직신호를 출력하는 수단을 포함하여 구성된 것을 특징으로 하는 직렬 인터페이스 장치.
  7. 제1항에 있어서, 상기 출력버퍼는
    상기 제1 차동입력기의 2개 출력의 차값을 구하는 수단과,
    상기 제2 차동입력기의 2개 출력의 차값을 구하는 수단과,
    상기 2개의 차값을 비교하여 그 비교결과에 따른 로직신호를 출력하는 비교기를 포함하여 구성된 것을 특징으로 하는 직렬 인터페이스 장치.
  8. 2개의 기준전압을 생성하는 기준전압발생 수단과,
    2개의 입력데이터의 레벨을 감지하여 그 감지레벨에 상응하는 전류원을 생성하는 전류생성 수단과,
    상기 생성된 전류원을 공급받아 상기 2개의 기준전압을 차동증폭하는 제1 차동증폭 수단과,
    상기 2개의 입력데이터를 차동증폭하는 제2 차동증폭 수단과,
    상기 제1,제2 차동증폭 수단의 출력전류를 비교하여 그 비교결과에 따른 로직신호(0 또는 1)를 출력하는 출력버퍼로 구성된 것을 특징으로 하는 직렬 인터페이스 장치.
  9. 제8항에 있어서, 상기 2개의 기준전압은 일정 오프셋 차이를 갖는 것을 특징으로 하는 직렬 인터페이스 장치.
  10. 제8항에 있어서, 상기 출력버퍼는
    상기 제2 차동증폭 수단의 출력전류와 상기 제1 차동증폭 수단의 출력전류가 동일한 시점에서 출력반전이 발생하도록 구성된 것을 특징으로 하는 직렬 인터페이스 장치.
KR1020060007984A 2006-01-25 2006-01-25 직렬 인터페이스 장치 KR100820158B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060007984A KR100820158B1 (ko) 2006-01-25 2006-01-25 직렬 인터페이스 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060007984A KR100820158B1 (ko) 2006-01-25 2006-01-25 직렬 인터페이스 장치

Publications (2)

Publication Number Publication Date
KR20070078015A KR20070078015A (ko) 2007-07-30
KR100820158B1 true KR100820158B1 (ko) 2008-04-10

Family

ID=38502462

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060007984A KR100820158B1 (ko) 2006-01-25 2006-01-25 직렬 인터페이스 장치

Country Status (1)

Country Link
KR (1) KR100820158B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980017230A (ko) * 1996-08-30 1998-06-05 배순훈 로직 검사 장치
KR20000076683A (ko) * 1999-05-19 2000-12-26 윤종용 저전압 인터페이스용 고속 입력버퍼 회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980017230A (ko) * 1996-08-30 1998-06-05 배순훈 로직 검사 장치
KR20000076683A (ko) * 1999-05-19 2000-12-26 윤종용 저전압 인터페이스용 고속 입력버퍼 회로

Also Published As

Publication number Publication date
KR20070078015A (ko) 2007-07-30

Similar Documents

Publication Publication Date Title
JP3967321B2 (ja) 半導体集積回路
JP5349842B2 (ja) 低オフセット入力回路およびそれを含む信号伝送システム
US8497711B2 (en) Envelope detector and associated method
US9940501B2 (en) Method and system for processing fingerprint sensing signals and fingerprint identification terminal
JP2005012586A (ja) データ転送装置
JP2006340337A (ja) 受信回路、差動信号受信回路、インターフェース回路及び電子機器
JP2005086646A (ja) スケルチ検出回路
JP6453553B2 (ja) カレントミラー回路及びこれを用いた受信装置
TWI558112B (zh) 振幅門檻偵測器
KR100820158B1 (ko) 직렬 인터페이스 장치
CN107979366B (zh) 差分信号发生电路及电子系统
US6781905B2 (en) Serial data detection circuit performing same offset adjustment to signal receiver as performed to reference receiver
KR101070118B1 (ko) 응답속도를 개선한 아날로그 회로
JP6488710B2 (ja) 通信用スレーブ
JP3888955B2 (ja) レシーバ回路
JP5891811B2 (ja) 全差動増幅回路、コンパレーター回路、a/d変換回路、及び電子機器
CN116224033A (zh) 全差分放大器的快速共模检测电路
CN102832956B (zh) 包络检测器与相关方法
CN114301444A (zh) 应用于高速模式的mipi电路
US8665024B2 (en) Control of minimum current in output transistors of an amplifier output stage
US8212589B2 (en) Circuit, apparatus, and method for signal transfer
JP5370030B2 (ja) 検出回路
JP5482126B2 (ja) 参照電圧発生回路および受信回路
US8253444B2 (en) Receiving circuit
JP4284347B2 (ja) シリアルデータ検出回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110328

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee