KR100818813B1 - 전류미러회로, 집적 회로 및 광학 기록 매체 재생 장치 - Google Patents

전류미러회로, 집적 회로 및 광학 기록 매체 재생 장치 Download PDF

Info

Publication number
KR100818813B1
KR100818813B1 KR1020027005484A KR20027005484A KR100818813B1 KR 100818813 B1 KR100818813 B1 KR 100818813B1 KR 1020027005484 A KR1020027005484 A KR 1020027005484A KR 20027005484 A KR20027005484 A KR 20027005484A KR 100818813 B1 KR100818813 B1 KR 100818813B1
Authority
KR
South Korea
Prior art keywords
current
controllable semiconductor
semiconductor element
current mirror
mirror circuit
Prior art date
Application number
KR1020027005484A
Other languages
English (en)
Other versions
KR20020064303A (ko
Inventor
보오르만요하네스오.
데용게르벤더블유.
워퍼위엘라키드
Original Assignee
엔엑스피 비 브이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔엑스피 비 브이 filed Critical 엔엑스피 비 브이
Publication of KR20020064303A publication Critical patent/KR20020064303A/ko
Application granted granted Critical
Publication of KR100818813B1 publication Critical patent/KR100818813B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/265—Current mirrors using bipolar transistors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/267—Current mirrors using both bipolar and field-effect technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

전류 입력 단자(14A), 전류 출력 단자(14B) 및 공통 단자(14C)를 구비한 전류미러회로가 개시된다. 전류 입력 단자(14A)와 공통 단자(14C) 사이에 제 1 제어가능한 반도체 소자(T1)가 배치된다. 전류 출력 단자(14B)와 공통 단자(14C) 사이에 제 2 제어가능한 반도체 소자(T2)가 배치된다. 이들 제어가능한 반도체 소자들(T1, T2)은, 기준전압에서 제어전극들에 바이어스를 공급하는 바이어스 전압 공급원(VBIAS)에 접속되며 상호접속된 제어전극들(T1A, T2A)을 갖는다. 이 회로는, 전류 입력 단자(14A)에 접속된 입력과, 공통 단자(14C)에 접속된 출력(12B)을 갖는 상호컨덕턴스 단(12)을 더 구비한다. 이들 제어전극(T1A, T2A)은, 제 3 제어가능한 반도체 소자를 거쳐 공통 단자(14C)에 접속된다. 바이어스 전압 공급원(VBIAS)은, 제 3 제어가능한 반도체 소자의 제어전극(T3A)을 거쳐 제 1 및 제 2 제어가능한 반도체 소자(T1, T2)의 제어전극들에 접속된다. 이 전류미러회로는, 낮은 입력전류에서도 높은 대역폭을 가져, 광 기록 매체를 재생하는 장치에의 응용에 매우 적합하다.
전류미러회로, 상호컨덕턴스 단, 전류 증폭율, 대역폭, 기록 매체, 재생장치

Description

전류미러회로, 집적 회로 및 광학 기록 매체 재생 장치{CURRENT MIRROR CIRCUIT}
본 발명은, 전류 입력 단자, 전류 출력 단자, 공통 단자, 전류 입력 단자와 공통 단자 사이에 배치된 제 1 제어가능한 반도체 소자, 전류 출력 단자와 공통 단자 사이에 배치된 제 2 제어가능한 반도체 소자를 구비하고, 이들 제어가능한 반도체 소자들은 기준전압에서 제어전극들에 바이어스를 공급하기 위한 바이어스 전압 공급원에 접속되며 상호접속된 상기 제어전극들을 갖고, 전류 입력 단자에 접속된 입력과 공통 단자에 접속된 출력을 갖는 상호컨덕턴스 단(transconductance stage)을 더 구비한 전류미러회로에 관한 것이다.
이와 같은 전류미러회로는 WO 00/31604에 공지되어 있다. 이 공지된 회로에서는, 상호컨덕턴스 단이 제 1 및 제 2 반도체 소자로 분할되는 전류를 발생시켜, 입력 전압이 기준전압에 근접하게 유지되게 한다. 이것으로, 입력 임피던스가 상당히 줄어들어, 큰 대역폭이 얻어지게 된다. 그러나, 이 종래의 회로에서는, 입력 임피던스가 제 1 및 제 2 제어가능한 반도체 소자의 전류 증폭율에 비교적 크게 의존하며, 이 전류 증폭율은 한편으로 입력 전류에 의존한다. 입력 전류의 공급원은 일반적으로 유한한 임피던스를 갖기 때문에, 이것은 미러회로의 대역폭이 입력 전류에 의존하게 되는 결과를 낳는다.
본 발명의 목적은, 입력 전류에 대한 대역폭의 의존성이 감소하는 서두에 따른 전류미러회로를 제공함에 있다. 본 발명에 따르면, 상기한 전류미러회로는, 상기 제어전극들이 제 3 제어가능한 반도체 소자를 거쳐 공통 단자에 접속되고, 바이어스 전압 공급원이 제 3 제어가능한 반도체 소자의 제어 전극을 거쳐 제 1 및 제 2 제어가능한 반도체 소자의 제어전극들에 접속된 것을 특징으로 한다. 낮은 입력 전류에서는, 제 1 및 제 2 제어가능한 반도체 소자의 전류 증폭율이 크게 줄어든다. 이것은, 비교적 큰 전류가 이들 반도체 소자들의 제어전극들을 거쳐 흐르게 되는 결과를 낳는다. 본 발명의 전류미러회로에서는, 제어전극들을 통해 공통 단자로 흐르는 전류가 제 3 제어가능한 반도체 소자를 통해 되돌아 흘러감으로써, 이와 같은 효과가 보상된다. 그 결과, 입력 임피던스와, 이에 따라 대역폭이 입력전류에 덜 의존하게 된다.
바람직한 실시예에 있어서는, 상기 상호접속된 제어전극들이 전류 공급원에 더 접속된다. 이와 같은 전류 공급원은, 제 3 반도체 소자에 바이어스를 공급하는 역할과, 상호컨덕턴스 단의 부품에 바이어스를 공급하는 역할을 동시에 한다.
또 다른 바람직한 실시예는, 상기 제 1 및 제 2 반도체 소자가 1:P의 면적비를 갖는 것을 특징으로 한다. 이에 따르면, 이 회로가 전류 증폭기로서 동작하게 된다.
또 다른 바람직한 실시예는, 상기 제 1 및 제 2 반도체 소자가 1:P의 비율을 갖는 전기용량값을 지닌 제 1 및 제 2 용량 임피던스에 의해 브리지되는(bridged) 것을 특징으로 한다. 이와 같은 구성은 대역폭을 향상시킨다. 상호컨덕턴스 단에 의해 발생된 고주파 성분은, 제 1 및 제 2 용량 임피던스의 정전용량값의 비율에 의해 결정된 비율로 제 1 및 제 2 용량 임피던스에 걸쳐 나뉘어진다. 정전용량값의 비율이 제어가능한 반도체 소자의 면적비와 일치하기 때문에, 큰 주파수 영역에 걸쳐 평탄한 증폭-주파수 특성이 얻어진다.
본 발명의 또 다른 바람직한 실시예는, 상기 상호접속된 제어전극들이 제 3 용량 임피던스와 제 4 제어가능한 반도체 소자를 거쳐 기준전압에 더 접속되고, 제 4 제어가능한 반도체 소자의 제어전극이 공통 단자에 접속되는 것을 특징으로 한다. 본 발명의 이 회로에 있어서는, 공통 단자가 비교적 큰 전압 변동을 나타낸다. 이들은 부유 용량을 통해 손실을 유발한다. 제 3 용량성 소자와 제 4 제어가능한 반도체 소자로 이루어진 보조 회로는, 이들 손실이 보상되도록 함으로써, 대역폭이 더욱 더 향상되도록 한다.
본 발명에 따른 집적회로는, 본 발명에 따른 적어도 한 개의 전류미러회로와, 그것의 전류 입력 단자에 접속된 출력을 갖는 포토 다이오드를 구비한다. 집적된 포토 다이오드는 개별 포토 다이오드들에 비해 비교적 적은 용량을 갖는데, 이것 또한 대역폭에 유리하다.
이와 같은 집적회로에 대해서는, ANNEX: "High-Bandwidth Low-Capacitance Integrated Photo Diodes for Optical Storage"에 더욱 상세히 기재되어 있다.
도 1은 포토 다이오드 A, …, F를 구비한 집적회로를 개략적으로 나타낸 것이다. 포토 다이오드 A, …, D는 전류 전치증폭기 1A, …, 1D에 접속되며, 포토 다이오드 F 및 G는 상호임피던스 증폭기 3F 및 3G에 각각 접속된다. 전류 전치증폭기 1A, …, 1D 각각은 각각의 상호임피던스 증폭기 2A, …, 2D에 접속된 제 1 출력을 갖는다. 전류 전치증폭기 1A, …, 1D 각각은 제 2 출력을 갖는다. 후자는 상호접속될 뿐만 아니라, 또 다른 상호임피던스 증폭기의 입력에 접속된다.
이들 전류 전치증폭기들 중 한 개를 도 2에 더욱 상세히 도시하였다. 전류 증폭기는 다이오드 A에 의해 제공된 신호를 증폭하기 위한 복수의 전류미러(14, 18, 22, 26)의 캐스케이드를 포함한다. 전류 증폭기는, 포토 다이오드 A에 접속된 전류 입력 단자 14A와, 전류 출력 단자 14B 및 공통 단자 14C를 포함하는 전류미러회로(14)를 구비한다. 상호컨덕턴스 단(12)은, 전류 입력 단자 14A에 접속된 입력 12A와, 공통 단자 14C에 접속된 출력 12B를 갖는다. 상호컨덕턴스 단은 기준전압 공급원(10)에 접속된 또 다른 입력 12C를 갖는다. 마찬가지로, 전류미러회로(18, 22)는 상호컨덕턴스 단(16, 20)에 접속된다. 또한, 전류미러회로(26)는 상호컨덕턴스 단(24)에 접속되지만, 이 경우에는 상호컨덕턴스 단의 출력이 이 전류미러회로의 일부를 형성하는 제어가능한 반도체소자 26A, 26B의 상호접속된 제어전극들에 접속된다.
도 3은 본 발명에 따른 전류미러 단(14)의 일 실시예를 나타낸 것이다. 전류미러회로는, 전류 입력 단자(14A), 전류 출력 단자(14B) 및 공통 단자(14C)를 포함한다. 입력 단자(14A)는, 여기서는 신호전류 공급원 Sph와 기생 용량 Cph의 형태로 표시된 포토 다이오드 A에 접속된다. 출력 단자(14B)는 부하 Zi2에 접속된다. 제 1 제어가능한 반도체 소자 T1은 전류 입력 단자(14A)와 공통 단자(14C) 사이에 배치된다. 제 2 제어가능한 반도체 소자 T2는 전류 출력 단자(14B)와 공통 단자(14C) 사이에 배치된다. 또한, 반도체 소자 T1, T2는 축퇴 저항(degeneration resistor) R2, R3를 거쳐 공통 단자에 접속된다. 이들 제어가능한 반도체 소자 T1, T2는, 기준전압에서 제어 전극들에 바이어스를 공급하는 바이어스 전압 공급원 VBIAS에 접속된 상호접속된 제어전극들 T1A, T2A를 갖는다.
이 회로는, 전류 입력 단자(14A)에 접속된 입력(12A)과 공통 단자(14C)에 접속된 출력(12B)을 갖는 상호컨덕턴스 단(12)을 구비한다.
본 발명에 따른 회로는, 상호접속된 제어전극들 T1A, T2A가 제 3 제어가능한 반도체 소자 T3를 거쳐 공통 단자에 접속되고, 바이어스 전압 공급원 VBIAS가 제 3 제어가능한 반도체 소자 T3의 제어전극 T3A를 거쳐 이들 제어전극들 T1A, T2A에 접속되는 것을 특징으로 한다.
도시된 실시예에서, 상호컨덕턴스 단(12)은, 그것의 출력(12B)과 접지 GND 사이에 배치된 제 5 제어가능한 반도체 소자 T5를 구비한다. 이 제 5 제어가능한 반도체 소자 T5는, 또 다른 제어가능한 반도체 소자 M0와 저항 임피던스 R1의 직렬 배치의 공통 노드(12D)에 접속되는 제어전극을 갖는다. 전류 공급원 SI는 제 3 및 제 5 제어가능한 반도체 소자 T3 및 T5에 바이어스를 공급한다.
도 3에 도시된 회로는 다음과 같이 동작한다. 포토 다이오드가 전류미러의 입력 단자(14A)에 전류 Iph를 공급하면, 상호컨덕턴스 단(12)이 전류미러의 공통 단자(14C)로부터 전류 Ic를 인출하여, 입력 단자(14A)를 통하는 전류 Ii1이 포토 다이오드 A에 의해 제공되는 전류 Iph와 같아지게 한다. T1 및 T2로 형성된 전류미러의 동작은, 제 2 제어가능한 반도체 소자 T2에 의해 전류 Io1이 전달되는 효과를 갖는다. 이들 전류는 Io1:Ii1 = P의 비율을 갖는데, 이때 P는 제어가능한 반도체 소자들 T1, T2의 면적비이다. 이와 동시에, 제어가능한 반도체 소자들 T1, T2의 제어전극들 T1A, T2A 각각은 전류 Ib1, Ib2를 통전시켜, Ii1=αIb1 및 Io1=αIb2가 되게 한다. 제 3 제어가능한 반도체 소자 T3가 전류 공급원에 의해 바이어스가 공급되기 때문에, 신호전류 Ib1+Ib2는 실질적으로 반도체 소자 T3의 주 전류경로를 거쳐 공통 단자(12B)로부터 통전될 것이다. 따라서, 이들 신호전류 Ib1, Ib2는 상호컨덕턴스 단(12)에 의해 인출된 전류 Ic에 기여하지 않는다. 따라서, 전류 Ic는 Ii1(1+P)가 된다. 상호컨덕턴스 단이 증폭율 gm을 갖는 경우에, 입력 저항은 제어가능한 반도체 소자들 T1, T2의 전류 증폭율에 의존하지 않는 (1+P)/gm의 크기를 갖는다.
본 발명에서와 같이 제어가능한 반도체 소자 T3를 포함하지 않는 종래의 장치에서는, 입력 저항이 (1+P)(1+1/α)gm에 달한다.
따라서, 종래의 회로에서는, 입력 저항이 제어가능한 반도체 소자들의 증폭율 α에 의존한다. 이것은 한편으로 이들 소자에 의해 통전되는 전류에 의존한다. 낮은 입력전류에서는, 증폭율 α가 감소함으로써, 입력 저항이 증가한다. 이것은 더 높은 주파수에서 신호 손실을 증가시킨다. 본 발명의 회로에서는, 이와 같은 현상이 거의 일어나지 않는다.
도 4는 본 발명에 따른 전류미러의 제 2 실시예를 나타낸 것이다. 도 4에 있어서, 동일한 참조부호를 갖는 구성요소는 동일하다. 본 실시예는, 제 1 및 제 2 반도체 소자 T1, T2가 1 대 P의 비율을 갖는 정전용량값을 지닌 제 1 및 제 2 용량 임피던스에 의해 브리지되는 것을 특징으로 한다. 제 1 및 제 2 용량 임피던스 C1, C2는 Ic1/Ic2=P의 비율을 갖는 신호전류 Ic1 및 Ic2를 각각 전달한다. 따라서, 용량 임피던스 C1, C2는 제어가능한 반도체 소자들과 동일한 비율로 입력 및 출력 단자 14A, 14B를 통해 흘러가는 전류에 기여를 한다. 전류미러의 입력신호의 주파수가 증가하고, 제어가능한 반도체 소자 T1, T2의 증폭율이 감소함에 따라, 용량 임피던스 C1, C2가 반도체 소자 T1, T2의 기능을 점차 이어받는다.
도 5는 본 발명에 따른 전류미러의 제 3 실시예를 나타낸 것이다. 도 4에서와 동일한 참조부호를 갖는 도 5의 부품은 동일하다. 도시된 실시예는, 상호접속된 제어전극들 T1A, T2A가 제 3 용량 임피던스 C3 및 제 4 제어가능한 반도체 소자 T4를 거쳐 기준전압 GND에 더 접속되는 것을 특징으로 한다. 제 4 제어가능한 반도체 소자 T4의 제어전극 T4A는 공통 단자(14C)에 접속된다.
도 5에 도시된 것과 같이, 손실 Ip가 기생 임피던스 Cp에 의해 발생될 수 있다. 그러나, 본 실시예에서는, 기생 용량 Cp, 바이어스 전압 공급원, T3의 베이스 에미터 천이, 용량 임피던스 C, T4의 에미터 베이스 천이가 폐쇄 루프를 구성하므로, 전압의 합은 0이 되어야 한다. 이 때문에, 정전용량 C3가 기생 용량 Cp와 동일하도록 선정되면, 기생 전류 Ip는 완전히 보상된다.
도 6은 광 기록 매체(30)를 재생하는 장치를 개략적으로 나타낸 것이다. 이 장치는 방사빔(42)을 발생하는 방사원(41)을 포함하는 판독 헤드(40)를 구비한다. 이 판독 헤드는, 기록 매체(30)와의 상호작용 후에 빔을 1개 또는 그 이상의 포토 다이오드로 향하게 하는 광학계(43)를 더 구비한다. 또한, 판독 헤드(40)는, 예를 들면 도 3, 도 4 및 도 5에 도시된 실시예와 같은, 본 발명에 따른 전류미러회로를 포함하는 각각의 증폭기를 갖는 신호처리회로를 구비한다. 전류미러회로들 각각은 복수의 포토 다이오드들 중에서 한 개에 접속된 입력을 갖는다. 도시된 실시예에서는, 복수의 포토 다이오드와 증폭기들이 도 1에 개략적으로 도시된 IC(45)에 집적된다. 신호처리회로의 신호 출력은, 신호처리회로에 의해 제공된 신호 Sout로부터 정보 스트림 Sinfo를 재구성하는 채널 디코딩 회로 및/또는 오류정정회로에 접속된다. 이 장치는, 판독 헤드(40)와 기록 매체(30) 사이의 상대적 운동을 제공하는 수단(61, 62)을 구비한다. 도시된 실시예에 있어서, 수단(61)은 기록 매체를 회전시키고, 수단(62)은 판독 헤드의 반경방향의 이동을 제공한다. 이와 달리, 이들 수단(61, 62)은, 예를 들어 판독 헤드(40)와 기록 매체를 각각 서로 수직방향으로 이동시키는 선형 모터일 수 있다.
본 발명의 보호범위는 본 명세서에 기재된 실시예로 한정되는 것은 아니라는 점에 주목하기 바란다. 이들 실시예에는 주로 바이폴라 트랜지스터가 도시되었다. 그러나, 바이폴라 트랜지스터 대신에, 유니폴라나 MOSFET 트랜지스터가 사용될 수 있다. 이 경우에는, 유니폴라 트랜지스터의 게이트, 소스 및 드레인이 바이폴라 트랜지스터의 베이스, 에미터 및 콜렉터를 대체한다. 공통 단자(14C)와 추가적인 출력 단자(14B) 사이에 다수의 트랜지스터 T2를 설치함으로써 복수의 출력이 가능하다. 더구나, 본 발명의 보호범위는 청구범위의 참조부호에 의해 한정되지 않는다. 용어 '포함한다'는 청구항에 기재된 것 이외의 다른 구성요소를 배제하는 것은 아니다. 단수 표현의 구성요소는 이들 구성요소가 복수 개 존재함을 배제하는 것이 아니다. 본 발명의 일부를 구성하는 수단은, 전용 하드웨어의 형태 또는 프로그래밍된 범용 프로세서의 형태 모두로 구현될 수 있다. 본 발명은 각각의 신규한 특징부 또는 이들 특징부의 조합을 포괄한다.

Claims (7)

  1. 전류 입력 단자와,
    전류 출력 단자와,
    공통 단자와,
    상기 전류 입력 단자와 상기 공통 단자 사이에 배치된 제 1 제어가능한 반도체 소자와,
    상기 전류 출력 단자와 상기 공통 단자 사이에 배치된 제 2 제어가능한 반도체 소자를 포함하되,
    상기 제어가능한 반도체 소자들은 기준전압에서 제어전극들에 바이어스를 공급하기 위한 바이어스 전압 공급원에 접속되며 상호접속된 상기 제어전극들을 갖는 전류미러회로로서,
    상기 전류 입력 단자에 접속된 입력과 상기 공통 단자에 접속된 출력을 갖는 상호컨덕턴스 단을 더 포함하고,
    상기 제어전극들은 제 3 제어가능한 반도체 소자를 거쳐 상기 공통 단자에 접속되며,
    상기 바이어스 전압 공급원은 상기 제 3 제어가능한 반도체 소자의 제어 전극을 거쳐 상기 제 1 및 제 2 제어가능한 반도체 소자의 상기 제어전극들에 접속되는
    전류미러회로.
  2. 제 1 항에 있어서,
    상기 상호접속된 제어전극들이 전류 공급원에 더 접속되는
    전류미러회로.
  3. 제 1 항에 있어서,
    상기 제 1 및 제 2 반도체 소자는 1:P의 면적비를 갖는
    전류미러회로.
  4. 제 3 항에 있어서,
    상기 제 1 및 제 2 반도체 소자는 1:P의 비율을 갖는 전기용량값을 지닌 제 1 및 제 2 용량 임피던스에 의해 브리지되는
    전류미러회로.
  5. 제 1 항에 있어서,
    상기 상호접속된 제어전극들은 상기 제 3 용량 임피던스와 제 4 제어가능한 반도체 소자를 거쳐 기준전압에 더 접속되고,
    상기 제 4 제어가능한 반도체 소자의 제어전극은 공통 단자에 접속되는
    전류미러회로.
  6. 청구항 1 내지 5 중 어느 한 항에 기재된 적어도 한 개의 전류미러회로와, 그것의 전류 입력 단자에 접속된 출력을 갖는 포토 다이오드를 포함하는
    집적회로.
  7. 광학 기록 매체를 재생하는 장치로서,
    방사빔을 발생하는 방사원을 포함하는 판독 헤드와,
    상기 기록 매체와의 상호작용 후에 상기 빔을 1개 또는 그 이상의 포토 다이오드로 향하게 하는 광학계와,
    청구항 1 내지 5 중 어느 한 항에 기재된 전류미러회로를 포함하는 증폭기들 - 상기 증폭기들 각각은 상기 포토 다이오드들 중 한 개의 포토 다이오드에 접속된 입력을 가짐 - 과,
    증폭기에 의해 제공된 신호로부터 정보 스트림을 재구성하는 채널 디코딩회로 및/또는 오류정정회로와,
    상기 판독 헤드와 상기 기록 매체 사이의 상대적인 이동을 제공하는 수단을 포함하는
    광학 기록 매체 재생장치.
KR1020027005484A 2000-09-01 2001-08-29 전류미러회로, 집적 회로 및 광학 기록 매체 재생 장치 KR100818813B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP00203033.6 2000-09-01
EP00203033 2000-09-01

Publications (2)

Publication Number Publication Date
KR20020064303A KR20020064303A (ko) 2002-08-07
KR100818813B1 true KR100818813B1 (ko) 2008-04-01

Family

ID=8171970

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027005484A KR100818813B1 (ko) 2000-09-01 2001-08-29 전류미러회로, 집적 회로 및 광학 기록 매체 재생 장치

Country Status (8)

Country Link
US (1) US6747330B2 (ko)
EP (1) EP1316005B1 (ko)
JP (1) JP2004507955A (ko)
KR (1) KR100818813B1 (ko)
CN (1) CN1190716C (ko)
AT (1) ATE309568T1 (ko)
DE (1) DE60114853T2 (ko)
WO (1) WO2002019050A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3742357B2 (ja) * 2002-03-27 2006-02-01 ローム株式会社 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置
WO2005039044A1 (en) * 2003-10-15 2005-04-28 Koninklijke Philips Electronics N.V. Electronic circuit for amplification of a bipolar signal
DE102004027842A1 (de) * 2004-06-08 2006-01-12 Institut für Neue Materialien Gemeinnützige GmbH Abrieb- und kratzfeste Beschichtungen mit niedriger Brechzahl auf einem Substrat
US20070090276A1 (en) * 2005-10-03 2007-04-26 Jia Peng Light detecting device
CN102645953B (zh) * 2012-05-15 2014-02-05 株洲联诚集团有限责任公司 一种电压放大特性镜像对称电路及其设计方法
EP2868388A1 (en) 2013-10-29 2015-05-06 Alstom Technology Ltd Device for HVOF spraying process
EP3480933B1 (en) * 2017-11-01 2021-03-03 Goodix Technology (HK) Company Limited A circuit for a switched mode power supply
US20210021916A1 (en) * 2018-04-02 2021-01-21 Rensselaer Polytechnic Institute Cross-connect switch architecture

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4769619A (en) 1986-08-21 1988-09-06 Tektronix, Inc. Compensated current mirror
US5337021A (en) 1993-06-14 1994-08-09 Delco Electronics Corp. High density integrated circuit with high output impedance
WO2000031604A1 (en) * 1998-11-20 2000-06-02 Koninklijke Philips Electronics N.V. Current mirror circuit

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4612497A (en) * 1985-09-13 1986-09-16 Motorola, Inc. MOS current limiting output circuit
DE69011366T2 (de) * 1989-03-15 1995-02-23 Philips Nv Stromverstärker.
JP3325396B2 (ja) * 1994-08-19 2002-09-17 株式会社東芝 半導体集積回路
US5596297A (en) * 1994-12-20 1997-01-21 Sgs-Thomson Microelectronics, Inc. Output driver circuitry with limited output high voltage

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4769619A (en) 1986-08-21 1988-09-06 Tektronix, Inc. Compensated current mirror
US5337021A (en) 1993-06-14 1994-08-09 Delco Electronics Corp. High density integrated circuit with high output impedance
WO2000031604A1 (en) * 1998-11-20 2000-06-02 Koninklijke Philips Electronics N.V. Current mirror circuit

Also Published As

Publication number Publication date
CN1190716C (zh) 2005-02-23
DE60114853D1 (de) 2005-12-15
CN1388924A (zh) 2003-01-01
EP1316005B1 (en) 2005-11-09
WO2002019050A1 (en) 2002-03-07
EP1316005A1 (en) 2003-06-04
US20020180490A1 (en) 2002-12-05
ATE309568T1 (de) 2005-11-15
JP2004507955A (ja) 2004-03-11
KR20020064303A (ko) 2002-08-07
US6747330B2 (en) 2004-06-08
DE60114853T2 (de) 2006-07-27

Similar Documents

Publication Publication Date Title
US5786731A (en) Class AB complementary transistor output stage having large output swing and large output drive
JP2005512376A (ja) 電流ミラー回路を使用するバイアス補償を有する増幅器
US5619386A (en) Arrangement for reading information from a track on a record carrier comprising a fast settling read amplifier for magneto-resistive heads
KR100818813B1 (ko) 전류미러회로, 집적 회로 및 광학 기록 매체 재생 장치
JP3827542B2 (ja) 光増幅器及びこれを用いた光ピックアップ装置
US5559646A (en) Balanced arrangement for reading information from a track on a record carrier which arrangement includes amplifier circuits containing cut-off capacitors which are cross-coupled to reduce noise
US6362682B2 (en) Common-mode feedback circuit and method
US7414474B2 (en) Operational amplifier
US6657496B2 (en) Amplifier circuit with regenerative biasing
JPH01230110A (ja) 電流発生器
US5867066A (en) Current amplifier
JP3125282B2 (ja) オーディオ信号増幅回路およびこれを用いた携帯用音響機器
US4524330A (en) Bipolar circuit for amplifying differential signal
US4590438A (en) Bipolar transistor circuit with FET constant current source
JP3535029B2 (ja) 受光増幅回路
JP2666601B2 (ja) ピークホールド回路
US6885247B2 (en) Current amplifier
JP3916463B2 (ja) 電力増幅器および電力増幅器を動作させる方法
JPS646583Y2 (ko)
JP3688478B2 (ja) 光受信回路
JP4128282B2 (ja) 増幅回路
JP2623954B2 (ja) 利得可変増幅器
JP3654737B2 (ja) 光電気変換ｉｃ
JP3469728B2 (ja) 電流電圧変換回路
EP0672259B1 (en) Arrangement for reading information from a track on a record carrier

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181227

Year of fee payment: 12