JP2004507955A - カレントミラー回路 - Google Patents
カレントミラー回路 Download PDFInfo
- Publication number
- JP2004507955A JP2004507955A JP2002523107A JP2002523107A JP2004507955A JP 2004507955 A JP2004507955 A JP 2004507955A JP 2002523107 A JP2002523107 A JP 2002523107A JP 2002523107 A JP2002523107 A JP 2002523107A JP 2004507955 A JP2004507955 A JP 2004507955A
- Authority
- JP
- Japan
- Prior art keywords
- controllable semiconductor
- current
- semiconductor element
- mirror circuit
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/267—Current mirrors using both bipolar and field-effect technology
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
Description
[発明の分野]
本発明は、電流入力端子、電流出力端子、共通端子、該電流入力端子と該共通端子の間に配置される第1の制御可能な半導体素子、該電流出力端子と該共通端子の間に配置される第2の制御可能な半導体素子、及び該電流入力端子に接続される入力と該共通端子に接続される出力とを有するトランスコンダクタンスステージを含むカレントミラー回路に関し、ここで、第1の制御可能な半導体素子及び第2の制御可能な半導体素子は、制御電極を基準電圧にバイアスするためのバイアス電圧源に接続される、相互接続される制御電極を有している。
【0002】
[発明の背景]
かかるカレントミラー回路は、WO00/31604号から知られている。この公知の回路では、トランスコンダクタンスステージは、第1と第2の半導体素子に対して分割される電流を生成する。これにより、入力電圧を基準電圧に近く維持することができる。これにより、広い帯域幅が得られるように、入力インピーダンスが大幅に減少されることが認識される。しかし、公知の回路では、入力インピーダンスが第1及び第2の制御可能な半導体素子の電流増幅率に比較的強く依存する。この電流増幅率は、入力電流に依存する。入力電流のソースは、有限のインピーダンスを一般に有するので、ミラー回路の帯域幅は、入力電流に依存することになる。
【0003】
[発明の概要]
本発明の目的は、帯域幅の入力電流への依存性が低減される、開始節に従うカレントミラー回路を提供することにある。本発明によれば、カレントミラー回路は、制御電極が第3の制御可能な半導体素子を介して共通端子に接続され、バイアス電圧源が第3の制御可能な半導体素子の制御電極を介して第1及び第2の制御可能な半導体素子の制御電極に接続されていることを特徴としている。
【0004】
小さな入力電流では、第1及び第2の制御可能な半導体素子の電流増幅率は、大幅に減少する。これは、比較的大きな電流がこれら半導体素子の制御電極を介して流れるという作用を有する。本発明のカレントミラー回路では、制御電極を介して共通端子への電流が流れ、第3の制御可能な半導体素子を介して戻る。これにより、この作用が補償される。結果として、入力インピーダンス、及びこれによる帯域幅は、入力電流により依存しなくなる。
【0005】
好適な実施の形態では、相互接続された制御電極は、電流源に更に接続される。この電流源は、同時に第3の制御可能な半導体素子をバイアスするための役割、及びトランスコンダクタンスステージの構成素子をバイアスするための役割を果たす場合がある。
更なる好適な実施の形態では、第1の制御可能な半導体素子と第2の制御可能な半導体素子は、領域比率1:Pを有することを特徴としている。このようにして、本回路は、電流増幅器として動作する。
【0006】
なお、更なる好適な実施の形態では、第1の制御可能な半導体素子と第2の制御可能な半導体素子は、1からPまでの比率による容量性の値を有する第1の容量性インピーダンスと第2の容量性インピーダンスによりブリッジされることを特徴としている。この手段は、帯域幅を更に向上させる。
【0007】
トランスコンダクタンスステージにより発生される高周波成分は、それらの容量性の値の比率により決定される比率において、第1の容量性インピーダンスと第2の容量性インピーダンスを通して分割される。容量性の値は、制御可能な半導体素子の領域比率に対応するので、フラットな増幅率−周波数特性が広い周波数レンジにわたり得られる。
【0008】
本発明の別の好適な実施の形態は、相互接続された制御電極が第3の容量性インピーダンス、及び第4の制御可能な半導体素子を介して、基準電圧に更に接続され、第4の制御可能な半導体素子の制御電極が共通の端子に接続されることを特徴としている。本発明の回路では、共通の端子は、比較的大きな電圧変動を示す。これらは、浮遊キャパシタを介して損失を生じさせる。第3の容量性素子及び第4の制御可能な半導体素子により形成される補助回路では、これらの損失が補償され、その結果として帯域幅がなお更に改善されることが達成される。
【0009】
本発明による集積回路は、本発明による少なくとも1つのカレントミラー回路と、その電流入力端子に接続された出力を有するフォトダイオードを備えている。集積されたフォトダイオードは、ディスクリートなフォトダイオードと比較して、比較的小さな容量値を有し、これは帯域幅に好ましい。
かかる集積回路は、ANNEX:“High− Bandwidth Low−Capacitance Integrated Photo Diodes for Optical Storage”により詳細に記載されている。
【0010】
[発明の実施の形態]
図1は、フォトダイオードA,...,Dを備える集積回路を示す回路図である。フォトダイオードA,...,Dは、カレント プリアンプ1A,...,1Dに接続されており、フォトダイオードF及びGは、トランスインピーダンス増幅器3F及び3Gにそれぞれ接続されている。
【0011】
カレントプリアンプ1A,...,1Dは、それぞれのトランスインピーダンス増幅器2A,...,2Dに接続される第1の出力をそれぞれ有している。カレントプリアンプは1A,...,1Dは、第2の出力をそれぞれ有している。この第2の出力は、相互に接続されて、更なるトランスインピーダンス増幅器の入力に接続されている。
【0012】
図2には、カレントプリアンプのうちの1つが詳細に示されている。この電流増幅器は、カレントミラー14,18,22及び26のカスケード接続を備えており、ダイオードAにより供給される信号を増幅する。電流増幅器は、フォトダイオードAに接続される電流入力端子14A、電流出力端子14B、及び共通端子14Cを含むカレントミラー回路14を備えている。
【0013】
トランスコンダクタンスステージ12は、電流入力端子14Aに接続される入力12A、共通端子14Cに接続される出力12Bを有している。トランスコンダクタンスステージは、基準電圧源10に接続される更なる入力12Cを有している。同様に、カレントミラー回路18及び22は、トランスコンダクタンスステージ16及び20に接続されている。
【0014】
また、カレントミラー回路26は、トランスコンダクタンスステージ24に接続されている。この場合、トランスコンダクタンスステージ24の出力は、このカレントミラー回路の一部を形成している制御可能な半導体素子26A,26Bの相互に接続された制御電極に接続される。
【0015】
図3は、本発明によるカレントミラーステージ14の実施の形態を示している。カレントミラー回路は、電流入力端子14A、電流出力端子14B及び共通端子14Cを含んでいる。電流入力端子14Aは、フォトダイオードAに接続されており、フォトダイオードAは、信号電流源Sph及び寄生容量Cphの形式で表されている。電流出力端子14Bは、負荷Zi2に接続されている。
【0016】
第1の制御可能な半導体素子T1は、電流入力端子14Aと共通入力端子14Cの間に配置されている。第2の制御可能な半導体素子T2は、電流出力端子14Bと共通端子14Cの間に配置されている。これら半導体素子T1,T2は、減衰抵抗R2,R3を介して、共通端子に接続される。
【0017】
制御可能な半導体素子T1,T2は、相互に接続された制御電極T1A,T2Aを有している。また、この制御電極T1A,T2Aは、かかる制御電極を基準電圧にバイアスするためのバイアス電圧源VBIASに接続される。
本回路は、電流入力端子14Aに接続された入力12Aと共通端子14Cに接続された出力12Bとを有するトランスコンダクタンスステージ12を更に含んでいる。
【0018】
本発明による回路は、相互接続された制御電極T1A,T2Aが、第3の制御可能な半導体素子T3を介して共通端子に接続される点、及びバイアス電圧源VBIASが、第3の制御可能な半導体素子T3の制御電極T3Aを介してこれら制御電極T1A,T2Aに接続される点、により特徴付けられる。この相互接続された制御電極T1A,T2Aは、電流源SIに更に接続される。
【0019】
図示される実施の形態では、トランスコンダクタンスステージ12は、第5の制御可能な半導体素子T5を備えており、出力12BとグランドGNDの間に配置されている。第5の制御可能な半導体素子T5は、制御電極を有しており、この制御電極は、更なる制御可能な半導体素子M0と抵抗性インピーダンスR1との直列接続共通ノード12Dに接続される。電流源SIは、第3及び第5の制御可能な半導体素子T3,T5の両者をバイアスする。
【0020】
図3に示される回路は、以下のように動作する。フォトダイオードが電流Iphをカレントミラー回路の電流入力端子14Aに供給する場合、トランスコンダクタンスステージ12は、電流入力端子14Aを介しての電流Ii1が、フォトダイオードAにより供給される電流Iphに等しくなるように、カレントミラー回路の共通端子14Cから電流Icを取り出す。
【0021】
半導体素子T1,T2により構成されるカレントミラー回路の動作は、電流Io1が第2の制御可能な半導体素子T2により伝送されるという作用を有する。電流は、Pを制御可能な半導体素子T1,T2の領域比率として、比率Io1:Ii1=Pを有する。同時に、制御可能な半導体素子T1,T2の制御電極T1A,T2Aは、Ii1=αIb1及びIo1=αIb2であるように電流Ib1,Ib2をそれぞれ導通する。
【0022】
第3の制御可能な半導体素子T3は、電流源によりバイアスされているので、信号電流Ib1+Ib2は、該半導体素子T3の主要な電流経路を介して、共通端子12Bから実質的に導通する。したがって、これら信号電流Ib1,Ib2は、トランスコンダクタンスステージ12により取り出された電流Icに実質的に寄与しない。したがって、電流IcはIi1(1+P)となる。トランスコンダクタンスステージが増幅率gmを有する場合、入力抵抗は(1+P)/gmとなる。(1+P)/gmは、制御可能な半導体素子T1,T2の電流増幅率に独立である。
【0023】
本発明のような制御可能な半導体素子T3を含まない公知の回路では、入力抵抗は(1+P)(1+1/α)gmとなる。
したがって、公知の回路では、入力抵抗が制御可能な半導体素子の増幅率αに依存する。これは、更にそれら素子により導通される電流に依存する。小さな入力電流では、増幅率αが減少し、その結果として、入力抵抗が増加する。これにより、高周波領域での信号の損失が増加する。本発明の回路では、この現象は、実質的に消滅される。
【0024】
図4は、本発明による第2実施の形態によるカレントミラー回路を示している。図4では、同じ参照符号を有する素子は同じ素子である。本実施の形態では、第1の制御可能な半導体素子T1及び第2の制御可能な半導体素子T2は、1からPまでの比率による容量性の値を有する第1の容量性インピーダンスC1及び第2の容量性インピーダンスC2によりブリッジされる。
【0025】
第1の容量性のインピーダンスC1、及び第2の容量性のインピーダンスC2は、信号電流Ic1及びIc2をそれぞれ導通する。この信号電流Ic1及びIc2は、比率Ic2/Ic1=Pを有する。したがって、容量性インピーダンスC1,C2は、制御可能な半導体素子と同じ比率で、電流入力端子14A及び電流出力端子14Bを介して通過する電流に寄与する。カレントミラーの入力信号の周波数が増加するにつれて、及び制御可能な半導体素子T1,T2の増幅率が減少するにつれて、容量性インピーダンスC1,C2は、半導体素子T1,T2の機能に徐々に取って代わる。
【0026】
図5は、本発明によるカレントミラーの第3実施の形態を示している。図4と同じ参照符号を有する図5の構成要素は、同じ構成要素である。図示される実施の形態では、相互接続される制御電極T1A,T2Aは、第3の容量性のインピーダンスC3、及び第4の制御可能な半導体素子T4を介して基準電圧GNDに更に接続される。第4の制御可能な半導体素子T4の制御電極T4Aは、共通端子14Cに接続される。
【0027】
図5に例示されているように、損失Ipは、寄生容量Cpにより引き起こされる場合がある。しかし、本発明の実施の形態におけるように、寄生容量Cp、バイアス電圧源、半導体素子T3のベースエミッタ トランジション、寄生容量C及び半導体素子T4のエミッタベース トランジションは閉ループを形成し、電圧の総和は0となる筈である。これより、容量C3が寄生容量Cpに等しくなるように選択される場合、寄生の電流Ipが完全に補償される。
【0028】
図6は、光記録キャリア30を再生するための装置を示している。本装置は、放射ビーム42を発生するためのリードヘッド40を備えている。リードヘッド40は、記録キャリア30とのインタラクションの後、1つ以上のフォトダイオードにビームを向ける光学システム43を備えている。
【0029】
また、リードヘッド40は、それぞれの増幅器を有する信号処理回路を備えている。該増幅器は、たとえば、図3,4及び5に示された実施の形態のうちの1つに従う、本発明によるカレントミラー回路を備えている。カレントミラー回路は、フォトダイオードのうちの1つに接続された入力をそれぞれ有している。
【0030】
図示される実施の形態では、フォトダイオード及び増幅器は、図1に示されるようなIC45で互いに集積される。信号処理回路の信号出力は、信号処理回路により供給される信号Soutから情報ストリームSinfoを再構築するための、チャネル復号化回路及び/又は誤り訂正回路50に接続されている。
【0031】
本装置には、リードヘッド40と記録キャリア30の間の相対的な動きを提供するための手段61,62が設けられている。図示される実施の形態では、手段61は、記録キャリアを回転させ、手段62は、リードヘッドの半径方向の動きについて提供する。さもなければ、手段61,62は、たとえば、リードヘッド40と記録キャリアのそれぞれを互いに直交する方向に移動するためのリニアモータである場合がある。
【0032】
本発明の保護の範囲は、発明の実施の形態で記載された実施の形態に限定されないことを述べておく。実施の形態では、主にバイポーラトランジスタが示されている。しかし、バイポーラトランジスタの代わりに、MOSFETトランジスタを使用することもできる。この場合、ユニポーラトランジスタのゲート、ソース及びドレインは、それぞれバイポーラトランジスタのベース、エミッタ及びコレクタにそれぞれ置き換わる。共通端子14Cと追加の出力端子14Bの間にトランジスタT2のコピーを設けることにより、複数の出力が可能である。本発明の保護の範囲は、特許請求の範囲の参照符号により限定されない。単語「備える」は、特許請求の範囲に列挙された以外の他の構成要素を排除するものではない。構成要素に先行する単語“a”は、複数のそれら構成要素を排除するものではない。本発明の一部を形成する手段は、専用ハードウェア、又はプログラムされた汎用プロセッサの構成で共に実現される場合がある。本発明は、それぞれの新しい機能及び機能の組合せにおいて存在する。
【図面の簡単な説明】
【図1】
本発明により実現されるフォトダイオードA,...,Dを備える集積回路を示す回路図である。
【図2】
本発明により実現されるカレントプリアンプのうちの1つが詳細に示されている。
【図3】
本発明の実施の形態によるカレントミラーステージを示す図である。
【図4】
本発明の第2実施の形態によるカレントミラー回路を示す図である。
【図5】
本発明の第3実施の形態によるカレントミラー回路を示す図である。
Claims (7)
- 電流入力端子、電流出力端子、共通端子、前記電流入力端子と前記共通端子の間に配置される第1の制御可能な半導体素子、前記電流出力端子と前記共通端子の間に配置される第2の制御可能な半導体素子、及び前記電流入力端子に接続される入力と前記共通端子に接続される出力とを有するトランスコンダクタンスステージを含むカレントミラー回路であって、
前記第1の制御可能な半導体素子及び前記第2の制御可能な半導体素子は、制御電極を基準電圧にバイアスするためのバイアス電圧源に接続される、相互接続される制御電極を有し、
前記制御電極は、第3の制御可能な半導体素子を介して前記共通端子に接続され、前記バイアス電圧源は、前記第3の制御可能な半導体素子の制御電極を介して、前記第1及び第2の制御可能な半導体素子の前記制御電極に接続される、
ことを特徴とするカレントミラー回路。 - 前記相互接続される制御電極は、電流源にさらに接続される、
ことを特徴とする請求項1記載のカレントミラー回路。 - 前記第1の制御可能な半導体素子と前記第2の制御可能な半導体素子は、領域比率1:Pを有する、
ことを特徴とする請求項1又は2記載のカレントミラー回路。 - 前記第1の制御可能な半導体素子と前記第2の制御可能な半導体素子は、1からPまでの比率による容量性の値を有する第1の容量性インピーダンスと第2の容量性インピーダンスとによりブリッジされる、
ことを特徴とする請求項3記載のカレントミラー回路。 - 前記相互接続された制御電極は、第3の容量性インピーダンス及び第4の制御可能な半導体素子を介して基準電圧にさらに接続され、
前記第4の制御可能な半導体素子の制御電極は、前記共通の端子に接続される、
ことを特徴とする請求項1記載のカレントミラー回路。 - 請求項1乃至5のいずれか記載の少なくとも1つのカレントミラー回路と、その電流入力端子に接続される出力を有するフォトダイオードとを備える集積回路。
- 光記録キャリアを再生するための装置であって、
放射ビームを発生するための放射源を含むリードヘッドと、
前記光記録キャリアとの相互作用の後、前記放射ビームを1つ以上のフォトダイオードに向けるための光学システムと、
それぞれが前記1つ以上のフォトダイオードのうちの1つに接続される入力を有し、請求項1乃至5のいずれか記載のカレントミラー回路を備えるそれぞれの増幅器と、
前記増幅器により供給される信号から情報ストリームを再構築するためのチャネル復号化回路及び/又は誤り訂正回路と、
前記リードヘッドと前記光記録キャリアの間の相対的な動きを提供するための手段と、
を備える装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP00203033 | 2000-09-01 | ||
PCT/EP2001/010110 WO2002019050A1 (en) | 2000-09-01 | 2001-08-29 | Current mirror circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004507955A true JP2004507955A (ja) | 2004-03-11 |
Family
ID=8171970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002523107A Withdrawn JP2004507955A (ja) | 2000-09-01 | 2001-08-29 | カレントミラー回路 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6747330B2 (ja) |
EP (1) | EP1316005B1 (ja) |
JP (1) | JP2004507955A (ja) |
KR (1) | KR100818813B1 (ja) |
CN (1) | CN1190716C (ja) |
AT (1) | ATE309568T1 (ja) |
DE (1) | DE60114853T2 (ja) |
WO (1) | WO2002019050A1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3742357B2 (ja) * | 2002-03-27 | 2006-02-01 | ローム株式会社 | 有機el駆動回路およびこれを用いる有機el表示装置 |
CN100542016C (zh) * | 2003-10-15 | 2009-09-16 | Nxp股份有限公司 | 用于放大双极性信号的电子电路 |
DE102004027842A1 (de) * | 2004-06-08 | 2006-01-12 | Institut für Neue Materialien Gemeinnützige GmbH | Abrieb- und kratzfeste Beschichtungen mit niedriger Brechzahl auf einem Substrat |
US20070090276A1 (en) * | 2005-10-03 | 2007-04-26 | Jia Peng | Light detecting device |
CN102645953B (zh) * | 2012-05-15 | 2014-02-05 | 株洲联诚集团有限责任公司 | 一种电压放大特性镜像对称电路及其设计方法 |
EP2868388A1 (en) | 2013-10-29 | 2015-05-06 | Alstom Technology Ltd | Device for HVOF spraying process |
EP3480933B1 (en) * | 2017-11-01 | 2021-03-03 | Goodix Technology (HK) Company Limited | A circuit for a switched mode power supply |
US20210021916A1 (en) * | 2018-04-02 | 2021-01-21 | Rensselaer Polytechnic Institute | Cross-connect switch architecture |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4612497A (en) * | 1985-09-13 | 1986-09-16 | Motorola, Inc. | MOS current limiting output circuit |
US4769619A (en) | 1986-08-21 | 1988-09-06 | Tektronix, Inc. | Compensated current mirror |
EP0387951B1 (en) * | 1989-03-15 | 1994-08-10 | Koninklijke Philips Electronics N.V. | Current amplifier |
US5337021A (en) | 1993-06-14 | 1994-08-09 | Delco Electronics Corp. | High density integrated circuit with high output impedance |
JP3325396B2 (ja) * | 1994-08-19 | 2002-09-17 | 株式会社東芝 | 半導体集積回路 |
US5596297A (en) * | 1994-12-20 | 1997-01-21 | Sgs-Thomson Microelectronics, Inc. | Output driver circuitry with limited output high voltage |
KR20010034225A (ko) * | 1998-11-20 | 2001-04-25 | 롤페스 요하네스 게라투스 알베르투스 | 전류 미러 회로 |
-
2001
- 2001-08-29 US US10/111,547 patent/US6747330B2/en not_active Expired - Lifetime
- 2001-08-29 CN CNB018026400A patent/CN1190716C/zh not_active Expired - Lifetime
- 2001-08-29 WO PCT/EP2001/010110 patent/WO2002019050A1/en active IP Right Grant
- 2001-08-29 JP JP2002523107A patent/JP2004507955A/ja not_active Withdrawn
- 2001-08-29 KR KR1020027005484A patent/KR100818813B1/ko active IP Right Grant
- 2001-08-29 AT AT01962993T patent/ATE309568T1/de not_active IP Right Cessation
- 2001-08-29 EP EP01962993A patent/EP1316005B1/en not_active Expired - Lifetime
- 2001-08-29 DE DE60114853T patent/DE60114853T2/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
WO2002019050A1 (en) | 2002-03-07 |
EP1316005A1 (en) | 2003-06-04 |
EP1316005B1 (en) | 2005-11-09 |
CN1190716C (zh) | 2005-02-23 |
KR100818813B1 (ko) | 2008-04-01 |
DE60114853D1 (de) | 2005-12-15 |
CN1388924A (zh) | 2003-01-01 |
US20020180490A1 (en) | 2002-12-05 |
DE60114853T2 (de) | 2006-07-27 |
US6747330B2 (en) | 2004-06-08 |
ATE309568T1 (de) | 2005-11-15 |
KR20020064303A (ko) | 2002-08-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005512376A (ja) | 電流ミラー回路を使用するバイアス補償を有する増幅器 | |
US5475343A (en) | Class AB complementary output stage | |
US6710915B2 (en) | Light amplifier device and optical pickup device employing it | |
US6590452B1 (en) | High DC gain cascode amplifier stage with low noise performance | |
US5294892A (en) | Two-stage rail-to-rail class AB operational amplifier | |
US6362682B2 (en) | Common-mode feedback circuit and method | |
JP2004507955A (ja) | カレントミラー回路 | |
US7414474B2 (en) | Operational amplifier | |
JP3125282B2 (ja) | オーディオ信号増幅回路およびこれを用いた携帯用音響機器 | |
JP2813875B2 (ja) | 電流増幅器 | |
US6664912B1 (en) | Preamplifier with improved CMRR and temperature stability and associated amplification method | |
US6995615B2 (en) | Current-mode preamplifiers | |
KR20040045902A (ko) | 전력 증폭기 모듈 | |
US6469580B2 (en) | Fully differential, variable-gain amplifier and a multidimensional amplifier arrangement | |
JP3273813B2 (ja) | 増幅器 | |
JP3535029B2 (ja) | 受光増幅回路 | |
JPH0650455B2 (ja) | 電流源回路 | |
JP2000353925A (ja) | 電流電圧変換装置及びこの装置を有する受光増幅装置 | |
US6856188B2 (en) | Current source/sink with high output impedance using bipolar transistors | |
US6885247B2 (en) | Current amplifier | |
US7095279B2 (en) | AC differential amplifier with reduced low corner frequency | |
KR0142353B1 (ko) | 이득을 갖는 전류 미러 회로 | |
JP3469728B2 (ja) | 電流電圧変換回路 | |
JP2003124753A (ja) | 光信号増幅回路 | |
JPH05327368A (ja) | 増幅回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070313 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080424 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080826 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080826 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090915 |