KR100815940B1 - 반도체 소자 및 그 형성 방법 - Google Patents
반도체 소자 및 그 형성 방법 Download PDFInfo
- Publication number
- KR100815940B1 KR100815940B1 KR1020060111637A KR20060111637A KR100815940B1 KR 100815940 B1 KR100815940 B1 KR 100815940B1 KR 1020060111637 A KR1020060111637 A KR 1020060111637A KR 20060111637 A KR20060111637 A KR 20060111637A KR 100815940 B1 KR100815940 B1 KR 100815940B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate electrode
- electrode pattern
- insulating film
- forming
- substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 229920005591 polysilicon Polymers 0.000 claims abstract description 10
- 125000006850 spacer group Chemical group 0.000 claims abstract description 9
- 238000005468 ion implantation Methods 0.000 claims abstract description 3
- 238000005530 etching Methods 0.000 claims description 28
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 2
- 238000009413 insulation Methods 0.000 abstract 9
- 239000010410 layer Substances 0.000 description 30
- 150000002500 ions Chemical class 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 기판상에 게이트 산화막, 게이트 전극용 폴리실리콘막 및 제 1 절연막을 순차적으로 형성하는 단계와, 상기 제 1 절연막 상에 게이트 전극 패턴을 형성하기 위한 제 1 식각 마스크 패턴을 형성한 후, 상기 제 1 식각 마스크 패턴을 사용하여 상기 제 1 절연막 및 상기 게이트 전극용 폴리실리콘막을 식각하여 게이트 전극 패턴을 형성하는 단계와, 상기 게이트 전극 패턴 양측의 기판 표면에 이온 주입 방법을 통해 소스/드레인 영역을 형성하고, 상기 게이트 전극 패턴 양측으로는 스페이서를 형성하는 단계와, 상기 게이트 전극 패턴을 포함한 상기 기판 전면에 제 2 절연막과 PMD(Premetal dielectric)을 순차적으로 형성하는 단계와, 상기 PMD 상에 콘택 홀을 형성하기 위한 제 2 식각 마스크 패턴을 형성하는 단계와, 상기 제 2 식각 마스크 패턴을 사용하여 상기 게이트 전극 패턴 상부 및 상기 기판상의 소정의 활성 영역 상부가 동시에 오픈되도록 상기 PMD 및 상기 제 2 절연막을 식각하는 단계를 포함하는 반도체 소자의 형성 방법에 관한 것이다.
콘택 홀, 비살리사이드(non-salicide), 콘택 저항
Description
도 1은 종래 기술에 따라 형성된 반도체 소자를 제조하는 과정에서 발생하는 문제를 나타낸 단면도.
도 2a 내지 도 2h는 본 발명의 실시예에 따른 반도체 소자의 형성 방법을 설명하기 위한 순차적인 공정 단면도.
도 3은 게이트의 손상 유무에 따른 포인트(point)와 콘택 저항(Rc)의 상관 관계를 도시한 그래프.
< 도면의 주요 부분에 대한 부호의 설명 >
200 : 기판 210 : 게이트 산화막
220 : 게이트전극용 폴리실리콘막 220a : 게이트 전극 패턴
230 : 제 1 절연막 230a : 제 1 절연막 패턴
240 : 제 1 식각 마스크 패턴 250a : 소스 영역
250b : 드레인 영역 260 : 스페이서
270 : 제 2 절연막 280 : PMD 290 : 제 2 식각 마스크 패턴
본 발명은 반도체 소자 및 그 형성 방법에 관한 것으로, 특히 게이트 영역에 콘택 홀을 형성하는 과정에서 다결정 실리콘막의 게이트 상부가 손상(loss)되는 것을 방지할 수 있는 반도체 소자 및 그 형성 방법에 관한 것이다.
컴퓨터나 텔레비전과 같은 전자 제품은 다이오드나 트랜지스터 등의 반도체 소자가 포함되며, 이러한 반도체 소자는 산화실리콘을 성장시켜 만든 웨이퍼에 막을 형성하고, 이와 같은 막의 필요한 부분에 불순물 이온을 주입하여 전기적으로 활성화시킨 후, 이들을 전기적으로 배선하는 일련의 과정을 통하여 제조된다.
한편, 반도체 소자의 고집적화 경향에 따라 하나의 금속 배선만으로 반도체 소자의 작동이 어려워져 다층 구조로 된 반도체 소자가 개발되었으며, 이러한 다층 구조에 있어서는 전도층과 전도층 사이에 절연을 위한 층간 절연막이 형성되고 적층된 전도층을 전기적으로 연결시켜 주기 위하여 층간 절연막에 콘택 홀을 형성하고 전도체로 매립하는 별도의 콘택 공정이 필요하다.
이러한 콘택 공정이 MOSFET(Metal Oxide Silicon Field Effect Transistor) 소자에서 게이트 전극 상부와 기판상의 소정의 활성 영역 상부에 콘택 홀을 형성하는데 적용될 경우, 도 1에서 보듯이, 콘택 홀이 전술한 바와 같은 두 영역이 동시에 식각됨으로써 게이트 전극을 포함한 기판 전면에 형성된 실리콘 질화막(SiN)으로 이루어진 베리어막에 대한 선택비가 높지 않다면 다결정 실리콘막으로 이루어진 게이트 전극의 상부는 어느 정도의 손상을 피할 수 없다. 즉, 게이트 전극 두께만큼의 단차로 인하여 활성 영역 상부에 형성될 콘택 홀을 식각하고 오버 식각하는 동안 게이트 전극 상부에 형성되는 콘택 홀은 활성 영역의 상부의 콘택 홀보다 더 많이 식각되기 때문이다. 특히, 게이트 전극의 상부 손상은 비살리사이드(non-salicide) 영역에서 더욱 심해진다. 이로 인하여, 게이트 전극의 콘택 저항(contact resistance; Rc) 값이 증가함에 따라 소자의 신뢰성이 저하되는 문제가 있었다.
전술한 문제를 해결하기 위해 본 발명은, 게이트 영역에 콘택 홀을 형성하는 과정에서 다결정 실리콘막의 게이트 상부가 손상(loss)되는 것을 방지할 수 있는 반도체 소자의 형성 방법을 제공하는데 목적이 있다.
본 발명의 다른 목적은, 게이트 전극 패턴상의 콘택 홀 하부의 절연막은 활성 영역 상의 콘택 홀 하부의 절연막보다 더 두꺼운 구조로 이루어짐에 따라 게이트 상부의 손상을 방지하여 콘택 저항을 낮출 수 있는 반도체 소자를 제공하는 데 있다.
전술한 목적을 달성하기 위해 본 발명은, 기판상에 게이트 산화막, 게이트 전극용 폴리실리콘막 및 제 1 절연막을 순차적으로 형성하는 단계와, 상기 제 1 절연막 상에 게이트 전극 패턴을 형성하기 위한 제 1 식각 마스크 패턴을 형성한 후, 상기 제 1 식각 마스크 패턴을 사용하여 상기 제 1 절연막 및 상기 게이트 전극용 폴리실리콘막을 식각하여 게이트 전극 패턴을 형성하는 단계와, 상기 게이트 전극 패턴 양측의 기판 표면에 이온 주입 방법을 통해 소스/드레인 영역을 형성하고, 상기 게이트 전극 패턴 양측으로는 스페이서를 형성하는 단계와, 상기 게이트 전극 패턴을 포함한 상기 기판 전면에 제 2 절연막과 PMD(Premetal dielectric)을 순차적으로 형성하는 단계와, 상기 PMD 상에 콘택 홀을 형성하기 위한 제 2 식각 마스크 패턴을 형성하는 단계와, 상기 제 2 식각 마스크 패턴을 사용하여 상기 게이트 전극 패턴 상부 및 상기 기판상의 소정의 활성 영역 상부가 동시에 오픈되도록 상기 PMD 및 상기 제 2 절연막을 식각하는 단계를 포함하는 반도체 소자의 형성 방법을 제공한다.
본 발명에서, 상기 제 1 절연막 및 상기 제 2 절연막은 Si3N4으로 형성한다.
본 발명에서, 상기 제 1 절연막은 100 ~ 1000Å의 두께, 상기 제 2 절연막은 300 ~ 400Å의 두께로 형성한다.
본 발명에서, 상기 PMD 및 상기 제 2 절연막을 식각하는 단계는, 상기 기판상의 소정의 활성 영역 상부의 PMD 및 제 2 절연막이 식각됨과 동시에 상기 게이트 전극 패턴 상부의 PMD, 제 2 절연막 및 상기 게이트 전극 패턴에 구비된 제 1 절연막 패턴이 인시츄(In-situ)로 식각된다.
본 발명에 따른 반도체 소자의 구조는 기판상에 형성된 게이트 전극 패턴과, 상기 게이트 전극 패턴 양측의 기판 표면에 형성된 소스/드레인과, 상기 게이트 전극 패턴의 양측에 형성된 스페이서와, 상기 게이트 전극 패턴을 포함한 상기 기판 전면에 증착된 절연막 및 PMD의 적층막이 동시에 오픈되어 형성된 게이트 전극 패턴 상부의 게이트 콘택 홀 및 상기 기판상의 소정의 활성 영역 상부의 활성 영역 콘택 홀;을 포함하되, 상기 게이트 전극 패턴상의 콘택 홀 하부의 절연막은 상기 활성 영역 상의 콘택 홀 하부의 절연막보다 300 ~ 400Å 두께만큼 두꺼운 것을 특징으로 한다.
본 발명에서, 상기 콘택 홀은 비살리사이드(non-salicide) 영역에 형성하는 반도체 소자이다.
삭제
이하에서는 첨부한 도면을 참조하여 본 발명의 실시예에 따른 반도체 소자의 형성 방법을 자세히 설명한다.
본 발명이 속하는 기술 분야에 익히 알려져 있고 본 발명과 직접적으로 관련이 없는 기술 내용에 대해서는 설명을 생략한다. 이는 불필요한 설명을 생략함으로써 본 발명의 요지를 흐리지 않고 더욱 명확히 전달하기 위함이다.
먼저, 도 2a에 도시된 바와 같이, 기판(200)상에 게이트 산화막(210), 게이트 전극용 폴리실리콘막(220) 및 제 1 절연막(230)을 순차적으로 형성한다. 여기서, 제 1 절연막(230)은 게이트 전극을 포함한 기판 전면에 후속으로 형성될 제 2 절연막의 식각 저지막과 더불어 식각 저지막으로서의 기능을 수행하는데 즉, 게이트 전극 상부에 식각 저지막을 더 두껍게 형성함으로써 기판(200)상의 소정의 활성 영역 상부 및 게이트 전극 상부에 콘택 홀을 형성하기 위한 식각공정시, 게이트 전 극 상부의 폴리실리콘막의 손상을 방지하기 위함이다. 따라서, 제 1 절연막(230)은 Si3N4을 이용하여 100 ~ 1000Å 두께로 형성될 수 있다.
다음으로, 도 2b에 도시된 바와 같이, 제 1 절연막(230) 상에 게이트를 형성하기 위하여 포토레지스트를 이용하여 제 1 식각 마스크 패턴(240)을 형성한다.
이어서, 도 2c에 도시된 바와 같이, 상기 제 1 식각 마스크 패턴(240)을 이용하여 제 1 절연막(230)과 게이트 전극용 폴리실리콘막(220)을 순차적으로 식각하여 소정의 게이트 전극 패턴(220a)을 형성한다. 따라서, 이러한 게이트 전극 패턴(220a) 상에는 식각 저지막 기능을 하는 제 1 절연막 패턴(230a)이 적층 되어 형성됨으로써 활성 영역상에 형성될 절연막의 식각 저지막보다 더 두꺼운 식각 저지막을 구비할 수 있다.
그 후, 도 2d에 도시된 바와 같이, 게이트 전극 패턴(220a) 양측의 기판(200) 표면에 이온 주입 방법을 통해 소스 영역(250a) 및 드레인 영역(250b)을 형성한다. 이어서, 제 1 절연막 패턴(230a)이 구비된 게이트 전극 패턴(220a)을 포함한 기판(200) 전면에 스페이서용 절연막을 도포한 후, 스페이서용 절연막에 대해 에치 백(etch back) 등의 건식 식각 방법을 이용하여 식각함으로써 게이트 전극 패턴(220a) 양측에 스페이서(260)를 형성한다.
다음으로, 도 2e에 도시된 바와 같이, 전술한 바와 같은 결과물의 전면에 대해 제 2 절연막(270)을 형성한다. 여기서 제 2 절연막(270)은 후속으로 콘택 홀이 형성될 게이트 전극 패턴(220a)의 상부 및 기판(200) 상의 소정의 활성 영역 상부 를 보호하기 위한 전체적인 식각 저지막의 기능을 수행한다. 이때, 제 2 절연막(270)은 제 1 절연막과 동일하게 Si3N4을 이용하여 형성하되, 300 ~ 400Å 두께로 형성한다.
이어서, 도 2f에 도시된 바와 같이, 제 2 절연막(270) 상에 옥사이드(Oxide) 계열의 산화막을 이용한 PMD(Premetal dielectric)(280)를 형성한다.
이어서, 도 2g에 도시된 바와 같이, 콘택 홀을 형성할 영역을 노출하도록 PMD(280) 상에 제 1 식각 마스크 패턴(240)과 동일하게 포토레지스트를 이용하여 제 2 식각 마스크 패턴(290)을 형성한다.
이어서, 도 2h에 도시된 바와 같이, 제 2 식각 마스크 패턴(290)을 이용하여 PMD(280) 및 제 2 절연막(270)에 대해 게이트 전극 패턴(220a)의 상부 및 기판(200) 상의 소정의 활성 영역 상부가 동시에 오픈되도록 식각하여 각각의 콘택 홀을 형성한다.
이때, 전술한 바와 같이, 게이트 전극 패턴(220a)의 상부 및 기판(200) 상의 소정의 활성 영역 상부의 PMD(280) 및 제 2 절연막(270)이 동시에 식각됨에 따라 즉, 게이트 전극 패턴(220a) 두께만큼의 단차로 인하여 활성 영역 상부에 형성될 콘택 홀을 식각하고 오버 식각하는 동시에 게이트 전극 패턴(220a) 상부의 PMD(280), 제 2 절연막(270) 및 게이트 전극 패턴(220a)에 구비된 제 1 절연막 패턴(230a)은 인시츄(In-situ)로 식각된다. 또한, 산화막 재질의 PMD(280)에 대해 Si3N4 재질의 제 1 절연막 패턴(230a)과 제 2 절연막(270)은 2 : 1 정도의 식각 비 율로 식각됨으로써 게이트 전극 패턴(220a) 상부가 손상되는 것을 방지할 수 있다.
즉, 게이트 전극 패턴(220a) 상에 식각 저지막 기능을 하는 제 1 절연막 패턴(230a)을 구비하여 활성 영역 상에 형성된 절연막보다 300 ~ 400Å 두께만큼 더 두껍게 형성됨으로써 제 2 절연막(270)의 식각 저지막과 더불어 보호막의 기능을 한다. 그리하여, 게이트 전극 패턴(220a) 상부의 손상을 방지하여 콘택 저항의 값을 낮출 수 있다.
따라서, 도 3에 도시된 바와 같이, 이러한 게이트 전극 패턴(220a) 상부의 손상 유무에 따른 포인트(point)와 콘택 저항(Rc)의 변화에 따른 상관관계에 관한 그래프로 도시될 수 있다.
그래프에서 확인할 수 있는 바와 같이, 게이트 전극 패턴(220a)의 손상이 줄어든 120 포인트 이상에서 콘택 저항 값이 현저하게 감소하여 콘택 저항이 개선됨을 알 수 있다. 여기서, 붉은 점이 콘택 저항을 나타내는데 120 포인트 이상의 부근에서는 포인트의 업(up)과 다운(down)의 변화(variation) 없이 콘택 저항이 낮게 일정 수준으로 유지됨을 알 수 있다.
지금까지 본 발명의 구체적인 구현예를 도면을 참조로 설명하였지만 이것은 본 발명이 속하는 기술분야에서 평균적 지식을 가진 자가 쉽게 이해할 수 있도록 하기 위한 것이고 발명의 기술적 범위를 제한하기 위한 것이 아니다. 따라서 본 발명의 기술적 범위는 특허청구범위에 기재된 사항에 의하여 정하여지며, 도면을 참조로 설명한 구현예는 본 발명의 기술적 사상과 범위 내에서 얼마든지 변형하거나 수정할 수 있다.
이상에서 설명한 바와 같이 본 발명에 의하면, 게이트 전극 패턴의 상부 및 기판상의 소정의 활성 영역 상부에 콘택 홀을 형성하기 위한 동시 식각 과정에서, 게이트 전극 패턴 상에 식각 저지막 패턴을 구비하여 활성 영역보다 더 두꺼운 식각 저지막을 형성함으로써 게이트 전극 패턴 두께만큼의 단차로 인해 다결정 실리콘막의 게이트 상부가 손상(loss)되는 것을 방지할 수 있다. 따라서, 게이트 전극 패턴의 손상을 방지함으로써 콘택 저항이 증가하는 것을 해소하여 소자의 신뢰성을 향상시킬 수 있다.
Claims (7)
- 기판상에 게이트 산화막, 게이트 전극용 폴리실리콘막 및 제 1 절연막을 순차적으로 형성하는 단계와,상기 제 1 절연막 상에 게이트 전극 패턴을 형성하기 위한 제 1 식각 마스크 패턴을 형성한 후, 상기 제 1 식각 마스크 패턴을 사용하여 상기 제 1 절연막 및 상기 게이트 전극용 폴리실리콘막을 식각하여 게이트 전극 패턴을 형성하는 단계와,상기 게이트 전극 패턴 양측의 기판 표면에 이온 주입 방법을 통해 소스/드레인 영역을 형성하고, 상기 게이트 전극 패턴 양측으로는 스페이서를 형성하는 단계와,상기 게이트 전극 패턴을 포함한 상기 기판 전면에 제 2 절연막과 PMD(Premetal dielectric)을 순차적으로 형성하는 단계와,상기 PMD 상에 콘택 홀을 형성하기 위한 제 2 식각 마스크 패턴을 형성하는 단계와,상기 제 2 식각 마스크 패턴을 사용하여 상기 게이트 전극 패턴 상부 및 상기 기판상의 소정의 활성 영역 상부가 동시에 오픈되도록 상기 PMD 및 상기 제 2 절연막을 식각하는 단계를 포함하는 반도체 소자의 형성 방법.
- 제 1 항에서,상기 제 1 절연막 및 상기 제 2 절연막은 Si3N4으로 형성되는 것을 특징으로 하는 반도체 소자의 형성 방법.
- 제 1 항 또는 제 2 항에서,상기 제 1 절연막은 100 ~ 1000Å의 두께, 상기 제 2 절연막은 300 ~ 400Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 형성 방법.
- 제 1 항에서,상기 PMD 및 상기 제 2 절연막을 식각하는 단계는,상기 기판상의 소정의 활성 영역 상부의 PMD 및 제 2 절연막이 식각됨과 동시에 상기 게이트 전극 패턴 상부의 PMD, 제 2 절연막 및 상기 게이트 전극 패턴에 구비된 제 1 절연막 패턴이 인시츄(In-situ)로 식각되는 것을 특징으로 하는 반도체 소자의 형성 방법.
- 기판상에 형성된 게이트 전극 패턴과,상기 게이트 전극 패턴 양측의 기판 표면에 형성된 소스/드레인과,상기 게이트 전극 패턴의 양측에 형성된 스페이서와,상기 게이트 전극 패턴을 포함한 상기 기판 전면에 증착된 절연막 및 PMD의 적층막이 동시에 오픈되어 형성된 게이트 전극 패턴 상부의 게이트 콘택 홀 및 상기 기판상의 소정의 활성 영역 상부의 활성 영역 콘택 홀;을 포함하되,상기 게이트 전극 패턴상의 콘택 홀 하부의 절연막은 상기 활성 영역 상의 콘택 홀 하부의 절연막보다 300 ~ 400Å 두께만큼 두꺼운 것을 특징으로 하는 반도체 소자.
- 제 5 항에서,상기 콘택 홀은 비살리사이드(non-salicide) 영역에 형성되는 것을 특징으로 하는 반도체 소자.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060111637A KR100815940B1 (ko) | 2006-11-13 | 2006-11-13 | 반도체 소자 및 그 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060111637A KR100815940B1 (ko) | 2006-11-13 | 2006-11-13 | 반도체 소자 및 그 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100815940B1 true KR100815940B1 (ko) | 2008-03-21 |
Family
ID=39411394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060111637A KR100815940B1 (ko) | 2006-11-13 | 2006-11-13 | 반도체 소자 및 그 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100815940B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000026975A (ko) * | 1998-10-24 | 2000-05-15 | 윤종용 | 반도체 장치의 제조 방법 |
-
2006
- 2006-11-13 KR KR1020060111637A patent/KR100815940B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000026975A (ko) * | 1998-10-24 | 2000-05-15 | 윤종용 | 반도체 장치의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7678690B2 (en) | Semiconductor device comprising a contact structure with increased etch selectivity | |
| US6346482B2 (en) | Semiconductor device having an improved contact structure and a manufacturing method thereof | |
| KR100815940B1 (ko) | 반도체 소자 및 그 형성 방법 | |
| JP2000003961A (ja) | 集積回路およびその製造方法 | |
| US6806208B2 (en) | Semiconductor device structured to prevent oxide damage during HDP CVD | |
| KR20000073501A (ko) | 반도체 소자의 접촉구 형성 방법 | |
| KR100859474B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100265357B1 (ko) | 반도체장치의콘택홀형성방법 | |
| US6025272A (en) | Method of planarize and improve the effectiveness of the stop layer | |
| KR20060063299A (ko) | 반도체 소자의 메탈 콘택 형성방법 | |
| KR100558049B1 (ko) | 전력 소자의 금속 배선 형성 방법 | |
| KR100548579B1 (ko) | 반도체소자의 제조방법 | |
| US20210159170A1 (en) | Interconnection structure and manufacturing method thereof | |
| KR100866690B1 (ko) | 반도체 소자의 콘택 홀 형성방법 | |
| KR100532967B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR100562744B1 (ko) | 반도체 소자의 층간 절연막 제조방법 | |
| KR100598173B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR100441252B1 (ko) | 반도체 배선 구조 및 그 형성 방법 | |
| KR100559036B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100307296B1 (ko) | 반도체장치의 콘택 형성방법 | |
| KR20000027911A (ko) | 반도체 장치의 콘택 형성 방법 | |
| KR100871741B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20070068647A (ko) | 반도체 소자의 제조 방법 | |
| KR20070067441A (ko) | 중첩된 셀 구조에서 트랜지스터의 제조 방법 | |
| KR20090074528A (ko) | 반도체 소자 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| G170 | Re-publication after modification of scope of protection [patent] | ||
| FPAY | Annual fee payment |
Payment date: 20120221 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |