KR100809780B1 - 거친 아날로그 동조를 이용하는 수신기 아키텍처 및 관련 방법 - Google Patents

거친 아날로그 동조를 이용하는 수신기 아키텍처 및 관련 방법 Download PDF

Info

Publication number
KR100809780B1
KR100809780B1 KR1020057019608A KR20057019608A KR100809780B1 KR 100809780 B1 KR100809780 B1 KR 100809780B1 KR 1020057019608 A KR1020057019608 A KR 1020057019608A KR 20057019608 A KR20057019608 A KR 20057019608A KR 100809780 B1 KR100809780 B1 KR 100809780B1
Authority
KR
South Korea
Prior art keywords
signal
channel
frequency
analog
digital
Prior art date
Application number
KR1020057019608A
Other languages
English (en)
Other versions
KR20060003348A (ko
Inventor
래민 코이니-푸어-파드
앤드류 더블유. 크로네
Original Assignee
실리콘 래버래토리즈 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실리콘 래버래토리즈 인코포레이티드 filed Critical 실리콘 래버래토리즈 인코포레이티드
Publication of KR20060003348A publication Critical patent/KR20060003348A/ko
Application granted granted Critical
Publication of KR100809780B1 publication Critical patent/KR100809780B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/4446—IF amplifier circuits specially adapted for B&W TV
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/50—Tuning indicators; Automatic tuning control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/006—Demodulation of angle-, frequency- or phase- modulated oscillations by sampling the oscillations and further processing the samples, e.g. by computing techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04H—BROADCAST COMMUNICATION
    • H04H40/00—Arrangements specially adapted for receiving broadcast information
    • H04H40/18—Arrangements characterised by circuits or components specially adapted for receiving
    • H04H40/27—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95
    • H04H40/90—Arrangements characterised by circuits or components specially adapted for receiving specially adapted for broadcast systems covered by groups H04H20/53 - H04H20/95 specially adapted for satellite broadcast receiving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42607—Internal components of the client ; Characteristics thereof for processing the incoming bitstream
    • H04N21/4263—Internal components of the client ; Characteristics thereof for processing the incoming bitstream involving specific tuning arrangements, e.g. two tuners
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/20—Adaptations for transmission via a GHz frequency band, e.g. via satellite
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • Astronomy & Astrophysics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Superheterodyne Receivers (AREA)
  • Channel Selection Circuits, Automatic Tuning Circuits (AREA)

Abstract

셋톱박스 스펙트럼과 같은 수신된 신호 스펙트럼 내의 소망하는 채널의 초기의 아날로그 거친동조(coarse tuning: 대충동조)를 위성통신에 제공하는 수신기 아키텍처가 개시되어 있다. 이들 아키텍처는, 특히 2개의 튜너가 같은 집적회로에 필요하게 되는 경우에, 이전의 다이렉트 다운컨버전(direct down-conversion: DDC) 아키텍처 및 낮은 중간주파수(IF) 아키텍처에 비하여 충분한 이점을 제공한다. 낮은 IF주파수를 이용하거나, 또는 소망하는 채널 주파수를 DC로 직접 변환하기 보다는, DC 주위의 주파수 범위로의 변환을 고려하여 아날로그 거친 동조회로에 의해 초기의 거친 동조가 제공된다. 이 거친 동조회로는, 예컨대 거친 동조 아날로그 믹싱신호를 공급하는 대단계(large-step) 국부발진기(LO)를 이용하여 실시된다. 일단 믹스다운(mixed-down)되면, 광대역 아날로그/디지탈 변환기(ADC) 또는 협대역 동조가능한 대역통과 ADC의 이용과 같은 디지탈 처리를 통해 미세 동조시켜도 좋다.

Description

거친 아날로그 동조를 이용하는 수신기 아키텍처 및 관련 방법 {RECEIVER ARCHITECTURES UTILIZING COARSE ANALOG TUNING AND ASSOCIATED METHODS}
본 발명은 고주파 전송을 위한 수신기 아키텍처, 특히 위성 텔레비전 통신을 위한 셋톱박스 수신기 아키텍처에 관한 것이다.
일반적으로, BOM(bill-of-material: 특정 제품이 어떤 부품들로 구성되는 가에 대한 데이터) 관점에서 집적회로용의 가장 이상적인 수신기 아키텍처는 통상 다이렉트 다운컨버전(direct down conversion: DDC) 아키텍처이다. 그러나, 실제적으로는 DDC 아키텍처를 이용하는 집적회로 실시의 실제적인 설계를 종종 방해하는 몇가지 문제가 있다. 전형적으로, 이들 문제는 DC 오프셋 전압으로부터의 잡음(noise)과 집적회로 상에 배치되는 베이스밴드 회로로부터의 1/f 잡음을 포함한다. 셀룰러 폰을 갖춘 것과 같은 모바일 응용에서는, DC 오프셋 전압은 아주 어려운 작업을 취소하게 만드는 시변 엔티티(time varying entity)이다. 위성 수신기를 갖춘 것과 같은 이동성과 관계가 없는 다른 응용에서는, DC 오프셋 전압은 외부의 저장 캐패시터의 이용 등을 통해 기억되거나 삭제될 수 있다. 그러나, 1/f 잡음은 아직까지 문제인 바, 종종 DDC 아키텍처를 이용하는 CMOS 위성 튜너의 성능을 떨어뜨린다.
통상의 가정 위성 텔레비전 시스템은 고정된 접시 안테나를 이용하여 위성통신을 수신하도록 되어 있다. 위성신호를 수신한 후에, 접시 안테나 회로는 위성 스펙트럼 신호를 종종 시청자가 위성 프로그래밍을 보기를 원하는 텔레비전 근방에 배치되는 위성 수신기 또는 셋톱박스로 보낸다. 이 위성 수신기는 수신경로 회로를 이용해서 이용자에 의해 선택된 프로그램 채널을 동조시키도록 되어 있다. 세계의 구석구석까지, 셋톱박스로 보내진 위성 채널 스펙트럼은 종종 950㎒∼2150㎒ 사이에 32개의 트랜스폰더 채널(transponder channel)을 포함하도록 구성되어 있다. 여기서, 각 트랜스폰더 채널은 다수의 다른 프로그램 채널을 반송하도록 되어 있다. 전형적으로, 각 트랜스폰더는 하나의 반송신호에 시간 다중화된 다수의 프로그램 채널을 송신하게 된다. 또한, 다수의 프로그램 채널은 각 트랜스폰더의 출력 내에 주파수 다중화되어도 좋다. 전형적으로는, 트랜스폰더 모두를 함께 고려하면 수신된 프로그램 채널의 총수는 300프로그램 채널을 훨씬 넘는다.
셋톱박스 위성 수신기를 위한 통상적인 아키텍처는 낮은 중간주파수(IF) 아키텍처 및 DDC 아키텍처를 포함한다. 낮은 IF 아키텍처는 2개의 믹싱 주파수를 이용한다. 제1의 믹싱 주파수는 선택된 위성 트랜스폰더 채널을 DC에 가까운 미리 선택된 IF 주파수와 혼합하기 위해 이용되는 가변 주파수로 되도록 설계되어 있다. 그리고, 제2의 믹싱 주파수는 위성 스펙트럼을 DC와 혼합하기 위해 이용되는 낮은 IF 주파수로 되도록 설계되어 있다. 다이렉트 다운컨버전(DDC)은 단일의 믹싱 주파수를 이용한다. 이 믹싱 주파수는 선택된 위성 트랜스폰더 채널을 DC와 혼합하기 위해 이용되는 가변 주파수로 되도록 설계되어 있다.
상기한 바와 같이, DDC 아키텍처는 그것들이 제공하는 효율로 인해 바람직하다. 그러나, DDC 아키텍처는 DC 잡음에 대한 감수성, 1/f 잡음 및 I/Q경로 불평형등의 단점을 가지고 있다. 또, DDC 아키텍처는 종종 믹싱 주파수를 제공하기 위해 협대역 PLL을 필요로 하게 되는데, 전형적으로 이러한 협대역 PLL의 실시는 LC에 기초한 전압제어 발진기(VCO)를 이용한다. 또, DDC 아키텍처와 같은 낮은 IF 아키텍처는 전형적으로 그러한 LC에 기초한 VCO를 갖춘 협대역 PLL의 이용을 필요로 한다. 그러한 LC에 기초한 VCO는 종종 넓은 주파수 범위에 걸쳐 동조시키기가 어렵고, 종종 임의의 자기적으로 방출되는 잡음을 자기적으로 픽업하기 쉽다. 게다가, 전형적으로는 선택된 트랜스폰더 채널 및 DDC 믹싱 주파수에 대한 중심 주파수가 같은 주파수이거나, 아주 근접한 주파수이기 때문에, 간섭 문제가 발생하게 된다. 이 간섭문제를 해결하기 위해, 몇몇 시스템은 DDC 믹싱 주파수가 어떤 필요한 주파수의 2배(또는 1/2)로 되고, 믹서 입력에서 분할기(또는 더블러(doubler: 2배기))가 DDC 믹싱 주파수를 원하는 주파수로 바꾸는 경우에 실시된 수신기를 가지고 있다. 더욱이, 2개의 튜너가 같은 집적회로에 설계되어 있는 경우에는, 2개의 DDC 수신기와 2개의 낮은 IF 수신기가 서로 간섭하기 쉽고, 또한 특히 각 튜너에 대해 선택된 트랜스폰더 채널이 함께 단락된 경우에 그것들의 VCO도 서로 인터록(inter-lock)하기 쉽다.
본 발명은, 셋톱박스 신호 스펙트럼과 같은 수신된 스펙트럼 신호 내의 소망하는 채널의 초기의 아날로그 거친동조(coarse tuning: 대충동조)를 위성통신에 제공하기 위해 거친 아날로그 동조회로를 이용하는 수신기 아키텍처 및 관련 방법을 제공한다. 후술되는 바와 같이, 이들 아키텍처는 특히 2개의 튜너가 같은 집적회로에 필요하게 되는 경우에, 이전의 다이렉트 다운컨버전(direct down-conversion: DDC) 아키텍처 및 낮은 중간주파수(IF) 아키텍처에 비하여 충분한 이점을 제공한다. 낮은 IF주파수를 이용하거나, 또는 소망하는 채널 주파수를 DC로 직접 변환하기 보다는, DC 주위의 주파수 범위로의 변환을 고려하여 아날로그 거친 동조회로에 의해 초기의 거친동조가 제공된다. 이 거친 동조회로는, 예컨대 거친 동조 아날로그 믹싱신호를 공급하는 대단계(large-step) 국부발진기(LO)를 이용하여 실시된다. 일단 믹스다운(mixed down)되면, 광대역 아날로그/디지탈 변환기(ADC) 또는 협대역 동조가능한 대역통과 ADC의 이용과 같은 디지탈 처리를 통해 미세 동조시켜도 좋다. 따라서, 설명되는 아키텍처는 DDC 아키텍처를 성가시게 하는 간섭 및 잡음 문제를 회피하면서 단일의 믹싱 주파수를 이용하는 효과를 갖게 된다.
도 1a는 본 발명의 수신기 아키텍처가 이용될 수 있는 위성 셋톱박스 환경의 예를 나타낸 블럭도,
도 1b는 본 발명의 수신기 아키텍처를 포함할 수 있는 위성 셋톱박스 회로의 예를 나타낸 블럭도,
도 1c는 대단계 국부발진기를 이용하는 본 발명에 따른 기본적인 수신기 아키텍처를 나타낸 블럭도,
도 1d는 거친 동조회로에 대한 실시예를 나타낸 블럭도,
도 1e는 대단계 국부발진기에 대한 실시예를 나타낸 블럭도,
도 2a는 채널 스펙트럼에 걸치는 미리 결정된 주파수 띠(bin)를 가진 채널 스펙트럼 신호의 예를 나타낸 도면,
도 2b는 거친 동조신호 스펙트럼의 예를 나타낸 도면,
도 2c는 소망하는 채널이 띠 국부발진기 주파수 또는 띠와 띠 사이의 경계와 오버랩하는 위성신호 스펙트럼의 예를 나타낸 도면,
도 3은 텔레비전 셋톱박스용의 32채널 위성신호 스펙트럼의 예를 위한 오버랩하는 띠 아키텍처에 대한 실시예를 나타낸 도면,
도 4a 및 도 4b는 각각 광대역 아날로그/디지탈 변환기와 협대역 동조가능한 대역통과 아날로그/디지탈 변환기를 이용하는 기본적인 수신기 아키텍처에 대한 실시의 예를 나타낸 도면,
도 5a는 단일의 집적회로에 배치된 2개의 수신기 아키텍처를 나타낸 블럭도,
도 5b 및 도 5c는 2개의 수신기 사이에서 단일의 국부발진기 주파수를 할당하는 실시예를 나타낸 흐름도,
도 6a 및 도 6b는 위성 접시 신호를 위성 셋톱박스 수신기로 공급하기 위한 실시예를 나타낸 블럭도,
도 7a는 광대역 아날로그/디지탈 변환기를 이용하는 본 발명의 수신기 아키텍처의 2중 수신기 실시를 나타낸 블럭도,
도 7b는 복소수 동조가능한 대역통과 델타-시그마 아날로그/디지탈 변환기를 이용하는 본 발명의 수신기 아키텍처의 2중 수신기 실시를 나타낸 블럭도,
도 7c는 복소수 동조가능한 대역통과의 필요한 동조범위를 축소시키기 위해 부주파수를 정주파수로 변환시키기 위한 실시예를 나타낸 블럭도,
도 8a는 도 7b의 실시예에서의 복소수 동조가능한 대역통과 델타-시그마 아날로그/디지탈 변환기에 관한 동조 에러를 조절하기 위한 실시예를 나타낸 블럭도,
도 8b는 도 8a의 신호 정정을 나타낸 도면,
도 8c는 동조가능한 대역통과 아날로그/디지탈 변환기(마스터: 주)와 동조가능한 대역통과필터(슬레이브: 종) 사이의 마스터-슬레이브 동조구성을 나타낸 블럭도,
도 9a는 도 7b의 실시예에 있어서 이용할 수 있는 디지탈 다운컨버터/데시메이터에 대한 다중 스테이지 아키텍처를 나타낸 블럭도,
도 9b는 도 9a의 아키텍처에 대한 스테이지의 예를 나타낸 블럭도,
도 9c는 최종 스테이지 이외의 스테이지에서의 고정 데시메이션과 최종 스테이지에서의 가변 데시메이션 비율을 이용하는 도 9a의 아키텍처의 실시예를 나타낸 블럭도,
도 9d는 도 9c의 최종 스테이지 이외의 스테이지 실시에 이용된 인자(N)를 결정하기 위한 도면,
도 9e는 도 9c의 최종 스테이지 이외의 스테이지 실시를 위한 저역통과 필터의 응답예를 나타낸 도면이다.
본 발명은, 거친 아날로그 동조회로가 수신된 신호 스펙트럼 내의 소망하는 채널의 초기의 아날로그 거친동조(coarse tuning: 대충동조)를 제공하도록 된 수신기 아키텍처 및 관련 방법을 제공한다. 이하의 본 발명의 설명에서는, 신호 스펙트럼으로서 위성 트랜스폰더 채널 스펙트럼에 관하여 주로 기재하고 있지만, 본 발명의 수신기 아키텍처 및 방법은 필요에 따라 다른 시스템이 이용하는 다른 채널 신호 스펙트럼과 함께 이용될 수도 있다.
도 1a는 본 발명의 수신기 또는 튜너 아키텍처(100)가 이용될 수 있는 위성 셋톱박스 환경(170)의 예를 나타낸 블럭도이다. 도시된 실시예에서는, 위성 셋톱박스(172)가 위성 접시안테나 회로(171)로부터 입력신호 스펙트럼을 수신한다. 위성 셋톱박스(172)는 이 신호 스펙트럼을 수신기(RCVR)/튜너 회로(100)를 이용해서 얼마간 처리한다. 그 후, 위성 셋톱박스(172)로부터의 출력은 TV/VCR 블럭(174)에 의해 나타내어진 텔레비전, 비디오 카세트 레코더(VCR) 또는 다른 장치로 공급된다.
도 1b는 본 발명의 수신기 아키텍처(100)를 포함할 수 있는 위성 셋톱박스(172)를 위한 회로의 예를 나타낸 블럭도이다. 입력신호 스펙트럼(107)은, 예컨대 각 트랜스폰더 채널이 다수의 다른 프로그램 채널을 반송하는 950㎒∼2150㎒ 사이의 32개의 트랜스폰더 채널로 될 수 있다. 이 신호 스펙트럼(107)은 동조된 트랜스폰더 채널을 나타내는 디지탈 베이스밴드 출력신호(112)를 제공하기 위해 수신기/튜너(100)에 의해 처리될 수 있다. 이들 출력신호(112)는, 그후 동조된 트랜스폰더 채널 내의 프로그램 채널 중의 하나에 동조시킬 수 있는 복조기(demodulator; 180)에 의해 처리될 수 있다. 수신기/튜너(100)에 의해 동조된 트랜스폰더 채널 내의 동조된 프로그램 채널을 나타내는 복조기로부터의 출력신호(181)는, 그후 디지탈 출력 스트림을 생성하기 위해 전방 에러정정 디코더(182)에 의해 처리될 수 있다. 이 디지탈 출력 스트림은, 전형적으로 PVR(personal video recoder: 개인용 비디오 레코더) 출력 스트림(188)에 의해 나타내어진 바와 같이 이용자에 의한 차후의 이용 및 시청을 위해 PVR에 기억된 데이터 스트림이다. 디코더(182)의 출력, 또는 PVR 입력 스트림(192)에 의해 나타내어진 바와 같은 기억된 PVR 데이터는, 그후 MPEG 디코더와 같은 처리회로를 갖출 수 있는 비디오/오디오 처리회로(184)에 의해 처리될 수 있다. 처리회로(184)의 출력은, 전형적으로 프로그램 채널을 나타내는 디지탈 비디오 데이터 스트림으로서, 예컨대 셋톱박스 회로(172)가 본래의 프로그램 이송(viewing feed)을 제공하는 한쪽 튜너와 PnP(picture-in-picture) 프로그램 이송을 제공하는 다른쪽 튜너의 2개의 튜너를 포함하고 있는 경우에 PnP 조작을 위해 이용된다. 다른쪽 튜너가 PnP 조작을 위해 이용되는 경우는 다른쪽 튜너로부터의 PnP 입력 스트림(194)뿐만 아니라 처리회로(184)의 출력도, 예컨대 TC나 VCR과 더불어 다음에 이용될 수 있는 비디오 출력신호(176)를 발생시키기 위해 비디오/오디오 컨트롤러(186)에 의해 처리될 수 있다. 필요에 따라, 추가적인 튜너도 이용할 수 있다.
도 1c는 대단계 국부발진기(largr-step local oscillator; 106)를 이용하는 본 발명에 따른 기본적인 수신기 아키텍처(100)를 나타낸 블럭도이다. 예컨대 위성 접시 안테나 또는 다른 소스로부터 입력신호(107)가 수신되어 저잡음 자동이득 증폭기(LNA; 105)를 통과하게 된다. 여기에서 설명되는 실시예에서는, 입력신호(107)는 주파수 950㎒∼2150㎒ 사이의 32개의 트랜스폰더 채널을 포함하는 위성 텔레비전 신호와 같은 다수의 채널을 포함하고 있는 신호 스펙트럼이라고 가정한다. LNA(105)로부터의 출력신호(108)는, 초기에 대단계 국부발진기(LO) 회로(106)에 의해 공급되는 국부발진기 믹싱 주파수(fLO)를 이용하는 아날로그 거친 동조회로(102)에 의해 동조된다. 대단계 LO회로(106)는 또한 거친 채널선택신호(162)도 수신한다. 결과로서 생긴 거친 동조된 신호(110)는, 그후 디지탈 베이스밴드 신호(112)를 생성하기 위해 소망하는 채널에 대한 중심 주파수(fCH)를 이용하는 디지탈 미세 동조회로(digital fine tune circuitry; 104)의 지배를 받게 된다.
도 1d는 거친 동조회로(102)에 대한 실시예를 나타낸 블럭도이다. 채널 스펙트럼 신호(108)는 믹서(122, 124)로 보내진다. 믹서(124)로부터의 출력 Q신호는 믹서(122)로부터의 출력 I신호로부터 90도의 위상 시프트에 의해 오프셋되는 것이 바람직하다. 이들 2개의 신호를 생성하기 위해, 국부발진기 믹싱 주파수(fLO; 116)와 2중의 2분할 및 직각위상 시프트 블럭(÷2/90°; 126)을 이용해도 좋다. 국부발진기 믹싱 주파수(fLO; 116)는 믹싱 신호(125, 127)를 생성하기 위해 블럭(126)에서 2로 나누어진다. 블럭(126)은 또한 믹서(122)로의 신호(127)에 관하여 믹서(124)로의 신호를 90도만큼 지연시킨다. 믹서(122)는 동상신호(I)를 거친 동조 I/Q 신호(110)에 공급하기 위해 채널 스펙트럼 신호(108)를 신호(127)와 혼합한다. 그리고 믹서(124)는 직각위상신호(Q)를 거친 동조 I/Q 신호(110)에 공급하기 위해 채널 스펙트럼 신호(108)를 신호(125)와 혼합한다. 2중의 2분할 및 직각위상 시프트 블럭(÷2/90°; 126)이 국부발진기 믹싱 주파수(fLO; 116)를 2로 나누기 때문에, 국부발진기 믹싱 주파수(fLO; 116)는 믹서(122, 124)에 대해 소망하는 믹싱 주파수의 2배로 된다. 또한, 블럭(126)은 4분할 조작과 같은 임의의 소망하는 주파수 분할을 제공하기 위해 필요에 따라 변형될 수도 있고, 소망하는 믹싱 주파수가 믹서(122, 124)에 의해 수신되도록 대응하는 변화가 국부발진기 믹싱 주파수(fLO; 116)에 행해지는 것으로 가정한다. 블럭(126)은 단순히 직각위상 위상시프트를 제공하거나, 국부발진기 믹싱 주파수(fLO; 116)가 2개의 신호(125, 127) 사이의 90도 위상시프트를 제외하고 믹서(122, 124)에 의해 직접 이용되도록 주파수 분할 없이 제공할 수도 있다는 점에 주의해야 한다.
도 1e는 대단계 국부발진기(106)에 대한 실시예를 나타낸 블럭도이다. 본 발명에 따른 대단계 국부발진기(106)는, 미리 결정된 복수의 주파수 중 한 주파수에서 믹싱 신호를 발생시키도록 설계되어 있다. 출력 LO 주파수는 필요에 따라 균일 또는 불균일하게 사이를 두고 구성될 수 있다. 일례로서, 출력 LO 주파수는 서로 떨어진 고정된 대역폭으로 될 수 있고, 전 입력채널 스펙트럼 신호(108)에 걸칠 수 있다. 설명되는 실시예에서는, 국부발진기 믹싱 주파수(fLO; 116)는 PLL(phase-lock-loop)회로를 이용해서 발생되고 있다. 위상 검출기(152)는 기준 주파수(fREF)의 분할된 버전을 나타내는 신호(172) 및 출력 주파수(fLO; 116)의 분할된 버전을 나타내는 신호(174)를 수신한다. 기준 주파수(fREF)는, 예컨대 수정 발진기(164)를 이용하여 발생될 수 있다. 수정 발진기(164)의 출력은 신호(172)를 생성하기 위해 M분할 블럭(166)으로 공급된다. 출력 주파수(fLO; 116)는 신호(174)를 생성하기 위해 N분할 블럭(156)으로 공급된다. 분할기(156, 166)는 대단계 LO 제어회로(160)에 의해 제어된다. 동조되기를 바라는 채널을 식별하는 정보를 나타내는 거친 채널선택신호(162)에 기초해서, 제어회로(160)는 소망하는 출력 주파수(fLO; 116)를 발생시키도록 분할기(156, 166)를 설정한다. 분할기(156, 166)를 위한 이들 설정에 기초해서, 위상 검출기(152) 및 제어 발진기(154)는, 후에 더 상세히 설명되는 바와 같이 출력 주파수(fLO; 116)를 선택된 LO 믹싱 주파수로 로크하려고 하는 PLL회로를 제공하기 위해 함께 작용한다.
동작시, 위상 검출기(152)는 제어 발진기(154)의 출력 주파수를 제어하기 위해 제어 입력(153)을 제어 발진기(154)로 공급한다. 이 제어 입력(153)의 본질은, 제어 발진기(154)를 실시하기 위해 이용되는 회로에 좌우된다. 예컨대, 전압 제어 발진기(VCO)를 이용하는 경우에는, 제어 입력(153)은 하나 이상이 전압 제어신호를 포함할 수 있다. VCO를 위해 LC-탱크 발진기 아키텍처를 이용하는 경우에는, 하나 이상의 전압 제어신호가 VCO 회로 내의 하나 이상의 가변용량을 제어하기 위해 사용될 수 있다. 유리하게는, 본 발명의 대단계 LO 수신기 아키텍처가 RC에 기초를 둔 발진기 아키텍처와 같은 덜 정밀한 발진기 아키텍처의 사용을 고려한다. 사용될 수 있는 하나의 RC에 기초를 둔 발진기 아키텍처는, 각 인버터 스테이지의 지연이 제어 입력(153)으로서 하나 이상의 제어신호를 이용하여 조절될 수 있는 인버터 에 기초를 둔 링 발진기이다. 이 다양한 적용가능한 아키텍처는, 출력 위상잡음이 더 넓은 스펙트럼 범위에 걸쳐 기준 발진기의 위상잡음을 교대로 추적하도록 함으로써 필요한 VCO 위상잡음 사양을 완화하는 본 발명의 아키텍처와 더불어 이용될 수 있는 PLL의 광대역 본질에 기인한 부분이다.
도 2a는 채널 스펙트럼에 걸치는 미리 결정된 주파수 띠(frequency bin)를 가진 채널 스펙트럼 신호(108)의 예를 나타낸 도면이다. 채널 스펙트럼은 fCH에서의 중심 주파수를 갖는 채널(206)과 같은 임의의 수의 다른 채널을 포함할 수 있고, 그 채널 스펙트럼은 임의의 소망하는 주파수 범위에 걸칠 수 있다. 위성 셋톱박스 수신기에 관해서는, 예컨대 채널 스펙트럼은 950㎒∼2150㎒ 사이의 32개의 트랜스폰더 채널을 포함한다. 설명되는 실시예에서는, 주파수 f1과 f2 사이의 스펙트럼(208)은 BIN1, BIN2, BIN3, ..., BIN(N-1), BIN(N)으로 지정되어 있는 N개의 다른 띠(bin)로 분할되어 있다. 각 띠는 fLO1, fLO2, fLO3, ..., fLO(N-1), fLO(N)으로 지정되어 있는 단일의 미리 선택된 LO 주파수를 갖는다. 소망하는 채널(206)이 띠 내에서 떨어지면, 띠 LO 주파수는 소망하는 채널의 다운 컨버전(down conversion)을 DC 주위의 주파수 범위에 제공하기 위해 믹싱 신호로서 사용될 수 있다. 설명되는 실시예에서는, 채널(206)이 BIN3 내에서 떨어지고, LO 주파수(fLO3)가 믹싱 신호로서 사용될 수 있다. 게다가, 설명되는 실시예에서는, 각 띠의 폭(202)은 동일하게 되도록 선택되어 있고, 각 LO 주파수 사이의 폭(204)도 동일하게 되도록 선택되어 있다. 그러나, 주파수 띠 사이즈 및 LO 주파수가 분균일하게 분배될 수 있고, 변동 될 수 있거나 실시 요구에 따라 변형될 수 있다는 점에 주의해야 한다. 게다가, 띠마다 다수의 LO 주파수가 사용될 수 있고, 실시 요구에 따라 다른 수의 LO 주파수가 사용될 수도 있다.
도 2b는 LO 주파수(fLO3)와 혼합된 후에서의 거친 동조신호 스펙트럼(110)의 예를 나타낸 도면이다. 도시된 바와 같이, 채널 스펙트럼(208)은 채널(206)이 채널 중심주파수(fCH) - LO 믹싱 주파수(fLO3)로 되는 결과로서 생긴 주파수에 중심을 두도록 이동되어 있다. 마찬가지로, 스펙트럼(208)은 그 스펙트럼이 이제 주파수 f1-fLO3와 f2-fLO3 사이에 있도록 믹스다운(mixed down)되어 있다.
도 2c는 소망하는 채널(252)이 띠 LO 주파수와 오버랩하고 소망하는 채널(254)이 띠와 띠 사이의 경계와 오버랩하는 위성신호 스펙트럼(208)의 예를 나타낸 도면이다. 먼저, 채널(254)을 고려하면, 그 채널 중심주파수(fCH)가 BIN(N-1)과 BIN(N) 사이의 경계의 꼭대기에 있는 것처럼 나타내어져 있다. 그와 같이, BIN(N-1)에 대한 LO 주파수(fLO(N-1)) 또는 BIN(N)에 대한 LO 주파수(fLO(N))는 참조번호 258에 의해 식별된 화살표에 의해 나타내어진 바와 같이 사용될 수 있다. 이제 채널(252)을 고려하면, 그 채널 중심주파수(fCH)가 채널(252)이 떨어지는 BIN2에 대한 LO 주파수(fLO2)의 꼭대기에 있는 것처럼 나타내어져 있다. BIN2에 대한 LO 주파수(fLO2)가 채널(252)을 믹스다운하기 위해 사용된 경우에는, 채널 중심주파수(fCH)는 DC에 놓이기 때문에 사실상 채널(252)의 직접 다운 컨버전을 일으키게 된다. 이것 은 본 발명의 아키텍처에 따른 바람직하지 않은 결과이다. 따라서, 채널(252)이 그 채널이 떨어지는 띠에 대한 LO 주파수와 오버랩하는 경우에는, 인접한 띠에 대한 LO 주파수가 믹싱 LO 주파수로서 사용될 수 있다. 그래서, 도시된 바와 같이, 채널(252)을 믹스다운하는데 BIN2에 대한 LO 주파수(fLO2)를 사용하는 대신에, BIN1에 대한 LO 주파수(fLO1) 또는 BIN3에 대한 LO 주파수(fLO3)가 참조번호 256으로 식별된 화살표에 의해 나타내어진 바와 같이 사용될 수 있기 때문에 DC로의 직접 다운 컨버전을 회피할 수 있게 된다. 사용하기 위한 띠 LO 주파수가 특별한 응용 및 설계기준에 따라 다양한 사항 중의 임의의 것을 사용해서 만들어질 수 있다는 결정이 내포되어 있는 점에 주목해야 한다.
도 3은 텔레비전 셋톱박스용의 32개의 트랜스폰더 채널 위성신호 스펙트럼의 예를 위한 오버랩하는 띠 아키텍처에 대한 실시예(300)를 나타낸 도면이다. 특히, 위성 트랜스폰더 채널 스펙트럼(208)은 950㎒∼2150㎒ 사이에 각 채널이 약 37.5㎒ 폭을 갖는 32개의 트랜스폰더 채널을 포함하고 있다. 도시된 바와 같이, 채널(308)은 동조되기를 바라는 트랜스폰더 채널을 나타내고, 도면번호 306은 채널의 폭을 나타낸다. 실시예(300)에서 형성된 바와 같이, 12개의 홀수 번호가 붙여진 띠(320; BIN1, BIN3, ..., BIN23)와 11개의 짝수 번호가 붙여진 띠(321; BIN2, BIN4, ..., BIN22)로서 형성된 23개의 오버랩하는 띠가 있다. 도면번호 304에 의해 지정된 바와 같이 각 홀수 띠(320)의 폭은 동일하게 되도록 선택될 수 있다. 도면번호 302에 의해 지정된 바와 같이 각 짝수 띠(322)의 폭도 동일하게 되도록 선택될 수 있다. 그리고 폭(320, 322)도 동일하게 되도록 선택될 수 있다. 상술한 바와 같이, 각 띠는 점선 308 및 310과 같은 점선으로 나타낸 바와 같이 그 띠의 중심에 위치된 것과 결합된 LO 주파수를 갖도록 형성될 수 있다. BIN12와 BIN13에 대한 LO 주파수 사이와 같은 각각 연속하는 띠와 결합된 LO 주파수 사이의 폭은 도면번호 312에 의해 지정된 바와 같이 동일하게 할 수 있다. 그와 같이, 연속하여 번호가 붙여진 띠의 LO 주파수 사이의 폭은 그들 띠의 폭의 1/2이다. 예컨대, 홀수 및 짝수 띠의 폭이 100㎒로 설정된 경우는, 연속하여 번호가 붙여진 띠에 대한 LO 주파수 사이의 폭 또는 주파수 단계(frequency step)가 50㎒로 된다.
실시예(300)와 같은 오버랩하는 띠 아키텍처는, 리던던시(redundancy: 용장성)를 제공하여 중심주파수가 2개의 띠 사이의 경계에서 발생되는 채널을 분해하는 것을 도와 줌으로써 본 발명의 수신기 아키텍처의 성능 및 효율의 향상에 도움이 된다. 이후에 더 상세히 설명되는 바와 같이, 단일의 집적회로 내에 2개 이상의 수신기를 포함시키고, 디지탈 미세동조 회로(104)가 동작해야 하는 주파수 범위를 축소시키는 것이 바람직한 경우가 있다. 채널 스펙트럼을 위해 띠 형성을 선택할 때에, 서로 간섭을 회피하기 위해 집적된 다중 튜너 위성 수신기 내의 2개 이상의 분리된 수신기로부터 인접한 LO 주파수가 충분히 떨어지도록 LO 주파수 사이의 주파수 단계를 증가시키는데 이점이 있다. 그러나, 디지탈 미세동조 회로(104)가 동작해야 하는 주파수 범위를 축소시켜, 예컨대 저역통과필터(LPF) 회로 및 아날로그/디지탈 변환(ADC) 회로와 같은 디지탈 미세동조 회로(104)에 대한 설계사양을 완화하기 위해, LO 주파수 사이의 주파수 단계를 감소시키는데 이점이 있다. 도 3의 실시예(300)에 대해서는, 간섭을 회피하도록 분리된 인접한 LO 주파수를 그대로 유지하면서 주파수 단계를 최소화하는 트레이드오프(trade-off: 절충관계)를 생각할 때, 50㎒ 주파수 단계는 주파수 단계에 대한 하나의 정당한 선택이다. 10㎒ 주파수 단계도 바람직한 주파수 단계일 수 있다. 그리고, 수반된 특별한 설계요구에 따라 다른 주파수 단계나 구성이 선택되어도 좋다.
표준 위성 튜너 및 950㎒∼2150㎒ 사이의 트랜스폰더 채널 신호 스펙트럼에 관하여, 국부발진기 믹싱 주파수 분해능(resolution)은 전형적으로 100㎑의 범위에 있다. 따라서, 주파수 단계가 10∼50㎒ 또는 그 이상으로 선택되는 경우에는, 본 발명의 대단계 발진기에 의해 제공되는 거친동조는 전통적인 분해능보다 100배 이상 큰 주파수 단계를 제공할 수 있다. 이들 국부발진기 출력신호를 제공하는 PLL의 대역폭이 주파수 단계의 전형적으로 1/10인 대역폭을 갖기 때문에, 전통적인 PLL은 10㎑의 범위의 대역폭을 갖게 되리라고 예상된다. 대조적으로, 본 발명의 대단계 국부발진기에 의해 PLL의 대역폭은 거친동조 주파수 단계에 대해 선택된 분해능에 따라 1∼5㎒ 또는 그보다 높은 단위로 더 높아질 것 같다. 이들 수치는 일례로서 제공되는 것일뿐, 본 발명을 한정하는 것으로 생각해서는 않된다. 여기에서 논의되는 거친 아날로그 동조 및 미세 디지탈 동조 아키텍처는 광범위한 응용에 적용가능하고, 이들 예시적인 실시예, 주파수 범위 또는 대역폭에 한정되지 않는다.
도 3에서의 채널(308)을 살펴보면, BIN2에 대한 LO 주파수와 약 1050㎒에서 위치되도록 설계된 BIN1과 BIN2의 경계를 오버랩시키도록 채널 스펙트럼 내에 위치 되어 있다. 도 2c에 관하여 상술한 바와 같이, LO 믹싱 주파수(fLO2)는 DC로의 채널(308)의 직접 다운 컨버전을 회피하기 위해 사용되지 않게 된다. 오히려, BIN1에 대한 LO 주파수(fLO1) 또는 BIN3에 대한 LO 주파수(fLO3)가 채널(308)을 믹스다운하기 위해 사용될 수 있다. 오버랩하는 주파수 띠를 가짐으로써, 소망하는 채널(308)에 대한 중심주파수에 가까운 LO 주파수가 사용될 수 있다는 점에 주목해야 한다. 예컨대, 단지 짝수 번호가 붙여진 오버랩하지 않는 띠(322)만이 실시예(300)에 제공되었다면, 다음의 인접한 LO 믹싱 주파수는 BIN2와 BIN1 및 BIN2와 BIN3에 대한 LO 주파수 사이의 50㎒ 주파수 단계라기 보다 BIN2에 대한 LO 믹싱 주파수(fLO2)로부터 100㎒인 BIN4에 대한 LO 믹싱 주파수(fLO4)로 될 것이다. 상기와 같이, 도 3의 오버랩하는 띠 아키텍처는 경계 또는 띠간의 채널(inter-bin channel)을 분해하는데 도움이 되고, 동조된 신호의 대역폭을 축소시키는데 도움이 되기 때문에, 반앨리어싱 필터(anti-aliasing filter)에 대한 대역폭 요구를 낮출 수 있고, 디지탈 미세동조 회로에 있어서 사용될 수도 있는 ADC 회로에 대한 샘플링 속도 요구를 낮출 수 있게 된다. 오버랩하는 띠 어프로치와 유사한 결과가 인접한 LO 주파수 사이의 주파수 단계를 축소시키도록 오버랩하지 않는 띠의 수를 확대함으로써 얻어질 수 있다는 점에 주목해야 한다. 그러나, 오버랩하는 띠 아키텍처의 한가지 추가적인 이점은, 하나 이상의 띠가 동일한 주파수 범위를 커버하는 것과 같이 설계되어 있기 때문에, 바람직한 레벨의 리던던시를 제공할 수 있다는 점이다.
도 4a 및 도 4b는 각각 디지탈 미세동조 회로(104)에 대해 광대역 ADC, 디지탈 미세동조 회로(104)에 대해 협대역 동조가능한 대역통과 ADC를 사용하는 기본적인 수신기 아키텍처에 대한 실시예를 나타낸 도면이다. 특히 도 4a의 실시예(400)는, 거친 동조된 신호(110)를 수신하여 디지탈 베이스밴드 신호(112)를 교대로 출력하는 동조가능한 디지탈 필터(404)로 디지탈 출력을 공급하는 광대역 ADC(402)를 사용한다. 신호(110) 내의 소망하는 채널을 미세 동조시키기 위해서는, 예컨대 소망하는 채널에 대한 중심주파수(fCH; 114)를 교대로 수신하는 수치 제어된 발진기(NCO; 408)에 의해 발생되는 가변 주파수(fv; 406)를 이용한다. 도 4b의 실시예(450)는 거친 동조된 신호(110)를 수신하여 디지탈 출력을 동조가능한 디지탈 필터(454)로 공급하는 협대역(복소수 또는 실수) 동조가능한 대역통과 ADC(452)를 사용한다. 디지탈 출력을 소망하는 채널과 동조시키기 위해, 협대역 동조가능한 대역통과 ADC는 소망하는 채널에 대한 중심주파수(fCH; 114)를 이용한다. 소망하는 채널의 추가적인 동조는, 예컨대 소망하는 채널에 대한 중심주파수(fCH; 114)를 교대로 수신하는 수치 제어된 발진기(NCO: 458)에 의해 발생되는 가변 주파수(fv; 456)를 이용하는 동조가능한 디지탈 필터(454)에 의해 제공된다. 거친 동조된 채널 스펙트럼의 미세 동조를 제공하기 위한 이들 실시예는 소망하는 채널을 고정된 타겟 IF 주파수와 믹스다운하지 않고, 소망하는 채널을 DC와 혼합하지 않는다는 점에 주의해야 한다. 오히려, 이들 실시예는 소망하는 채널을 DC 주위의 주파수 범위 내의 가변위치와 믹스다운하기 위해 아날로그 거친동조 회로(102)를 사용하여 이 거친동조된(coarsely tuned, 대충동조된) 채널 스펙트럼에 직접 디지탈 변환 및 디지탈 필터링을 수행하게 된다.
도 5a는 단일의 집적회로에 배치된 2개의 수신기 아키텍처에 대한 실시예(500)를 나타낸 블럭도이다. 일반적으로, 이 실시예(500)는 2중 수신기 아키텍처를 생성하기 위해 도 1c의 회로를 복사한다. 제1수신기는 아날로그 거친동조 회로(102A), 대단계 LO1 회로(106A; 제1의 LO 믹싱 주파수(fLO1; 116A)를 출력함) 및 디지탈 미세동조 회로(104A; 동조시켜야 할 제1의 소망하는 채널에 대한 제1의 중심주파수(fCH1; 114A)를 수신함)를 포함하고 있다. 상술한 바와 같이, 제1수신기는 중간의 거친 동조된 신호(110A)를 생성하기 위해 입력 채널 스펙트럼(108A)을 거친 동조시키고, 그 후 채널을 미세 동조시켜 디지탈 베이스밴드 신호를 제1튜너 출력(112A)에 공급하기 위해 이 신호를 디지탈적으로 처리한다. 마찬가지로, 제2수신기는 아날로그 거친동조 회로(102B), 대단계 LO2 회로(106B; 제2의 LO 믹싱 주파수(fLO2; 116B)를 출력함) 및 디지탈 미세동조 회로(104B; 동조시켜야 할 제2의 소망하는 채널에 대한 제2의 중심주파수(fCH2; 114B)를 수신함)를 포함하고 있다. 제2수신기는 중간의 거친 동조된 신호(110B)를 생성하기 위해 입력 채널 스펙트럼(108B)을 거친 동조시키고, 그 후 채널을 미세 동조시켜 디지탈 베이스밴드 신호를 제2튜너 출력(112B)에 공급하기 위해 이 신호를 디지탈적으로 처리한다. 여기에서 논의되는 2개의 튜너 실시예는 다중 튜너 위성 수신기의 일례이고, 본 발명의 아키텍처는 단일의 집적회로 내에 추가적인 수신기를 집적하기 위해 사용될 수 있다는 점에 주의해야 한다.
도 5a의 실시예(500)에서의 단일의 집적회로에 2개의 국부발진기가 있기 때문에, 동일한 LO 믹싱 주파수가 fLO1=fLO2로 되도록 2개의 수신기의 각각에 의한 사용을 위해 선택되는 것이 가능하게 된다. 그러한 경우에, 이들 2개의 주파수가 정확하게 매치(match: 일치)될 수 없는 한, 그들은 서로 간섭하게 될 것이다. 이 문제에 대한 한가지 해결책으로서, 동일한 LO 믹싱 주파수가 사실상 2개의 수신기(fLO1=fLO2)의 각각에 의한 사용을 위해 선택되는 환경에서 2개의 수신기가 단일의 LO 믹싱 주파수를 공유하도록 2중 수신기 아키텍처가 실시될 수 있다. 도 5a의 실시예(500)에서는, 수신기가 그러한 환경에서 제1의 LO 믹싱 주파수(fLO1)를 공유할 수 있도록 스위치(502)가 설치되어 있다. 그러나, 간섭하는 믹싱주파수를 출력하기를 시도하는 것으로부터 제2의 대단계 LO2 회로(106B)를 어떻게 유지하는가 하는 한가지 문제가 남게 된다. 이 문제에 대한 가능한 해결책으로서는, (1) 제2수신기 경로를 턴오프하고 제1튜너 출력을 공유하는 것, (2) 제2의 대단계 LO2 회로(106B)를 턴오프하고, 예컨대 도 5a에 나타낸 바와 같은 제어 스위치(502)를 이용하여 제1의 LO 믹싱 주파수(fLO1)를 공유하는 것, 또는 (3) 제1의 LO 믹싱 주파수(fLO1)를 공유하고, 대단계 LO2 회로(106B)가 제1의 LO 믹싱 주파수(fLO1)를 공유하는 동안에는 사용할 필요가 없는 비간섭 LO 믹싱 주파수(fLO2)로 이동하도록 하는 것 등이 포함된다. 제2의 LO 믹싱 주파수와 제1의 LO 믹싱 주파수가 오버랩하는 환경의 문제를 설명하기 위해 필요에 따라 다른 기술 및 해결책이 실시될 수도 있다. 또한, 본 발명의 아키텍처는 단일의 집적회로 내에 추가적인 수신기를 집적하기 위해 사용될 수도 있다. 예컨대, 4개의 튜너를 사용하는 경우에는, 추가적인 아날로그 거친동조 회로, 디지탈 미세동조 회로 및 제3수신기용의 LO회로와, 추가적인 아날로그 거친동조 회로, 디지탈 미세동조 회로 및 제4수신기용의 LO회로를 생성하기 위해 추가적인 수신기 회로가 도 5a에 나타낸 것과 집적될 수 있다. 상술한 바와 같이, LO 믹싱 주파수의 간섭하는 오버랩이 회피될 수 있도록 다수의 수신기에 관하여 다른 LO 회로에 의해 제공되는 LO 주파수에 대해 갖가지 선택기술이 실시될 수 있다.
도 5b 및 도 5c는 단일의 LO 주파수가 2개의 수신기 사이에서 공유되는 경우에 제2 LO 주파수를 처리하기 위한 상기한 제1의 2가지 해결책에 대한 실시예를 나타낸 흐름도이다. 도 5b의 실시예(520)에서는, 판단블럭(522)은 2개의 선택된 LO 믹싱 주파수가 같은지(fLO1=fLO2)를 판단한다. 그 응답이 "YES"이면, 그후 블럭 526에서 제1 LO 믹싱 주파수(fLO1)를 공유하고, 제2국부발진기 회로(LO2)를 전원을 꺼서 턴오프한다. 응답이 "NO"이면, 블럭 524에서 각 LO 회로를 동작시키고, 제1 LO 믹싱 주파수(fLO1)를 공유하지 않는다. 도 5c의 실시예(540)에서는, 판단블럭(522)은 마찬가지로 2개의 선택된 LO 믹싱 주파수가 같은지(fLO1=fLO2)를 판단한다. 다시 그 응답이 "NO"이면, 블럭 524에서 각 LO 회로를 동작시키고, 제1 LO 믹싱 주파수(fLO1)를 공유하지 않는다. 응답이 "YES"이면, 그후 블럭 528에서 제1튜너 출력(112A)을 공유하고, 전체의 제2수신기 경로 회로를 전원을 꺼서 턴오프한다.
도 6a 및 도 6b는 위성 접시 신호를 위성 셋톱박스 2중 수신기 아키텍처로 공급하기 위한 실시예를 나타낸 블럭도이다. 도 6a에는, 위성 접시 안테나로부터 단일의 입력신호(107)가 있다. 이 들어오는 위성 스펙트럼 신호(107)는 LNA(105)에 의해 수신되고, 그후 2개의 수신기 경로의 각각으로의 입력을 제공하기 위해 2개의 신호(108A, 108B)로 분할된다. 도 6b에는, 위성 접시 안테나로 들어오는 2개의 신호(107A, 107B)가 있다. 이들 들어오는 신호(107A, 107B)는 그 후 2개의 분리된 LNA(105A, 105B)에 의해 수신된다. LNA(105A)는 출력신호(108A)를 제1수신기 경로에 공급하고, LNA(105B)는 출력신호(108B)를 제2수신기 경로에 공급한다. 도 6a의 실시예(600)에 관해서는 도 5b 및 도 5c의 해결책 모두가 이용가능하다. 그러나, 도 6b의 실시예(650)의 경우에는, 2개의 입력 위성 트랜스폰더 채널 스펙트럼(108A, 108B)이 동일할 필요가 없기 때문에 도 5c의 해결책은 이용가능하지 않고, 따라서 제1튜너 출력(112A)을 공유하는 것은 제2수신기 회로의 출력에 관하여 에러를 발생시킬 수 있다.
도 7a는 도 4a에 관하여 상술한 것과 같은 광대역 아날로그/디지탈 변환기를 이용하는 본 발명의 수신기 아키텍처의 2중 수신기 실시를 나타낸 블럭도이다. 실시예(750)에서는, 입력신호(107)는 LNA(105)에 의해 수신되고, LNA(105)는 2개의 입력 채널 스펙트럼 신호(108A, 108B)를 2개의 수신기 경로로 공급한다. 제1수신기 경로는, 거친 동조된 채널 스펙트럼 신호인 복소수 I/Q 신호를 함께 출력하는 믹서(122A, 124A), 90도 위상 시프트 블럭(126A) 및 대단계 LO1 회로(106A)를 포함하고 있다. 이들 복소수 I/Q 신호는 그후 저역통과필터(752A), 광대역 ADC(754A) 및 디지탈 직각위상 믹서/채널선택 필터(756A)에 의해 처리된다. 샘플링 클럭(fCLK; 760)은 광대역 ADC(754A) 및 디지탈 직각위상 믹서/채널선택 필터(756A)로 공급된다. 소망하는 채널을 미세 동조시키기 위해, 디지탈 직각위상 믹서/채널선택 필터(756A)는 제1의 소망하는 채널에 대한 중심주파수(fCH1; 114A)를 교대로 수신하는 수치 제어된 발진기(NCO; 408A)에 의해 발생되는 가변 주파수(fV1; 406A)를 이용한다. 제1수신기 경로는 직각위상 I/Q 베이스밴드 신호(758A)를 제1튜너 출력으로서 출력한다. 제2수신기 경로는 제1수신기 경로를 복사하고, 믹서(122B, 124B), 90도 위상 시프트 블럭(126B), 대단계 LO2 회로(106B), 저역통과필터(752B), 광대역 ADC(754B) 및 디지탈 직각위상 믹서/채널선택 필터(756B)를 포함하고 있다. 제1수신기 경로와 마찬가지로, 샘플링 클럭(fCLK; 760)은 광대역 ADC(754B) 및 디지탈 직각위상 믹서/채널선택 필터(756B)로 공급된다. 소망하는 채널을 미세 동조시키기 위해, 디지탈 직각위상 믹서/채널선택 필터(756B)는 제2의 소망하는 채널에 대한 중심주파수(fCH2; 114B)를 교대로 수신하는 수치 제어된 발진기(NCO; 408B)에 의해 발생되는 가변 주파수(fV2; 406B)를 이용한다. 실시예(750)는, 도 5a∼도 5c 및 도 6a∼도 6b에 관하여 상술한 바와 같이 제1 및 제2 LO 믹싱 주파수(fLO1, fLO2) 사이의 오버랩을 처리하기 위한 추가적인 회로를 갖출 수도 있다.
도 7b는 도 4b에 관하여 상술한 바와 같이 복소수 동조가능한 대역통과 델타-시그마 아날로그/디지탈 변환기를 이용하는 본 발명의 수신기 아키텍처의 2중 수신기 실시를 나타낸 블럭도이다. 실시예(700)에서는, 입력신호(107)는 LNA(105)에 의해 수신되고, LNA(105)는 2개의 입력 채널 스펙트럼 신호(108A, 108B)를 2개의 수신기 경로에 공급한다. 제1수신기 경로는, 거친 동조된 채널 스펙트럼 신호(708I, 708Q)인 복소수 I/Q 신호를 함께 출력하는 믹서(122A, 124A), 90도 위상 시프트 블럭(126A) 및 대단계 LO1 회로(106A)를 포함하고 있다. 이들 복소수 I/Q 신호는 그후 출력(710I, 710Q)을 갖는 복소수 동조가능한 대역통과 필터(702A), 출력(712A, 712Q)을 갖는 복소수 동조가능한 대역통과필터 델타-시그마(ΔΣ) ADC(704A) 및 디지탈 다운컨버터/데시메이터(706A)에 의해 처리된다. 샘플링 클럭(fCLK; 705)은 복소수 동조가능한 대역통과필터 ΔΣ ADC(704A) 및 디지탈 다운컨버터/데시메이터(706A)로 공급된다. 소망하는 채널의 디지탈 처리 및 동조를 위해, 복소수 동조가능한 대역통과 필터(702A) 및 복소수 동조가능한 ΔΣ ADC(704A)는 제1의 소망하는 채널에 대한 중심주파수(fCH1; 114A)를 수신한다. 소망하는 채널의 더 한층의 미세동조를 위해, 디지탈 다운컨버터/데시메이터(706A)는 중심주파수(fCH1; 114A)를 교대로 수신하는 수치 제어된 발진기(NCO; 458A)에 의해 발생되는 가변 주파수(fV1; 456A)를 이용한다. 제1수신기 경로는 직각위상 I/Q 베이스밴드 신호(714I, 714Q)를 제1튜너 출력으로서 출력한다. 제2수신기 경로는 제1수신기 경로를 복사하고, 믹서(122B, 124B), 90도 위상 시프트 블럭(126B), 대단계 LO2 회로(106B), 복소수 동조가능한 대역통과 필터(702B), 복소수 동조가능한 ΔΣ ADC(704B) 및 디지탈 다운컨버터/데시메이터(706B)를 포함하고 있다. 제1수신기 경로와 마찬가지로, 샘플링 클럭(fCLK; 705)은 복소수 동조가능한 ΔΣ ADC(704B) 및 디지탈 다운컨버터/데시메이터(706B)로 공급된다. 소망하는 채널의 디지탈 처리 및 동조를 위해, 복소수 동조가능한 대역통과 필터(702B) 및 복소수 동조가능한 ΔΣ ADC(704B)는 제2의 소망하는 채널에 대한 중심주파수(fCH2; 114B)를 수신한다. 소망하는 채널의 더 한층의 미세동조를 위해, 디지탈 다운컨버터/데시메이터(706B)는 중심주파수(fCH2; 114B)를 교대로 수신하는 NCO(458B)에 의해 발생되는 가변 주파수(fV2; 456B)를 이용한다. 실시예(750)는, 도 5a∼도 5c 및 도 6a∼도 6b에 관하여 상술한 바와 같이 제1 및 제2 LO 믹싱 주파수(fLO1, fLO2) 사이의 오버랩을 처리하기 위한 추가적인 회로를 갖출 수도 있다.
도 7a 및 도 7b의 실시예에 관하여, ADC(754A, 754B)에 필요한 대역폭 및 ADC(704A, 704B)에 대한 동조범위는 필요에 따라 정주파수(positive frequency)로 한정될 수 있다. 부주파수(negative frequency)는 Q경로 신호의 복소수 켤레(complex conjugate)를 필터(102A, 102B 및 752A, 752B)로 인가함으로써 동조될 수 있다. 따라서, 이 부주파수 변환회로는 실시예(700, 750)의 각각에서 믹서(124A, 124B) 뒤쪽에 배치될 수 있다. 이 전처리는 ADC(704A, 704B)에 의해 수행되던 복소수 아날로그 처리에 필요한 처리범위를 유리하게 제한한다.
도 7c는 복소수 동조가능한 대역통과 ΔΣ ADC(704A, 704B)의 필요한 동조범위를 축소시키기 위해 부주파수를 정주파수로 변환시키기 위한 실시예를 제공한다. 도시된 바와 같이, 복소수 동조가능한 대역통과 ΔΣ ADC(704A, 704B)에 의해 수신된 I 및 Q경로 신호는 먼저 복소수 켤레 변환기(770)에 의해 처리된다. 나타낸 실시예에서는, I경로 신호는 복소수 켤레 변환기(770)를 통과하여 복소수 동조가능한 대역통과 ΔΣ ADC(704A, 704B)로 공급된다. Q경로 신호는 멀티플렉서(MUX; 774)의 "0"입력에 접속되어 있다. Q경로 신호는 또한 MUX(774)의 "1"입력에 접속되어 있는 출력을 교대로 공급하는 이득 스테이지(772; -1 이득)에도 접속되어 있다. MUX(774)를 제어하기 위해 사용되는 켤레신호(Conj 신호)는 복소수 동조가능한 대역통과 ΔΣ ADC(704A, 704B)에 의해서도 사용되고 있는 중심주파수(fCH; 114A, 114B)이다. 상기와 같이, I 및 Q경로 신호를 처리하기 위해 이 복소수 켤레 변환기(770)를 이용함으로써, 복소수 동조가능한 대역통과 ΔΣ ADC(704A, 704B)는 정의 동조범위로 유리하게 제한할 수 있기 때문에, 복소수 동조가능한 대역통과 ΔΣ ADC(704A, 704B)에 대한 대역폭 요구를 축소시킬 수 있게 된다. 완전히 차분의 설계를 위해, 이득 스테이지(772)에 대한 -1 이득이 그러한 완전히 차분의 설계에서 이득 스테이지(772)에 의해 수신되는 2개의 싱글엔드 정 및 부신호를 교환함으로써 비교적 간단히 실시될 수 있다는 점에 주의해야 한다.
도 8a 및 도 8b는 각각 도 7b의 동조가능한 대역통과 ΔΣ ADC(704A, 704B)와 같은 수신기 내의 대역통과 델타-시그마 변환기에서의 동조 에러를 조정 및 처리하기 위한 실시예를 설명하는 블럭도 및 응답도이다. 이 실시예는, 부적당하게 동조된 델타-시그마 변환기는 전형적으로 수신기의 최종 출력에 있어서 상당한 양 의 잡음을 생성할 수도 있다는 결과를 이용한다.
먼저 도 8a을 살펴 보면, 도 7b의 실시예에서의 복소수 동조가능한 대역통과 델타-시그마 아날로그/디지탈 변환기와 같은 수신기 내의 대역통과 델타-시그마 변환기에 관하여 동조 에러를 조정하기 위한 실시예(800)의 블럭도가 도시되어 있다. 이 실시예(800)는 수신기 출력에서의 에너지를 검출하여 그 중심주파수에서의 에러에 대해 정정하도록 동조가능한 대역통과 ΔΣ ADC(704)를 조절하는 동조 오프셋 신호(ωSET)를 공급한다. 도 7b의 실시예(700)와 마찬가지로, 실시예(800)는 또한 바로 디지탈 직각위상 믹서(806)와 채널선택 저역통과 필터(LPF)(808)를 포함하고 있는 동조가능한 대역통과 필터(702) 및 디지탈 다운컨버터/데시메이터(706)도 포함하고 있다. 출력 베이스밴드 I/Q신호(714)는 출력신호 내의 잡음을 판단하는 에너지 검출기(810)로 보내진다. 에너지 검출기(810)는 출력을 자동동조 제어회로(812)로 공급한다. 자동동조 제어회로(812)는 동조 오프셋 신호(ωSET)를 동조가능한 대역통과 ΔΣ ADC(704)로 교대로 공급한다. 그리고 자동동조 제어회로(812)는 또한 자동동조 제어신호(816)를 멀티플렉서(MUX; 802)로도 보낸다. 멀티플렉서(802)는 채널 스펙트럼 I/Q신호(708)와 접지 사이에서 선택을 행하여 신호(804)를 동조가능한 대역통과 필터(702)로 출력한다. 동작시에, ΔΣ ADC(704)가 오동조되면, 출력 베이스밴드 I/Q신호(714) 내의 잡음이 증가하게 된다. 따라서, 이 잡음을 줄여 최소화하도록 동조 오프셋 신호(ωSET)를 조절함으로써, ΔΣ ADC(704)는 그 ΔΣ ADC(704)에서의 동조 에러를 보상하도록 동조 또는 조정될 수 있다.
도 8b는 도 8a의 신호 정정을 나타낸 도면이다. 잡음레벨 표현(850)에 있어서, 응답라인(852)은 ΔΣ ADC(704)의 동조응답을 나타낸다. 채널(854)은 채널 중심주파수(ω0)에 위치된 소망하는 채널을 나타낸다. ΔΣ ADC(704)는 그 노치가 채널 중심주파수(ω0)로 떨어지도록 이상적으로 동조되지만, ΔΣ ADC(704)에 대한 노치는 도시된 바와 같이 제1주파수(ω1)에 위치된다. 채널 중심주파수(ω0)에서의 소망하는 노치위치와 제1주파수(ω1)에서의 실제 노치위치 사이의 차는 ΔΣ ADC(704)에 대한 동조시의 에러량(ωERROR)을 나타낸다. 라인 856에 의해 나타내어진 바와 같이, 동조 오프셋 신호(ωSET)는 채널 중심주파수(ω0)와 더 가까이 정합(align)하도록 ΔΣ ADC(704)에 대한 노치를 이동시키도록 작용한다. 도 8b에 도시된 바와 같이, 소망하는 채널(854)에 대한 중심주파수(ω0)는 ΔΣ ADC(704)에 대한 노치로부터 오프셋된다. 동작시에, 디지탈 직각위상 믹서(806)는 ΔΣ ADC(704)의 오동조된 출력에 exp(-jω0n)를 곱하기 때문에, 채널선택 LPF(808)에 의해 선택되어 동조된 소망하는 출력 채널(854)에서 충분한 잡음을 발생시키게 된다. 따라서, ΔΣ ADC(704)에서의 동조 에러(ωERROR)로 인해, 출력(714)에서의 잡음이 이 에러가 제로에 접근하도록 조절되어 있는 환경에 대해 보다 더 커지게 된다.
상기한 바와 같이, 도 8a 및 도 8b의 기술은 부적당하게 동조된 델타-시그마 변환기 노치가 채널선택 필터(808)에 의해 동조된 채널에 있어서 상당한 양의 잡음 을 빌생시킬 수 있다는 지식을 이용하고 있다. 도시된 실시예에서의 자동동조 중에, ΔΣ ADC(704)로의 입력은 MUX(802)를 통해 접지를 선택함으로써 제로로 되게 할 수 있다. 그후 출력 에너지는, 동조 오프셋 신호(ωSET; 814)를 조절하고, 그에 따라 동조 에러(ωERROR)를 조절함으로써 최소화될 수 있다. 일단 최소가 발견되기만 하면, 자동동조 또는 조정은 완료되고, MUX(802)의 선택을 입력 채널 스펙트럼 I/Q신호(708)로 바꿈으로써 정상적인 동작이 진행될 수 있다. 자동동조 알고리즘은, 그 자동동조 알고리즘이 아주 빨리 실행될 수 있도록 동조 오프셋 신호(ωSET; 814)에 대한 30∼60개의 이산 설정을 이용하여 실시될 수 있다. 게다가, 자동동조 알고리즘은 다른 채널이 선택될 때마다 실행될 수 있다. 그리고 이 자동동조 절차 및 실시예는 또한 ΔΣ ADC(704)의 앞쪽에 위치되는 동조가능한 대역통과 필터(702)와 같은 대역통과 필터를 조정하기 위해 사용될 수도 있다. 이 경우, 필터가 도 8c에 관하여 후술되는 바와 같이 ΔΣ ADC(704)의 회로에 의해 사용되는 것처럼 유사한(또는 매치된) 복소수 적분기(complex integrator)를 이용하여 구성될 수 있도록, 필요에 따라 마스터-슬레이브(master-slave: 주-종) 어프로치를 이용할 수 있다. ΔΣ ADC(704)와 디지탈 직각위상 믹서(806)의 샘플링을 구동하는 장치로 공급되는 클럭은 자동동조 실시를 위한 정확한 시간 기준으로서 이용될 수 있다.
도 8c는 동조가능한 대역통과 아날로그/디지탈 변환기(마스터)와 동조가능한 대역통과 필터(슬레이브) 사이의 마스터-슬레이브 동조 구성을 나타낸 블럭도이다. 일반적으로, 제1회로(마스터)에 기초한 제2회로(슬레이브)의 마스터-슬레이브 동조 는 전형적으로 제1회로와 유사 또는 동일한 회로 설치블럭 밖에 제2회로를 설치함으로써 실시될 수 있다. 그 하나는, 피드백 방법론을 통해 제1회로의 설치 블럭을 미세 동조시킬 수 있다. 피드백 방법론의 밖으로 유도되는 제어(또는 오프셋) 신호는 제1회로에 인가될 뿐만 아니라 제2회로에도 인가된다. 제2회로가 이 피드백 동작의 일부가 아니기 때문에, 제2회로는 유사점(similarity; 또는 매칭)의 개념에 의해 동조될 수 있다. 이 경우, 제2회로는 슬레이브라 부르는 반면에, 피드백 동작에 포함된 제1회로는 마스터라 부른다. 통상, 마스터 회로로서 선택된 회로는 피드백 방법론을 알맞게 받아들일 수 있는 토폴로지(topology)를 갖는 반면에, 슬레이브 회로로서 선택된 회로는 피드백 동작을 받을 수 없는 경우가 있다. 마스터-슬레이브 동조 실시의 하나의 전형적인 예로서는, 동일한 적분기를 가진 발진기 내에 종속시킴으로써 필터의 미세 동조를 행하는 것이 있다.
다시 도 8c를 살펴 보면, 도시된 실시예는 슬레이브 회로인 동조가능한 대역통과 필터(702)의 미세 동조를 고려하는 마스터 동조회로로서 동조가능한 대역통과 ΔΣ ADC(704)를 사용한다. 이 마스터-슬레이브 어프로치를 실현하기 위해, 예컨대 동조가능한 대역통과 ΔΣ ADC(704)는 필터(702)용으로 사용되는 동일하거나 유사한 복소수 적분기의 밖에 설치될 수 있다. 동작시에, 동조가능한 대역통과 ΔΣ ADC(704)의 출력(712)에 몇가지 피드백 동작이 수행되어 마스터 피드백 신호(876)가 생성된다. 이 마스터 피드백 신호(876)는 마스터 동조 신호(814)를 동조가능한 대역통과 ΔΣ ADC(704)로 교대로 공급하는 동조 제어회로(812)에 인가된다. 이 피드백 동작은, 예컨대 도 8a 및 도 8b에 관하여 상술한 에너지 검출 실시일 수도 있다. 게다가, 마스터 동조 신호(814)는 동조 오프셋 신호(ωSET)일 수도 있고, 동조가능한 대역통과 ΔΣ ADC(704)로의 입력신호는 도 8a 및 도 8b에 관하여 상술한 바와 같이 입력신호(804)일 수 있다. 일단 피드백 동작이 수행되어 동조 제어회로가 동조가능한 대역통과 ΔΣ ADC(704)를 동조시켰다면, 마스터 동조 신호(814)는 매칭된 슬레이브 동조신호(878)로서 유사점(또는 매칭)에 의해 동조가능한 대역통과 필터(702)로 인가된다.
도 9a∼도 9e는 도 7b의 디지탈 다운컨버터/데시메이터(706A, 706B)에 대한 실시예를 설명하는 블럭도 및 신호도이다. 이들 실시예는 대역통과 ΔΣ ADC(704A, 704B)의 출력(712)을 베이스밴드 I/Q신호로 되도록 하기 위해 디지탈 믹싱 및 다운 컨버전의 다수의 스테이지를 이용한다. 대역통과 ΔΣ ADC(704A, 704B)의 출력(712)은, 예컨대 소망하는 채널 중심주파수(ω0)에 중심을 둔 최소값을 갖도록 설계된 양자화 잡음 정형(shaping)에 의해 FS로 샘플링된 복소수 1비트 디지탈 신호일 수 있다. 이 다수의 스테이지로 된 실시예는 각 스테이지의 설계 요구를 줄이기 위해 이 신호를 증분 필터링하고 데시메이트한다.
도 9a는 도 7b의 실시예(700)에서 이용가능한 디지탈 다운컨버터/데시메이터(706)에 대한 다중 스테이지 아키텍처(900)의 블럭도이다. 대역통과 ΔΣ ADC(704)로부터의 입력(712)은, 도시된 바와 같이 STAGE1 910A, STAGE2 910B, ..., STAGE(N) 910C를 포함하는 일련의 종속접속된 스테이지에 의해 처리된다. 각 스테이지는, STAGE1 910A로부터 STAGE2 910B로의 신호(905) 및 STAGE(N-1)로부터 STAGE(N) 910C로의 신호인 신호(982)에 의해 지시된 바와 같이 다음 스테이지로 출력을 공급한다. 스테이지 910A, 910B, ..., 910C(STAGE1, STAGE2, ..., STAGE(N))는 모두 필요에 따라 유사한 회로로 실시될 수 있다.
도 9b는 도 9a의 다중 스테이지 아키텍처 내의 스테이지(910)에 대한 회로의 예를 나타낸 블럭도이다. 도시된 스테이지 실시예에서는, 스테이지 입력은 그 스테이지 입력을 믹싱신호(912)와 디지탈적으로 혼합하는 믹서(906)에 의해 수신된다. 결과로서 생긴 신호는 저역통과 필터(LPF; 902)를 통과한다. 이 LPF(902)는 필요에 따라 동조시킬 수 있고, 동조신호(911)는 동조가능한 LPF(902)를 동조시키기 위해 사용될 수 있다. LPF(902)의 출력은, 그후 스테이지 출력을 제공하기 위해 데시메이터(decimator; 904)에 의해 데시메이트다운(decimated down)된다. 데시메이터(904)는 필요에 따라 고정 데시메이션 비율을 가질 수 있거나, 또는 데시메이션 비율 선택기 신호(915)에 의해 제어되는 가변 데시메이션 비율(M씩 다운)을 가질 수 있다. 스테이지(910)로부터의 출력신호는, 그후 다음 스테이지로 보내진다. 예컨대, 스테이지가 STAGE1 910A인 경우에, 스테이지로의 입력신호는 ΔΣ ADC(704)로부터의 신호(712)로 될 수 있고, 출력신호는 STAGE2 910B에 의해 수신되는 신호(905)로 될 수 있다. 각 스테이지에서의 디지탈 믹싱신호(912)에 대한 값 및 데시메이터(904)에 대한 데시메이션 비율은 필요에 따라 선택되는 스펙트럼 분할수법에 기초해서 선택될 수 있다.
도 9c, 도 9d 및 도 9e는 신호가 소망하거나 또는 최적의 신호처리 속도로 다운되도록 하는 최종 스테이지에 의해 추종되는 복수의 동일하거나 유사한 최종 스테이지 이외의 스테이지를 이용하는 도 9a의 다중 스테이지 아키텍처의 실시의 예를 나타낸 도면이다.
먼저, 도 9c를 살펴 보면, 최종 스테이지 이외의 스테이지에서의 고정 데시메이션 비율과 최종 스테이지에서의 가변 데시메이션 비율을 이용한 도 9a의 아키텍처의 실시의 예에 대한 블럭도가 도시되어 있다. 이 실시예(950)에서는, 고정 데시메이션 비율 스테이지나 동조가능하지 않은 스테이지가 하나 이상의 종속접속된 스테이지를 포함하고 있다. 2개의 최종 스테이지 이외의 스테이지, 동조가능하지 않은 스테이지, 즉 STAGE1 910A 및 STAGE2 910B의 예가 되시되어 있다. STAGE1 910A는 입력신호(712)를 수신하여 출력신호를 다음 스테이지로 공급하기 전에 믹서(906A), LPF(902A) 및 2씩 다운시키는 데시메이터(904A)로 처리한다. STAGE2 910B는 동일하거나 유사한 구조를 이용하여, STAGE1 910A로부터의 신호를, 출력신호를 다음 스테이지로 공급하기 전에 믹서(906B), LPF(902B) 및 2씩 다운시키는 데시메이터(904B)로 처리한다. 도시된 실시예에서는, 믹서(906A, 906B)는 그들의 각각의 입력신호를 믹싱신호(912A, 912B)와 디지탈적으로 혼합하고, 각 스테이지에 의해 사용되는 이들 믹싱신호(912A, 912B)는 다음 식에 의해 표현된다.
exp[j(2π/N)n]
여기서, N = {±1, ±2, ±4}이고,
"n"은 타임 시퀀스 인덱스를 나타낸다.
게다가, 도 9c에 나타낸 바와 같이, 각 스테이지는 각 믹싱신호가 믹싱신호(912A)에 대해 N1, 믹싱신호(912B)에 대해 N2 등(여기서, N1, N2, ... = {±1, ± 2, ±4})과 같이 다른 N을 이용하는 믹싱신호로서 다른 지함수적인 소스를 이용할 수 있다. 도 9d에 관하여 더 후술되는 바와 같이, 도 9c에서의 동조가능하지 않은 스테이지마다, 그 스테이지에 대한 디지탈 믹서(906)는 그 스테이지로의 입력을 디지탈 믹싱을 위해 이용되는 계산에 대한 복잡도를 줄이도록 선택된 미리 결정된 복수의 믹싱신호로부터 선택된 믹싱신호와 디지탈 혼합하도록 구성될 수 있다. 게다가, 소망하는 채널이 소망하는 주파수 범위 내에서 떨어지도록 입력신호에 대한 스펙트럼이 회전되도록 스테이지로의 입력신호 내의 채널 중심주파수의 위치에 기초해서, 특별한 스테이지(스테이지 910A에 대해 N1, 스테이지 910B에 대해 N2 등에 의해 이 실시예에서 결정된 바와 같이)에 대해 선택된 믹싱신호가 만들어질 수 있다.
최종 스테이지(980)에 대해서는, 다음 스테이지로부터 최종 스테이지로의 입력신호(982)는 먼저 그 신호(982)를 식 exp[jω1n](여기서, "ω1"은 소망하는 채널의 주파수를 나타내고, "n"은 타임 시퀀스 인덱스를 나타낸다)에 의해 표현되는 믹싱신호(992)와 디지탈적으로 혼합하는 믹서(992)에 의해 처리된다. 결과로서 생긴 혼합 신호는, 그후 필요에 따라 동조가능한 LPF일 수 있는 LPF(986)로 보내진다. 동조가능하면, LPF(986)는 동조신호(994)를 이용하여 동조될 수 있다. LPF(986)로부터의 출력은, 그후 가변 데시메이터(988; R분할)에 의해 데시메이트된다. 데시메이션 비율 선택신호(990)는 그 데시메이션 비율을 결정하기 위해 제어신호를 가변 데시메이터(988)로 공급한다. 결과로서 생긴 출력신호(714)는 출력 베이스밴드 I/Q신호를 도 7b의 실시예(700)에 제공한다.
도 9d는 소망하는 채널의 주파수 위치(ω)에 기초해서 도 9c의 최종 스테이지 이외의 스테이지 실시예에 이용된 인자(N)를 결정하기 위한 도면이다. 주파수 범위(952, 954, 956, 958, 960)는 소망하는 채널이 대역통과 ΔΣ ADC(704)의 출력 내에 위치될 수도 있는 갖가지 범위를 나타낸다. 소망하는 채널이 떨어지는 주파수 범위에 기초해서, "N"에 대한 값은 믹싱신호(912)를 기술하는 식에 대해 특별한 값으로 설정될 것이다. 범위 952에 의해 나타내어지는 영역 A는 -π/4로부터 π/4까지 걸쳐 있고, N=1을 사용한다. 범위 954에 의해 나타내어지는 영역 B는 π/4로부터 3π/4까지 걸쳐 있고, N=-4를 사용한다. 범위 956에 의해 나타내어지는 영역 C는 -3π/4로부터 -π/4까지 걸쳐 있고, N=4를 사용한다. 범위 958에 의해 나타내어지는 영역 D는 -π로부터 -3π/4까지 걸쳐 있고, N=2를 사용한다. 유리하게는, 이 실시에 대해 디지탈 믹서(906)에서 발생해야 하는 디지탈 승산은 비교적 명백하다.
N = ±1: exp[j2πn] = ..., 1, 1, 1, 1, ...
N = ±2: exp[±jπn] = ..., 1, -1, 1, -1, ...
N = +4: exp[j(π/2)n] = ..., 1, j, -1, -j, ...
N = -4: exp[-j(π/2)n] = ..., 1, -j, -1, j, ...
동작시에, 소망하는 채널은 영역 A, B, C, D 및 E에 의해 정의된 주파수의 범위 내의 어딘가에 놓일 것이다. 채널의 위치가 알려져 있기 때문에, "N"에 대한 값은 디지탈 믹서(906)에서의 승산 후에 스펙트럼이 회전되고 소망하는 채널이 영 역 A 내에 있도록 상기한 바와 같이 적절한 값으로 설정될 수 있다. 도 9e는 도 9c의 최종 스테이지 이외의 스테이지 실시를 위한 저역통과 필터(902)의 응답예를 나타낸 도면이다. 라인(970)은 소망하는 채널의 주파수 위치(ω)에 기초해서 LPF(902)에 관련된 응답을 나타낸다. 갭(972)은 LPF(902)에 대한 정지대역 감쇄를 나타낸다.
동작시에, 도 9c, 도 9d 및 도 9e에 관하여 설명된 다중 스테이지 실시예(950)는 ω=0 근방의 신호를 중심에 두기 위해 ΔΣ ADC(704)의 출력을 승산하는 디지탈 믹서를 각각 포함하고서 믹서 출력을 저역통과 필터 및 2씩 다운시키는 데시메이터로 각각 인가하는 종속접속된 복수의 최종 스테이지 이외의 스테이지를 이용한다. 이 최종 스테이지는 동조시켜야 할 채널이 베이스밴드 비율로 최종적으로 데시메이트되도록 가변 데시메이션을 갖도록 설계되어 있다. 유리하게는, 디지탈 믹싱을 다수의 스테이지로 분할함으로써, 이 실시는 더 높은 샘플링 속도에서의 전력 요구를 낮추고, 디지탈 믹서에 필요한 분해능을 낮추며, 최종 스테이지를 포함하여 각 스테이지의 복잡도를 낮출 수 있게 된다.
본 발명의 이 이상의 변형 및 대체 실시예는 이 설명으로 인해 당업자에게는 명백하게 될 것이다. 그래서, 본 발명은 이들 실시예의 구성에 한정되지 않음을 인식할 수 있을 것이다. 따라서, 이 설명은 설명이 되는 예로서만 해석되어야 하고, 본 발명을 실행하는 방법을 당업자에게 개시하기 위한 것이다. 여기에서 나타내고 설명되는 본 발명의 형태는 현재 바람직한 실시예로서 취해져야 함은 물론이다. 개시된 실시예 및 아키텍처에 갖가지 변경이 행해져도 좋다. 예컨대, 등가의 구성요소가 여기에서 도시되고 설명되는 것을 대체해도 좋고, 본 발명의 필수적인 특징은 다른 특징의 이용과 관계없이 사용되어도 좋으며, 모든 것이 본 발명의 이 설명의 이점을 안 후의 당업자에게 명백하게 될 수 있다.

Claims (41)

  1. 신호 스펙트럼(signal spectrum) 내의 적어도 하나의 채널(channel)을 동조시키기 위한 동조방법에 있어서,
    주파수 범위(frequency range) 내의 복수의 채널을 포함한 신호 스펙트럼을 수신하는 단계와,
    동조시켜야 할 적어도 하나의 소망하는 채널을 식별하는 선택신호(selection signal)를 수신하는 단계와,
    상기 신호 스펙트럼 내의 소망하는 채널의 위치에 따라서 복수의 아날로그 믹싱신호 중의 하나를 선택하는 단계와,
    신호 스펙트럼 내의 상기 소망하는 채널이 DC 주위의 주파수 범위 내의 가변위치(variable location)로 믹스다운 되도록 하기 위해서 선택된 아날로그 믹싱 신호와 신호 스펙트럼을 믹싱하는 단계와, 여기서 상기 가변 위치는 아날로그 믹싱 신호와 소망하는 채널에 의해서 좌우되며,
    상기 소망하는 채널을 미세 동조(fine tune)시켜서 상기 소망하는 채널에 대한 디지털 베이스밴드 신호를 생성하기 위해서 믹스된 신호 스펙트럼을 디지털적으로 처리하는 단계를 갖추어 이루어진 것을 특징으로 하는 동조방법.
  2. 제1항에 있어서, 상기 신호 스펙트럼이 위성통신으로부터의 채널 신호 스펙트럼으로 이루어지고, 상기 위성 채널 신호 스펙트럼이 복수의 프로그램 채널을 각 각 포함하고 있는 복수의 트랜스폰더 채널로 이루어진 것을 특징으로 하는 동조방법.
  3. 제1항에 있어서, 상기 신호 스펙트럼의 주파수 범위가 복수의 주파수 띠(frequency bin)로 구성되어 있고, 적어도 하나의 아날로그 믹싱신호가 각각의 주파수 띠와 결합되어 있는 것을 특징으로 하는 동조방법.
  4. 제3항에 있어서, 상기 선택하는 단계가, 소망하는 채널의 주파수가 어느 띠 내에 위치되어 있는지를 판단한 후, 그 주파수 띠와 결합된 아날로그 믹싱신호를 선택하는 단계를 갖춘 것을 특징으로 하는 동조방법.
  5. 제4항에 있어서, 상기 선택하는 단계가, 소망하는 채널이 이 소망하는 채널의 주파수가 위치되어 있는 주파수 띠와 결합된 아날로그 믹싱신호와 오버랩하는 경우에 다른 아날로그 믹싱신호를 선택하는 단계를 더 갖춘 것을 특징으로 하는 동조방법.
  6. 제3항에 있어서, 상기 주파수 띠를, 오버랩하지 않는 주파수 띠의 제1세트와 오버랩하지 않는 주파수 띠의 제2세트로서 구성하는 단계를 더 갖추어 이루어지되,
    상기 제1세트의 띠가 상기 제2세트의 띠와 오버랩하는 것을 특징으로 하는 동조방법.
  7. 제1항에 있어서, 디지탈 처리단계는 상기 신호 스펙트럼(signal spectrum)을 디지탈 신호(digital signal)로 변환하기 위해 광대역 아날로그/디지탈 변환기를 이용하는 단계와, 상기 소망하는 채널을 동조시키기 위해 동조가능한 디지탈 필터(digital filter)를 이용하는 단계로 이루어진 것을 특징으로 하는 동조방법.
  8. 제1항에 있어서, 상기 디지탈 처리단계는 상기 소망하는 채널을 동조시켜 상기 혼합된 신호 스펙트럼을 디지탈 신호로 변환하기 위해 협대역 동조가능한 대역통과 아날로그/디지탈 변환기를 이용하는 단계와, 상기 소망하는 채널을 더 처리하기 위해 동조가능한 디지탈 필터(digital filter)를 이용하는 단계로 이루어진 것을 특징으로 하는 동조방법.
  9. 제1항에 있어서, 동시에 동작하도록 구성된 제1 및 제2수신기 회로를 구비한 단일의 집적회로 상에 적어도 2개의 튜너를 제공하는 단계와,
    제1수신기 회로에 의해, 주파수 범위 내의 복수의 채널을 포함한 제1신호 스펙트럼을 수신하여 청구항 1의 수신하는 단계, 선택하는 단계, 혼합하는 단계 및 디지탈적으로 처리하는 단계를 수행하는 단계와,
    제2수신기 회로에 의해, 주파수 범위 내의 복수의 채널을 포함한 제2신호 스펙트럼을 수신하고; 동조시켜야 할 적어도 제2의 소망하는 채널을 식별하는 선택신호를 수신하며; 상기 신호 스펙트럼 내의 제2의 소망하는 채널의 위치(location)에 따라서 복수의 제2의 아날로그 믹싱신호(analog mixing signal) 중의 하나를 선택하고; 신호 스펙트럼 내의 제2의 소망하는 채널이 DC 주위의 주파수 범위 내의 가변 위치(variable location)로 믹스다운 되도록 상기 제2 신호 스펙트럼을 상기 선택된 제2 아날로그 믹싱신호(analog mixing signal)와 믹싱하고, 여기서 상기 가변 위치는 상기 선택된 아날로그 믹싱신호와 상기 소망하는 채널에 의해서 좌우되며; 상기 제2의 소망하는 채널을 미세 동조(fine tune)시켜 상기 제2의 소망하는 채널에 대한 디지탈 베이스밴드 신호를 생성하기 위해 상기 제2의 믹스된 신호 스펙트럼을 디지탈적으로 처리하는 단계, 및
    상기 제1 및 제2 수신기 회로로부터의 출력으로서 상기 제1의 소망하는 채널에 대한 디지탈 베이스밴드 신호와 상기 제2의 소망하는 채널에 대한 디지탈 베이스밴드 신호를 동시에 제공하는 단계를 더 갖추어 이루어진 것을 특징으로 하는 동조방법.
  10. 제9항에 있어서, 상기 제1 및 제2수신기 회로마다, 상기 신호 스펙트럼의 주파수 범위(frequency range)가 복수의 주파수 띠(frequency bin)로 구성되어 있고, 적어도 하나의 아날로그 믹싱신호(analog mixing signal)가 각 주파수 띠와 결합되어 있는 것을 특징으로 하는 동조방법.
  11. 제10항에 있어서, 상기 제1 및 제2아날로그 믹싱신호가 서로 간섭할 것 같은 경우에 제1아날로그 믹싱신호를 공유하는 단계를 더 갖추어 이루어진 것을 특징으로 하는 동조방법.
  12. 제9항에 있어서, 상기 제1 및 제2수신기 회로에 대한 상기 디지탈 처리단계는, 상기 혼합된 신호 스펙트럼(signal spectrum)을 디지탈 신호(digital signal)로 변환하기 위해 광대역 아날로그/디지탈 변환기를 이용하는 단계와, 상기 소망하는 채널을 동조시키기 위해 동조가능한 디지탈 필터(digital filter)를 이용하는 단계로 각각 이루어진 것을 특징으로 하는 동조방법.
  13. 제9항에 있어서, 상기 제1 및 제2수신기 회로에 대한 상기 디지탈 처리단계는, 상기 소망하는 채널을 동조시켜 상기 믹스된 신호 스펙트럼을 디지탈 신호로 변환하기 위해 협대역 동조가능한 대역통과 아날로그/디지탈 변환기를 이용하는 단계와, 상기 소망하는 채널을 더 처리하기 위해 동조가능한 디지탈 필터를 이용하는 단계로 각각 이루어진 것을 특징으로 하는 동조방법.
  14. 제9항에 있어서, 상기 제1 및 제2신호 스펙트럼이 위성 채널 신호 스펙트럼으로 이루어지고, 상기 위성 채널 신호 스펙트럼이 복수의 프로그램 채널을 각각 갖춘 복수의 트랜스폰더 채널로 이루어지되,
    상기 제1수신기 회로가 제1트랜스폰더 채널을 동조시키고, 상기 제2수신기 회로가 제2트랜스폰더 채널을 동조시키도록 된 것을 특징으로 하는 동조방법.
  15. 제14항에 있어서, 상기 제1 및 제2신호 스펙트럼이 같은 것을 특징으로 하는 동조방법.
  16. 제14항에 있어서, 제1의 동조된 트랜스폰더 채널로부터 제1프로그램 채널을 얻기 위해 상기 제1수신기 회로에 의해 상기 제1의 동조된 트랜스폰더 채널과 결합된 디지탈 베이스밴드 신호를 복조하는 단계와, 제2의 동조된 트랜스폰더 채널로부터 제2프로그램 채널을 얻기 위해 상기 제2수신기 회로에 의해 상기 제2의 동조된 트랜스폰더 채널과 결합된 디지탈 베이스밴드 신호를 복조하는 단계를 더 갖추어 이루어진 것을 특징으로 하는 동조방법.
  17. 제16항에 있어서, 데이터 스트림을 PVR(개인용 비디오 레코더) 조작에 제공하기 위해 상기 제2의 동조된 프로그램 채널을 이용하는 단계를 더 갖추어 이루어진 것을 특징으로 하는 동조방법.
  18. 제16항에 있어서, 데이터 스트림을 PnP(picture-in-picture) 조작에 제공하기 위해 상기 제2의 동조된 프로그램 채널을 이용하는 단계를 더 갖추어 이루어진 것을 특징으로 하는 동조방법.
  19. 신호 스펙트럼(signal spectrum) 내의 적어도 하나의 채널(channel)을 동조시키기 위한 수신기(receiver)에 있어서,
    채널선택신호(channel selection signal)를 입력(input)으로서 가지며 아날로그 믹싱신호(analog mixing signal)를 출력(output)으로서 가지는 국부발진기(local oscillator: LO) 회로와, 여기서 상기 출력 믹싱신호는 동조시켜야 할 소망하는 채널에 따라 복수의 미리 정해진 출력 믹싱신호로부터 선택되며,
    상기 아날로그 믹싱신호를 입력으로서 가지며 신호 주파수 범위 내의 복수의 채널을 포함하고 있는 신호 스펙트럼을 출력으로서 가지되, 상기 신호 스펙트럼 내의 상기 소망하는 채널이 DC 주위의 주파수 범위 내의 가변 위치(variable location)으로 믹스다운 되도록 상기 아날로그 믹싱신호를 사용하도록 구성된 아날로그 동조회로, 및
    상기 믹스된 신호 스펙트럼을 입력으로서 가지며 소망하는 채널에 대한 디지탈 베이스밴드 신호를 출력으로서 가지는 디지털 미세동조 회로를 갖추어 구성된 것을 특징으로 하는 수신기.
  20. 제19항에 있어서, 상기 신호 스펙트럼이 위성통신으로부터의 채널 신호 스펙트럼으로 이루어지고, 상기 위성 채널 신호 스펙트럼이 복수의 프로그램 채널을 각각 포함하고 있는 복수의 트랜스폰더 채널로 이루어진 것을 특징으로 하는 수신기.
  21. 제19항에 있어서, 상기 신호 스펙트럼의 주파수 범위가 복수의 주파수 띠(frequency bin)로 구성되어 있고, 적어도 하나의 아날로그 믹싱신호(analog mixing signal)가 각 주파수 띠와 결합되어 있는 것을 특징으로 하는 수신기.
  22. 제21항에 있어서, LO 회로에 의한 출력을 위해 선택된 아날로그 믹싱신호는 소망하는 채널의 주파수가 위치되어 있는 주파수 띠와 결합된 아날로그 믹싱신호인 것을 특징으로 하는 수신기.
  23. 제22항에 있어서, 소망하는 채널이 이 소망하는 채널의 주파수가 위치되어 있는 주파수 띠와 결합된 아날로그 믹싱신호와 오버랩하는 경우에 다른 아날로그 믹싱신호가 LO 회로에 의해 선택되는 것을 특징으로 하는 수신기.
  24. 제21항에 있어서, 상기 주파수 띠가 오버랩하지 않는 주파수 띠의 제1세트와 오버랩하지 않는 주파수 띠의 제2세트로서 구성되고,
    상기 제1세트의 띠가 상기 제2세트의 띠와 오버랩하는 것을 특징으로 하는 수신기.
  25. 제19항에 있어서, 상기 디지탈 미세동조 회로(digital fine tune circuitry)는, 믹스된 신호 스펙트럼을 입력으로서 가지고 디지탈 신호를 출력으로서 가지는 광대역 아날로그/디지탈 변환기를 갖추어 이루어지고, 상기 소망하는 채널을 동조시키도록 구성된 동조가능한 디지탈 필터(digital filter)를 더 갖추어 이루어진 것을 특징으로 하는 수신기.
  26. 제19항에 있어서, 상기 디지탈 미세동조 회로(digital fine tune circuitry)가 상기 소망하는 채널을 동조시켜 상기 믹스된 신호 스펙트럼을 디지탈 신호로 변환하도록 구성된 협대역 동조가능한 대역통과 아날로그/디지탈 변환기를 갖추어 이루어지고, 상기 소망하는 채널을 더 처리하기 위해 동조가능한 디지탈 필터를 더 갖추어 이루어진 것을 특징으로 하는 수신기.
  27. 제19항에 있어서, 상기 LO 회로가 위상 검출기와 제어 발진기를 포함하는 PLL 회로를 갖추어 이루어지되,
    상기 위상 검출기가, 기준 주파수를 나타내는 제1신호를 수신하고 제어 발진기의 출력 주파수를 나타내는 제2신호를 수신하며 제어 발진기의 출력 주파수를 조절하기 위해 적어도 하나의 제어신호를 발생시키도록 되어 있는 것을 특징으로 하는 수신기.
  28. 제27항에 있어서, 상기 LO 회로가, 채널선택신호(channel selection signal)를 수신하고, 상기 기준 주파수의 분할된 버전 및 상기 제어 발진기의 출력에 기초해서 상기 제1 및 제2신호를 상기 위상검출기로 공급하는 분할회로를 제어하도록 구성된 제어회로를 더 갖추어 이루어지되, 상기 제어회로가 상기 PLL 회로에 의해 아날로그 믹싱신호 출력을 선택하도록 작용하는 것을 특징으로 하는 수신기.
  29. 제27항에 있어서, 상기 제어 발진기가 RC에 기초를 둔 공진구조를 이용하도록 된 것을 특징으로 하는 수신기.
  30. 단일의 집적회로 상에 다중튜너 수신기 회로를 갖춘 다수의 채널을 동조시키기 위한 다중튜너 수신기 시스템으로,
    집적회로 내의 청구항 19에 따른 제1수신기 회로와,
    동일한 집적회로 내의 청구항 19에 따른 제2수신기 회로를 갖추어 구성되되,
    상기 제1수신기 회로가 제1신호 스펙트럼을 수신하고 제1아날로그 믹싱신호를 이용하도록 구성되어 있고,
    상기 제2수신기 회로가 제2신호 스펙트럼을 수신하고 제2아날로그 믹싱신호를 이용하도록 구성되어 있는 것을 특징으로 하는 다중튜너 수신기 시스템.
  31. 제30항에 있어서, 상기 제1 및 제2수신기 회로마다, 상기 신호 스펙트럼의 주파수 범위가 복수의 주파수 띠로 구성되어 있고, 적어도 하나의 아날로그 믹싱신호는 각 주파수 띠(frequency bin)와 결합되어 있는 것을 특징으로 하는 다중튜너 수신기 시스템.
  32. 제31항에 있어서, 상기 제1 및 제2수신기 회로마다, 상기 LO회로에 의한 출력을 위해 선택된 아날로그 믹싱신호가, 소망하는 채널의 주파수가 위치되어 있는 주파수 띠와 결합된 아날로그 믹싱신호인 것을 특징으로 하는 다중튜너 수신기 시스템.
  33. 제32항에 있어서, 상기 제1 및 제2수신기 회로마다, 소망하는 채널이 이 소망하는 채널의 주파수가 위치되어 있는 주파수 띠와 결합된 아날로그 믹싱신호와 오버랩하는 경우에 다른 아날로그 믹싱신호가 선택되는 것을 특징으로 하는 다중튜너 수신기 시스템.
  34. 제31항에 있어서, 상기 제1 및 제2아날로그 믹싱신호가 서로 간섭할 것 같은 경우에 제1아날로그 믹싱신호가 제2아날로그 믹싱신호에 의해 공유되는 것을 특징으로 하는 다중튜너 수신기 시스템.
  35. 제30항에 있어서, 상기 제1 및 제2수신기 회로에 대한 상기 디지탈 미세동조 회로(digital fine tune circuitry)는 각각 믹스된 신호 스펙트럼을 입력으로서 가지고 디지탈 신호를 출력으로서 가지는 광대역 아날로그/디지탈 변환기를 갖추어 이루어지고, 또 상기 소망하는 채널을 동조시키도록 구성된 동조가능한 디지탈 필터를 갖추어 이루어진 것을 특징으로 하는 다중튜너 수신기 시스템.
  36. 제30항에 있어서, 상기 제1 및 제2수신기 회로에 대한 상기 디지탈 미세동조 회로(digital fine tune circuitry)는 각각 상기 소망하는 채널을 동조시켜 상기 믹스된 신호 스펙트럼을 디지탈 신호로 변환하도록 구성된 협대역 동조가능한 대역통과 아날로그/디지탈 변환기를 갖추어 이루어지고, 또 상기 소망하는 채널을 더 처리하기 위해 동조가능한 디지탈 필터를 갖추어 이루어진 것을 특징으로 하는 다중튜너 수신기 시스템.
  37. 제30항에 있어서, 상기 제1 및 제2신호 스펙트럼이 위성 채널 신호 스펙트럼으로 이루어지고, 상기 위성 채널 신호 스펙트럼이 복수의 프로그램 채널을 각각 갖춘 복수의 트랜스폰더 채널로 이루어지되,
    상기 제1수신기 회로가 제1트랜스폰더 채널을 동조시키고, 상기 제2수신기 회로가 제2트랜스폰더 채널을 동조시키도록 된 것을 특징으로 하는 다중튜너 수신기 시스템.
  38. 제37항에 있어서, 상기 제1 및 제2신호 스펙트럼이 같은 것을 특징으로 하는 다중튜너 수신기 시스템.
  39. 제37항에 있어서, 제1의 동조된 트랜스폰더 채널을 나타내는 제1수신기로부터 디지탈 베이스밴드 출력 신호를 수신하도록 연결되어 제1의 동조된 트랜스폰더 채널 내의 제1프로그램 채널을 동조시켜 제1의 동조된 프로그램 채널을 출력으로서 공급하도록 된 제1복조기를 더 갖추어 이루어지고,
    제2의 동조된 트랜스폰더 채널을 나타내는 제2수신기로부터 디지탈 베이스밴드 출력 신호를 수신하도록 연결되어 제2의 동조된 트랜스폰더 채널 내의 제2프로그램 채널을 동조시켜 제2의 동조된 프로그램 채널을 출력으로서 공급하도록 된 제2복조기를 더 갖추어 이루어진 것을 특징으로 하는 다중튜너 수신기 시스템.
  40. 제39항에 있어서, 상기 제2의 동조된 프로그램 채널이 데이터 스트림을 PVR(개인용 비디오 레코더) 조작에 제공하기 위해 이용되는 것을 특징으로 하는 다중튜너 수신기 시스템.
  41. 제39항에 있어서, 상기 제2의 동조된 프로그램 채널이 데이터 스트림을 PnP(picture-in-picture) 조작에 제공하기 위해 이용되는 것을 특징으로 하는 다중튜너 수신기 시스템.
KR1020057019608A 2003-04-14 2004-04-07 거친 아날로그 동조를 이용하는 수신기 아키텍처 및 관련 방법 KR100809780B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US10/412.871 2003-04-14
US10/412,963 US7340230B2 (en) 2003-04-14 2003-04-14 Receiver architectures utilizing coarse analog tuning and associated methods
US10/412.963 2003-04-14
US10/412,871 US7167694B2 (en) 2003-04-14 2003-04-14 Integrated multi-tuner satellite receiver architecture and associated method

Publications (2)

Publication Number Publication Date
KR20060003348A KR20060003348A (ko) 2006-01-10
KR100809780B1 true KR100809780B1 (ko) 2008-03-04

Family

ID=33302783

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057019608A KR100809780B1 (ko) 2003-04-14 2004-04-07 거친 아날로그 동조를 이용하는 수신기 아키텍처 및 관련 방법

Country Status (5)

Country Link
US (3) US7167694B2 (ko)
EP (1) EP1620952B1 (ko)
KR (1) KR100809780B1 (ko)
CN (1) CN100594728C (ko)
WO (1) WO2004093327A2 (ko)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2824986B1 (fr) * 2001-05-18 2003-10-31 St Microelectronics Sa Composant electronique permettant le decodage d'un canal de transmission radiofrequence vehiculant des informations numeriques codees, en particulier pour la telediffusion numerique par satellite
US7251459B2 (en) * 2002-05-03 2007-07-31 Atheros Communications, Inc. Dual frequency band wireless LAN
FR2853487A1 (fr) * 2003-04-01 2004-10-08 St Microelectronics Sa Composant electronique permettant le decodage de signaux de television numerique par satellite
FR2853486B1 (fr) * 2003-04-03 2005-08-05 St Microelectronics Sa Composant electronique permettant le decodage de signaux de television numerique ou par cable
FR2853796B1 (fr) * 2003-04-11 2005-07-01 St Microelectronics Sa Composant electronique permettant le decodage de signaux de television numerique terrestre ou par cable.
US7167694B2 (en) * 2003-04-14 2007-01-23 Silicon Laboratories Inc. Integrated multi-tuner satellite receiver architecture and associated method
US7599673B2 (en) * 2003-04-14 2009-10-06 Silicon Laboratories, Inc. Receiver architectures utilizing coarse analog tuning and associated methods
DE10360470B4 (de) * 2003-12-22 2010-11-18 Infineon Technologies Ag Verfahren und Vorrichtung zum Demodulieren eines Empfangssignals
ATE441970T1 (de) * 2004-04-13 2009-09-15 Maxlinear Inc Doppel-umsetzungsempfänger mit programmierbarer zwischenfrequenz und kanalauswahl
JP4874983B2 (ja) * 2004-10-12 2012-02-15 マックスリニアー，インコーポレイティド デジタル発生中間周波を有する受信器アーキテクチャ
WO2006044373A1 (en) * 2004-10-12 2006-04-27 Maxlinear, Inc. A hybrid receiver architecture using upconversion followed by direct downconversion
CA2590456C (en) * 2004-12-10 2014-10-07 Maxlinear Inc. Harmonic reject receiver architecture and mixer
WO2006099071A2 (en) * 2005-03-11 2006-09-21 Rfstream Corporation A wideband tuning circuit
DE102006042114A1 (de) 2006-09-07 2008-03-27 Rohde & Schwarz Gmbh & Co. Kg Vorrichtung und Verfahren zur Analyse eines über ein Mehrkanalsystem übertragenen Messsignals
TWI381728B (zh) 2006-11-17 2013-01-01 Au Optronics Corp 搜尋頻道的方法及裝置
CN100579187C (zh) * 2006-11-27 2010-01-06 佳世达科技股份有限公司 搜寻频道的方法及装置
KR20100037605A (ko) * 2007-06-15 2010-04-09 톰슨 라이센싱 전력 스펙트럼 밀도(ｐｓｄ) 및 사이클릭 스펙트럼의 측정을 통해 사인파 성분들을 포함하는 신호들의 검출
JP2010541486A (ja) 2007-10-01 2010-12-24 マックス リニアー、インコーポレイテッド Ｉ／ｑキャリブレーション技術
EP2198515A1 (en) 2007-10-10 2010-06-23 Maxlinear, Inc. Gain partitioning in a receiver
US8213546B2 (en) * 2007-11-13 2012-07-03 Silicon Laboratories Inc. System and method for decoding RDS/RBDS data
US8374296B2 (en) * 2008-03-28 2013-02-12 Silicon Laboratories Inc. Output circuitry for minimizing spurious frequency content
US8374566B2 (en) * 2008-04-04 2013-02-12 Nxp B.V. Integrated wideband RF tracking filter for RF front end with parallel band switched tuned amplifiers
US8345798B2 (en) * 2008-05-21 2013-01-01 Entropic Communications, Inc. Channel stacking system and method of operation
US8126091B2 (en) 2008-09-30 2012-02-28 Silicon Laboratories Inc. RDS/RBDS decoder with reliable values
JP2010109850A (ja) * 2008-10-31 2010-05-13 Sony Corp チューナ装置
US8514982B2 (en) * 2008-12-12 2013-08-20 CSR Technology, Inc Systems and methods for digitizing multiple channels in a receiver
US8320857B2 (en) * 2009-04-15 2012-11-27 Broadcom Corporation Method and system for loop through for multi-band TV tuners and set-top box and/or TV set applications
WO2010121261A1 (en) 2009-04-17 2010-10-21 Maxlinear, Inc. Wideband tuner architecture
WO2011008208A1 (en) * 2009-07-15 2011-01-20 Hewlett-Packard Development Company, L.P. Mixer to transmit audiovisual data
US8874060B2 (en) * 2009-12-18 2014-10-28 Silicon Laboratories Inc. Radio frequency (RF) receiver with frequency planning and method therefor
US8224279B2 (en) 2009-12-18 2012-07-17 Silicon Laboratories, Inc. Radio frequency (RF) receiver with dynamic frequency planning and method therefor
EP2403145A1 (en) 2010-07-01 2012-01-04 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. A receiver and a method for processing a signal
JP5778047B2 (ja) * 2012-01-18 2015-09-16 ルネサスエレクトロニクス株式会社 半導体集積回路およびその動作方法
US8928820B2 (en) 2013-03-13 2015-01-06 Silcon Laboratories Inc. Television tuner to capture a cable spectrum
US8885106B2 (en) 2013-03-13 2014-11-11 Silicon Laboratories Inc. Multi-tuner using interpolative dividers
US9180919B2 (en) * 2013-06-18 2015-11-10 Thomas Scott Breidenbach Aerodynamic drag reducing apparatus
US9252891B2 (en) 2013-11-07 2016-02-02 Silicon Laboratories Inc. Die-to-die communication links for receiver integrated circuit dies and related methods
US9160465B2 (en) 2013-11-07 2015-10-13 Silicon Labortories Inc. Spur cancellation systems and related methods
US20160037123A1 (en) * 2014-07-31 2016-02-04 At&T Intellectual Property I, Lp System and method for input sensing for internet protocol encoders
US9544070B2 (en) * 2014-10-06 2017-01-10 Rohde & Schwarz Gmbh & Co. Kg Frequency-converting sensor and system for providing a radio frequency signal parameter
US9509396B2 (en) 2014-11-04 2016-11-29 Entropic Communications, Llc Systems and methods for shared analog-to-digital conversion in a communication system
US9787388B1 (en) 2016-03-31 2017-10-10 Silicon Laboratories Inc. Fully flexible multi-tuner front end architecture for a receiver
US10003482B2 (en) 2016-08-31 2018-06-19 Silicon Laboratories Inc. Receiver architecture having full-band capture and narrow-band paths
CN107425923B (zh) * 2017-09-04 2024-05-14 林宇 一种磁纤接收机以及太宽磁纤接收机
CN109525306B (zh) * 2019-01-08 2024-05-24 国家广播电视总局二0二二台 多频段模拟卫星转发器
US11405042B2 (en) * 2019-12-31 2022-08-02 Texas Instruments Incorporated Transceiver carrier frequency tuning

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118824A (en) 1991-12-16 2000-09-12 Omnipoint Corporation Spread-spectrum data publishing system

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5446756A (en) * 1990-03-19 1995-08-29 Celsat America, Inc. Integrated cellular communications system
JP2938999B2 (ja) * 1991-05-23 1999-08-25 松下電器産業株式会社 チューナ用半導体装置およびチューナ
US5280636A (en) * 1991-06-13 1994-01-18 Hughes Aircraft Company Multi-band digital receiving apparatus and method with bandwidth reduction
US5392450A (en) * 1992-01-08 1995-02-21 General Electric Company Satellite communications system
US5375146A (en) * 1993-05-06 1994-12-20 Comsat Corporation Digital frequency conversion and tuning scheme for microwave radio receivers and transmitters
JPH0746150A (ja) * 1993-07-31 1995-02-14 Nec Corp 無線選択呼出受信機
US6545728B1 (en) * 1994-05-04 2003-04-08 Samsung Electronics Co., Ltd. Digital television receivers that digitize final I-F signals resulting from triple-conversion
US5617090A (en) 1995-05-10 1997-04-01 Harris Corporation Multi-channel sigma-delta A/D converters with improved throughput
US5739874A (en) * 1995-06-06 1998-04-14 Thomson Consumer Electronics, Inc. Tuning system for a digital satellite receiver with fine tuning provisions
US5932450A (en) * 1995-06-07 1999-08-03 Gen-Probe Incorporated Enzymatic synthesis of oligonucleotides using digestible templates
US6072994A (en) * 1995-08-31 2000-06-06 Northrop Grumman Corporation Digitally programmable multifunction radio system architecture
GB2306231A (en) * 1995-10-13 1997-04-30 Sharp Kk Patterned optical polarising element
US5841814A (en) * 1995-10-17 1998-11-24 Paradyne Corporation Sampling system for radio frequency receiver
DE69619783T2 (de) * 1995-12-28 2002-10-02 Thomson Consumer Electronics Phasenregelschleife mit regelbarer Antwortzeit
US5892823A (en) * 1996-03-27 1999-04-06 Hello Direct, Inc. Smart interface technology
US6026129A (en) 1996-03-27 2000-02-15 Matsushita Electric Industrial Co., Ltd. Radio receiving apparatus for receiving communication signals of different bandwidths
US6359944B1 (en) * 1996-04-17 2002-03-19 Thomson Licensing S.A. Tuning system for achieving quick acquisition times for a digital satellite receiver
WO1997050187A1 (en) * 1996-06-27 1997-12-31 Philips Electronics N.V. Satellite receiver
US5937341A (en) * 1996-09-13 1999-08-10 University Of Washington Simplified high frequency tuner and tuning method
US5861831A (en) 1996-12-23 1999-01-19 Analog Devices, Inc. Intermediate frequency (IF) sampling clock-to-clock auto-ranging analog-to-digital converter (ADC) and method
JPH10188707A (ja) * 1996-12-27 1998-07-21 Ngk Insulators Ltd 複合碍子の成形方法およびそれに用いる金型装置
US6031878A (en) * 1997-02-28 2000-02-29 Maxim Integrated Products, Inc. Direct-conversion tuner integrated circuit for direct broadcast satellite television
US6356736B2 (en) * 1997-02-28 2002-03-12 Maxim Integrated Products, Inc. Direct-conversion tuner integrated circuit for direct broadcast satellite television
US5901184A (en) * 1997-06-18 1999-05-04 Lsi Logic Corporation Extended range voltage controlled oscillator for frequency synthesis in a satellite receiver
US6091931A (en) * 1997-06-18 2000-07-18 Lsi Logic Corporation Frequency synthesis architecture in a satellite receiver
GB2328813B (en) * 1997-08-28 2001-08-29 Mitel Corp A radio frequency zero IF direct down converter
US6218972B1 (en) * 1997-09-11 2001-04-17 Rockwell Science Center, Inc. Tunable bandpass sigma-delta digital receiver
GB2332822B (en) * 1997-12-23 2002-08-28 Northern Telecom Ltd Communication device having a wideband receiver and operating method therefor
SE521035C2 (sv) * 1997-12-29 2003-09-23 Ericsson Telefon Ab L M En mottagare och en metod för mobilradio, där mottagaren anpassas för olika radiokommunikationsnät, t ex GSM, AMPS
US5982823A (en) * 1998-03-17 1999-11-09 Northrop Grumman Corp Direct frequency selection and down-conversion for digital receivers
US6134429A (en) * 1998-04-10 2000-10-17 Vlsi Technology, Inc. Direct digital down conversion of a 10.8 MHz intermediate frequency signal in the personal handy phone system
EP1076847B1 (de) 1998-05-08 2005-03-23 Infineon Technologies AG Verfahren zum a/d-wandeln analoger signale sowie entsprechende a/d-wandleranordnung
US6625464B1 (en) * 1998-08-13 2003-09-23 Data Fm, Incorporated Codeable programmable receiver and point to multipoint messaging system
US6205193B1 (en) 1998-10-15 2001-03-20 Ericsson Inc. Systems and methods for fast terminal synchronization in a wireless communication system
US6285865B1 (en) * 1998-11-12 2001-09-04 Broadcom Corporation System and method for on-chip filter tuning
US6332006B1 (en) * 1998-11-18 2001-12-18 Ericsson Inc. Apparatus and methods for providing high-penetration messaging in wireless communications systems
US6509934B1 (en) * 1998-12-22 2003-01-21 Mitsubishi Electric Research Laboratories, Inc. Directing an antenna to receive digital television signals
GB2347284B (en) * 1999-02-22 2003-04-09 Nokia Mobile Phones Ltd FM receiver
US6449244B1 (en) * 1999-05-10 2002-09-10 Trw Inc. Implementation of orthogonal narrowband channels in a digital demodulator
US6486809B1 (en) 1999-06-02 2002-11-26 Texas Instruments Incorporated Analog to digital converter with configurable sequence controller
US6477196B1 (en) * 1999-08-30 2002-11-05 Rockwell Collins, Inc. Direct sequence spread spectrum communications receiver and method for efficient narrow-band signal excision
US6567654B1 (en) * 1999-10-28 2003-05-20 Matsushita Electronic Components De Baja California, S.A. De C.V. Elimination of spurious signals in double conversion tuner using a dynamic intermediate frequency and a preselected crystal reference frequency
US6549774B1 (en) * 1999-11-04 2003-04-15 Xm Satellite Radio Inc. Digital audio service satellite receiver having switchable operating modes for stationary or mobile use
CN1222839C (zh) * 2000-01-07 2005-10-12 株式会社理光 粉体收纳容器，粉体排出装置及图像形成装置
US6801567B1 (en) * 2000-03-30 2004-10-05 Texas Instruments Incorporated Frequency bin method of initial carrier frequency acquisition
TW561307B (en) * 2000-06-26 2003-11-11 Koninkl Philips Electronics Nv A method of producing a segmented lens, a segmented lens, a mould, a method of producing a screen, a screen of a colour display tube and a colour display tube provided with a screen
US6631255B1 (en) * 2000-06-28 2003-10-07 Northrop Grumman Corporation Multi-carrier receiver for a wireless telecommunication system
FI113424B (fi) * 2000-12-22 2004-04-15 Nokia Corp Järjestelmä ja menetelmä suoramuunnosvastaanotinta varten, erityisesti GPS-vastaanotinjärjestelmä, jossa on ylipäästösuodatus
US6622007B2 (en) * 2001-02-05 2003-09-16 Command Audio Corporation Datacast bandwidth in wireless broadcast system
GB2372174B (en) * 2001-02-12 2003-07-16 Matsushita Electric Ind Co Ltd Intermediate frequency planning in radio transmitters and receivers
US6888580B2 (en) * 2001-02-27 2005-05-03 Ati Technologies Inc. Integrated single and dual television tuner having improved fine tuning
GB2373940A (en) 2001-03-27 2002-10-02 Secr Defence Locating the source of an unknown signal
US6912378B2 (en) * 2001-05-15 2005-06-28 Raddscann Corporation Multiple band scanning receiver system having data and speech searching capability
US6621433B1 (en) 2001-06-22 2003-09-16 Fonar Corporation Adaptive dynamic range receiver for MRI
CA2357491A1 (en) * 2001-09-17 2003-03-17 Ralph Mason Filter tuning using direct digital sub-sampling
US6512472B1 (en) * 2002-01-15 2003-01-28 Motorola, Inc. Method and apparatus for optimizing dynamic range of a wideband analog-to-digital converter
US6765535B1 (en) * 2002-05-20 2004-07-20 Raytheon Company Monolithic millimeter wave reflect array system
US7167694B2 (en) 2003-04-14 2007-01-23 Silicon Laboratories Inc. Integrated multi-tuner satellite receiver architecture and associated method
US6819274B2 (en) 2003-04-14 2004-11-16 Silicon Laboratories Inc. Method for tuning a bandpass analog-to-digital converter and associated architecture
US20040205827A1 (en) 2003-04-14 2004-10-14 Krone Andrew W. Multi-stage channel select filter and associated method

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118824A (en) 1991-12-16 2000-09-12 Omnipoint Corporation Spread-spectrum data publishing system

Also Published As

Publication number Publication date
CN100594728C (zh) 2010-03-17
WO2004093327A3 (en) 2005-12-29
US20040205820A1 (en) 2004-10-14
US20040205819A1 (en) 2004-10-14
EP1620952A2 (en) 2006-02-01
US20080250460A1 (en) 2008-10-09
CN1826811A (zh) 2006-08-30
US7904040B2 (en) 2011-03-08
EP1620952B1 (en) 2013-02-13
EP1620952A4 (en) 2008-02-27
US7167694B2 (en) 2007-01-23
KR20060003348A (ko) 2006-01-10
WO2004093327A2 (en) 2004-10-28
US7340230B2 (en) 2008-03-04

Similar Documents

Publication Publication Date Title
KR100809780B1 (ko) 거친 아날로그 동조를 이용하는 수신기 아키텍처 및 관련 방법
US6819274B2 (en) Method for tuning a bandpass analog-to-digital converter and associated architecture
EP1738458B1 (en) Dual conversion receiver with programmable intermediate frequency and channel selection
US7599673B2 (en) Receiver architectures utilizing coarse analog tuning and associated methods
US7447491B2 (en) Multi-tuner integrated circuit architecture utilizing frequency isolated local oscillators and associated method
US7330707B2 (en) Hetrodyne receiver and IC
GB2289809A (en) A double superhet radio receiver
US20040205827A1 (en) Multi-stage channel select filter and associated method
EP0972351B1 (en) Global tuner
EP1073195B1 (en) Double frequency converter making possible shifting of the frequencies of first and second local oscillation signals by the same frequency
US20140073279A1 (en) Minimizing Bandwidth in Down-Conversion of Multiple RF Channels
US20040250284A1 (en) Methods and apparatus for selecting baseband filter passband frequency and local oscillator frequencies
US7233368B2 (en) Down-converter
US20050028210A1 (en) High frequency signal receiver
EP1383248A3 (en) Superheterodyne receiver
KR20040002528A (ko) 고주파수 안정성을 갖는 송신 시스템
JP3288251B2 (ja) Ｃａｔｖ受信装置
JP2006339868A (ja) 地上デジタル放送受信チューナ
JP4332464B2 (ja) 地上デジタルテレビ放送受信チューナ
JP3583760B2 (ja) Ｃａｔｖ受信装置
KR19990039237A (ko) 튜닝 제어 장치 및 그 방법
JP2006280005A (ja) ヘテロダイン受信機およびｉｃ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20110208

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee