KR100790751B1 - 수정판 제조방법 - Google Patents
수정판 제조방법 Download PDFInfo
- Publication number
- KR100790751B1 KR100790751B1 KR1020060123285A KR20060123285A KR100790751B1 KR 100790751 B1 KR100790751 B1 KR 100790751B1 KR 1020060123285 A KR1020060123285 A KR 1020060123285A KR 20060123285 A KR20060123285 A KR 20060123285A KR 100790751 B1 KR100790751 B1 KR 100790751B1
- Authority
- KR
- South Korea
- Prior art keywords
- plate
- etching
- quartz
- wafer
- photoresist film
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000000034 method Methods 0.000 claims abstract description 60
- 239000002184 metal Substances 0.000 claims abstract description 53
- 229910052751 metal Inorganic materials 0.000 claims abstract description 53
- 238000005530 etching Methods 0.000 claims abstract description 47
- 239000013078 crystal Substances 0.000 claims abstract description 42
- 239000010453 quartz Substances 0.000 claims description 98
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 98
- 229920002120 photoresistant polymer Polymers 0.000 claims description 57
- 238000005520 cutting process Methods 0.000 claims description 39
- 238000004381 surface treatment Methods 0.000 claims description 25
- 239000000463 material Substances 0.000 claims description 17
- 238000012937 correction Methods 0.000 claims description 13
- 238000001039 wet etching Methods 0.000 claims description 10
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 6
- 238000012545 processing Methods 0.000 claims description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 239000004332 silver Substances 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 59
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- -1 and preferably Chemical compound 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000003504 photosensitizing agent Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000001376 precipitating effect Effects 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 229920003051 synthetic elastomer Polymers 0.000 description 1
- 239000005061 synthetic rubber Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
- H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
- H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
- H03H9/19—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator consisting of quartz
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
- H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
- H03H3/02—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of piezoelectric or electrostrictive resonators or networks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
Landscapes
- Physics & Mathematics (AREA)
- Acoustics & Sound (AREA)
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
본 발명은, 제1면 및 이에 대향하는 제2면을 갖는 칩 사이즈 수정판을 준비하는 단계와, 상기 칩 사이즈 수정판의 양단에 인접한 제1면 및 제2면의 일부영역이 노출되도록 면치가공용 금속막을 형성하는 단계, 및 상기 노출된 수정판을 선택적으로 에칭하여 면치가공하는 단계를 포함하는 수정판 제조방법을 제공한다.
또한, 본 발명은, 제1면 및 이에 대향하는 제2면을 갖는 칩 사이즈 수정판을 준비하는 단계와, 상기 칩 사이즈 수정판의 양단에 인접한 제1면 및 제2면의 일부영역이 노출되도록 면치 가공용 포토레지스트막을 형성하는 단계와, 상기 노출된 수정판을 선택적으로 에칭하여 면치가공하는 단계, 및 상기 면치 가공용 포토레지스트막을 제거하는 단계를 포함하는 수정판 제조방법을 제공한다.
수정판(crystal plate), 베벨(bevel)
Description
도1은, 종래기술에 따른 수정판의 제조공정상 면치가공 방법의 개략도이다.
도2a 내지 도2f는, 본 발명의 바람직한 실시형태에 따른 수정판의 제조공정 흐름도이다.
도3a 내지 도3e는, 본 발명의 다른 실시형태에 따른 수정판의 제조공정 흐름도이다.
<도면의 주요부분에 대한 부호설명>
21 : 수정 웨이퍼 21a : 수정판
22 : 웨이퍼 절단용 금속막 22a : 면치 가공용 금속막
23 : 웨이퍼 절단용 포토레지스트막 23a : 면치 가공용 포토레지스트막
본 발명은, 수정진동자에 관한 것으로서, 보다 상세하게는, 수정진동자에 사용되는 수정판의 면치 가공 방법에 관한 것이다.
일반적으로 수정진동자는 주파수 발진기, 주파수 조정기, 주파수 변환기 등의 여러 용도로 사용된다. 수정진동자는 뛰어난 압전특성을 갖는 수정을 사용하게 되는데 이때, 수정은 안정한 기계적 진동 발진기의 역할을 하게 된다.
수정은 고압의 오토클레이브(autoclave)에서 인공적으로 성장시키고, 결정축을 중심으로 절단하여 원하는 특성을 갖도록 크기와 모양을 가공하여 웨이퍼 형태로 제작하게 된다. 이 때, 수정은 낮은 위상 노이즈(phase noise)와 높은 Q 값, 그리고, 시간과 환경변화에 대한 낮은 주파수 변화율을 갖도록 형성되어야 한다.
최근 개인 휴대 통신 및 무선통신기의 발달에 의해 개인 휴대 단말기와 무선기기의 소형화로 인하여 주변 소자들의 소형화가 급격히 이루어지고 있다. 반면에 수정진동자는 주변 소자들에 비하여 용량이 비교적 크게된다. 이는 수정진동자가 외부와의 전기적, 기계적 연결의 한계성과 수정웨이퍼의 소형화의 한계에 의하여 수정진동자의 공간적 제약이 증가하기 때문이다.
도1은 종래기술에 따른 수정판의 면치(beveling) 가공 방법의 개략도이다.
여기서, 면치가공(beveling)이라 함은, 인접하는 면과 직각이 아닌 경사를 이루는 면을 형성하는 것을 말한다. 이하에서 사용되는 '베벨(bevel)'이라는 용어는 '직각을 이루지 않고 경사면을 갖는 면'을 의미한다.
수정진동자에 사용되는 수정판의 전기적인 특성 개선을 위해서 면치(beveling) 공정이 진행된다. 상기 면치 공정을 진행함으로써 수정판의 에너지가 수정판의 중앙부분으로 집결되어 외부로 신호전송시 전기적인 특성이 개선될 수 있 다.
도1을 참조하면, 웨이퍼 크기에서 수정판의 크기로 절단된 복수개의 수정판(11)을 원통형 용기(15) 내에 볼(16) 및 면치 파우더(17) 등과 섞어 넣은 다음, 상기 원통형 용기를 회전시키는 공정에 의한다.
상기 회전에 의해 수정판의 가장자리 부분이 상기 원통형 용기(15) 및 볼(16) 등과 마찰을 일으켜 수정판의 가장자리가 깍이는 면치 공정이 진행된다.
이러한 기계적인 방법에 의해 수정판의 면치 공정을 진행하는 경우, 기계적인 연마로 인해 수정판에 기계적인 응력을 제공할 뿐만 아니라 기계적인 충격으로 수정판의 외관에 파손을 발생시킬 수 있다.
또한, 원하는 형상으로 수정판을 가공하기 위해서는 장시간의 가공 시간이 소요되는 문제점이 있다.
상기한 문제점을 해결하기 위해서, 본 발명은, 수정판을 화학적으로 처리하여 기계적인 충격없이 수정판의 면치 공정을 수행할 수 있게 하는 것을 목적으로 한다.
본 발명은, 제1면 및 이에 대향하는 제2면을 갖는 칩 사이즈 수정판을 준비하는 단계와, 상기 칩 사이즈 수정판의 양단에 인접한 제1면 및 제2면의 일부영역 이 노출되도록 면치가공용 금속막을 형성하는 단계, 및 상기 노출된 수정판을 선택적으로 에칭하여 면치가공하는 단계를 포함하는 수정판 제조방법을 제공한다.
상기 칩 사이즈 수정판을 준비하는 단계는, 제1면 및 이에 대향하는 제2면을 갖는 수정 웨이퍼를 준비하는 단계와, 상기 수정 웨이퍼의 제1면 및 제2면에 절개부가 노출되도록 칩 사이즈를 갖는 복수의 웨이퍼 절단용 금속막을 형성하는 단계, 및 상기 노출된 절개부가 제거되도록 선택적 에칭을 실시하는 단계를 포함할 수 있다.
상기 면치 가공용 금속막을 형성하는 단계는, 상기 각각의 웨이퍼 절단용 금속막의 양단에 인접한 상면의 일부영역이 노출되도록 포토레지스트막을 형성하는 단계와, 상기 노출된 웨이퍼 절단용 금속막의 양단에 인접한 상면의 일부영역을 제거하는 단계, 및 상기 포토레지스트막을 제거하는 단계를 포함할 수 있다.
상기 노출된 웨이퍼 절단용 금속막의 양단에 인접한 상면의 일부영역을 제거하는 단계는, 리소그래피 공정을 이용할 수 있다.
상기 면치 가공용 금속막은, 수정판에 형성되는 전극의 크기로 형성되는 것이 바람직하며, 금(Au) 또는 은(Ag)을 사용할 수 있다.
상기 에칭하여 면치가공하는 단계는, 건식 에칭 또는 습식 에칭일 수 있다.상기 에칭에 사용되는 물질은, 불화 수소(HF)를 포함하는 물질일 수 있으며, 바람직하게는, 불화 암모늄(HFNH4)이 사용될 수 있다.
또한, 본 발명은, 제1면 및 이에 대향하는 제2면을 갖는 칩 사이즈 수정판을 준비하는 단계와, 상기 칩 사이즈 수정판의 양단에 인접한 제1면 및 제2면의 일부영역이 노출되도록 면치 가공용 포토레지스트막을 형성하는 단계와, 상기 노출된 수정판을 선택적으로 에칭하여 면치가공하는 단계, 및 상기 면치 가공용 포토레지스트막을 제거하는 단계를 포함하는 수정판 제조방법을 제공한다.
상기 칩 사이즈 수정판을 준비하는 단계는, 제1면 및 이에 대향하는 제2면을 갖는 수정 웨이퍼를 준비하는 단계와, 상기 수정 웨이퍼의 제1면 및 제2면에 절개부가 노출되도록 칩 사이즈를 갖는 복수의 웨이퍼 절단용 포토레지스트막을 형성하는 단계와, 상기 노출된 절개부가 제거되도록 선택적 에칭을 실시하는 단계를 포함할 수 있다.
상기 면치 가공용 포토레지스트막을 형성하는 단계는, 상기 각각의 칩 사이즈 수정판의 양단에 인접한 상면 및 하면의 일부영역이 노출되도록 포토레지스트막의 일부를 제거하는 단계를 포함할 수 있다.
상기 면치 가공용 포토레지스트막은, 수정판에 형성되는 전극의 크기로 형성되는 것이 바람직하다.
이하, 도면을 참조하여 본 발명을 상세히 설명하겠다.
도2a 내지 도2f는 본 발명의 바람직한 실시형태에 따른 수정판의 제조방법에 대한 공정 흐름도이다.
도2a는, 수정웨이퍼(21)의 제1면 및 이에 대향하는 제2면에 각각 웨이퍼 절단용 금속막(22)을 형성하는 단계이다. 상기 제1면 및 제2면은 각각 상기 수정웨이퍼(21)의 상면 및 하면이다.
상기 수정웨이퍼(21)는, 칩 사이즈의 수정판으로 절단되기 전의 넓은 웨이퍼 형태이다.
상기 수정웨이퍼(21)에 형성되는 웨이퍼 절단용 금속막(22)은, 제조하고자 하는 수정판의 크기로 형성됨이 바람직하다. 상기 웨이퍼 절단용 금속막(22)은 금(Au), 은(Ag) 등의 도전성이 있는 금속을 사용할 수 있다. 상기 웨이퍼 절단용 금속막(22)은 최후에는 수정판 상에 형성되는 전극을 구성하기 때문이다.
상기 수정 웨이퍼(21) 상에 형성된 웨이퍼 절단용 금속막(22)은, 상기 수정 웨이퍼(21)를 에칭 공정을 이용해서 칩 사이즈의 수정판으로 절단할때, 상기 에칭액이 수정 웨이퍼의 일부영역에만 작용할 수 있도록 한다. 즉, 상기 수정 웨이퍼(21) 상에 형성되는 웨이퍼 절단용 금속막(22)의 크기로 수정판이 형성된다.
또한, 상기 웨이퍼 절단용 금속막(22)은 이후 공정에서 포토레지스트막(23) 을 형성하기 위한 매개체 역할을 한다. 즉, 상기 수정웨이퍼(21) 상에 직접 포토레지스트막을 형성하는 경우 표면의 거칠기 등의 문제로 상기 포토레지스트막이 정밀하게 형성되지 않고 접착력이 떨어지는 문제점이 있으나, 상기 웨이퍼 절단용 금속막(22) 상에 포토레지스트막(23)을 형성하는 경우 정밀하게 포토레지스트막을 형성할 수 있으며, 상기 금속막(22)과 포토레지스트막(23) 사이의 접착력도 강화된다.
도2b는, 상기 각각의 웨이퍼 절단용 금속막(22) 상에 포토레지스트막(23)을 형성하는 단계이다.
상기 포토레지스트막(23)은, 이후의 공정에 사용되는 수정판 에칭을 위한 에칭물질 및 금속막 제거시에 영향을 받지 않는 물질로 형성됨이 바람직하다. 상기 포토레지스트막(23)이 이후에 진행되는 여러차례의 에칭공정에서 반응하지 아니하여야 상기 포토레지스트막(23)이 형성된 부분의 금속막(22) 및 수정판의 형태를 유지할 수 있기 때문이다.
상기 포토레지스트막(23)은 수정판 상에 형성될 전극의 크기로 형성될 수 있다. 바람직하게는 상기 웨이퍼 절단용 금속막(22)의 양측 부분이 노출되도록 중앙부분에 형성될 수 있다. 본 실시형태에 따른 수정판은 양측 부분이 면치되어 경사진 각을 이루며, 양면의 중앙부분에 전극이 형성되기 때문이다.
도2c는, 상기 수정 웨이퍼(21)를 에칭하여 각각의 칩 사이즈 수정판(21a)으로 절단하는 공정이다.
상기 수정 웨이퍼(21)를 에칭하는 공정은 습식에칭 또는 건식에칭 공정이 사용될 수 있으며, 본 실시형태에서는 습식에칭 공정을 사용한다. 이러한 습식 에칭공정은 에칭액에 수정웨이퍼를 침전시키는 공정에 의한다.
상기 수정 웨이퍼(21)는 SiO2을 주성분으로 하므로, 불화암모늄(HFNH4)과 같은 화학 물질에 대해서 녹는 성질이 있다. 따라서, 상기 에칭액은 불화수소(HF)를 포함하는 물질이 사용될 수 있으며, 바람직하게는, 불화암모늄(HFNH4)이 사용될 수 있다.
본 공정에 의해, 칩 사이즈의 수정판(21a)이 형성되며, 상기 수정판의 양면에는 상기 수정판(21a)과 동일한 크기의 웨이퍼 절단용 금속막(22)이 형성된다.
상기 각각의 웨이퍼 절단용 금속막(22) 상에는 포토레지스트막(23)이 형성되고, 상기 포토레지스트막(23)의 크기는 최종적으로 수정판의 상면 및 하면에 형성될 전극의 크기와 동일한 것이 바람직하다. 본 실시형태에 의하면 금속막이 형성된 수정판이 형성되고, 상기 수정판에 형성된 금속막에 전극을 직접 형성할 수 있기 때문이다.
도2d는, 상기 수정판(21a) 상에 형성된 웨이퍼 절단용 금속막(22)이 포토레지스트막(23)의 크기로 형성되도록 상기 웨이퍼 절단용 금속막(22) 중 포토레지스트막(23)이 형성되지 않은 부분을 제거하는 단계이다.
이처럼, 상기 웨이퍼 절단용 금속막(22) 중 일부가 제거된 부분은 면치 가공 용 금속막(22a)이 된다.
상기 웨이퍼 절단용 금속막을 제거하는 공정은 여러가지 방법을 사용할 수 있다. 상기 금속막과 반응하는 물질을 사용하여 에칭할 수도 있다.
본 실시형태에서는, 상기 웨이퍼 절단용 금속막을 제거하는 공정으로 리소그래피 공정을 사용한다. 이러한 리소그래피 공정에 의하면, 상기 포토레지스트막(23)이 형성된 부분과 상기 포토레지스트막(23)이 형성되지 않은 부분에 대해 빛을 가하면, 상기 포토레지스트막에 덮이지 않은 부분의 금속막(22)이 제거된다. 상기 포토레지스트막으로는 합성고무와 감광제를 섞은 것이 사용될 수 있다.
도2e는, 상기 포토레지스트막(23)을 제거하고, 상기 수정판(21a)을 에칭하는 단계이다.
상기 포토레지스트막(23)을 제거하면, 양면에 면치 가공용 금속막(22a)이 형성된 수정판(21a)이 남게 된다. 상기 수정판(21a)의 양면에 형성된 면치 가공용 금속막(22a)은, 이후에 상기 수정판(21a)이 수정진동자로 작동하기 위해서 전극이 형성되어야 하는바, 따로 전극패턴을 부착할 필요 없이 상기 수정판(21a) 양면에 형성된 면치 가공용 금속막(22a)에 전극패턴을 형성할 수 있다.
따라서, 상기 면치 가공용 금속막(22a)의 크기는 수정판(21a)에 형성될 전극의 크기로 형성됨이 바람직하다. 상기에서 설명한 바와 같이, 칩 사이즈 수정판의 중앙부분에 형성되고, 상기 수정판의 양측 부분은 노출시키는 것이 바람직하다.
본 공정에서는 또한 상기 면치 가공용 금속막(22a)이 형성된 수정판(21a)을 에칭하여 상기 수정판(21a)의 양측을 경사지게 형성한다.
상기 에칭액은 상기에서 설명된 바와 같이 SiO2 성분과 반응할 수 있는 불화 암모늄(HFNH4)인 것이 바람직하다.
상기 에칭하는 단계는, 상기 수정판(21a)을 에칭액 내에 침전시키는 방법을 사용할 수 있다.
이러한 에칭 공정에 의해, 상기 면치 가공용 금속막(22a)이 덮이지 아니한 수정판의 좌우측 부분이 에칭된다. 상기 에칭에 의해 상기 수정판(21a)은 양측이 경사면을 갖는 베벨(bevel)을 이룬다.
도2f는, 상기 공정을 통하여 제조된 수정판(21a)의 사시도이다.
본 실시형태에 의해 제조된 수정판(21a)은 상면 및 하면에 전극이 형성될 수 있는 면치 가공용 금속막(22a)을 가지고 있으며, 상기 면치 가공용 금속막(22a)이 형성되지 않은 양측 부분이 경사면을 갖도록 형성되어 있다.
도3a 내지 도3e는 본 발명의 다른 실시형태에 따른 수정판의 제조방법에 대한 공정 흐름도이다.
도3a는, 수정 웨이퍼(31)의 상면 및 하면에 각각 복수개의 웨이퍼 절단용 포토레지스트막(33)이 형성되어 있다.
상기 웨이퍼 절단용 포토레지스트막(33)은, 이후의 공정에 사용되는 수정판 에칭을 위한 에칭물질에 영향을 받지 않는 물질로 형성됨이 바람직하다. 상기 웨이퍼 절단용 포토레지스트막(33)이 이후에 진행되는 여러차례의 에칭공정에서 반응하지 아니하여야 상기 포토레지스트막(33)이 형성된 부분의 수정판의 형태를 유지할 수 있기 때문이다.
상기 웨이퍼 절단용 포토레지스트막(33)은, 원하는 수정판의 크기로 형성된다. 상기 웨이퍼 절단용 포토레지스트막(33)에 의해 덮인 부분에는 에칭물질이 작용하지 못하므로, 상기 수정웨이퍼(31)에서 상기 웨이퍼 절단용 포토레지스트막(33)이 형성되지 않은 부분이 절단될 수 있다.
도3b는, 상기 웨이퍼 절단용 포토레지스트막(33)이 형성되지 않은 수정웨이퍼 영역을 에칭하여 칩 사이즈의 수정판으로 절단하는 공정이다.
상기 수정 웨이퍼(31)를 에칭하는 공정은 습식에칭 또는 건식에칭 공정이 사용될 수 있으며, 본 실시형태에서는 습식에칭 공정을 사용하여 에칭액을 사용한다.
상기 수정 웨이퍼(31)는 SiO2을 주성분으로 하므로, 불화암모늄(HFNH4)과 같은 화학 물질에 대해서 녹는 성질이 있다. 따라서, 상기 에칭액은 불화수소(HF)를 포함하는 물질이 사용될 수 있으며, 바람직하게는, 불화암모늄(HFNH4)이 사용될 수 있다.
본 공정에 의해, 칩 사이즈의 수정판(31a)이 형성되며, 상기 수정판의 양면 에는 상기 수정판(31a)과 동일한 크기의 웨이퍼 절단용 포토레지스트막(33)이 형성된다.
도3c는, 상기 칩 사이즈의 수정판(31a) 상에 형성된 웨이퍼 절단용 포토레지스트막(33)의 일부를 제거하여 면치 가공용 포토레지스트(33a)를 형성하는 단계이다.
본 단계에서, 상기 칩 사이즈의 수정판(31a)과 동일한 크기로 형성된 웨이퍼 절단용 포토레지스트막(33)의 일부를 제거한다. 이는, 최후에 형성되는 수정판에서 전극이 형성되는 부분을 제외하고 수정판의 양측에 경사면을 갖는 면치공정을 용이하게 하기 위함이다. 즉, 상기 수정판(31a)의 상면 및 하면에 남아있는 면치 가공용 포토레지스트막(33a)의 크기는 수정판에 형성될 전극의 크기로 형성되는 것이 바람직하다.
본 실시형태에서는, 상기 웨이퍼 절단용 포토레지스트막(33)의 양측부를 제거하여 상기 수정판(31a)의 중앙부분에만 면치 가공용 포토레지스트막(33a)이 형성되도록 구현한다.
도3d는, 상기 수정판(31a)을 에칭하여 베벨(bevel)을 형성하는 단계이다.
상기 에칭하는 단계는 건식 에칭 또는 습식 에칭 공정이 사용될 수 있으며, 본 실시형태에서는 습식에칭 공정을 사용하여, 에칭액 내에 상기 수정판을 침전시킨다.
상기 침전에 의해 에칭액에 접하는 상기 수정판이 식각되어 상기 수정판의 양측이 경사면을 이루는 베벨(bevel)을 형성하게 된다.
도3e는, 상기 수정판(31a)에 형성된 면치 가공용 포토레지스트막(33a)을 제거하는 단계이다.
본 실시형태가 도2의 실시형태와 다른 것은, 상기 수정판의 양면에 금속막이 형성되지 않은 것이다. 이러한 실시형태에 의하면, 이후에 상기 수정판의 양면에 전극을 형성하는 공정을 거쳐 수정진동자를 형성할 수 있다.
이와 같이, 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되지 아니한다. 즉, 상기 칩 사이즈의 수정판을 형성하는 공정, 에칭물질 등은 다양하게 구현될 수 있다. 첨부된 청구범위에 의해 권리범위를 한정하고자 하며, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술 분야의 통상의 지식을 가진 자에게 자명할 것이다.
본 발명에 의하면, 화학적 반응에 의해 수정판의 양단부에 경사면을 형성할 수 있어서, 기계적인 충격에 의해 발생되는 수정판의 응력을 방지할 수 있고, 또한 상기 경사면을 형성하는데 걸리는 시간을 줄일 수 있어 안전하고 신속하게 전기적 특성이 좋은 수정판을 제조할 수 있다.
Claims (16)
- 제1면 및 이에 대향하는 제2면을 갖는 칩 사이즈 수정판을 준비하는 단계;상기 칩 사이즈 수정판의 양단에 인접한 제1면 및 제2면의 일부영역이 노출되도록 면치가공용 금속막을 형성하는 단계; 및상기 노출된 수정판을 선택적으로 에칭하여 면치가공하는 단계를 포함하는 수정판 제조방법.
- 제1항에 있어서,상기 칩 사이즈 수정판을 준비하는 단계는,제1면 및 이에 대향하는 제2면을 갖는 수정 웨이퍼를 준비하는 단계;상기 수정 웨이퍼의 제1면 및 제2면에 절개부가 노출되도록 칩 사이즈를 갖는 복수의 웨이퍼 절단용 금속막을 형성하는 단계;상기 노출된 절개부가 제거되도록 선택적 에칭을 실시하는 단계를 포함하는 것을 특징으로 하는 수정판 제조방법.
- 제2항에 있어서,상기 면치 가공용 금속막을 형성하는 단계는,상기 각각의 웨이퍼 절단용 금속막의 양단에 인접한 상면의 일부영역이 노출되도록 포토레지스트막을 형성하는 단계;상기 노출된 웨이퍼 절단용 금속막의 양단에 인접한 일부영역을 제거하는 단계; 및상기 포토레지스트막을 제거하는 단계를 포함하는 것을 특징으로 하는 수정판 제조방법.
- 제3항에 있어서,상기 노출된 웨이퍼 절단용 금속막의 양단에 인접한 일부영역을 제거하는 단계는,리소그래피 공정을 이용하는 것을 특징으로 하는 수정판 제조 방법.
- 제1항에 있어서,상기 면치 가공용 금속막은,수정판에 형성되는 전극의 크기로 형성되는 것을 특징으로 하는 수정판 제조 방법.
- 제1항에 있어서,상기 면치 가공용 금속막은,금(Au) 또는 은(Ag)인 것을 특징으로 하는 수정판 제조 방법.
- 제1항에 있어서,상기 에칭하여 면치가공하는 단계는,건식 에칭 또는 습식 에칭인 것을 특징으로 하는 수정판 제조 방법.
- 제1항에 있어서,상기 에칭에 사용되는 물질은,불화 수소(HF)를 포함하는 물질인 것을 특징으로 하는 수정판 제조 방법.
- 제8항에 있어서,상기 에칭에 사용되는 물질은,불화 암모늄(HFNH4)인 것을 특징으로 하는 수정판 제조 방법.
- 제1면 및 이에 대향하는 제2면을 갖는 칩 사이즈 수정판을 준비하는 단계;상기 칩 사이즈 수정판의 양단에 인접한 제1면 및 제2면의 일부영역이 노출되도록 면치 가공용 포토레지스트막을 형성하는 단계;상기 노출된 수정판을 선택적으로 에칭하여 면치가공하는 단계; 및상기 면치 가공용 포토레지스트막을 제거하는 단계를 포함하는 수정판 제조방법.
- 제10항에 있어서,상기 칩 사이즈 수정판을 준비하는 단계는,제1면 및 이에 대향하는 제2면을 갖는 수정 웨이퍼를 준비하는 단계;상기 수정 웨이퍼의 제1면 및 제2면에 절개부가 노출되도록 칩 사이즈로 복수의 웨이퍼 절단용 포토레지스트막을 형성하는 단계;상기 노출된 절개부가 제거되도록 선택적 에칭을 실시하는 단계를 포함하는 것을 특징으로 하는 수정판 제조방법.
- 제11항에 있어서,상기 면치 가공용 포토레지스트막을 형성하는 단계는,상기 각각의 칩 사이즈 수정판의 양단에 인접한 상면 및 하면의 일부영역이 노출되도록 포토레지스트막의 일부를 제거하는 단계를 포함하는 것을 특징으로 하는 수정판 제조방법.
- 제10항에 있어서,상기 면치 가공용 포토레지스트막은,수정판에 형성되는 전극의 크기로 형성되는 것을 특징으로 하는 수정판 제조 방법.
- 제10항에 있어서,상기 에칭하여 면치가공하는 단계는,건식 에칭 또는 습식 에칭인 것을 특징으로 하는 수정판 제조 방법.
- 제10항에 있어서,상기 에칭에 사용되는 물질은,불화 수소(HF)를 포함하는 물질을 사용하는 것을 특징으로 하는 수정판 제조 방법.
- 제15항에 있어서,상기 에칭에 사용되는 물질은,불화 암모늄(HFNH4)인 것을 특징으로 하는 수정판 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060123285A KR100790751B1 (ko) | 2006-12-06 | 2006-12-06 | 수정판 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060123285A KR100790751B1 (ko) | 2006-12-06 | 2006-12-06 | 수정판 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100790751B1 true KR100790751B1 (ko) | 2008-01-02 |
Family
ID=39216362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060123285A KR100790751B1 (ko) | 2006-12-06 | 2006-12-06 | 수정판 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100790751B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100956235B1 (ko) | 2008-06-18 | 2010-05-04 | 삼성전기주식회사 | 수정진동자 제조방법 |
| KR101775495B1 (ko) * | 2016-02-25 | 2017-09-06 | 스토닉스 주식회사 | 감지용 크리스털 센서 및 이의 제조방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920008847A (ko) * | 1990-10-13 | 1992-05-28 | 문정환 | 반도체소자의 위상이동 마스크 제조방법 |
| KR920015428A (ko) * | 1991-01-14 | 1992-08-26 | 문정환 | 마스크 제조방법 |
| KR940027503A (ko) * | 1993-05-04 | 1994-12-10 | 배순훈 | 비디오 카메라용 광학 저역 필터 및 그 제조방법 |
| KR19980074978A (ko) * | 1997-03-28 | 1998-11-05 | 배순훈 | 수정 공진자 및 그 제조방법 |
| KR20060065507A (ko) * | 2004-12-10 | 2006-06-14 | 세이코 엡슨 가부시키가이샤 | 수정 디바이스의 제조 방법 |
-
2006
- 2006-12-06 KR KR1020060123285A patent/KR100790751B1/ko active IP Right Grant
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920008847A (ko) * | 1990-10-13 | 1992-05-28 | 문정환 | 반도체소자의 위상이동 마스크 제조방법 |
| KR920015428A (ko) * | 1991-01-14 | 1992-08-26 | 문정환 | 마스크 제조방법 |
| KR940027503A (ko) * | 1993-05-04 | 1994-12-10 | 배순훈 | 비디오 카메라용 광학 저역 필터 및 그 제조방법 |
| KR19980074978A (ko) * | 1997-03-28 | 1998-11-05 | 배순훈 | 수정 공진자 및 그 제조방법 |
| KR20060065507A (ko) * | 2004-12-10 | 2006-06-14 | 세이코 엡슨 가부시키가이샤 | 수정 디바이스의 제조 방법 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100956235B1 (ko) | 2008-06-18 | 2010-05-04 | 삼성전기주식회사 | 수정진동자 제조방법 |
| KR101775495B1 (ko) * | 2016-02-25 | 2017-09-06 | 스토닉스 주식회사 | 감지용 크리스털 센서 및 이의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8415858B2 (en) | Piezoelectric vibrating pieces and devices, and methods for manufacturing same | |
| US8569938B2 (en) | Tuning fork quartz crystal resonator including recess on base | |
| US8580126B2 (en) | Piezoelectric vibrating pieces comprising edge mesa steps, and methods for manufacturing same | |
| EP2043259B1 (en) | Methods for manufacturing piezoelectric vibrating pieces | |
| JP2008060952A (ja) | 音叉型水晶振動板とその製造方法 | |
| JP2973560B2 (ja) | 水晶振動子の加工方法 | |
| KR100798550B1 (ko) | 압전 기판과 그 제조 방법 | |
| CN102299255A (zh) | 水晶基板的蚀刻方法、压电振动片、压电振动器、振荡器、电子设备及电波钟 | |
| KR100790751B1 (ko) | 수정판 제조방법 | |
| WO2006030900A1 (ja) | 振動子の製造方法 | |
| JP5155620B2 (ja) | 厚み滑り振動片の製造方法 | |
| CN115395911B (zh) | 一种薄膜体声波谐振器的制备方法 | |
| JP2005020141A (ja) | 圧電振動片の製造方法及び圧電デバイスの製造方法 | |
| JP5936438B2 (ja) | 圧電振動デバイスの製造方法 | |
| CN114301413A (zh) | 空腔型倒置声波器件及其制备方法 | |
| JP2010109802A (ja) | 水晶振動子の製造方法 | |
| JP5364185B2 (ja) | 圧電振動片の製造方法 | |
| WO2017012347A1 (zh) | 一种具有单凸结构的压电石英晶片 | |
| JP2008187322A (ja) | メサ型圧電振動素子の製造方法 | |
| KR100956235B1 (ko) | 수정진동자 제조방법 | |
| JP5234236B2 (ja) | 水晶基板および水晶基板の製造方法 | |
| JP2004173218A (ja) | 水晶振動子の製造方法 | |
| JP2011082734A (ja) | 水晶振動片の製造方法、および水晶デバイスの製造方法 | |
| TW201304402A (zh) | 壓電振動片之製造方法、壓電振動片之製造裝置、壓電振動片、壓電振動子、振盪器、電子機器及電波時鐘 | |
| WO2007037455A9 (ja) | 水晶基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121002 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20130916 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20141001 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20151005 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20161004 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20171011 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20181002 Year of fee payment: 12 |