KR100772024B1 - Cmp를 이용한 fram 제조방법 - Google Patents
Cmp를 이용한 fram 제조방법 Download PDFInfo
- Publication number
- KR100772024B1 KR100772024B1 KR1020060034262A KR20060034262A KR100772024B1 KR 100772024 B1 KR100772024 B1 KR 100772024B1 KR 1020060034262 A KR1020060034262 A KR 1020060034262A KR 20060034262 A KR20060034262 A KR 20060034262A KR 100772024 B1 KR100772024 B1 KR 100772024B1
- Authority
- KR
- South Korea
- Prior art keywords
- cmp
- film
- fram
- lower electrode
- manufacturing
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 CMP 를 이용한 FRAM 제조방법에 관한 것으로, 더욱 상세하게는 화학적 기계적 연마기술을 이용하여 강유전체 물질의 플라즈마 식각공정을 사용하지 않고 빠른 공정속도와 높은 패턴 프로파일(Profile) 기울기, 낮은 손상(damage) 등의 요구조건을 실현할 수 있는 CMP 를 이용한 FRAM 제조방법에 관한 것이다.
본 발명에 의한 CMP 를 이용한 FRAM 제조방법은, Pt, RuO2, Ru, IrO, IrO2, LaNiO3, SrRuO3 등의 단일 하부전극 또는 이들의 조합에 의한 이중 하부전극을 형성하는 하부전극형성단계와, 형성된 하부전극 위에 TEOS막 또는 열산화막 등의 막을 증착하고, 감광막(PR)을 이용하여 0.5 ~ 1.0 um 의 직경을 갖는 홀이나 한 변이 0.5 ~ 1.0 um 의 직사각형 모양으로 패터닝하는 단계와, 여기에 졸겔(sol-gel)법 등의 방법으로 PZT, SBT 및 BLT 등의 다양한 강유전체 물질을 증착하는 강유전체 물질 증착 후 열처리하는 단계와, 상기 증착 후 열처리하고, 강유전체 물질 패터닝을 위한 윈도우로서의 상기 TEOS막 혹은 열산화막 등을 연마정지점(end-point)으로 하여 CMP 공정을 실시하는 CMP공정단계와, 상기 CMP 후에 상부 전극물질을 증착한 후에 TEOS막 등을 패턴 마스크(MASK)로 하기 위해 증착하는 마스크증착단계와, 상기 TEOS막을 패턴 마스크로 하고, 플라즈마 식각(etching)하는 식각단계를 포함하여 구성되는 것을 특징으로 한다.
에프램, 강유전체, 하부전극, 상부전극, 졸겔법, 연마정지점, CMP
Description
도 1은 본 발명에 의한 CMP 를 이용한 FRAM 제조방법의 순서도,
도 2는 종래의 일반적인 FRAM 제조방법의 순서도.
< 도면의 주요 부분에 대한 부호의 설명 >
10: 하부 전극물질 15: 상부 전극물질
20: TEOS 30: 강유전체 물질
본 발명은 CMP 를 이용한 FRAM 제조방법에 관한 것으로, 더욱 상세하게는 화학적 기계적 연마기술을 이용하여 강유전체 물질의 플라즈마 식각공정을 사용하지 않고 빠른 공정속도와 높은 패턴 프로파일(Profile) 기울기, 낮은 손상(damage) 등의 요구조건을 실현할 수 있는 CMP 를 이용한 FRAM 제조방법에 관한 것이다.
강유전체 박막을 이용한 차세대 비휘발성 메모리로서 에프램(Ferroelectric RAM; 이하 FRAM이라 함)의 개발이 활발히 진행되고 있다. FRAM은 표준 디램(DRAM)과 동등한 억세스(access) 시간과 기억용량의 실현이 가능하며, 플래쉬 메모 리(flash memory)와 DRAM의 장점을 고루 갖춘 효과를 가지고 있어 차세대 메모리로서 저전력 구동, 고속 처리속도 고속 스위칭 효과의 우수한 특성을 나타낸다.
FRAM 소자의 캐패시터로 사용되는 재료로써 PZT(Lead-Zinconate-Titanate) 등의 강유전체가 많이 사용되고 있다.
이러한 FRAM은 도 2에 도시된 바와 같이, Pt, RuO2, Ru, IrO, IrO2, LaNiO3, SrRuO3 등의 단일 하부전극(10) 혹은 이들의 조합에 의한 이중 하부전극을 형성한다.
그 후 졸겔법 등의 방법으로 PZT(Pb(Zr1 - XTiX)O3), SBT(SrBi2Ta2O9) 및 BLT(Bi1-XLaX4Ti3O12) 등의 다양한 강유전체 물질(30)을 증착하고 열처리한다. 증착된 강유전체 물질 위에 TEOS(tetra-ethyl ortho-silicate)막(20) 또는 열산화막 등의 막을 증착하고(a), 감광막(PR)을 이용하여 0.5 ~ 1.0um 의 직경을 갖는 홀이나 한변이 0.5 ~ 1.0um의 직사각형 모양을 남기고 패터닝한다(b).
패턴된 강유전체 물질(30) 위에 상부 전극물질(15)을 증착한다(c). 그 후 다시 상부 전극물질(15) 위에 TEOS막(20) 또는 열산화막 등의 막을 증착한(d) 후 패터닝한다. 증착된 TEOS막(20) 또는 열산화막을 패턴 마스크로 하여 상부 전극물질의 플라즈마 식각을 통해 FRAM을 제조한다(e).
그러나, 상기와 같은 종래의 FRAM 제조방법은 강유전체 물질의 플라즈마 식각 기술이 반드시 필요해서 다음과 같은 문제점이 존재한다.
첫째, 강유전체 물질의 식각속도가 느려서 공정속도가 떨어지고 제조수율이 떨어진다.
둘째, 강유전체 물질의 식각 프로파일 낮아서 사선 부분이 플라즈마에 의해 대전되어 손상(damage)이 되고, 상기와 같은 손상을 해결하기 위해서 열처리하는 공정이 추가되어 제조 수율을 떨어뜨리고, 소자의 열화를 야기시킬 가능성이 있다.
셋째, 제조된 FRAM의 프로파일이 수직 형상이 아니어서, 상부전극의 크기의 소자 효율을 얻을 수 밖에 없고, 소자 집적도에 한계가 있을 수 밖에 없다.
네째, 개별 공정의 횟수가 증가하여 제조 수율이 떨어지는 문제점이 있다.
본 발명은 상기한 제반 문제점을 해결하기 위한 것으로, 본 발명의 목적은 강유전체 물질의 패터닝에 CMP 기술의 적용을 통해 강유전체 물질의 플라즈마 식각을 배제하여, 공정을 단순화시킴으로 인해 제조 수율을 향상시키고, 플라즈마 식각의 식각율(Etch rate)에 비해 CMP 기술에 의한 연마율(removal rate)이 높은 것을 통해서 제조 수율을 향상시키고, 강유전체 물질의 패턴 프로파일을 수직 형상으로 제조하여 FRAM의 집적도 향상 및 효율을 증대시키고, 플라즈마 공정에 의한 손상을 배제한 CMP 를 이용한 FRAM 제조방법을 제공하는 것이다.
본 발명에 의한 CMP 를 이용한 FRAM 제조방법은, Pt, RuO2, Ru, IrO, IrO2, LaNiO3, SrRuO3 등의 단일 하부전극 또는 이들의 조합에 의한 이중 하부전극을 형성하는 하부전극형성단계와, 형성된 하부전극 위에 TEOS막 또는 열산화막 등의 막을 증착하고, 감광막(PR)을 이용하여 0.5 ~ 1.0 um 의 직경을 갖는 홀이나 한 변이 0.5 ~ 1.0 um 의 직사각형 모양으로 패터닝하는 단계와, 여기에 졸겔(sol-gel)법 등의 방법으로 PZT, SBT 및 BLT 등의 다양한 강유전체 물질을 증착하는 강유전체 물질 증착 후 열처리하는 단계와, 상기 증착 후 열처리하고, 강유전체 물질 패터닝을 위한 윈도우로서의 상기 TEOS막 혹은 열산화막 등을 연마정지점(end-point)으로 하여 CMP 공정을 실시하는 CMP공정단계와, 상기 CMP 후에 상부 전극물질을 증착한 후에 TEOS막 등을 패턴 마스크(MASK)로 하기 위해 증착하는 마스크증착단계와, 상기 TEOS막을 패턴 마스크로 하고, 플라즈마 식각(etching)하는 식각단계를 포함하여 구성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 CMP 를 이용한 FRAM 제조방법을 상세히 설명한다.
도 1은 본 발명에 의한 CMP 를 이용한 FRAM 제조방법의 순서도이다.
본 발명의 바람직한 실시 예에 의한 CMP 를 이용한 FRAM 제조방법은, 상기 도 1에 도시된 바와 같이, Pt, RuO2, Ru, IrO, IrO2, LaNiO3, SrRuO3 등의 단일 하부전극(10) 또는 이들의 조합에 의한 이중 하부전극을 형성하고, 형성된 하부전극(10) 위에 TEOS막(20) 또는 열산화막 등의 막을 증착한다(I). 그 후 감광막(PR)을 이용하여 0.5 ~ 1.0 um 의 직경을 갖는 홀이나 한변이 0.5 ~ 1.0 um 의 직사각형 모양으로 패터닝하고, 여기에 졸겔(sol-gel)법 등의 방법으로 PZT, SBT 및 BLT 등의 다양한 강유전체 물질(30)을 증착한다(II).
그리고 열처리 후 강유전체 물질 패터닝을 위한 윈도우로서의 TEOS막(20) 혹은 열산화막 등을 연마정지점(end-point)으로 하여 CMP 공정을 실시한다(III).
그 후 종래와 같은 다양한 상부 전극물질(15)을 증착한 후에 TEOS막(20) 등을 패턴 마스크(MASK)로 하기 위해 증착한다(IV). 그 후 상기 TEOS막(20)을 패턴 마스크로 하고, 플라즈마 식각(etching)하여 FRAM을 제조한다(V).
상술한 바와 같이 본 발명에 따르면, 강유전체 물질의 전극물질을 CMP 기술을 적용하여 전체적인 제조공정을 단순화할 수 있다. 다시 말해, 강유전체 물질을 수직하게 형성할 수 있음으로 해서, 집적도 향상 및 손상문제를 해결할 수 있고, 강유전체 물질의 전극물질을 CMP 적용함으로써 공정 속도를 개선하여 기존 플라즈마 식각 공정보다 향상된 제조수율을 확보할 수 있다.
항 목 | 본 발명/종래기술 X 100 | 항 목 | 본 발명/종래기술 X 100 |
제거속도 | 223% 우수 | 배턴, 프로파일 | 122% 우수 |
공정단계 | 16% 우수 | 집적도 | 44% 우수 |
제조수율 | 18% 우수 | 경제성 | 7% 우수 |
Claims (1)
- Pt, RuO2, Ru, IrO, IrO2, LaNiO3, SrRuO3 의 단일 하부전극 또는 이들의 조합에 의한 이중 하부전극을 형성하는 하부전극형성단계와,형성된 하부전극 위에 TEOS막 또는 열산화막의 막을 증착하고, 감광막(PR)을 이용하여 0.5 ~ 1.0 um 의 직경을 갖는 홀모양 또는 한 변이 0.5 ~ 1.0 um 의 직사각형 모양으로 패터닝하는 단계와,여기에 졸겔(sol-gel)법의 방법으로 PZT, SBT 및 BLT의 다양한 강유전체 물질을 증착하는 강유전체 물질 증착 후 열처리하는 단계와,상기 증착 후 열처리하고, 강유전체 물질 패터닝을 위한 윈도우로서의 상기 TEOS막 혹은 열산화막을 연마정지점(end-point)으로 하여 CMP 공정을 실시하는 CMP공정단계와,상기 CMP 후에 상부 전극물질을 증착한 후에 TEOS막을 패턴 마스크(MASK)로 하기 위해 증착하는 마스크증착단계와,상기 TEOS막을 패턴 마스크로 하고, 플라즈마 식각(etching)하는 식각단계를 포함하여 구성되는 것을 특징으로 하는 CMP 를 이용한 FRAM 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060034262A KR100772024B1 (ko) | 2006-04-14 | 2006-04-14 | Cmp를 이용한 fram 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060034262A KR100772024B1 (ko) | 2006-04-14 | 2006-04-14 | Cmp를 이용한 fram 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20070102297A KR20070102297A (ko) | 2007-10-18 |
KR100772024B1 true KR100772024B1 (ko) | 2007-10-31 |
Family
ID=38817334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060034262A KR100772024B1 (ko) | 2006-04-14 | 2006-04-14 | Cmp를 이용한 fram 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100772024B1 (ko) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980080005A (ko) * | 1997-03-07 | 1998-11-25 | 쯔지 하루오 | 반도체 구조를 형성하는 방법 및 강유전체 메모리 셀 |
KR20000042396A (ko) * | 1998-12-24 | 2000-07-15 | 김영환 | 단결정 백금 하부전극을 갖는 캐패시터 제조 방법 |
KR20000066570A (ko) * | 1999-04-19 | 2000-11-15 | 김영환 | 반도체 소자 및 그 제조방법 |
-
2006
- 2006-04-14 KR KR1020060034262A patent/KR100772024B1/ko not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR19980080005A (ko) * | 1997-03-07 | 1998-11-25 | 쯔지 하루오 | 반도체 구조를 형성하는 방법 및 강유전체 메모리 셀 |
KR20000042396A (ko) * | 1998-12-24 | 2000-07-15 | 김영환 | 단결정 백금 하부전극을 갖는 캐패시터 제조 방법 |
KR20000066570A (ko) * | 1999-04-19 | 2000-11-15 | 김영환 | 반도체 소자 및 그 제조방법 |
Non-Patent Citations (3)
Title |
---|
1019980080005 |
1020000042396 |
1020000066570 |
Also Published As
Publication number | Publication date |
---|---|
KR20070102297A (ko) | 2007-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2003273333A (ja) | 多結晶メモリ構造およびその製造方法、これを用いた半導体メモリデバイス | |
JP2009141179A (ja) | 強誘電体メモリ装置およびその製造方法 | |
JP4445446B2 (ja) | 半導体装置の製造方法 | |
JP2001127259A (ja) | 不揮発性メモリ素子の製造方法 | |
US7547638B2 (en) | Method for manufacturing semiconductor device | |
US7573120B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2006313833A (ja) | 強誘電体キャパシタの形成方法、強誘電体キャパシタおよび電子デバイス | |
KR100772024B1 (ko) | Cmp를 이용한 fram 제조방법 | |
JP4243853B2 (ja) | 強誘電体キャパシタの製造方法、および強誘電体メモリの製造方法 | |
JP2005108876A (ja) | 半導体装置及びその製造方法 | |
JP5487140B2 (ja) | 半導体装置の製造方法 | |
KR100875663B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
KR100656945B1 (ko) | 커패시터 형성 방법 | |
KR100582352B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
KR100954115B1 (ko) | 반도체 메모리소자의 제조방법 | |
KR100596844B1 (ko) | 반도체소자의 형성방법 | |
KR100321690B1 (ko) | 에프램 소자의 캐패시터 제조 방법 | |
US6812089B2 (en) | Method of manufacturing ferroelectric memory device | |
KR101060763B1 (ko) | 반도체 장치의 강유전체 캐패시터 제조방법 | |
JP4224684B2 (ja) | 強誘電体キャパシタの製造方法 | |
KR100476373B1 (ko) | 반도체 장치의 캐패시터 제조방법 | |
KR20030054310A (ko) | 반도체 소자의 캐패시터의 제조 방법 | |
KR100968428B1 (ko) | 강유전체 캐패시터의 면적감소를 방지한 캐패시터 제조방법 | |
KR100329784B1 (ko) | 폴리머를 이용하여 금속배선 형성 공정 중의 강유전체 캐패시터 특성 열화를 방지하는 방법 | |
KR20030057604A (ko) | 캐패시터 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20110921 Year of fee payment: 5 |
|
LAPS | Lapse due to unpaid annual fee |